JP4801074B2 - 信号プリディストーションに関する装置と方法 - Google Patents

信号プリディストーションに関する装置と方法 Download PDF

Info

Publication number
JP4801074B2
JP4801074B2 JP2007531109A JP2007531109A JP4801074B2 JP 4801074 B2 JP4801074 B2 JP 4801074B2 JP 2007531109 A JP2007531109 A JP 2007531109A JP 2007531109 A JP2007531109 A JP 2007531109A JP 4801074 B2 JP4801074 B2 JP 4801074B2
Authority
JP
Japan
Prior art keywords
predistortion
signal
address
input signal
lookup
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007531109A
Other languages
English (en)
Other versions
JP2008514052A (ja
Inventor
ビョルン シールボム,
デビッド ドルベウス,
Original Assignee
テレフオンアクチーボラゲット エル エム エリクソン(パブル)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレフオンアクチーボラゲット エル エム エリクソン(パブル) filed Critical テレフオンアクチーボラゲット エル エム エリクソン(パブル)
Publication of JP2008514052A publication Critical patent/JP2008514052A/ja
Application granted granted Critical
Publication of JP4801074B2 publication Critical patent/JP4801074B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B7/00Radio transmission systems, i.e. using radiation field
    • H04B7/14Relay systems
    • H04B7/15Active relay systems
    • H04B7/155Ground-based stations

Description

本発明は非線形電力増幅器で増幅される信号にプリディストーションを与える信号プリディストーション(predistortion)装置、及び電力増幅器における歪みを修正するためにプリディストーションルックアップテーブルを使用するプリディストーション信号増幅器装置に関する。本発明は、また、非線形電力増幅器において増幅された信号にプリディストーションを与える方法に関する。
非線形増幅器は、とりわけ、セルラ移動体ネットワークの無線基地局における無線送信機で使用される。通常、周波数スペクトルに関する限り、出力信号には高い要求がある。とりわけ、その要求については、3GPP(第3世代パートナーシッププロジェクト)のような標準化機関によって、TS25.104、TS25.141で仕様を定めている。
非線形増幅器に関連する問題を扱うため、いわゆるマルチキャリア電力増幅器(MCPA)を使用することは周知のことである。このシステムはアナログ動作に基づいており、その動作では、増幅器で発生したエラーが発見され、そのエラーが信号から除去される。しかしながら、このような方法は高価であり、それは、何よりも、そのエラー、即ち、入力信号と所望の出力信号の間の差と、結果として生じるそのエラーを含む出力信号を発見することが困難であるという事実による。
さらに、一定の長さのルックアップテーブル(LUT)が使用される、いわゆる、デジタルプリディストーション(DPD)方法を実施することは良く知られていることである。LUTテーブルの値(エントリ)を更新するために推定アルゴリズムが使用される。
図1は入力信号I0 inにプリディストーションが与えられるデジタルプリディストーション装置10を含む従来技術の装置を示している。プリディストーションが与えられた信号はD/A変換器を通過し、その後、非線形電力増幅器20において増幅される。電力増幅器からの信号出力の推定が実行され、推定アルゴリズムを実施する推定手段30にモニタ信号としてフィードバックし、発生したエラーを確認する。このことは(適当に遅延した)入力信号とモニタし抽出された信号とを比較することによって行われる。ルックアップテーブルLUT(以下、ルックアップテーブルは単にLUTという)は、所与の数のテーブルエントリを含む。即ち、それは、所与の分解能と推定アルゴリズム(特定の雑音抑圧、即ち、所与のフィードバックループ利得を与える)の収束速度を持つ。
通常、推定アルゴリズムのLUT分解能と収束速度との間をトレードオフしなければならないということは問題である。即ち、LUTテーブルのテーブルエントリ数が大きいと分解能が良くなり、結果として生じる最終的なモデル誤りは小さくなり、また、テーブルエントリ数が少なくなると、収束速度が速くなるか、フィードバック雑音抑圧は良くなるかの少なくともいずれかとなる。
このように、LUTのテーブルエントリ数、即ち、ビン数は重大である。(LUTでテーブルエントリ数が少ないことを要求する)速い収束と(LUTでテーブルエントリ数が大きいことを要求する)小さいモデル誤りの両方を獲得することは困難である。何故ならば、これらの特性はLUTに相反する要求条件となるために矛盾し、収束速度或は精度に関する要求条件もある程度は無視しなければならないか、または、所望の程度には合致できないという影響を本来的に持っているためである。しばしば、どれも満足に至らないが、所望の特性間のネゴシエーションがある。
これらの問題は、例えば、特許文献1で提案された解決策で遭遇するものである。特許文献1では、位相と振幅の変調器特性を調整し、実際の歪みのフィードバックに基づいて歪みを修正する閉ループ増幅器歪み制御装置を示している。そこで提案されている解決策では、位相と振幅の変調器のための所望の入力値をマッピングした測定値を含むルックアップテーブルが備えられ、電力増幅器における歪みを修正する。ルックアップテーブルの内容は、誤り検出サブシステムによって供給された実際の歪みのフィードバックして適応させることによって更新される。
特許文献2は、送信機電力増幅器(PA)のためのプリディストーション回路を示すもう一つの文書である。それは、入力信号の電力に基づき推定信号を決定する推定器を含んでいる。LUTは、入力信号の電力に依存する複素プリディストーション係数と前もって決定されたPAの非線形伝送特性とを格納するために使用される。前置補償器(pre-distortion)は、乗算器と、定数で入力信号を乗算するために提供されたバイパス経路と、結合器とから構成される。この解決策でも、上記で言及した問題には遭遇する。
米国特許出願公開第2003/117215号明細書 国際公開第2001/63752号パンフレット
したがって、必要なものは、入力信号にプリディストーションを与えるデジタルプリディストーション手段と、非線形電力増幅器と、プリディストーションが与えられた信号で生じたエラーを推定するエラー推定手段を含むプリディストーション制御手段と、推定アルゴリズムの満足の行く、或は、高速な収束速度を備えるのと同時に良い分解能を提供するプリディストーションルックアップテーブルとを有するプリディストーション信号増幅装置である。また、良好なフィードバック雑音抑圧を与える、上記で言及したような装置が必要である。
またさらに、移動体通信システムにおける無線基地局、特に、3Gネットワークのために特に意図された小規模な、極小の無線基地局における無線送信機での使用に適する装置が必要である。
さらに、非線形電力増幅器における振幅と位相の歪みを正確にかつ改善された制御能力を与える装置が必要である。
特に、ダイナミックトラフィック、即ち、入力信号特性が、時間と共に大幅に、即ち、急速に変化し、かつ、量的に大幅に、即ち、高/低電力に変化するトラフィックを処理できる装置が必要であり、このような状況は、例えば、3G通信ネットワークではますます頻繁に起こるようになっている。
また、非線形電力増幅器(PA)(または、PAの非線形領域において)に実装された場合に、一つ以上の上記目的が達成される、デジタルプリディストーション手段と、プリディストーションが与えられた信号で生じたエラーを推定するためのエラー推定手段とプリディストーションルックアップテーブルとを備えたプリディストーション制御手段とを含むデジタルプリディストーション装置が必要とされる。なお、この装置は上記構成と一緒に使用される特定のPAであっても、或は、従来の既存で既知のPAであってもよい。
またさらに、一つ以上の上記目的に合致される入力信号にプリディストーションを与える方法が必要とされる。
それ故に、入力信号にプリディストーションを与えるデジタルプリディストーション手段と、非線形電力増幅器と、プリディストーションが与えられた信号で生じたエラーを推定するための誤り推定手段とその推定手段によって更新される内容を持つプリディストーションルックアップテーブルを含むプリディストーション制御手段とを含むプリディストーション信号増幅器が提供される。そのプリディストーションルックアップテーブルは、前記推定手段によって更新される少なくとも2個のルックアップテーブルを含み、前記少なくとも2個のルックアップテーブルは異なる数のテーブルエントリを持ち、そして、さらに、前記少なくとも2個のルックアップテーブルから得た更新値を合成値へと結合する結合器を含む。前記合成値は、信号プリディストーションのために前記デジタルプリディストーション制御手段に入力される歪み係数を含む。
利点のある実施形では、前記推定手段は適応型推定アルゴリズムを含み、一個の推定処理過程が全ルックアップテーブルを更新するために使用される。特に、前記少なくとも2個のルックアップテーブル全てが同時に更新される。特に、前記ルックアップテーブル全てが実質的に同時にアクセスされ、即ち、推定されたエラー値が、各反復に対して、ルックアップテーブルの適切な計算振幅アドレスに実質的に同時に入力され、各ルックアップテーブルの前記各アドレスを持つエントリを更新する。好ましくは、前記推定手段は、入力信号と前の反復ステップのプリディストーションが与えれた信号振幅との間の差を計算し、入力信号に対する振幅アドレスを、つまり、各ルックアップテーブルに対して1個のアドレスを計算するアドレス計算手段が備えられる。前記振幅アドレスは対応する推定エラーを持ち、各ルックアップテーブルに提供される。
好ましくは、プリディストーションを制御する多くのステップの中の各反復ステップについて、1つ以上のエラー推定値が推定手段によって提供され、そして、各エラー推定に対して、対応するルックアップテーブルエントリ振幅アドレスが計算される。特に、計算振幅アドレスは最大数のテーブルエントリを持つルックアップテーブルである。本発明によれば、ルックアップテーブルは階層構造的である。一つの特別な実施形では、最低数のテーブルエントリを持つルックアップテーブルは一個の入力を含む。しかしながら、他の実施形では、例えば、2個以上のテーブルエントリを含んでもよいが、小さい数が望ましい。
他の実施形によれば、プリディストーション制御手段は、2個、3個または4個のルックアップテーブルを含むが、しかし、5個以上のルックアップテーブルを含んでもよい。利点があると判明した一つの具体的な実施形では、プリディストーション制御手段には3個のルックアップテーブルを含み、その内の第一のテーブルは1個のテーブルエントリを含み、第二のテーブルは4個のテーブルエントリを含み、そして、第三のテーブルは128個のテーブルエントリを含む。これは単に一つの例を構成するに過ぎないことは明らかである。
本発明によれば、結合器は結合動作のために使用され、極座標系における複素数値の複合積または和を含むプリディストーション係数を構成する合成値を提供する。また、歪み係数を構成する合成値は、直交座標系における複素数値の合成積または和を含んでいてもよい。
全ての適切な結合方法を使用できることは明らかである。
特に、合成歪み係数Ccompositeは、計算された振幅アドレスを用いてテーブルから適切に時間合わせされ計算された全ての更新されたルックアップテーブルエントリの積または和として計算される。つまり、Ccomposite=πLUTn(An)、An=round(A×Amax,n/Amax)であるか、或は、Ccomposite=ΣLUTn(An)、An=round(A×Amax,n/Amax)、n=1〜Nである。ここで、Nはルックアップテーブル数である。特に、各更新されたテーブルエントリは、テーブル固有の、特にテーブルエントリ固有のフィードバック利得因子(または、調整因子)(Kn(An))によって調整された対応する推定エラーを含む。ここで、An=round(A×Amax,n/Amax)、n=1,……,Nである。
また、それ故に、デジタルプリディストーション手段と、プリディストーションが与えられた信号で発生したエラーを推定する推定手段を含むプリディストーション制御手段と、その内容が前記推定手段によって更新されるプリディストーションルックアップテーブルとを含む、入力信号にプリディストーションを与えるデジタルプリディストーション装置が提供される。そのプリディストーションルックアップテーブルは、少なくとも2個のルックアップテーブルを含み、前記少なくとも2個のルックアップテーブルは異なる数のテーブルエントリを持ち、さらに、各ルックアップテーブルの入力信号の計算された振幅アドレスのために、前記少なくとも2個のルックアップテーブルから得られた更新値を合成値へと結合する結合器を含み、その合成値は、信号プリディストーションのための前記デジタルプリディストーション装置に入力される歪み係数を含む。
特に、推定手段には適応型推定アルゴリズムを含み、一個の推定処理が全てのルックアップテーブルを更新するために使用される。さらにもっと特別には、前記少なくとも2個のルックアップテーブル全ては同時に更新される。都合のよいことに、前記ルックアップテーブル全ては実質的に同時にアクセスされ、即ち、推定されたエラー値は、各反復に対して、ルックアップテーブルの適切に計算された振幅アドレスに実質的に同時に入力されて、各テーブルの各アドレスを持つエントリを更新し、前記推定手段は、入力信号振幅と前の反復ステップのプリディストーションが与えられた信号振幅との間の差を計算し、それによって、アドレス計算手段が入力信号に対する振幅アドレスを計算するために提供される。
特別な実施例では、プリディストーション制御手段には3個のルックアップテーブルを含み、その第一のテーブルは1個のテーブルエントリを含み、第二のテーブルは4個のテーブルエントリを含み、第三のエントリは128個のテーブルエントリを含む。好適な実施形では、歪み係数を構成する合成値は、極座標系または直交座標系における複素数値の合成積または和を含む。特に、複合歪み係数Ccompositeは、計算された振幅アドレスAn=round(A×Amax,n/Amax)を用いて適切に時間合わせされ得られた全ての更新済ルックアップテーブルエントリの積または和として計算される。ここで、Ccomposite=πLUTn(An)、或は、Σ LUTn(An)であり、n=1〜Nであり、Nはルックアップテーブル数である。本発明に従う装置は、いくつかの実施形に使用可能である。通信システムの無線基地局において使用すると利点がある。
またさらに、非線形電力増幅器で増幅される入力信号にプリディストーションを与える方法であって、増幅された信号からのフィードバック信号と前記入力信号を使用してエラー推定を提供する工程を含む方法が提供される。さらに、この方法は、異なる数のテーブルエントリを持つ少なくとも2個のルックアップテーブルにおけるルックアップテーブルのエントリの対応する振幅アドレスに対して、調整されたエラー推定を提供することにより、前記少なくとも2個のルックアップテーブルの各々において、一つのテーブルエントリを更新する工程と、前記少なくとも2個のルックアップテーブルの更新されたテーブルエントリを結合して、合成歪み係数を提供する工程と、その得られた歪み係数をプリディストーションのために入力信号に適用する工程と、そのプリディストーションされた信号を電力増幅器に供給する工程とを有する。
特に、エラー推定工程は、適応型推定アルゴリズムを実行する工程を含む一方、更新する工程は、前記入力信号を使用して振幅アドレスを計算する工程と、前記入力信号と前記フィードバック信号との差を計算し、少なくとも各ルックアップテーブルに固有のスケーリング或は調整因子係数で各ルックアップテーブルの計算された振幅アドレスについての結果をスケーリング或は調整する工程と、計算された振幅アドレスを用いて、適切にスケーリング或は調整された差分推定エラー信号を用いるルックアップテーブルを更新する工程を有する。
好ましくは、更新されたテーブルエントリを結合する工程は、前記入力信号から計算された対応振幅アドレスで、前記ルックアップテーブルから各更新されたスケーリング或は調整された差分信号、或は、プリディストーション値を読み出す工程と、前記全ての読み出されたプリディストーション値を結合する工程とを有する。
最も特別には、前記更新する工程は、各ルックアップテーブルn(n=1〜N)に対して、以下の処理を含む正規化動作を実行することにより実行される。即ち、その正規化動作は、計算されたアドレスAを各ルックアップテーブルnの最大アドレスで乗算し、最大ルックアップテーブルの最大アドレスで除算し、そのようにして得られた積から、推定されたエラーEを乗算したテーブル固有の、特にテーブルエントリ固有の、エラーフィードバック利得因子或は調整因子kn(An)を減算する動作を含む。即ち、更新されたLUTn(An)=LUTn(An)−kn(An)×Eである。結合する工程は、好ましくは、極座標系または直交座標系において複素数値の合成積と和の内の少なくともいずれかを次のように乗算/加算して計算する。即ち、πLUTn(An)、或は、ΣLUTn(An)を計算する。ここで、An=round(A×Amax,n/Amax)、n=1〜Nである。
次に、本発明について添付図面を参照して、非限定的な方法でさらに説明する。
図2は本発明の実施例に従うプリディストーション信号増幅器20を示すブロック図である。プリディストーション信号増幅器20は、デジタルプリディストーション部10と非線形増幅器2を含む。デジタルプリディストーション部10は、入力信号Iinのプリディストーションのためのデジタルプリディストーション手段1と、プリディストーションされた信号で生じたエラーを推定するエラー推定手段3を含むプリディストーション制御部と、N個のルックアップテーブルLUT 1、……、LUT Nをここに含むプリディストーションルックアップテーブル4とを含む。ルックアップテーブル4のN個のテーブルは、各反復処理或はステップについて、推定手段3によって更新される。そのアドレスが、N個のテーブルで(図2には不図示の)計算手段における入力信号Iinから得られるか計算される、対応する更新されたテーブルエントリは、プリディストーション制御部に含まれる結合器5で結合される。各ルックアップテーブルLUT 1、……、LUT Nにおける実質的に同時に更新された値、或はテーブル入力夫々は結合器5で結合され、結合或は合成信号Ccompositeを提供し、これがデジタルプリディストーション手段1に入力される。また、増幅器20は、非線形増幅器2を含んでいる。デジタルプリディストーション手段1と非線形増幅器2との間には、D/A変換器が備えられ、デジタル信号をアナログ信号に変換する。モニタ信号Imは、非線形増幅器2からの出力から抽出され、次に、A/D変換器で変換されて推定手段3に入力される。従って、実際のディストーションのフィードバックは推定手段3に供給される。
推定手段3は推定アルゴリズムを実行し、各反復に対し、特に各入力サンプルに対し、Iinは遅延手段6で適切に遅延され、フィードバックされるモニタ信号Imに合わせて対応するようになる。Iinからの遅延したサンプルとその対応サンプルImは推定手段において比較され、入力信号とプリディストーションされた増幅信号、つまり抽出されたImとの間の差を与える。上記で述べたように、図2では、入力信号から振幅アドレスを計算するために計算手段が使用され、その後、LUTが推定手段によって更新される時に更新手順で使用される。各LUTにおけるエントリは同じエラー推定値Eを使用して更新され、各LUTの該当エントリは、各LUTのための対応する計算されたアドレスAを使用して見つけられる。従って、各LUTは以下に示すように更新される。
即ち、LUTn(An)=LUTn(An)−kn(An)Eである。
ここで、Aは入力信号における計算されたアドレスであり、An=round(A×Amax,n/Amax)、n=1,……,N、Amax,nは各LUTでの最大アドレス、Amaxはルックアップテーブル4のいずれかのLUTにおける最大アドレスである。kn(An)は調整因子、或は、LUTの各LUT(入力)に固有のテーブルエントリ固有のエラーフィードバック利得因子であり、それ故に、これは、推定或は検出されたエラー、或は、入力信号Iinからの信号サンプルとImとの差で乗算される。都合の良いことに、その調整因子は、必ずそうである必要はないが、各テーブル入力アドレスAの関数であってもよい。
従って、更新ステップ後、更新された値は各LUTで供給される。本発明によれば、これら更新された値はLUT結合器5で結合され、合成歪み係数を提供する。上記説明のごとく計算されたアドレスAは、適切に時間合わせがなされ、更新手順に関連して説明したことと同様の方法で、複数のLUT、即ち、LUT 1,…….LUT Nにアクセスするために使用される。次に、複素数値の合成積は以下のように計算される。
composite=πLUTn(An)、n=1,……,N、
ここで、An=round(A×Amax,n/Amax)である。
合成積は、複素極座標系または複素直交座標系で表現されてもよい。
他の実施例では、複素数値の合成和は以下のように結合器で計算される。
composite=ΣLUTn(An)、n=1,……,N、
ここで、An=round(A×Amax,n/Amax)である。
特に、推定アルゴリズムは、テーブルエントリの最大数を持つルックアップテーブルのために設計され、全てのLUTは、一つの同じ単一の推定処理によって、実質的に同時に更新される。続いて、適用ステップでは、全てのLUTは実質的に同時にアクセスされ、その値が結合されて合成値となり入力信号のプリディストーションのために使用される。
図2には一般的なルックアップテーブル4が図示されており、それは、各々が異なる数のテーブルエントリ或はビンをもつN個のLUTを含む。好ましくは、最小のLUTテーブルは1個のビンを持ち、例えば、1個のテーブルエントリを持つと、特に高速な収束のためには有利である。これらのLUTは階層的であることが分かる。異なる数のLUTを使用することができ、また、各LUTにおいて異なる数のビン或はテーブルエントリも使用できる(しかしながら、ビン或はテーブルエントリの数は、好ましくは(しかし、必ずしもそうである必要はないが)、各テーブルにおいて、互いに異なっているべきである)。最小数のテーブルエントリ或はビンを持つLUTは、1個以上のテーブルエントリ或はビンを持ってもよく、例えば、2個または3個(またはそれ以上)のテーブルエントリ或はビンを持ってもよいことは明らかであるが、一般的には、小さい数、例えば、1または2であるほうが好ましい。
図3には、図2と同様のブロック図を示すものであるが、次の点が異なる。即ち、ルックアップテーブル4は、3個のLUT、即ち、1個のビン或は1個のテーブルエントリを持つLUT1と、4個のビン或は4個のテーブルエントリを持つLUT2と、128個のビン或は128個のテーブルエントリを持つLUT3とを含む。その他の点全てで、図3は図2と同じである。しかし、図3は、本発明の概念の一つの有利な実施形を示し、ただ1個のテーブルエントリを持つLUT1は、アドレスが不変な利得と位相オフセットをすばやく捕らえるために使用され、4個のテーブルエントリを持つLUT2は、アドレスに対する非線形特性の基本的な形をすばやく捕らえるために使用され、最後に、128個のビン或は128個のテーブルエントリを持つLUT3は、所望の分解能を得るために使用される。本発明は、もちろん、これら特定の実施形に限定されるものではないことは明らかであり、2個のLUTがあってもよく,同様にまた、4個またはそれ以上のLUTがあってもよく、そして、各LUTにおけるエントリ数もまた変化してもよく、例えば、LUT2(2番目のLUT)が16個のエントリを含んでもよく、または、LUT3或は第3のLUTは64個のテーブルエントリを有していてもよく、さらにまた、第4のLUTが256個のテーブルエントリを有していても良い。原理的には、いかなる変形も可能である。
図4は、AM/AM、AM/PMモデルに従って、非線形電力増幅器が入力振幅と入力位相を持つ入力信号に対してどのように振る舞い影響を与えているのか、即ち、もし入力振幅がわかれば、出力振幅と出力位相がどのように与えられるか、或は得ることができるのかについての一例を非常に模式的に示す図である。さらにこの図は、本発明に従うプリディストーションが、修正値、即ち、増幅される入力信号についての歪み係数を適用することにより、これらの影響或は非線形電力増幅器の挙動をどのように除去或は低減しているかを示している。複数のルックアップテーブルLUTは更新され、特定の実施形に便利な何らかのフォーマットで修正値を含む。本発明に従えば、更新され、調整済みの検出エラー信号から得られた修正値は、少なくとも2個のLUTで分配される。
図4では、入力振幅に対し、曲線eAは、可能性のある振幅エラーを入力振幅の関数として[dB]で示しており、即ち、それはAM/AMプロットである。これに対応して、曲線ePHは、位相エラーを入力振幅の関数として示しており、即ち、それはAM/PMプロットである。dは、理想的或は所望の位相振幅エラーを示す。PAは、プリディストーション振幅修正曲線の一例を[dB]で示し、一方、PPHは、本発明に従う位相修正プリディストーションの一例を図式的に示している。
図5では、本発明に従う3個のLUTを含む階層的LUTの修正値の一例が示されている。その図で、3つのLUTとは、1個のビンのみを持ち(即ち、1個のテーブルエントリを可能にする)LUT 1と、4個のビンで直線的に内挿された(即ち、4個のエントリを許容する)LUT 4と、そして、例えば、図3に示す実施例のような、比較的大きな数のビン、例えば128個を持つLUT Nである。曲線CORRAは、(AM/AMのみ示す)図5に模式的に示された3個のLUTで分配される修正値を持つ実効プリディストーション振幅修正を[dB]で示している。なお、この図は、単に、例示的に説明を行なう目的のために含められたものであり、本発明に従う装置の機能と動作を模式的に示したものであることは明らかである。
図6は、これを参照してLUT更新フローを説明することが意図された本発明の装置の実施例を模式的に図示したブロック図である。そのブロック図は一般的に、プリディストーション手段1と、D/A変換器と、モニタ信号Imが抽出され、その後A/D変換器で変換される出力についての非線形電力増幅器PA2とを含む、図2のような装置を示している。
その推定手段は、ここでは、エラーを計算するのための手段として参照番号“3”として示され、ルックアップテーブルを更新するために使用される。そのルックアップテーブルは、ここでは、1個のビンを含む第一のルックアップテーブル41と、N個のビンを持つ第二のルックアップテーブル4Nと、M個のビンを持つ第三のルックアップテーブル4Mとを含む。また、そのブロック図は結合器5を含み、その合成器はルックアップテーブルから得られた値を結合してプリディストーション係数を提供し、プリディストーション手段1へプリディストーション係数の入力とする。アドレス計算手段7は、また、入力信号Iinからの振幅アドレスの計算のために図示されている。
次に、更新フローについて、そのブロック図の括弧内の大文字を参照して説明する。
まず、入力信号Iinが提供されると仮定する(A)。その信号は、プリディストーション手段1に供給され、そこで、プリディストーションされ、続いて、D/A変換され、PA2で増幅される。続いて、モニタ或はフィードバック信号Imが抽出され(B)、そして、それはPA2の出力をモニタするために使用される。信号ImはA/D変換器で変換され、その変換器から、エラー計算手段3と図に表示される推定手段に入力される。入力信号Iin等をプリディストーションする処理と並行して、信号Iinはまた、アドレス計算手段7に入力され、そこで、振幅アドレスが計算される(C)。入力信号Iinはまた、(Imと時間合わせする)遅延手段(不図示)で適切に遅延された後、エラー計算手段3に入力される(D)。また、エラー推定手段という意味でもあるエラー計算手段3では、Imと(時間合わせされた)Iinとの間の差が(対応するサンプルに対して)計算され、その結果は調整因子で適切にスケーリングされ、それは上記で説明したとおりである(D)。続いて、アドレス計算手段7で計算されたアドレスを使用して、ステップ(C)では、階層的LUTテーブル41、4N、4M(即ち、各LUTの各関連テーブルエントリ)が、ステップ(C)で確定したアドレスを使用して、ステップ(D)で得られた結果で更新される。
図6に従うプリディストーションの適用のフローを説明するフローにおいて得られた更新済の値を、図7のブロック図を参照して説明する。図7は、図6のブロック図に対応しており、同じ手段には対して同じ参照番号を使用するが、プリディストーション手段1に対するプリディストーション係数の適用にいたるステップは、小文字で表す。従って、入力信号Iinは、プリディストーション手段1、エラー計算手段3、アドレス計算手段7への入力について(a)で示されている。アドレス計算手段7では、振幅アドレスが入力信号から計算される(b)。ステップbで計算されたアドレスを使用して得られた階層的LUTテーブルからの修正値、或は、更新されたプリディストーション値4'(C1)、4'(CN)、4’(CM)は、結合器5に供給される。続いて、これらのプリディストーション値は、その値を乗算する通常の乗算動作、或は、その代わりに、その値を加える加算動作を使用して、結合器5で結合される(d)。続いて、ステップdで得られた結合信号は、プリディストーション手段の入力信号Iinに印加される(e)。次に、ステップeで得られたプリディストーション信号はD/A変換器で変換され、電力増幅器PAに入力され、そこで増幅され(f)、そして、線形出力信号がアンテナ手段に提供される(f)。(再び、もちろん、次の入力およびモニタ信号各々のサンプルのために、モニタ信号が出力信号から抽出され、推定手段或はエラー計算手段3等にフィードバックされ、この手順が繰り返される)。
図8は本発明の実施例に従うフローの概要を説明するフローチャートである。入力信号Iin、サンプルx、x+1、……、がここでは非線形電力増幅器100を含むとされている装置に提供されたとする。先に言及したように、電力増幅器はその装置に含まれていても良いし、或は、従来の増幅器が用いられても良い。適用について先に述べたように、振幅アドレスA(特に、最大数のエントリを持つLUTにおける最大振幅アドレス)は、Iinから計算される(101A)。その振幅アドレスは異なる方法で計算されてもよい。一つの実施例では、各サンプルに対して、In(x)……の絶対値がアドレスAを与えるために取られている。続いて、その得られたアドレスは、テーブル固有のアドレスが得られるように各テーブルについてスケーリングされる。次に、Iinと計算されたアドレスとは遅延させられ、即ち、(Ioutから抽出されたモニタ信号である)Imと時間合わせがなされる(102A)。これにより、ここでA’およびI’inと表記されるものを与え、従って、これらは、Iinの(Imと)時間合わせされたサンプルと時間合わせされたアドレスとを示す。これと並行して、入力信号Iinは、プリディストーションされるプリディストーション手段に供給される(101B)。理解されるように、計算された振幅アドレスAはその目的のために使用される。次に、プリディストーションされた入力信号はD/A変換器で変換され(102B)、そのアナログ信号が電力増幅器PAで増幅され、出力信号Ioutを与える(103B)。続いて、先に言及したように、モニタ信号或はフィードバック信号Imがモニタ目的のためIoutから抽出され(104B)、続いて、デジタル信号に変換される(105B)。
次に、入力信号Iinの時間合わせされたサンプルおよびImの対応するフィードバックされたサンプルは、エラー推定手段或はエラー計算手段で比較され、エラーEを与え、それが適切な調整因子でスケーリングされる(105)。ステップ101Aで計算された時間合わせがなされた振幅アドレスA’を使用して、全てのLUT(即ち、適用について先に説明したように対応する関連のテーブルエントリ)は、スケーリングされたエラーEで更新される(106)。(時間合わせされていない)計算されたアドレスAを使用して、LUTからのプリディストーション値が、適用について先により詳細な方法で説明したように、複素値の合成積或は和の計算により結合される(107)。その合成積/和はプリディストーション手段に印加され、信号Inのプリディストーションを制御し(101B)、その信号はD/A変換され(102B)、その後に、非線形PAなどで増幅される(103B)。再び、次のステップでは、モニタ信号が抽出され(104B)、そして、IinおよびImからの次の対応サンプルに対してこの処理を繰り返す。
本発明は具体的に例示した実施例により限定されるものではなく、添付の請求の範囲内で多くの方法で変形することが可能であることは明らかである。
従来例の図である。 本発明に従うプリディストーション信号増幅器を示すブロック図である。 3個の階層的ルックアップテーブルを持つ実施形について図2と同様のブロック図である。 非線形増幅器がどのように入力信号に影響を与えるかを、また、本発明に従う制御されたプリディストーションがどのように信号を修正できるかの例を示す図である。 3個の階層的ルックアップテーブルにおける修正値の分布例を示す図である。 ルックアップテーブルの更新フローが図式的に示された本発明に従う装置のブロック図である。 デジタルプリディストーション装置に対する歪み因子を含む結合(合成)値を適用するフローを示す図6と同様のブロック図である。 本発明の概念に従う入力信号をプリディストーションする手順を示すフローチャートである。

Claims (7)

  1. デジタルプリディストーション手段と、プリディストーションが与えられた信号において生成されるエラーを推定する推定手段とその内容が前記推定手段により更新されるプリディストーションルックアップテーブルを含むプリディストーション制御手段とを有し、入力信号にプリディストーションを与えるデジタルプリディストーション装置であって、
    前記プリディストーションルックアップテーブルは、異なる数のエントリをもつ少なくとも2つのルックアップテーブルを有し、
    前記デジタルプリディストーション装置はさらに、各ルックアップテーブル用に前記入力信号の計算された振幅アドレスについて前記少なくとも2つのルックアップテーブルから得られた更新値を合成値へと結合する結合器を有し、
    前記合成値は信号プリディストーションのための前記デジタルプリディストーション装置へ入力される歪み係数を含み、
    前記歪み係数を構成する前記合成値は、極座標系或は直交座標系における複素値の合成積/和を有することを特徴とするデジタルプリディストーション装置。
  2. 前記推定手段は適合的推定アルゴリズムを有し、
    1個の推定処理が全てのルックアップテーブルを更新するのに用いられることを特徴とする請求項1に記載のデジタルプリディストーション装置。
  3. 前記少なくとも2つのルックアップテーブルの全ては同時に更新されることを特徴とする請求項2に記載のデジタルプリディストーション装置。
  4. 前記ルックアップテーブルの全ては実質的に同時にアクセスされ、
    各反復毎に、前記推定されたエラー値が前記ルックアップテーブルにおける適切な計算された振幅のアドレスに対して実質的に同時に入力されて前記ルックアップテーブル各々における各アドレスをもつ前記エントリを更新し、
    前記推定手段は、前記入力信号の振幅と前の反復工程の前記プリディストーション信号の振幅との間の差を計算し、
    前記入力信号についての振幅アドレスを計算するためにアドレス計算手段が備えられることを特徴とする請求項3に記載のデジタルプリディストーション装置。
  5. 前記プリディストーション制御手段は、3個のルックアップテーブルを有し、
    第1のルックアップテーブルは1つのテーブルエントリを有し、
    第2のルックアップテーブルは4つのテーブルエントリを有し、
    第3のルックアップテーブルは128個のテーブルエントリを有することを特徴とする請求項1乃至4のいずれか1項に記載のデジタルプリディストーション装置。
  6. 請求項1乃至のいずれか1項に記載のデジタルプリディストーション装置を用いた通信システムにおける無線基地局。
  7. 非線形増幅器において増幅される入力信号にプリディストーションを与える方法であって、
    前記増幅された信号からのフィードバック信号とエラー推定を提供するための前記入力信号とを用いる工程と、
    テーブルエントリ数が異なる少なくとも2つのルックアップテーブルにおけるルックアップテーブルのエントリの対応振幅アドレスに対して、調整されたエラー推定を提供することにより、前記少なくとも2つのルックアップテーブル各々における1つのテーブルエントリを更新する工程と、
    前記少なくとも2つのルックアップテーブルの前記更新されたテーブルエントリを結合して合成歪み係数を提供する工程と、
    前記得られた歪み係数を前記入力信号のプリディストーションのために適用する工程と、
    前記プリディストーションが与えられた信号を前記増幅器に提供する工程とを有し、
    前記エラー推定を提供することは、適合的推定アルゴリズムを実行することを含み、
    前記更新する工程は、
    前記入力信号を用いて振幅アドレスを計算する工程と、
    前記入力信号と前記フィードバック信号との差を計算し、前記各ルックアップテーブルにおける前記計算された振幅アドレスについての結果を、少なくとも前記各ルックアップテーブルに対して固有のスケーリング或は調整因子係数を用いて、スケーリング或は調整する工程と、
    前記計算された振幅アドレスを用いて、前記適切にスケーリング或は調整された差分推定エラー信号を用いた前記ルックアップテーブルを更新する工程を有することを特徴とする方法。
JP2007531109A 2004-09-15 2004-09-15 信号プリディストーションに関する装置と方法 Expired - Fee Related JP4801074B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/SE2004/001315 WO2006031156A1 (en) 2004-09-15 2004-09-15 An arrangement and a method relating to signal predistortion

Publications (2)

Publication Number Publication Date
JP2008514052A JP2008514052A (ja) 2008-05-01
JP4801074B2 true JP4801074B2 (ja) 2011-10-26

Family

ID=36060304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007531109A Expired - Fee Related JP4801074B2 (ja) 2004-09-15 2004-09-15 信号プリディストーションに関する装置と方法

Country Status (6)

Country Link
US (1) US7535298B2 (ja)
EP (1) EP1800396B1 (ja)
JP (1) JP4801074B2 (ja)
KR (1) KR101060466B1 (ja)
CN (1) CN101057394B (ja)
WO (1) WO2006031156A1 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4829705B2 (ja) * 2006-07-12 2011-12-07 富士通株式会社 ピーク抑圧制御装置
US7881680B1 (en) * 2006-10-23 2011-02-01 Marvell International Ltd. Predictive transmitter calibration
US7957707B2 (en) * 2007-03-30 2011-06-07 Freescale Semiconductor, Inc. Systems, apparatus and method for performing digital pre-distortion based on lookup table gain values
FI20075690A0 (fi) * 2007-10-01 2007-10-01 Nokia Corp Signaalin esivääristäminen radiolähettimessä
CN101621305B (zh) * 2008-06-30 2012-08-29 富士通株式会社 基带预失真装置和方法
JP5226468B2 (ja) * 2008-11-06 2013-07-03 日本無線株式会社 プリディストータ
JP5238461B2 (ja) * 2008-11-19 2013-07-17 日本無線株式会社 プリディストータ
CN101478522B (zh) * 2009-02-11 2012-01-25 航天恒星科技有限公司 一种ofdm系统中基于二维查询表的自适应预失真方法
CN101478523B (zh) * 2009-02-11 2012-06-13 航天恒星科技有限公司 一种ofdm系统中的自适应预失真器及预失真方法
US8482349B2 (en) * 2009-03-09 2013-07-09 Zte Wistron Telecom Ab Method and apparatus for linearizing a non-linear power amplifier
US8295790B2 (en) * 2009-12-10 2012-10-23 Vyycore Ltd. Apparatus and method for pre-distorting and amplifying a signal
JP5761646B2 (ja) 2009-12-21 2015-08-12 ダリ システムズ カンパニー リミテッド 変調アグノスティック(agnostic)デジタルハイブリッドモード電力増幅器のシステム及び方法
US8351877B2 (en) 2010-12-21 2013-01-08 Dali Systems Co. Ltfd. Multi-band wideband power amplifier digital predistorition system and method
CN102948081B (zh) 2009-12-21 2016-06-01 大力系统有限公司 具有宽带功率放大器的远程射频头单元及方法
US8542768B2 (en) 2009-12-21 2013-09-24 Dali Systems Co. Ltd. High efficiency, remotely reconfigurable remote radio head unit system and method for wireless communications
JP6207806B2 (ja) 2011-05-10 2017-10-04 富士通株式会社 歪補償装置及び歪補償方法
US8711976B2 (en) 2011-05-12 2014-04-29 Andrew Llc Pre-distortion architecture for compensating non-linear effects
WO2013051861A1 (ko) * 2011-10-04 2013-04-11 삼성전자 주식회사 동일하지 않은 지연수에 대한 절대 입력 신호의 합을 이용하는 디지털 전치 왜곡 장치 및 방법
US8995936B2 (en) * 2011-11-14 2015-03-31 Ethertronics, Inc. Communication system with band, mode, impedance and linearization self-adjustment
CN103780523B (zh) * 2012-10-24 2017-11-24 中兴通讯股份有限公司 数字预失真数据的处理的方法及装置
CN103107967B (zh) * 2013-01-25 2016-02-03 大唐移动通信设备有限公司 一种预失真系数的更新方法和系统
NO3164959T3 (ja) 2014-07-04 2018-07-14
US10038503B2 (en) * 2014-08-13 2018-07-31 Xilinx, Inc. Adaptive optical channel compensation
US10056863B2 (en) * 2015-01-05 2018-08-21 Telefonaktiebolaget Lm Ericsson (Publ) Technique for determining a time alignment error
CN105024960B (zh) * 2015-06-23 2018-11-09 大唐移动通信设备有限公司 一种dpd系统
KR102379096B1 (ko) * 2015-08-12 2022-03-25 삼성전자주식회사 Rf 신호 송신을 위한 전자 장치의 동작 방법 및 그 전자 장치
WO2017069663A1 (en) * 2015-10-20 2017-04-27 Telefonaktiebolaget Lm Ericsson (Publ) Power transistor arrangement and method for operation a power transistor arrangement
KR101902943B1 (ko) * 2016-05-23 2018-10-02 주식회사 케이엠더블유 디지털 전치왜곡 장치를 위한 샘플 유효성 판별 방법 및 장치
US11005430B2 (en) 2017-03-02 2021-05-11 Sumitomo Electric Industries, Ltd. Distortion compensation device and distortion compensation method
US10752925B2 (en) * 2017-06-22 2020-08-25 William Marsh Rice University Microbial production of succinate derived products
US10567211B2 (en) * 2017-11-15 2020-02-18 Zte Corporation Nonlinearity pre-compensation of high order modulation transmissions
CN109302156B (zh) * 2018-09-28 2022-03-29 东南大学 基于模式识别的功率放大器动态线性化系统及其方法
WO2020227905A1 (zh) * 2019-05-13 2020-11-19 华为技术有限公司 预失真参数更新装置及方法、预失真处理系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000278190A (ja) * 1999-03-19 2000-10-06 Fujitsu Ltd エンベロープ検出型リニアライザ装置及び該リニアライザ装置に用いられる歪み補償更新方法
JP2001251274A (ja) * 2000-03-08 2001-09-14 Nec Corp Ofdm伝送用非線形歪補償回路
WO2004034573A1 (de) * 2002-10-09 2004-04-22 Siemens Aktiengesellschaft Verfahren zur adaptiven vorverzerrung digitaler rohdatenwerte und vorrichtung zu dessen durchführung
JP2004172676A (ja) * 2002-11-15 2004-06-17 Japan Radio Co Ltd 歪補償方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3156439B2 (ja) * 1993-04-20 2001-04-16 三菱電機株式会社 歪補償回路
JP2967699B2 (ja) * 1995-03-06 1999-10-25 日本電気株式会社 送信装置
JP3323715B2 (ja) * 1995-11-30 2002-09-09 富士通株式会社 無線装置
US6104239A (en) 1999-03-12 2000-08-15 Thomcast Communications, Inc. Method for correcting frequency-varying nonlinear errors and digital correction circuit implementing same
AU2000232821A1 (en) 2000-02-24 2001-09-03 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. System for pre-distorting an input signal for a power amplifier using non-orthogonal coordinates
US6304140B1 (en) 2000-06-12 2001-10-16 Motorola, Inc. Digital predistortion for amplifiers
GB2376613B (en) * 2001-06-15 2005-01-05 Wireless Systems Int Ltd Methods and apparatus for signal distortion correction
GB2376584B (en) 2001-06-15 2005-02-16 Wireless Systems Int Ltd Signal correction techniques
US6703897B2 (en) 2001-12-26 2004-03-09 Nortel Networks Limited Methods of optimising power amplifier efficiency and closed-loop power amplifier controllers
US6731168B2 (en) * 2002-02-06 2004-05-04 Intersil Americas, Inc. Power amplifier linearizer that compensates for long-time-constant memory effects and method therefor
US6937669B2 (en) * 2002-12-03 2005-08-30 Motorola, Inc. Digital predistortion system for linearizing a power amplifier
US7251293B2 (en) * 2003-06-27 2007-07-31 Andrew Corporation Digital pre-distortion for the linearization of power amplifiers with asymmetrical characteristics
US7023273B2 (en) * 2003-10-06 2006-04-04 Andrew Corporation Architecture and implementation methods of digital predistortion circuitry

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000278190A (ja) * 1999-03-19 2000-10-06 Fujitsu Ltd エンベロープ検出型リニアライザ装置及び該リニアライザ装置に用いられる歪み補償更新方法
JP2001251274A (ja) * 2000-03-08 2001-09-14 Nec Corp Ofdm伝送用非線形歪補償回路
WO2004034573A1 (de) * 2002-10-09 2004-04-22 Siemens Aktiengesellschaft Verfahren zur adaptiven vorverzerrung digitaler rohdatenwerte und vorrichtung zu dessen durchführung
JP2004172676A (ja) * 2002-11-15 2004-06-17 Japan Radio Co Ltd 歪補償方法

Also Published As

Publication number Publication date
JP2008514052A (ja) 2008-05-01
US20080074186A1 (en) 2008-03-27
EP1800396A1 (en) 2007-06-27
KR20070053729A (ko) 2007-05-25
CN101057394A (zh) 2007-10-17
EP1800396B1 (en) 2015-01-14
KR101060466B1 (ko) 2011-08-29
CN101057394B (zh) 2010-12-15
US7535298B2 (en) 2009-05-19
WO2006031156A1 (en) 2006-03-23

Similar Documents

Publication Publication Date Title
JP4801074B2 (ja) 信号プリディストーションに関する装置と方法
US8787494B2 (en) Modeling digital predistorter
US6741662B1 (en) Transmitter linearization using fast predistortion
KR101126401B1 (ko) 전력 증폭기에 디지털 전치 왜곡 장치 및 방법
KR100724934B1 (ko) 광대역 전력 증폭기를 위한 디지털 전치 왜곡 장치 및 방법
US8022763B2 (en) Amplifier failure detection apparatus
JP5251757B2 (ja) ベースバンド・プレディストーション装置及び方法
JP5120178B2 (ja) 非線形システム逆特性同定装置及びその方法、電力増幅装置及び電力増幅器のプリディストータ
US11082013B2 (en) Method of reducing memory effect of power amplifier
KR20040091706A (ko) 통신 네트워크들에서의 스퓨리어스 방사들을 감소시키기위한 주파수 의존적 크기 전치 왜곡
EP2837093B1 (en) Digital predistorter (dpd) structure based on dynamic deviation reduction (ddr)-based volterra series
WO2012086830A1 (ja) 増幅装置およびその制御方法
KR101386239B1 (ko) 비선형 왜곡의 보상을 위한 전치 왜곡 장치 및 방법
WO2010073483A1 (ja) 歪補償増幅器
JP5105309B2 (ja) 電力増幅器、電力増幅器の非線形歪補正方法、無線通信装置
KR20120054369A (ko) 메모리 다항식 모델을 이용하는 전치 왜곡 장치, 그것의 전치 왜곡 방법, 및 전치 왜곡 장치를 포함하는 시스템
US20070159245A1 (en) Apparatus for calibrating non-linearity of radio frequency power amplifier
EP3061185B1 (en) Pre-distortion based power control
KR100324123B1 (ko) 전력 증폭기의 사전 왜곡 선형화 방법 및 장치
JP2011135143A (ja) プリディストーション方式の歪補償装置
JP2005079935A (ja) 適応プリディストーション型歪補償電力増幅器
KR20070106761A (ko) 왜곡 보상 장치
KR101008037B1 (ko) 이동통신 시스템에서 기지국의 전치 보상 장치 및 그 방법
KR20010064880A (ko) 가변차수 전치왜곡장치 및 그의 제어 방법
KR20020087503A (ko) 전치 왜곡 방식 디지털 선형화기 및 그의 이득 조절 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101022

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110725

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110804

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees