JP5226468B2 - プリディストータ - Google Patents

プリディストータ Download PDF

Info

Publication number
JP5226468B2
JP5226468B2 JP2008285468A JP2008285468A JP5226468B2 JP 5226468 B2 JP5226468 B2 JP 5226468B2 JP 2008285468 A JP2008285468 A JP 2008285468A JP 2008285468 A JP2008285468 A JP 2008285468A JP 5226468 B2 JP5226468 B2 JP 5226468B2
Authority
JP
Japan
Prior art keywords
signal
distortion
distortion compensation
sampling
lookup table
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008285468A
Other languages
English (en)
Other versions
JP2010114655A (ja
Inventor
孝基 柴田
孝義 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP2008285468A priority Critical patent/JP5226468B2/ja
Publication of JP2010114655A publication Critical patent/JP2010114655A/ja
Application granted granted Critical
Publication of JP5226468B2 publication Critical patent/JP5226468B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Description

本発明は、信号増幅器などの被補償回路のメモリ効果による歪を補償するプリディストータに関するものである。
従来のプリディストータとしては、単一のルックアップテーブル(LUT)で歪補償を行うもの(例えば、特許文献1を参照。)、およびルックアップテーブルを求めた後に歪補償多項式を用いて再び生成した単一のルックアップテーブルを用いて歪補償を行うもの(例えば、特許文献2を参照。)がある。また、メモリ効果対策を施したプリディストータの従来技術としては、メモリ多項式を利用して歪補償を行うもの(例えば、特許文献3を参照。)、およびVolterra級数を利用して歪補償を行うもの(例えば、特許文献4及び5を参照。)がある。
特許第3560398号 特開2006−093947号公報 特開2004−320329号公報 特開2004−320598号公報 特開2007−282066号公報
従来のプリディストータは、使用するルックアップテーブルの数が一定であった。このため、歪補償精度を向上させるためルックアップテーブルの数を多くすると、更新に必要な計算量が増加するので更新時間が増加し、収束速度が遅くなるという課題があった。また、従来のメモリ効果対策を施したプリディストータも、メモリ多項式を利用するもの及びVolterra級数を利用するもののいずれも歪補償多項式の項(またはルックアップテーブル)の数が多くなると歪補償多項式の係数を求める計算量が多くなり、計算時間が長くなる。このため、従来のメモリ効果対策を施したプリディストータにも歪補償精度を向上させようとすると更新時間が長くなり、収束速度が遅くなるという課題があった
そこで、本発明は、上記課題を解決するためになされたもので、ルックアップテーブルの更新時間が短く且つ歪補償の精度の高いプリディストータを提供することを目的とする。
前記目的を達成するために、本発明に係るプリディストータは、複数あるルックアップテーブルの一部だけを更新して歪補償に使用する。すなわち、歪補償を開始した初期の段階では複数あるルックアップテーブルの一部だけを歪補償に用いて計算量を減らし、1回の更新に必要な時間を減少させて歪補償量が規定値に収束する時間を減少させる。また、時間経過とともに、歪補償に用いるルックアップテーブルの数を段階的に増やして最終的な歪補償精度を高くすることとした。
具体的には、本発明に係るプリディストータは、互いに異なる時刻で入力信号を取り込んだ複数のサンプリング信号を遅延させる遅延部と、最新の前記サンプリング信号、または前記遅延部が遅延させた少なくとも1つの前記サンプリング信号の強度を参照し、前記サンプリング信号を直接引用して歪補償値を算出し、前記歪補償値を前記サンプリング信号のいずれか1つに適用して歪信号を生成する複数のルックアップテーブルと、前記ルックアップテーブルのそれぞれに対して前記歪補償値を算出させて前記歪信号を生成させる指示を出力する制御部と、前記ルックアップテーブルが生成した前記歪信号を加算して生成した予歪補償信号を被補償回路へ出力する歪補償値生成部と、を備えるプリディストータであって、前記制御部は、前記歪補償値を算出し、前記歪信号を生成するルックアップテーブルの数を、歪補償開始から段階的に増加させるように前記指示を出力することを特徴とする。
複数のルックアップテーブルを使用する場合には、歪補償開始時は複数個あるルックアップテーブルのうちの一部のルックアップテーブルだけ用い、更新が進むにつれて使用するルックアップテーブルの数を増やしていく。ルックアップテーブルの更新においては、ルックアップテーブルの数を減らすと計算量が少なくなるので、更新時間が短くなり、収束速度が速くなる。一方、使用するルックアップテーブルの数を減らすと歪補償精度が劣化するので、使用するルックアップテーブルの数を段階的に増やして歪補償精度も確保する。このように使用するルックアップテーブルの数を段階的に増やしていくことで、動作開始から指定回数目の更新までにかかる時間が減少するので、従来の使用するルックアップテーブルの数が一定のプリディストータの場合に比べて収束速度が速くなり、かつ最終的な歪補償精度も従来のプリディストータと同じになる。
従って、本発明は、ルックアップテーブルの更新時間が短く且つ歪補償の精度の高いプリディストータを提供することができる。
本発明に係るプリディストータの前記制御部は、前記入力信号と前記被補償回路の出力信号との差分に基づいて前記ルックアップテーブルのテーブル値を更新してもよい。また、本発明に係るプリディストータの前記制御部は、前記予歪補償信号と前記被補償回路の出力信号との差分に基づいて前記ルックアップテーブルのテーブル値を更新してもよい。被補償回路の歪補償をしながらルックアップテーブルのテーブル値を時刻の経過とともに更新することができる。
本発明は、ルックアップテーブルの更新時間が短く且つ歪補償の精度の高いプリディストータを提供することができる。
添付の図面を参照して本発明の実施の形態を説明する。以下に説明する実施の形態は本発明の構成の例であり、本発明は、以下の実施の形態に制限されるものではない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。また、枝番号を付さない符号での説明は該符号に枝番号を付した構成要素や信号全てに共通する説明である。
図1は、本実施例のプリディストータ301の構成を説明するブロック図である。プリディストータ301は、歪補償値で入力信号Xを歪補償する予歪補償信号Aを生成して被補償回路401へ出力する歪補償回路11と、入力信号X及び被補償回路401の出力信号Yが入力され、歪補償多項式に入力信号Xを代入して生成した信号と歪補償多項式に出力信号Yを代入して生成した信号との差分に基づいて歪補償回路11内のルックアップテーブルのテーブル値を更新する制御部13と、を備える。
図2は、本実施例のプリディストータ302の構成を説明するブロック図である。プリディストータ302は、歪補償値で入力信号Xを歪補償する予歪補償信号Aを生成して被補償回路401へ出力する歪補償回路11と、予歪補償信号A及び被補償回路401の出力信号Yが入力され、予歪補償信号Aと歪補償多項式に出力信号Yを代入して生成した信号との差分に基づいて歪補償回路11内のルックアップテーブルのテーブル値を更新する制御部13と、を備える。
例えば、被補償回路401は増幅器である。以下の説明は、被補償回路401が増幅器として説明する。
図3は、プリディストータ301及びプリディストータ302の歪補償回路11を説明するブロック図である。歪補償回路11は、入力信号Xから互いに異なる時刻で取り込みした複数のサンプリング信号Sを生成する遅延部31と、最新のサンプリング信号S、または遅延部31が遅延させた少なくとも1つのサンプリング信号Sの強度を参照し、サンプリング信号Sを直接引用して歪補償値を算出し、歪補償値をサンプリング信号Sのいずれか1つに適用して歪信号Hを生成する複数のルックアップテーブル23と、ルックアップテーブル23のそれぞれに対して歪補償値を算出させて歪信号Hを生成させる指示を出力する制御部13と、ルックアップテーブル23が生成した歪信号を加算して生成した予歪補償信号Aを被補償回路401へ出力する歪補償値生成部33と、を備える。
遅延部31は、例えば、直列に接続した複数の遅延素子21を有する。入力された入力信号Xは連続して遅延素子21を通過し、通過する毎に所定量(すなわち、サンプリング周期T)ずつ遅延していく。遅延素子21を所定個通過した後の出力を取り出すことで入力信号Xから所定量遅延したサンプリング信号Sを取り出せる。言い換えれば、異なる遅延素子21の出力を取り出すことで、入力信号Xから互いに異なる時刻で取り込みした複数のサンプリング信号Sが得られる。図3の遅延部31は、入力信号Xから遅延していないサンプリング信号S−0、遅延素子21を5個通過した入力信号のサンプリング信号S−5、遅延素子21を9個通過した入力信号のサンプリング信号S−9、遅延素子21を11個通過した入力信号のサンプリング信号S−11、遅延素子21を13個通過した入力信号のサンプリング信号S−13、遅延素子21を17個通過した入力信号のサンプリング信号S−17を取り出している。
歪信号生成部32は、入力するサンプリング信号Sの強度を測定する強度算出部22、強度算出部22で測定されたサンプリング信号Sの強度を参照して歪補償値を算出するルックアップテーブル23及びルックアップテーブル23からの歪補償値とサンプリング信号Sとを乗算する乗算器24を有する。ここで、サンプリング信号Sの強度とは、例えば、振幅や電力である。
歪信号生成部32−0は、強度を参照したサンプリング信号S−0にルックアップテーブル23−0がサンプリング信号S−0から算出した歪補償値を乗算器24で乗算して歪信号H−0,0を出力する。同様に、歪信号生成部32−13は、強度を参照したサンプリング信号S−13にルックアップテーブル23−13がサンプリング信号S−13から算出した歪補償値を乗算器24で乗算して歪信号H−13,13を出力する。尚、歪信号生成部32−0は、増幅装置のメモリ効果により発生する非線形歪への対策を考慮していない従来の歪信号生成部(プリディストータ)に相当する。
歪信号生成部32−5は、強度を参照したサンプリング信号S−5とは異なるサンプリング信号S−9にルックアップテーブル23−5がサンプリング信号S−5から算出した歪補償値を乗算器24で乗算して歪信号H−9,5を出力する。なお、ルックアップテーブルの引用に用いる信号が同一の場合もある。具体的には、ルックアップテーブル32−5が引用に用いたサンプリング信号S−5を、図示しない他のルックアップテーブルが引用してサンプリング信号S−7に乗じ、歪信号H−7,5を出力してもよい。ここで、ルックアップテーブル23−0、ルックアップテーブル23−5及びルックアップテーブル23−13は一変数ルックアップテーブルである。
歪信号生成部32−11は、ルックアップテーブル23−11がサンプリング信号S−11とサンプリング信号S−17の強度を参照して歪補償値を算出し、乗算器24が歪補償値をサンプリング信号S−11に乗算して歪信号H−11,17を出力する。ここで、ルックアップテーブル23−11は二変数ルックアップテーブルである。
歪補償値生成部33は、歪信号生成部32が出力した歪信号Hを加算し、予歪補償信号Aを生成する。具体的には、歪補償値生成部33は、歪信号生成部32−0が出力した歪信号H−0,0、歪信号生成部32−5が出力した歪信号H−9,5、歪信号生成部32−13が出力した歪信号H−13,13、歪信号生成部32−11が出力した歪信号H−11,17を加算し、予歪補償信号Aを生成する。予歪補償信号Aは、被補償回路401の歪特性の逆歪特性(歪補償特性)が加えられているので、被補償回路401の出力信号Yの歪を小さくすることができる。
制御部13は、図3に図示されない歪補償多項式に入力信号Xを代入して生成した信号又は予歪補償信号Aと歪補償多項式に出力信号Yを代入して生成した信号との差分が0に近づくようにそれぞれのルックアップテーブル23のテーブル値を更新する。全てのルックアップテーブル23のテーブル値を更新してもよいし、更新が必要なルックアップテーブル23のみのテーブル値を更新してもよい。また、制御部13は、テーブル値の更新時に使用するルックアップテーブル23の数を、歪補償開始から段階的に増加させるように指示を出力する。
(歪補償アルゴリズム)
次に、プリディストータ301のルックアップテーブル23の詳細について説明する。図4は複数の増幅器で構成された増幅回路をモデル化した図であり、入力信号Xが入力され出力信号Yを出力する。ここで、入力信号X、および出力信号Yをともに周期Tでサンプリングした離散時間信号をそれぞれx(nT)、およびy(nT)とし、表記を簡単にするためにそれぞれx(n)、およびy(n)で表すこととする。また、x(n)およびy(n)はともに実数成分と虚数成分を持つ複素数信号であり、x(n)およびy(n)に対する乗算、および加算は、それぞれ複素乗算、および複素加算を示すものとする。すなわち、先に説明した図1、及び図2においては、歪補償回路11には複素数信号が入力され、歪補償回路11と被補償回路401の間には図示しない直交変調器、D/A変換器、およびアップコンバータがあり、被補償回路401と制御部13の間には図示しないダウンコンバータ、A/D変換器、および直交復調器がある。図4のようにモデル化された増幅器の歪補償値を得るのに、複数のルックアップテーブルを用いる。すなわち、増幅器を構成する要素増幅器の歪特性を表す歪特性多項式を
Figure 0005226468
とし,要素増幅器を合成する比率が入力信号の振幅値の関数(合成多項式)
Figure 0005226468
として図4のモデルを数式で表現した数式3において、同じサンプリング時刻の入力信号、および入力信号の強度を有する項を数式7のようにまとめて分類する。この多項式の分類により、入力信号の強度から歪補償値の一部を算出する複数のルックアップテーブルが作成できる。
Figure 0005226468
ここで、各パラメータの定義を整理しておく。
j:要素増幅器の番号
J:要素増幅器の総数
r:正規化先行時間、または正規化遅延時間
R1:j番目要素増幅器に対応する合成多項式の最大の正規化先行時間
R2:j番目要素増幅器に対応する合成多項式の最大の正規化遅延時間
d:入力信号の正規化先行時間、または正規化遅延時間
D1:j番目要素増幅器の最大の正規化先行時間
D2:j番目要素増幅器の最大の正規化遅延時間
l:要素増幅器の合成多項式の次数
:j番目要素増幅器の合成多項式の最大次数
k:要素増幅器の歪特性多項式の次数
:j番目要素増幅器の歪多項式の最大次数
ここで、数式3を整理する。まず、異なる増幅器(異なるj)の同じ項をまとめると
Figure 0005226468
である。
次に、数式4のr=dの項をまとめると
Figure 0005226468
である。
また、数式5は、
Figure 0005226468
である。
さらに、
Figure 0005226468
である。
ここで、数式3、および数式3を整理して得られた数式7でモデル化される歪特性多項式を持つ増幅器の歪補償方法について説明する。増幅装置全体の入力信号と対応する出力信号の関係は
y(n)=Gx(n)
となり、線形であるのが理想的である。但し、Gは増幅装置の利得を表す実数定数である。ここでは、以降の議論を簡単にする目的で、G=1とおくこととする。
しかし、実際の増幅装置では、入力信号の振幅(もしくは電力)が大きくなると入出力信号の関係は線形ではなく数式3、又は数式3を整理した数式7で表現されるように非線形となる。一方、数式3、又は数式7において入力信号と出力信号の関係が理想的になるとき、y(n)=x(x)の関係が成立する。従って、図4のモデルに基づいた増幅回路を歪補償するには、図4のモデルを数式で表現した歪特性多項式である数式3、または数式7において入力信号Xと出力信号Yを入れ替えた
Figure 0005226468
を満たす複素数係数w’d,k、w’r,d,l、およびw’r,d,l,kを求め、歪補償回路11において、
Figure 0005226468
なる予歪補償信号Aのa(n)を出力すればよい。ここで、数式8を満たす係数w’d,k、w’r,d,l、およびw’r,d,l,kを求めるには、係数の個数よりも多い個数Nの入力信号x(n)と出力信号y(n)の組を数式8のx(n)とy(n)に代入してN個の連立方程式を作成し、掃き出し法、あるいは最小2乗法などで解けばよい。
但し、実際には数式8を満たす係数w’d,k、w’r,d,l、およびw’r,d,l,kを求めるのに必要な係数の個数よりも多い個数Nのx(n)とy(n)の組が確保できても雑音の影響で歪補償量の精度が十分に確保できない場合がある。そこで、雑音の影響があっても歪補償量の精度を向上させる目的でNを係数w’d,k、w’r,d,l、およびw’r,d,l,kの個数よりも大幅に増やす場合が多い。しかし、現実にはx(n)、およびy(n)を保持しておくメモリ量が十分に確保できず歪補償の精度が十分に得られない場合がある。このような場合には、係数w’d,k、w’r,d,l、およびw’r,d,l,kを求めるのが可能で、かつメモリに保持しておけるN個のx(n)とy(n)の組で連立方程式を作成して係数w’d,k、w’r,d,l、およびw’r,d,l,kの誤差を求め、適応信号処理で更新する。
ここで、係数w’d,k、w’r,d,l、およびw’r,d,l,kを更新する場合についても説明する。増幅回路の歪補償をしながら歪補償多項式a(n)の係数を更新する場合、増幅回路へ入力する信号はx(n)ではなく、増幅回路の出力信号Yであるy(n)をx(n)に近づけるように歪補償した数式10で表せる予歪補償信号A、すなわちa’(n)である。但し、w’d,k(i)、w’r,d,l(i)、およびw’r,d,l,k(i)はi回目の更新で得られた歪補償多項式a(n)の係数w’d,k、w’r,d,l、およびw’r,d,l,kをそれぞれ表す。
Figure 0005226468
このとき、正確に増幅回路の歪補償がなされていれば、y(n)=x(n)が成立するので、
Figure 0005226468
も成立する。
しかし、増幅回路の歪補償が十分でなければ、y(n)=x(n)とはならず、
Figure 0005226468
とおくと、誤差信号e(n)が得られる。
Figure 0005226468
この誤差信号e(n)と出力信号y(n)の組により得られる式
Figure 0005226468
をN個用いて係数w’d,k、w’r,d,l、およびw’r,d,l,kそれぞれの誤差Δw’d,k、Δw’r,d,l、およびΔw’r,d,l,kを求めて数式15により更新する。
Figure 0005226468
但し、w’d,k(i)、w’r,d,l(i)、およびw’r,d,l,k(i)はi回目の更新により得られた係数w’d,k、w’r,d,l、およびw’r,d,l,kを表す。
以下、例として図3の場合について予歪補償信号Aのa’(n)を得る方法について説明する。このa’(n)を得るのに、例えば数式10の一部である
Figure 0005226468
となり、数式16の多項式表現そのものではなく、強度|x(n)|により引用されるルックアップテーブル値と最新の入力信号x(n)との乗算によっても表現できるのが理解できる。
入力信号x(n)に対する強度|x(n)|を用いたルックアップテーブルは数式17により、全ての|x|を代入することで得られる。
Figure 0005226468
である。例えば、0≦|x|≦8191を満たす全ての整数値である。
数式17で計算されるルックアップテーブル23−0が出力する歪補償値は表1のようになる。ここで、前述したように係数w’0,k(i)は複素数なので、表1の歪補償値も複素数である。
Figure 0005226468
同様にして、数式10の一部
Figure 0005226468
となり、数式18の多項式表現そのものではなく、強度|x(n−13)|により引用されるルックアップテーブル値と遅延した入力信号x(n−13)との乗算によっても表現できるのが理解できる。
遅延した入力信号x(n−13)に対する強度|x(n−13)|のルックアップテーブルは数式19により、全ての|x|を代入することで得られる。
Figure 0005226468
である。例えば、0≦|x|≦8191を満たす全ての整数値である。
数式19で計算されるルックアップテーブル23−13が出力する歪補償値は表2のようになる。ここで、前述したように係数w’13,k(i)は複素数なので、表2の歪補償値も複素数である。
Figure 0005226468
また、数式10の一部、
Figure 0005226468
となり、数式20の多項式表現そのものではなく、強度|x(n−5)|により引用されるルックアップテーブル値と遅延した入力信号x(n−9)との乗算によっても表現できるのが理解できる。
遅延した入力信号x(n−9)に対する強度|x(n−5)|のルックアップテーブルは数式21により、全ての|x|を代入することで得られる。
Figure 0005226468
である。
例えば、0≦|x|≦8191を満たす全ての整数値である。
ここでの注意点は、入力信号のサンプリング時刻と、ルックアップテーブルを引用する入力信号の強度のサンプリング時刻が異なる点である。数式21で計算されるルックアップテーブル23−5が出力する歪補償値は表3のようになる。ここで、前述したように係数w’5,9,l(i)は複素数なので、表3の歪補償値も複素数である。
Figure 0005226468
更に、次のように入力信号と異なる2つのサンプリング時刻における入力信号の強度を用いる場合もある。具体的には数式10の一部
Figure 0005226468
となり、数式22の多項式表現そのものではなく、ルックアップテーブルは2つの異なるサンプリング時刻における入力信号の強度|x(n−17)|、および強度|x(n−11)|により引用される。
このように2つの入力信号の強度の二変数ルックアップテーブルは数式23により、全ての|x|と|x|を代入することで得られる。
Figure 0005226468
である。例えば、0≦|x|≦8191、0≦|x|≦8191を満たす全ての整数値である。
ここでの注意点は、サンプリング時刻の異なる2つの入力信号の振幅でルックアップテーブル値を引用していることである。数式23で計算されるルックアップテーブル23−11が出力する歪補償値は表4のようになる。ここで、前述したように係数w’17,11,l,k(i)は複素数なので、表4の歪補償値も複素数である。
Figure 0005226468
ここまでは、本発明の内容をわかりやすく説明する目的で、数式10の一部である数式16、数式18、および数式20においてそれぞれd=0とd=13の項のみ、r=5かつd=9の項のみ、およびr=17かつd=11の項のみが存在する場合のプリディストータ(図3)について説明した。しかし、より一般的に数式9又は数式10に対応するプリディストータを表すと図5となる。図5において、遅延部27の遅延時間は、遅延部27毎に設定できる。
更に、ここまでの議論では数式9又は数式10を歪補償多項式として用いてきたので、ある1つのサンプリング時刻の入力信号の強度で一変数ルックアップテーブルを引用するか、サンプリング時刻の異なる2つの入力信号の強度で二変数ルックアップテーブルを引用した例を示したが、より一般的にサンプリング時刻の異なる3個以上の入力信号の強度で多変数ルックアップテーブルを引用することも可能である。サンプリング時刻の異なる3個以上の入力信号の強度でルックアップテーブルを引用する場合は、数式10の一部である数式22をより一般化した
Figure 0005226468
のうち入力信号の強度が関わる部分を抜き出した
Figure 0005226468
を用いて多変数ルックアップテーブルを作成すればよい。図6は、数式24、および数式24から得られた数式25の多変数ルックアップテーブル23−MDを用いた場合の歪補償回路11のブロック図である。
(制御方法)
従来のプリディストータでは、数式10の係数を全て算出していた。プリディストータ301及びプリディストータ302では、図7に示すように、ルックアップテーブルを予め複数のグループに分割しておく。制御部13は、更新を開始した初期の時点では分割したグループの一部のルックアップテーブルのみを歪補償に用いて更新するが、更新が進むにつれて使用するルックアップテーブルのグループを増やすようにそれぞれのルックアップテーブルに指示する。
複数のルックアップテーブルを用いる場合、歪補償多項式を分割して得られた多項式b0,d(n)、b1,d,r(n)およびb2,d,r(n)より歪補償値を得る。すなわち、歪補償多項式を
Figure 0005226468
と分割する。ここで得られた
Figure 0005226468
を更にそれぞれ分割する。
まず、得られた1LUTd、d、1LUTd、r、および2LUTd、rを例えば図8のように順番付けする。但し、図8の順番付けはあくまでも一例であり、この順番に限定されるものではない。次に、図8のように順番付けされたルックアップテーブル(LUT)を幾つかのグループに分割する。例えば、図9のようにグループ分けする。
図9のようにグループ分けされたルックアップテーブルは、図7に示したように更新を始めた初期の段階では、複数あるルックアップテーブルの一部だけを更新して歪補償に使用し、更新が進むに連れて更新して歪補償に使用するルックアップテーブルの数を段階的に増やしていく。
更新の初期の段階では、更新して歪補償に用いるルックアップテーブルの数が少ないので、更新に伴う計算量が減少し、1回の更新に必要な時間も減少するので歪補償量が規定値に収束するまでの時間が減少する。また更新が進むに連れて更新して歪補償に使用するルックアップテーブルの数が段階的に増えるので、最終的な歪補償精度が高くできる。従って、歪補償値が規定値に収束する時間の減少と、歪補償精度を両立させることができる。
本発明に係るプリディストータは、移動体通信基地局などに用いられる無線送信機の電力増幅器に適用することができる。
本発明に係るプリディストータの構成を説明するブロック図である。 本発明に係るプリディストータの構成を説明するブロック図である。 本発明に係るプリディストータの歪補償回路を説明するブロック図である。 複数の増幅器で構成された増幅回路をモデル化した図である。 本発明に係るプリディストータの歪補償部を説明するブロック図である。 本発明に係るプリディストータの歪補償部を説明するブロック図である。 本発明に係るプリディストータにおいて、使用するルックアップテーブル数を段階的に増やす方法の概念図である。 ルックアップテーブルの順番付けの一例を説明する図である。 本発明に係るプリディストータにおいて、複数のルックアップテーブルを分割する一例を説明する図である。
符号の説明
301、302:プリディストータ
11:歪補償部
13:制御部
21:遅延素子
22:強度算出部
23、23−0、23−5、23−11、23−13:ルックアップテーブル
23−1D:一変数ルックアップテーブル
23−2D:二変数ルックアップテーブル
23−MD:多変数ルックアップテーブル
24:複素乗算器
27:遅延部
31:遅延部
32、32−0、32−5、32−11、32−13:歪信号生成部
33:歪補償値生成部
401:被補償回路
511:遅延素子
512−j:振幅値関数(jは自然数)
513:要素増幅器
514:複素乗算器
515:積算器
X:入力信号
Y:出力信号
A:予歪補償信号
S、S−0、S−5、S−9、S−11、S−13:サンプリング信号
H、H−0、0,H−9,5、H−11,17:歪信号

Claims (3)

  1. 互いに異なる時刻で入力信号を取り込んだサンプリング信号を、互いに異なる遅延量で遅延させる複数の遅延部と、
    最新の前記サンプリング信号、及び前記遅延部が遅延させた複数の前記サンプリング信号のうち、少なくとも1つの前記サンプリング信号の強度を参照し、前記サンプリング信号を直接引用して歪補償値を算出し、前記歪補償値を複数の前記サンプリング信号のいずれか1つに適用して歪信号を生成する複数のルックアップテーブルと、
    前記ルックアップテーブルのそれぞれに対して前記歪補償値を算出させて前記歪信号を生成させる指示を出力する制御部と、
    前記ルックアップテーブルが生成した前記歪信号を加算して生成した予歪補償信号を被補償回路へ出力する歪補償値生成部と、
    を備えるプリディストータであって、
    前記制御部は、前記歪補償値を算出し、前記歪信号を生成するルックアップテーブルの数を、歪補償開始から段階的に増加させるように前記指示を出力することを特徴とするプリディストータ。
  2. 前記制御部は、前記入力信号と前記被補償回路の出力信号との差分に基づいて前記ルックアップテーブルのテーブル値を更新することを特徴とする請求項1に記載のプリディストータ。
  3. 前記制御部は、前記予歪補償信号と前記被補償回路の出力信号との差分に基づいて前記ルックアップテーブルのテーブル値を更新することを特徴とする請求項1に記載のプリディストータ。
JP2008285468A 2008-11-06 2008-11-06 プリディストータ Expired - Fee Related JP5226468B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008285468A JP5226468B2 (ja) 2008-11-06 2008-11-06 プリディストータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008285468A JP5226468B2 (ja) 2008-11-06 2008-11-06 プリディストータ

Publications (2)

Publication Number Publication Date
JP2010114655A JP2010114655A (ja) 2010-05-20
JP5226468B2 true JP5226468B2 (ja) 2013-07-03

Family

ID=42302867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008285468A Expired - Fee Related JP5226468B2 (ja) 2008-11-06 2008-11-06 プリディストータ

Country Status (1)

Country Link
JP (1) JP5226468B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5870505B2 (ja) * 2011-04-28 2016-03-01 富士通株式会社 歪補償装置及び歪補償方法
WO2016074218A1 (zh) * 2014-11-14 2016-05-19 华为技术有限公司 一种模拟预失真器核心模块及模拟预失真器系统

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3560398B2 (ja) * 1995-08-31 2004-09-02 富士通株式会社 歪補償を有する増幅器
US6931080B2 (en) * 2001-08-13 2005-08-16 Lucent Technologies Inc. Multiple stage and/or nested predistortion system and method
JP4801074B2 (ja) * 2004-09-15 2011-10-26 テレフオンアクチーボラゲット エル エム エリクソン(パブル) 信号プリディストーションに関する装置と方法

Also Published As

Publication number Publication date
JP2010114655A (ja) 2010-05-20

Similar Documents

Publication Publication Date Title
CN102394593B (zh) 一种整型化的最小均方lms自适应滤波器和方法
CN110765720B (zh) 一种复值流水线递归神经网络模型的功放预失真方法
US8218676B2 (en) System and method for training pre-inverse of nonlinear system
US8903015B2 (en) Apparatus and method for digital predistortion of non-linear amplifiers
CN110414565B (zh) 一种用于功率放大器的基于Group Lasso的神经网络裁剪方法
CN111859795A (zh) 针对功率放大器的多项式辅助神经网络行为建模系统及方法
JP5336134B2 (ja) プリディストータ
CN102148783A (zh) 基带数字预失真方法、预失真装置以及功率放大装置
Cao et al. Complexity optimized digital predistortion model of RF power amplifiers
CN105450184B (zh) 数字预失真电路与方法以及数字预失真训练电路
JP5226468B2 (ja) プリディストータ
JP5338378B2 (ja) 歪補償装置及び方法
JP5299958B2 (ja) プリディストータ
JP5160344B2 (ja) プリディストータ
JP5238564B2 (ja) プリディストータ
JP5238461B2 (ja) プリディストータ
KR20120054369A (ko) 메모리 다항식 모델을 이용하는 전치 왜곡 장치, 그것의 전치 왜곡 방법, 및 전치 왜곡 장치를 포함하는 시스템
JP5706129B2 (ja) プリディストータ
JP5663261B2 (ja) プリディストータ
Ntouné et al. Power amplifier behavioral modeling by neural networks and their implementation on FPGA
JP5115976B2 (ja) プリディストータ
US7202737B2 (en) Method of influencing an input signal and predistorter
JP2005079935A (ja) 適応プリディストーション型歪補償電力増幅器
KR102097521B1 (ko) 고주파 증폭 장치 및 왜곡보상 방법
JP6569174B2 (ja) 前置歪み生成装置及び前置歪み生成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130314

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160322

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees