JP5226468B2 - プリディストータ - Google Patents
プリディストータ Download PDFInfo
- Publication number
- JP5226468B2 JP5226468B2 JP2008285468A JP2008285468A JP5226468B2 JP 5226468 B2 JP5226468 B2 JP 5226468B2 JP 2008285468 A JP2008285468 A JP 2008285468A JP 2008285468 A JP2008285468 A JP 2008285468A JP 5226468 B2 JP5226468 B2 JP 5226468B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- distortion
- distortion compensation
- sampling
- lookup table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
次に、プリディストータ301のルックアップテーブル23の詳細について説明する。図4は複数の増幅器で構成された増幅回路をモデル化した図であり、入力信号Xが入力され出力信号Yを出力する。ここで、入力信号X、および出力信号Yをともに周期Tsでサンプリングした離散時間信号をそれぞれx(nTs)、およびy(nTs)とし、表記を簡単にするためにそれぞれx(n)、およびy(n)で表すこととする。また、x(n)およびy(n)はともに実数成分と虚数成分を持つ複素数信号であり、x(n)およびy(n)に対する乗算、および加算は、それぞれ複素乗算、および複素加算を示すものとする。すなわち、先に説明した図1、及び図2においては、歪補償回路11には複素数信号が入力され、歪補償回路11と被補償回路401の間には図示しない直交変調器、D/A変換器、およびアップコンバータがあり、被補償回路401と制御部13の間には図示しないダウンコンバータ、A/D変換器、および直交復調器がある。図4のようにモデル化された増幅器の歪補償値を得るのに、複数のルックアップテーブルを用いる。すなわち、増幅器を構成する要素増幅器の歪特性を表す歪特性多項式を
j:要素増幅器の番号
J:要素増幅器の総数
r:正規化先行時間、または正規化遅延時間
R1j:j番目要素増幅器に対応する合成多項式の最大の正規化先行時間
R2j:j番目要素増幅器に対応する合成多項式の最大の正規化遅延時間
d:入力信号の正規化先行時間、または正規化遅延時間
D1j:j番目要素増幅器の最大の正規化先行時間
D2j:j番目要素増幅器の最大の正規化遅延時間
l:要素増幅器の合成多項式の次数
Lj:j番目要素増幅器の合成多項式の最大次数
k:要素増幅器の歪特性多項式の次数
Kj:j番目要素増幅器の歪多項式の最大次数
y(n)=Gx(n)
となり、線形であるのが理想的である。但し、Gは増幅装置の利得を表す実数定数である。ここでは、以降の議論を簡単にする目的で、G=1とおくこととする。
しかし、増幅回路の歪補償が十分でなければ、y(n)=x(n)とはならず、
例えば、0≦|x|≦8191を満たす全ての整数値である。
従来のプリディストータでは、数式10の係数を全て算出していた。プリディストータ301及びプリディストータ302では、図7に示すように、ルックアップテーブルを予め複数のグループに分割しておく。制御部13は、更新を開始した初期の時点では分割したグループの一部のルックアップテーブルのみを歪補償に用いて更新するが、更新が進むにつれて使用するルックアップテーブルのグループを増やすようにそれぞれのルックアップテーブルに指示する。
11:歪補償部
13:制御部
21:遅延素子
22:強度算出部
23、23−0、23−5、23−11、23−13:ルックアップテーブル
23−1D:一変数ルックアップテーブル
23−2D:二変数ルックアップテーブル
23−MD:多変数ルックアップテーブル
24:複素乗算器
27:遅延部
31:遅延部
32、32−0、32−5、32−11、32−13:歪信号生成部
33:歪補償値生成部
401:被補償回路
511:遅延素子
512−j:振幅値関数(jは自然数)
513:要素増幅器
514:複素乗算器
515:積算器
X:入力信号
Y:出力信号
A:予歪補償信号
S、S−0、S−5、S−9、S−11、S−13:サンプリング信号
H、H−0、0,H−9,5、H−11,17:歪信号
Claims (3)
- 互いに異なる時刻で入力信号を取り込んだサンプリング信号を、互いに異なる遅延量で遅延させる複数の遅延部と、
最新の前記サンプリング信号、及び前記遅延部が遅延させた複数の前記サンプリング信号のうち、少なくとも1つの前記サンプリング信号の強度を参照し、前記サンプリング信号を直接引用して歪補償値を算出し、前記歪補償値を複数の前記サンプリング信号のいずれか1つに適用して歪信号を生成する複数のルックアップテーブルと、
前記ルックアップテーブルのそれぞれに対して前記歪補償値を算出させて前記歪信号を生成させる指示を出力する制御部と、
前記ルックアップテーブルが生成した前記歪信号を加算して生成した予歪補償信号を被補償回路へ出力する歪補償値生成部と、
を備えるプリディストータであって、
前記制御部は、前記歪補償値を算出し、前記歪信号を生成するルックアップテーブルの数を、歪補償開始から段階的に増加させるように前記指示を出力することを特徴とするプリディストータ。 - 前記制御部は、前記入力信号と前記被補償回路の出力信号との差分に基づいて前記ルックアップテーブルのテーブル値を更新することを特徴とする請求項1に記載のプリディストータ。
- 前記制御部は、前記予歪補償信号と前記被補償回路の出力信号との差分に基づいて前記ルックアップテーブルのテーブル値を更新することを特徴とする請求項1に記載のプリディストータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008285468A JP5226468B2 (ja) | 2008-11-06 | 2008-11-06 | プリディストータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008285468A JP5226468B2 (ja) | 2008-11-06 | 2008-11-06 | プリディストータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010114655A JP2010114655A (ja) | 2010-05-20 |
JP5226468B2 true JP5226468B2 (ja) | 2013-07-03 |
Family
ID=42302867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008285468A Expired - Fee Related JP5226468B2 (ja) | 2008-11-06 | 2008-11-06 | プリディストータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5226468B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5870505B2 (ja) * | 2011-04-28 | 2016-03-01 | 富士通株式会社 | 歪補償装置及び歪補償方法 |
WO2016074218A1 (zh) * | 2014-11-14 | 2016-05-19 | 华为技术有限公司 | 一种模拟预失真器核心模块及模拟预失真器系统 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3560398B2 (ja) * | 1995-08-31 | 2004-09-02 | 富士通株式会社 | 歪補償を有する増幅器 |
US6931080B2 (en) * | 2001-08-13 | 2005-08-16 | Lucent Technologies Inc. | Multiple stage and/or nested predistortion system and method |
JP4801074B2 (ja) * | 2004-09-15 | 2011-10-26 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | 信号プリディストーションに関する装置と方法 |
-
2008
- 2008-11-06 JP JP2008285468A patent/JP5226468B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010114655A (ja) | 2010-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102394593B (zh) | 一种整型化的最小均方lms自适应滤波器和方法 | |
CN110765720B (zh) | 一种复值流水线递归神经网络模型的功放预失真方法 | |
US8218676B2 (en) | System and method for training pre-inverse of nonlinear system | |
US8903015B2 (en) | Apparatus and method for digital predistortion of non-linear amplifiers | |
CN110414565B (zh) | 一种用于功率放大器的基于Group Lasso的神经网络裁剪方法 | |
CN111859795A (zh) | 针对功率放大器的多项式辅助神经网络行为建模系统及方法 | |
JP5336134B2 (ja) | プリディストータ | |
CN102148783A (zh) | 基带数字预失真方法、预失真装置以及功率放大装置 | |
Cao et al. | Complexity optimized digital predistortion model of RF power amplifiers | |
CN105450184B (zh) | 数字预失真电路与方法以及数字预失真训练电路 | |
JP5226468B2 (ja) | プリディストータ | |
JP5338378B2 (ja) | 歪補償装置及び方法 | |
JP5299958B2 (ja) | プリディストータ | |
JP5160344B2 (ja) | プリディストータ | |
JP5238564B2 (ja) | プリディストータ | |
JP5238461B2 (ja) | プリディストータ | |
KR20120054369A (ko) | 메모리 다항식 모델을 이용하는 전치 왜곡 장치, 그것의 전치 왜곡 방법, 및 전치 왜곡 장치를 포함하는 시스템 | |
JP5706129B2 (ja) | プリディストータ | |
JP5663261B2 (ja) | プリディストータ | |
Ntouné et al. | Power amplifier behavioral modeling by neural networks and their implementation on FPGA | |
JP5115976B2 (ja) | プリディストータ | |
US7202737B2 (en) | Method of influencing an input signal and predistorter | |
JP2005079935A (ja) | 適応プリディストーション型歪補償電力増幅器 | |
KR102097521B1 (ko) | 고주파 증폭 장치 및 왜곡보상 방법 | |
JP6569174B2 (ja) | 前置歪み生成装置及び前置歪み生成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111102 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120809 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120828 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121019 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130312 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130314 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160322 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |