JP5706129B2 - プリディストータ - Google Patents
プリディストータ Download PDFInfo
- Publication number
- JP5706129B2 JP5706129B2 JP2010238933A JP2010238933A JP5706129B2 JP 5706129 B2 JP5706129 B2 JP 5706129B2 JP 2010238933 A JP2010238933 A JP 2010238933A JP 2010238933 A JP2010238933 A JP 2010238933A JP 5706129 B2 JP5706129 B2 JP 5706129B2
- Authority
- JP
- Japan
- Prior art keywords
- lookup table
- signal
- value
- look
- value stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
Description
次に、プリディストータ301のルックアップテーブル23の詳細について説明する。図4は複数の増幅器で構成された増幅回路をモデル化した図であり、入力信号Xが入力され出力信号Yを出力する。ここで、入力信号X、および出力信号Yをともに周期Tsでサンプリングした離散時間信号をそれぞれx(nTs)、およびy(nTs)とし、表記を簡単にするためにそれぞれx(n)、およびy(n)で表すこととする。また、x(n)およびy(n)はともに実数成分と虚数成分を持つ複素数信号であり、x(n)およびy(n)に対する乗算、および加算は、それぞれ複素乗算、および複素加算を示すものとする。すなわち、先に説明した図1、及び図2においては、歪補償回路11には複素数信号が入力され、歪補償回路11と被補償回路401の間には図示しない直交変調器、D/A変換器、およびアップコンバータがあり、被補償回路401と制御部13の間には図示しないダウンコンバータ、A/D変換器、および直交復調器がある。図4のようにモデル化された増幅器の歪補償値を得るのに、複数のルックアップテーブルを用いる。すなわち、増幅器を構成する要素増幅器の歪特性を表す歪特性多項式を
j:要素増幅器の番号
J:要素増幅器の総数
r:正規化先行時間、または正規化遅延時間
R1j:j番目要素増幅器に対応する合成多項式の最大の正規化先行時間
R2j:j番目要素増幅器に対応する合成多項式の最大の正規化遅延時間
d:入力信号の正規化先行時間、または正規化遅延時間
D1j:j番目要素増幅器の最大の正規化先行時間
D2j:j番目要素増幅器の最大の正規化遅延時間
l:要素増幅器の合成多項式の次数
Lj:j番目要素増幅器の合成多項式の最大次数
k:要素増幅器の歪特性多項式の次数
Kj:j番目要素増幅器の歪多項式の最大次数
y(n)=Gx(n)
となり、線形であるのが理想的である。但し、Gは増幅装置の利得を表す実数定数である。ここでは、以降の議論を簡単にする目的で、G=1とおくこととする。
例えば、0≦|x|≦8191を満たす全ての整数値である。
まず、従来のルックアップテーブルの更新方法について説明する。図7は、従来のプリディストータのルックアップテーブルの更新方法を説明するフローチャートである。ステップS101で、入力信号及び出力信号をサンプリングする。ステップS102で、入力信号及び出力信号の関係が線形となるようにルックアップテーブルを更新し、ステップS103で新たなルックアップテーブルを作成する。ステップS104で、歪補償値が存在しないアドレスの歪補償値を隣接するアドレスの歪補償値で直線補間し、当該アドレスの歪補償値を直線補間した値から取得する。更に、ステップS104では入力信号の振幅値(または電力値)の量子化ステップをさらに細かく設定したアドレスに対する歪補償値を直線補間した値から取得する。ステップS105で、当該アドレスを補間した歪補償値を用いたルックアップテーブルに差し替える。
w(i)=(w0(i),w1(i),・・・,wK(i))T
である。
本発明では更新回数、または誤差信号の電力に応じて重み付け係数1−μ、μを適応的に変化させる。例えば、本発明の例として重み付け係数1−μ、μを更新回数に応じて変化させる場合には、重み付け係数μを
ここでは、本発明及び比較例の比較を行なう。更新前のルックアップテーブルに、不連続点、経年劣化及び妨害波などの外部雑音などの影響が生じることがあるが、本発明では比較例と比較して、更新後のルックアップテーブルに、不連続点、経年劣化及び妨害波などの外部雑音などの影響が大きくは残らない。まず、不連続点の影響が生じる理由を2つ説明する。次に、本発明及び比較例を説明し比較する。
11:歪補償回路
13:制御部
21:遅延素子
22:強度算出部
23、23−0、23−5、23−11、23−13:ルックアップテーブル
23−1D:一変数ルックアップテーブル
23−2D:二変数ルックアップテーブル
23−MD:多変数ルックアップテーブル
24:複素乗算器
27:遅延部
31:遅延部
32、32−0、32−5、32−11、32−13:歪信号生成部
33:歪補償値生成部
401:被補償回路
511:遅延素子
512−j:振幅値関数(jは自然数)
513:要素増幅器
514:複素乗算器
515:積算器
X:入力信号
Y:出力信号
A:予歪補償信号
S、S−0、S−5、S−9、S−11、S−13:サンプリング信号
H、H−0、0,H−9,5、H−11,17:歪信号
Claims (4)
- ルックアップテーブルに記憶された値及び入力信号に基づいて生成した予歪補償信号を被補償回路へ出力する歪補償回路と、
前記入力信号及び前記被補償回路の出力信号が入力され、前記入力信号及び前記出力信号の関係が線形となるような新規ルックアップテーブルに記憶される値を計算し、前記ルックアップテーブルに記憶された値及び前記新規ルックアップテーブルに記憶される値を加重平均して前記ルックアップテーブルに記憶された値を更新する際に、前記ルックアップテーブルに記憶された値及び前記新規ルックアップテーブルに記憶される値に乗じる重み付け係数を、前記ルックアップテーブルに記憶された値を更新した回数に基づいて決定する制御部と、
を備えるプリディストータ。 - ルックアップテーブルに記憶された値及び入力信号に基づいて生成した予歪補償信号を被補償回路へ出力する歪補償回路と、
前記予歪補償信号及び前記被補償回路の出力信号が入力され、前記入力信号及び前記出力信号の関係が線形となるような新規ルックアップテーブルに記憶される値を計算し、前記ルックアップテーブルに記憶された値及び前記新規ルックアップテーブルに記憶される値を加重平均して前記ルックアップテーブルに記憶された値を更新する際に、前記ルックアップテーブルに記憶された値及び前記新規ルックアップテーブルに記憶される値に乗じる重み付け係数を、前記ルックアップテーブルに記憶された値を更新した回数に基づいて決定する制御部と、
を備えるプリディストータ。 - ルックアップテーブルに記憶された値及び入力信号に基づいて生成した予歪補償信号を被補償回路へ出力する歪補償回路と、
前記入力信号及び前記被補償回路の出力信号が入力され、前記入力信号及び前記出力信号の関係が線形となるような新規ルックアップテーブルに記憶される値を計算し、前記ルックアップテーブルに記憶された値及び前記新規ルックアップテーブルに記憶される値を加重平均して前記ルックアップテーブルに記憶された値を更新する際に、前記ルックアップテーブルに記憶された値及び前記新規ルックアップテーブルに記憶される値に乗じる重み付け係数を、前記予歪補償信号と、前記ルックアップテーブルに記憶された値及び前記出力信号に基づいて生成された出力計算信号と、の差分に基づいて決定する制御部と、
を備えるプリディストータ。 - ルックアップテーブルに記憶された値及び入力信号に基づいて生成した予歪補償信号を被補償回路へ出力する歪補償回路と、
前記予歪補償信号及び前記被補償回路の出力信号が入力され、前記入力信号及び前記出力信号の関係が線形となるような新規ルックアップテーブルに記憶される値を計算し、前記ルックアップテーブルに記憶された値及び前記新規ルックアップテーブルに記憶される値を加重平均して前記ルックアップテーブルに記憶された値を更新する際に、前記ルックアップテーブルに記憶された値及び前記新規ルックアップテーブルに記憶される値に乗じる重み付け係数を、前記予歪補償信号と、前記ルックアップテーブルに記憶された値及び前記出力信号に基づいて生成された出力計算信号と、の差分に基づいて決定する制御部と、
を備えるプリディストータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010238933A JP5706129B2 (ja) | 2010-10-25 | 2010-10-25 | プリディストータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010238933A JP5706129B2 (ja) | 2010-10-25 | 2010-10-25 | プリディストータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012095005A JP2012095005A (ja) | 2012-05-17 |
JP5706129B2 true JP5706129B2 (ja) | 2015-04-22 |
Family
ID=46387900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010238933A Active JP5706129B2 (ja) | 2010-10-25 | 2010-10-25 | プリディストータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5706129B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5867304B2 (ja) | 2012-06-19 | 2016-02-24 | 富士通株式会社 | 増幅装置および増幅方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5867065A (en) * | 1997-05-07 | 1999-02-02 | Glenayre Electronics, Inc. | Frequency selective predistortion in a linear transmitter |
US5990734A (en) * | 1998-06-19 | 1999-11-23 | Datum Telegraphic Inc. | System and methods for stimulating and training a power amplifier during non-transmission events |
JP5299958B2 (ja) * | 2008-12-01 | 2013-09-25 | 日本無線株式会社 | プリディストータ |
JP5238564B2 (ja) * | 2009-03-18 | 2013-07-17 | 日本無線株式会社 | プリディストータ |
-
2010
- 2010-10-25 JP JP2010238933A patent/JP5706129B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012095005A (ja) | 2012-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5120178B2 (ja) | 非線形システム逆特性同定装置及びその方法、電力増幅装置及び電力増幅器のプリディストータ | |
JP4417174B2 (ja) | プリディストータ | |
JP4909261B2 (ja) | 電力増幅器におけるモデルに基づく歪み低減 | |
US8737937B2 (en) | Distortion compensation apparatus, transmitter, and distortion compensation method | |
JP5299298B2 (ja) | 歪補償装置、送信装置、歪補償方法 | |
US7812670B2 (en) | Baseband predistortion device and method | |
JP2013542696A (ja) | タップ出力の正規化を伴う非線形モデル | |
JP2009177668A (ja) | 歪補償装置及びこれを備えた電力増幅装置 | |
WO2003103167A1 (ja) | テーブル参照型プリディストータ | |
WO2003092154A1 (fr) | Procede permettant d'ameliorer l'efficacite d'un amplificateur de puissance radiofrequence par une technique de pre-distorsion numerique en bande de base | |
JP6054739B2 (ja) | 歪み補償装置及び歪み補償方法 | |
CN115589209A (zh) | 补偿功率放大器失真的方法以及系统 | |
JP5336134B2 (ja) | プリディストータ | |
US9548703B2 (en) | Distortion compensation apparatus, transmission apparatus, and distortion compensation method | |
JP5706129B2 (ja) | プリディストータ | |
JP5299958B2 (ja) | プリディストータ | |
JP5238564B2 (ja) | プリディストータ | |
JP5663261B2 (ja) | プリディストータ | |
JP5238461B2 (ja) | プリディストータ | |
JP2010114655A (ja) | プリディストータ | |
JP5115979B2 (ja) | プリディストータ | |
JP2005079935A (ja) | 適応プリディストーション型歪補償電力増幅器 | |
JP5221260B2 (ja) | プリディストータ | |
WO2018109862A1 (ja) | 電力増幅回路 | |
Ran et al. | The research of digital predistortion linearization mechanism by fuzzy decision |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131025 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5706129 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |