JP5299298B2 - 歪補償装置、送信装置、歪補償方法 - Google Patents

歪補償装置、送信装置、歪補償方法 Download PDF

Info

Publication number
JP5299298B2
JP5299298B2 JP2010017983A JP2010017983A JP5299298B2 JP 5299298 B2 JP5299298 B2 JP 5299298B2 JP 2010017983 A JP2010017983 A JP 2010017983A JP 2010017983 A JP2010017983 A JP 2010017983A JP 5299298 B2 JP5299298 B2 JP 5299298B2
Authority
JP
Japan
Prior art keywords
distortion compensation
coefficient
address
unit
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010017983A
Other languages
English (en)
Other versions
JP2011160043A (ja
Inventor
伸和 札場
広吉 石川
一 濱田
裕一 宇都宮
和男 長谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2010017983A priority Critical patent/JP5299298B2/ja
Priority to EP11151278A priority patent/EP2355336B1/en
Priority to US13/011,295 priority patent/US8451055B2/en
Priority to CN201110031670.6A priority patent/CN102142851B/zh
Publication of JP2011160043A publication Critical patent/JP2011160043A/ja
Application granted granted Critical
Publication of JP5299298B2 publication Critical patent/JP5299298B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2201/00Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3233Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Description

本発明は、プリディストーションに用いられる歪補償係数を更新する技術に関する。
無線通信の高速化に伴い、送信信号の広帯域化と高ダイナミックレンジ化が進んでいる。信号品質の劣化を最小限に抑えるために、送信装置には高い線形性が要求される。更に、装置の小型化、運用コスト削減、環境問題等の観点から、高効率で動作する電力増幅器が要求される。
しかしながら、一般的な電力増幅器において、線形性と電力変換効率は、相反関係にある。飽和電力から十分にバックオフした線形領域で電力増幅器を動作させることにより、帯域外歪の発生を小さくすることができる。しかし、電力変換効率が著しく低下し、装置の消費電力が増えてしまう。そのため、電力増幅器を効率の高い非線形領域で動作させる際に発生する非線形歪を除去する歪補償回路が使用される。
歪補償方式の一つであるプリディストーション方式は、電力増幅器の非線形歪の逆特性を予め送信信号に乗算することにより、電力増幅器出力の線形性を高める技術である。
ディジタル信号処理を用いるプリディストーション方式は、ディジタル・プリディストーション(DPD)方式と呼ばれる。DPD方式の一つに、メモリ内のルック・アップ・テーブル(LUT)に歪補償係数を保持するLUT型DPDが知られている。各LUTアドレスには、送信信号の振幅に応じた歪補償係数が格納される。LUT型DPDは、送信信号の振幅に基づくLUTアドレスを決定し、そのLUTアドレスに格納された歪補償係数を読み出し、その歪補償係数を送信信号に適用してプリディストーション信号を生成する。更に、LUT型DPDは、電力増幅器の出力の一部をフィードバックした信号(フィードバック信号)に基づいて歪補償係数を更新することにより、電力増幅器の特性変動や経年変化に応じて歪補償係数を変化させることができる。
関連する技術として、歪補償係数の収束時間を短縮する非線形歪補償送信装置や、送信信号がDA変換器のダイナミックレンジを越えないように補正する歪補償装置が知られている。
特開2002−223171号公報 特開2001−251148号公報
しかしながら、LUT型DPDにおいて、フィードバックループの雑音成分が大きい場合や、電力増幅器を低バックオフ動作する際に生じる瞬時的な特性変動が大きい場合、更新後の歪補償係数の精度が低くなり、歪補償係数が最適値に収束するまでの時間が長くなる場合がある。
本発明は上述した問題点を解決するためになされたものであり、歪補償係数の収束時間を短縮する技術を提供することを目的とする。
上述した課題を解決するため、本発明の一態様は、ルックアップテーブルを用いてプリディストーションを行うと共に、適応アルゴリズムを用いて前記ルックアップテーブルを最適化する歪補償装置であって、アドレス毎に歪補償係数を有する前記ルックアップテーブルを格納する記憶部と、入力信号に基づいて前記ルックアップテーブルからアドレスを選択し、前記選択されたアドレスに格納された歪補償係数を取得し、前記取得された歪補償係数に基づいて前記入力信号のプリディストーションを行うプリディストーション部と、前記プリディストーション結果が入力された電力増幅器の出力を示すフィードバック信号から、前記入力信号に対する誤差を算出する誤差算出部と、前記誤差と前記取得された歪補償係数とから複数の新たな歪補償係数を前記適応アルゴリズムにより算出する係数算出部と、前記選択されたアドレス毎に、前記誤差に基づいて前記複数の新たな歪補償係数の中から複数の歪補償係数である複数の適合係数を選択する係数選択部と、前記ルックアップテーブル内のアドレス毎に、前記複数の適合係数の平均値を算出し、前記ルックアップテーブル内の歪補償係数を前記平均値に書き換える係数平均化部とを備える歪補償装置である。
また、本発明の別の一態様は、ルックアップテーブルを用いてプリディストーションを行うと共に、適応アルゴリズムを用いて前記ルックアップテーブルを最適化する歪補償装置であって、アドレス毎に歪補償係数を有する前記ルックアップテーブルを格納する記憶部と、入力信号に基づいて前記ルックアップテーブルからアドレスを選択し、前記選択されたアドレスに格納された歪補償係数を取得し、前記取得された歪補償係数に基づいて前記入力信号のプリディストーションを行うプリディストーション部と、前記プリディストーション結果の増幅を行う増幅器と、前記電力増幅器の出力を示すフィードバック信号から、前記入力信号に対する誤差を算出する誤差算出部と、前記誤差と前記取得された歪補償係数とから複数の新たな歪補償係数を前記適応アルゴリズムにより算出する係数算出部と、前記選択されたアドレス毎に、前記誤差に基づいて前記複数の新たな歪補償係数の中から複数の歪補償係数である複数の適合係数を選択する係数選択部と、前記ルックアップテーブル内のアドレス毎に、前記複数の適合係数の平均値を算出し、前記ルックアップテーブル内の歪補償係数を前記平均値に書き換える係数平均化部とを備える送信装置である。
また、本発明の別の一態様は、ルックアップテーブルを用いてプリディストーションを行うと共に、適応アルゴリズムを用いて前記ルックアップテーブルを最適化する歪補償装置であって、記憶部に格納されアドレス毎に歪補償係数を有するルックアップテーブルから、入力信号に基づいてアドレスを選択し、前記選択されたアドレスに格納された歪補償係数を取得し、前記取得された歪補償係数に基づいて前記入力信号のプリディストーションを行い、前記プリディストーション結果が入力された電力増幅器の出力を示すフィードバック信号から、前記入力信号に対する誤差を算出し、前記誤差と前記取得された歪補償係数とから複数の新たな歪補償係数を前記適応アルゴリズムにより算出し、前記選択されたアドレス毎に、前記誤差に基づいて前記複数の新たな歪補償係数の中から複数の歪補償係数である複数の適合係数を選択し、前記ルックアップテーブル内のアドレス毎に、前記複数の適合係数の平均値を算出し、前記ルックアップテーブル内の歪補償係数を前記平均値に書き換える、歪補償方法である。
この出願に開示された技術によれば、歪補償係数の収束時間を短縮することができる。
送信装置1aの構成を示すブロック図である。 歪補償処理を示すフローチャートである。 係数選択部37aと係数平均化部33の構成を示すブロック図である。 DPD部2xの構成を示すブロック図である。 実施の形態2における係数選択部37aの構成を示すブロック図である。 実施の形態2における第1特定アドレス演算を示すフローチャートである。 誤差信号の振幅頻度分布を示す図である。 複素平面における誤差信号の分布を示す図である。 実施の形態3における係数選択部37aの構成を示すブロック図である。 実施の形態3における第1特定アドレス演算を示すフローチャートである。 実施の形態4における係数選択部37aの構成を示すブロック図である。 実施の形態5における係数選択部37aの構成を示すブロック図である。 実施の形態5における第1特定アドレス演算を示すフローチャートである。 偏差しきい値算出関数f(mak)の特性を示すグラフである。 実施の形態6における係数選択部37aの構成を示すブロック図である。 偏差しきい値算出関数g(n)の特性を示すグラフである。
以下、本発明の実施の形態について図面を参照しつつ説明する。
<実施の形態1>
以下、本発明の送信装置の適用例である送信装置1aについて説明する。
図1は、送信装置1aの構成を示すブロック図である。送信装置1aは、DPD部2a、DAC(digital analog converter)3、変調部4、電力増幅器5、復調部6、ADC(analog digital converter)7を有する。DPD部2aは、本発明の歪補償装置の適用例である。
送信装置1aにより送信されるためのディジタル信号である送信信号は、DPD部2aへ入力される。送信信号は例えば、ベースバンド信号や中間周波(intermediate frequency:IF)信号の波形が所定のサンプリング時間間隔でサンプリングされたサンプル列であり、実部(I成分)および虚部(Q成分)を有する複素サンプル列である。
DPD部2aは、送信信号に歪補償のためのプリディストーションを施し、プリディストーションを施された送信信号である補償後送信信号を出力する。
DAC3は、DPD部2aからの補償後送信信号を、アナログ信号へ変換する。変調部4は、キャリア発生器11a、乗算器12aを有する。キャリア発生器11aは、所定の送信キャリア周波数を有する正弦波を発生する。乗算器12aは、DAC3の出力とキャリア発生器11aの出力とを乗算することによりアップコンバートを行う。
電力増幅器5は、変調部4の出力を増幅し、出力信号として出力する。出力信号は、電力増幅器5により与えられた非線形歪を含む。送信装置1aが無線送信を行う場合、電力増幅器5の出力は、アンテナへ出力される。送信装置1aが有線送信を行う場合、電力増幅器5の出力は、伝送路へ出力される。
復調部6は、キャリア発生器11b、乗算器12bを有する。キャリア発生器11bは、所定の受信キャリア周波数を有する正弦波を発生する。乗算器12bは、電力増幅器5の出力の一部とキャリア発生器11bの出力とを乗算することによりダウンコンバートを行う。ADC7は、復調部6の出力をディジタル信号へ変換することにより、フィードバック信号を生成する。
以下、DPD部2aについて説明する。
DPD部2aは、REF(reference:参照)信号バッファ21、FB(feedback:フィードバック)信号バッファ22、減算器23、アドレス生成部31、アドレスバッファ32、係数平均化部33、LUT34、係数バッファ35、乗算器36、係数選択部37a、係数算出部38を有する。係数算出部38は、複素共役演算器24、乗算器25、乗算器26、加算器27を有する。
アドレスバッファ32の長さとREF信号バッファ21の長さとFB信号バッファ22の長さと係数バッファ35の長さとは、バッファ長Nである。ここで、Nは正の整数である。アドレスバッファ32は、アドレス生成部31からのLUTアドレスのNサンプルを格納する。REF信号バッファ21は、送信装置1aへの入力である送信信号のNサンプルを格納する。FB信号バッファは、ADC7の出力であるフィードバック信号のNサンプルを格納する。係数バッファ35は、LUT34の出力である歪補償係数のNサンプルを格納する。以後、Nサンプルの時間は1バッファ時間と定義される。
LUT34は、M個のLUTアドレスにそれぞれM個の歪補償係数を格納する。あるLUTアドレスに格納された歪補償係数は、そのLUTアドレスに対応する送信信号に乗算される。ここで、MはLUTアドレスの数であり、正の整数である。LUTアドレスはkと定義される。ここで、kは0からM−1までの整数である。
以下、DPD部2aがLUT34内の歪補償係数から新たな歪補償係数を算出するための係数算出方法について説明する。
この係数算出方法は、適応アルゴリズムを用いる。ここでは、説明を簡単にするため、ループ遅延や処理遅延等は、無視される。1バッファ時間を単位とする時刻nにおいて、REF信号バッファ21内の1バッファ時間分の送信信号はx[n]、FB信号バッファ22内の1バッファ時間分のフィードバック信号はy[n]、係数バッファ35内の1バッファ時間分の歪補償係数はh[n]、と定義される。参照信号である送信信号x[n]とフィードバック信号との差分である誤差信号はe[n]と定義される。DPD部2aは、REF信号バッファ21に蓄えられた参照信号、FB信号バッファ22に蓄えられたフィードバック信号、および歪補償係数を使用して、次の式1により新たな歪補償係数である更新後係数h[n+1]を算出する。
h[n+1]=h[n]+μ×e[n]×h[n]×y[n]*
・・・(式1)
ここでμはステップサイズパラメータ、y[n]*はy[n]の複素共役を表す。式1に示された歪補償係数の更新により、1バッファ時間分の更新後係数h[n+1]が生成される。
アドレスバッファ32内の1バッファ時間分のLUTアドレスはk[n]と定義される。k[n]のそれぞれは0からM−1までの整数のいずれか一つである。アドレスバッファ32とREF信号バッファ21とFB信号バッファ22とにおいて参照されるサンプル番号はiと定義される。ここで、iは0からN−1までの整数である。
アドレスバッファ32内のNサンプルのLUTアドレスk[n]のうちサンプル番号iに従って読み出されるLUTアドレスは添え字iを用いてk_iと定義される。同様に、REF信号バッファ21内のNサンプルの送信信号x[n]のうちサンプル番号iに従って読み出される送信信号はx_i、FB信号バッファ22内のNサンプルのフィードバック信号y[n]のうちサンプル番号iに従って読み出されるフィードバック信号はy_i、係数バッファ35内のNサンプルの歪補償係数h[n]のうちサンプル番号iに従って読み出される歪補償係数はh_iと、それぞれ定義される。同様に、更新後係数h[n+1]のうちサンプル番号iに従って算出される更新後係数はhu_i、誤差信号e[n]のうちサンプル番号iに従って算出される誤差信号はe_iと、それぞれ定義される。
送信信号x_iとLUTアドレスk_iとフィードバック信号y_iと歪補償係数h_iは、サンプル番号iに従って互いに同期するように、REF信号バッファ21、FB信号バッファ22、アドレスバッファ32、係数バッファ35からそれぞれ読み出される。アドレス生成部31により送信信号x_iから決定されたLUTアドレスはk_iである。乗算器36により送信信号x_iに乗算された歪補償係数はh_iである。送信信号x_iと歪補償係数h_iの乗算結果が電力増幅器5により増幅された結果を示すフィードバック信号はy_iである。
以下、DPD部2aによる歪補償処理について説明する。
図2は、歪補償処理を示すフローチャートである。この歪補償処理は、1バッファ時間毎に行われる。
アドレス生成部31は、送信信号x_iの所定パラメータを示すLUTアドレスk_iを選択する(S211)。この例における所定パラメータは、送信信号x_iの振幅(絶対値)である。この場合、アドレス生成部31は、予め複数の振幅の範囲と複数のLUTアドレスとの対応関係を有する。乗算器36は、LUT34のLUTアドレスk_iに格納された歪補償係数h_iを読み出し(S212)、歪補償係数h_iと送信信号x_iとを乗算することにより、送信信号x_iのプリディストーションを行い、プリディストーション結果である補償後送信信号を生成し、DAC3へ出力する(S213)。
減算器23は、REF信号バッファ21内の送信信号x_iからFB信号バッファ22内のフィードバック信号y_iを減算することにより、誤差信号e_iを算出する(S221)。係数算出部38は、前述の係数算出方法により、歪補償係数h_iと誤差信号e_iとフィードバック信号y_iとから更新後係数hu_iを算出する(S222)。係数選択部37aは、誤差信号e_iに基づいて、更新後係数hu_iの中から適合係数hs_iを選択する(S231)。係数平均化部33は、LUTアドレスkに対応して算出された適合係数hs_iの平均である平均係数hakを算出する(S242)。係数平均化部33は、LUT34内のLUTアドレスkに格納された歪補償係数を平均係数hakに書き換える(S243)。
以上でこの歪補償処理は終了する。以後、1バッファ時間毎にこの歪補償処理が繰り返される。この歪補償処理のうちS221〜S243は、LUT34内の歪補償係数を更新する係数更新処理と定義される。
アドレス生成部31により測定される所定パラメータは、送信信号x_iの位相であっても良いし、振幅および位相であっても良い。
以下、係数算出部38について説明する。
複素共役演算器24は、フィードバック信号y_iの複素共役信号y_i*を算出する。乗算器25は、係数バッファ35内のh_iと複素共役信号y_i*とを乗算する。乗算器26は、減算器23により算出された誤差信号e_iと所定のステップサイズパラメータμと乗算器25の出力とを乗算する。加算器27は、係数バッファ35内のh_iと乗算器26の出力とを加算することにより、更新後係数hu_iを算出する。誤差信号e_iと、アドレスバッファ32に格納されたLUTアドレスk_iと、更新後係数hu_iとは、係数選択部37aへ入力される。
以下、係数選択部37aと係数平均化部33について説明する。
図3は、係数選択部37aと係数平均化部33の構成を示すブロック図である。係数選択部37aは、1入力M出力のセレクタ(デマルチプレクサ)51,52、M個の第1特定アドレス演算部53aを有する。係数平均化部33は、M個の第2特定アドレス演算部61、M入力1出力のセレクタ(マルチプレクサ)62を有する。
以下、係数選択部37aについて説明する。
サンプル番号iの増加につれて、アドレスバッファ32からのLUTアドレスk_iは、セレクタ51およびセレクタ52の制御端子へ順次入力される。同様に、誤差信号e_iは、セレクタ51の入力端子へ順次入力される。同様に、更新後係数hu_iは、セレクタ52の入力端子へ順次入力される。
セレクタ51は、1個の制御端子、1個の入力端子、M個のLUTアドレスにそれぞれ対応するM個の出力端子eo0,eo1,…,eok,…,eoM-1を有する。セレクタ51において、制御端子にLUTアドレスkが入力された場合、LUTアドレスkに対応する出力端子eokが選択され、入力端子へ入力された信号は選択された出力端子eokへ出力される。同様に、セレクタ52は、1個の制御端子、1個の入力端子、M個のLUTアドレスにそれぞれ対応するM個の出力端子huo0,huo1,…,huok,…,huoM-1を有する。セレクタ52において、制御端子にLUTアドレスkが入力された場合、LUTアドレスkに対応する出力端子huokが選択され、入力端子へ入力された信号は選択された出力端子huokへ出力される。
M個の第1特定アドレス演算部53aは、M個のLUTアドレスにそれぞれ対応して設けられる。M個の第1特定アドレス演算部53aのそれぞれは、条件決定部71a、判定部72、2入力1出力のセレクタ(マルチプレクサ)73を有する。
以下、LUTアドレスkに対する第1特定アドレス演算について説明する。
係数選択部37aへ入力されるLUTアドレスk_iがkである場合、セレクタ51の入力端子へ入力された誤差信号e_iは、kに対応して設けられた出力端子eokから出力される。出力端子eokからの誤差信号e_iは、LUTアドレスkに対応する第1特定アドレス演算部53aへ入力される。同様に、係数選択部37aへ入力されるLUTアドレスk_iがkである場合、セレクタ52の入力端子へ入力された更新後係数hu_iは、kに対応して設けられた出力端子huokから出力される。セレクタ52の出力端子huokからの更新後係数hu_iは、LUTアドレスkに対応する第1特定アドレス演算部53aへ入力される。
セレクタ73の2入力のうち、第1入力には固定値0が入力され、第2入力にはセレクタ52の出力端子huokからの更新後係数hu_iが入力される。条件決定部71aは、1バッファ時間内に入力される誤差信号e_iに基づいて選択条件を決定する。判定部72は、誤差信号e_iおよび更新後係数hu_iが入力される度に、誤差信号e_iが選択条件を満たすか否かを判定する。判定部72は、誤差信号e_iが選択条件を満たす場合、セレクタ73に第1入力を選択させ、誤差信号e_iが選択条件を満たさない場合、セレクタ73に第2入力を選択させる。これにより、セレクタ73は、誤差信号e_iが選択条件を満たす場合に更新後係数hu_iを出力端子hsokへ出力し、誤差信号e_iが選択条件を満たさない場合に更新後係数hu_iを出力端子hsokへ出力しない。
以下、係数平均化部33について説明する。
M個の第2特定アドレス演算部61は、M個のLUTアドレスにそれぞれ対応して設けられる。
ここで、LUTアドレスkに対する第2特定アドレス演算について説明する。更新後係数hu_iのうち係数選択部37aから係数平均化部33へ出力されたものが、適合係数hs_iと定義される。LUTアドレスkに対応する第1特定アドレス演算部53aの出力端子hsokから適合係数hs_iが出力された場合、その適合係数hs_iはLUTアドレスkに対応する第2特定アドレス演算部61へ入力される。LUTアドレスkに対応する第2特定アドレス演算部61は、1バッファ時間内に入力される適合係数hs_iを平均化することにより、平均係数hakを算出する。係数平均化部33から出力されるkが0からM−1までの全ての平均係数hakは、haで表される。
第2特定アドレス演算部61による1バッファ時間の平均化が終了すると、0からM−1までのLUTアドレスkがセレクタ62の制御端子とLUT34の書き込みアドレスとへ順次入力される。セレクタ62は、1個の制御端子、M個の入力端子hai0,hai1,…,haik,…,haiM-1、1個の出力端子を有する。セレクタ62において、制御端子にLUTアドレスkが入力された場合、LUTアドレスkに対応する入力端子へ入力された信号が選択されて出力端子へ出力される。
次に、LUTアドレスkに対応する第2特定アドレス演算部61により算出された平均係数hakは、セレクタ62のLUTアドレスkに対応する入力端子haikへ入力される。セレクタ62は、制御端子へ入力されたLUTアドレスkに従って入力端子haikを選択し、選択された入力端子haikに入力された平均係数hakを出力端子へ出力する。これに同期してLUTアドレスkがLUT34の書き込みアドレスへ入力される。これにより、0からM−1までのLUTアドレスkに対応する平均係数hakがLUT34のLUTアドレスkへ順次書き込まれることにより、LUT34の歪補償係数が更新される。以上で、1回の係数更新処理が終了する。
このように、係数選択部37aは、更新後係数hu_iのうち、誤差信号e_iが選択条件を満たす更新後係数hu_iである適合係数hs_iだけを、係数平均化部33へ出力する。係数平均化部33は、LUTアドレスk毎に、1バッファ時間内の適合係数hs_iをLUTアドレス毎に平均化する。
なお、DPD部2aは、回路等により実現されても良いし、DSP(digital signal processor)やコンピュータのようなプロセッサとメモリにより実現されても良い。DPD部2aがプロセッサとメモリにより実現される場合、メモリはDPD部2aの機能をプロセッサに実行させるソフトウェアを格納し、プロセッサはこのソフトウェアに従ってDPD部2aの機能を実行する。
以下、DPD部2aの比較例であるDPD部2xについて説明する。
図4は、DPD部2xの構成を示すブロック図である。DPD部2xにおいて、DPD部2aと同一符号はDPD部2aに示された対象と同一又は相当物を示しており、ここでの説明を省略する。DPD部2aと比較すると、DPD部2xは、係数選択部37aを持たない。係数平均化部33から出力されるkが0からM−1までの全ての平均係数hakは、haxで表される。
つまり、比較例のDPD2xにおける係数平均化部33は、LUTアドレス毎に全ての更新後係数hu_iを平均化することにより平均係数haxを算出する。そのため、雑音や電力増幅器の瞬時的な特性変動を含むフィードバック信号から生成された更新後係数の影響により、平均係数haxの精度が下がり、歪補償係数が最適値に収束するまでの時間が長くなる場合がある。
一方、実施の形態1のDPD部2aは、係数平均化部33の前段に係数選択部37aを有する。これにより、係数平均化部33は、LUTアドレス毎に適合係数hs_iのみを平均化することにより平均係数haを算出する。つまり、DPD部2aにおける係数平均化部33は、雑音や電力増幅器5の瞬時的な特性変動を含むフィードバック信号から生成された更新後係数を平均化に使用しない。従って、平均係数haの精度が向上し、歪補償係数が最適値に収束するまでの時間を短縮することができる。これにより、電力増幅器5の特性変動が発生する動作条件においても、帯域外歪を良好に抑圧することが可能となる。
以下、この実施の形態の歪補償装置の他の形態について述べる。この歪補償装置(例えば、DPD部2a)は、歪補償装置へ連続して入力される入力信号値(例えば、送信信号)に乗算される歪補償係数を所定期間毎に更新する。更にこの歪補償装置は、入力信号値の所定パラメータ(例えば、振幅)の値を示す複数のアドレスの夫々に複数の歪補償係数の夫々を記憶部に格納する記憶部(例えば、LUT34)を有する。更にこの歪補償装置は、入力信号値毎に、複数のアドレスの中から、入力信号値の所定パラメータの値を示すアドレスである適用アドレスを選択し、記憶部内の適用アドレスに格納された歪補償係数である適用係数と前記入力信号値とを乗算するプリディストーション部(例えば、乗算器36)を有する。更にこの歪補償装置は、乗算の結果に基づく信号が増幅器(例えば、電力増幅器5)により増幅されると、入力信号値毎に、増幅の結果に基づく増幅信号値を取得し、入力信号値に対する増幅信号値の誤差を算出する誤差算出部(例えば、減算器23)を有する。更にこの歪補償装置は、適用係数と誤差と増幅信号値とに基づいて新たな歪補償係数である推定係数を算出する係数算出部(例えば、係数算出部38)を有する。更にこの歪補償装置は、誤差の算出により複数の入力信号値から算出された複数の誤差と推定係数の算出により複数の入力信号値から算出された複数の推定係数とを取得し、複数の誤差に基づいて複数の推定係数の中の複数の歪補償係数である複数の適合係数を選択する係数選択部(例えば、係数選択部37a)を有する。更にこの歪補償装置は、複数のアドレスの中の対象アドレス毎に、複数の適合係数の中から、記憶部内の対象アドレスに格納された歪補償係数から算出された適合係数である複数の対象係数の夫々を選択し、複数の対象係数の平均値である平均係数を算出し、前記記憶部内の前記対象アドレスへ前記平均係数を書き込む係数平均化部(例えば、係数平均化部33)を有する。
<実施の形態2>
以下、係数選択部37aの別の形態について説明する。
図5は、実施の形態2における係数選択部37aの構成を示すブロック図である。この図において、実施の形態1で示された係数選択部37a内の要素と同一符号は実施の形態1で示された対象と同一又は相当物を示しており、ここでの説明を省略する。実施の形態1における係数選択部37aと比較すると、実施の形態2における係数選択部37aは、複数の第1特定アドレス演算部53aのそれぞれの代わりに複数の第1特定アドレス演算部53bのそれぞれを有する。第1特定アドレス演算部53aと比較すると、第1特定アドレス演算部53bは条件決定部71aの代わりに条件決定部71bを有する。
以下、第1特定アドレス演算部53bによる第1特定アドレス演算について説明する。
図6は、実施の形態2における第1特定アドレス演算を示すフローチャートである。ここでは、LUTアドレスkに対応する第1特定アドレス演算部53bによる第1特定アドレス演算について説明する。
まず、条件決定部71bは、サンプル番号i毎に、セレクタ51の出力端子eokからの誤差信号e_iの振幅(絶対値)である瞬時誤差振幅m_iを算出する(S11)。次に、条件決定部71bは、瞬時誤差振幅m_iを1バッファ時間にわたって平均化することにより、平均誤差振幅makを算出する(S12)。
次に、条件決定部71bは、瞬時誤差振幅m_iと平均誤差振幅makに基づいて、瞬時誤差振幅m_iの標準偏差σkを算出する(S21)。次に、条件決定部71bは、標準偏差σkに基づいて選択条件を決定する(S22)。ここでの選択条件は、偏差d_iが偏差しきい値Wkより小さいことである。偏差d_iは、瞬時誤差振幅m_iと平均誤差振幅makの差の絶対値である。偏差しきい値Wkは、K×σkと定義される。ここで、Kは、所定の正数である。即ち、条件決定部71bは、標準偏差σkに基づいて偏差しきい値Wkを決定する
次に、判定部72は、サンプル番号iを0として初期化する(S110)。
次に、判定部72は、サンプル番号iがバッファ長N以上であるか否かを判定する(S111)。即ち、判定部72は、1バッファ時間内の全てのサンプルに対する処理を終了したか否かを判定する。
サンプル番号iがN以上である場合(S111,Yes)、このフローは終了する。
サンプル番号iがNより小さい場合(S111,No)、判定部72は、セレクタ51の出力端子eokから第1特定アドレス演算部53aへ誤差信号e_iが入力されたか否かを判定する(S112)。
誤差信号e_iが入力されていない場合(S112,No)、このフローはS130へ移行する。
誤差信号e_iが入力された場合(S112,Yes)、判定部72は、瞬時誤差振幅m_iと平均誤差振幅makの差の絶対値である偏差d_iを算出する(S121)。次に、判定部72は、偏差d_iが偏差しきい値Wkより小さいか否かを判定する(S122)。
偏差d_iが偏差しきい値Wkより小さい場合(S122,Yes)、判定部72は、加算器27からの更新後係数hu_iを適合係数hs_iとして係数平均化部33へ出力し(S123)、このフローはS130へ移行する。
偏差d_iが偏差しきい値Wkより小さくない場合(S122,No)、判定部72は、加算器27からの更新後係数hu_iを係数平均化部33へ出力せず、このフローはS130へ移行する。
S112において誤差信号e_iが入力されていない場合(S112,No)、またはS123において判定部72が適合係数hs_iを係数平均化部33へ出力した場合、またはS122において偏差d_iが偏差しきい値Wkより小さくない場合(S122,No)、判定部72は、サンプル番号iを1増加させ(S130)、このフローはS111へ移行し、次のサンプル番号に対する処理が行われる。
前述のように、係数選択部37aは、偏差d_iが偏差しきい値Wkより小さい場合の更新後係数hu_iのみを、適合係数hs_iとして係数平均化部33へ渡す。これにより、係数平均化部33は、係数選択部37aから出力された適合係数hs_iのみを用いて、更新後係数の平均化と歪補償係数の更新とを行うことができる。
以下、選択条件について説明する。
図7は、誤差信号の振幅頻度分布を示す図である。この図において、横軸は瞬時誤差振幅m_iを示し、縦軸は頻度(サンプル数)を示す。更にこの図において、横軸上のmakは平均誤差振幅を示し、斜線で示された範囲は選択条件を満たす範囲を示す。選択条件を満たす範囲は、偏差しきい値Wkにより定義される。この選択条件を満たす範囲は、瞬時誤差振幅m_iが(平均誤差振幅mak−偏差しきい値Wk)より大きく且つ(平均誤差振幅mak+偏差しきい値Wk)より小さくなる範囲である。
前述のように送信信号x_iは複素信号であるため、誤差信号e_iは複素信号である。図8は、複素平面における誤差信号の分布を示す図である。この図において、横軸は誤差信号e_iの実部(I成分)を示し、縦軸は誤差信号e_iの虚部(Q成分)を示す。更にこの図において、「×」印で示された複数の点は1バッファ時間内の誤差信号e_iを示し、斜線で示された範囲は選択条件を満たす範囲を示す。更にこの図において、半径Wkの円は選択条件を示す。この円の内部の領域は、選択条件を満たす誤差信号e_iの範囲を示す。この円の中心は誤差信号e_iの平均値を示す。
この実施の形態に示された選択条件によれば、係数選択部37aは、ばらつきに基づいて選択条件を決定し、選択条件を満たす誤差信号e_iから生成された更新後係数hu_iだけを、適合係数hs_iとして係数平均化部33へ渡すことができる。
なお、選択条件は、誤差信号e_iの範囲、瞬時誤差振幅m_iの範囲、等により定義されても良い。
なお、係数選択部37aは、LUTアドレス毎の選択条件を決定するのではなく、LUTアドレスに関わらず1バッファ時間内の全ての誤差信号e_iから一つの選択条件を決定しても良い。この場合、係数選択部37aは例えば、LUTアドレスに関わらず1バッファ時間内の全ての誤差信号e_iから一つの偏差しきい値を決定する。
<実施の形態3>
以下、係数選択部37aの別の形態について説明する。
図9は、実施の形態3における係数選択部37aの構成を示すブロック図である。この図において、実施の形態2で示された係数選択部37a内の要素と同一符号は実施の形態2で示された対象と同一又は相当物を示しており、ここでの説明を省略する。実施の形態2における係数選択部37aと比較すると、実施の形態3における係数選択部37aは、複数の第1特定アドレス演算部53bのそれぞれの代わりに複数の第1特定アドレス演算部53cのそれぞれを有し、新たに選択条件記憶部74cを有する。第1特定アドレス演算部53bと比較すると、第1特定アドレス演算部53cは条件決定部71bの代わりに条件決定部71cを有する。
以下、第1特定アドレス演算部53cによる第1特定アドレス演算について説明する。
選択条件記憶部74cは、例えばメモリであり、選択条件テーブルを格納する。選択条件テーブルは、M個のLUTアドレスにそれぞれ対応して予め定義されたM個の選択条件に関する情報を有する。この例において、LUTアドレスkに対応する選択条件は、偏差d_iが偏差しきい値Wtkより小さいことである。この例において、選択条件テーブルは、M個のLUTアドレスにそれぞれ対応して予め定義されたM個の偏差しきい値Wtkを有する。
図10は、実施の形態3における第1特定アドレス演算を示すフローチャートである。ここでは、LUTアドレスkに対応する第1特定アドレス演算部53cによる第1特定アドレス演算について説明する。まず、条件決定部71cは、実施の形態2と同様の処理S11、S12を行う。次に、条件決定部71cは、選択条件記憶部74c内の選択条件テーブルからLUTアドレスk_iに対応して格納されたWtkを読み出し、読み出したWtkを偏差しきい値Wkとして決定する(S31)。次に、判定部72は、実施の形態2と同様の処理S110〜S130を行う。
この実施の形態に示された選択条件によれば、第1特定アドレス演算は、LUTアドレスに応じて予め設定された選択条件を用いることにより、条件決定部71cの処理が簡単になる。
<実施の形態4>
以下、係数選択部37aの別の形態について説明する。
図11は、実施の形態4における係数選択部37aの構成を示すブロック図である。この図において、実施の形態3で示された係数選択部37a内の要素と同一符号は実施の形態3で示された対象と同一又は相当物を示しており、ここでの説明を省略する。実施の形態3における係数選択部37aと比較すると、実施の形態4における係数選択部37aは、複数の第1特定アドレス演算部53cのそれぞれの代わりに複数の第1特定アドレス演算部53dのそれぞれを有し、選択条件記憶部74cの代わりに選択条件記憶部74dを有し、新たに特性値算出部75dを有する。第1特定アドレス演算部53cと比較すると、第1特定アドレス演算部53dは条件決定部71cの代わりに条件決定部71dを有する。
特性値算出部75dは、REF信号バッファ21内の送信信号を読み出し、送信信号の特性値を算出する。特性値は例えば、送信信号の平均電力、送信信号の帯域幅、送信信号のPAPR(peak to average power ratio:ピーク電力対平均電力比)等である。更に、この特性値の範囲として、異なる複数の特性値範囲が定義される。次に、特性値算出部75dは、特性値算出部75dにより算出された特性値が含まれる特性値範囲を決定する。
選択条件記憶部74dは、前述の複数の特性値範囲にそれぞれ対応して予め定義された複数の選択条件テーブルを格納する。複数の選択条件テーブルのそれぞれは例えば、実施の形態3の選択条件テーブルと同様、M個のLUTアドレスにそれぞれ対応するM個の偏差しきい値を格納する。
前述の第1特定アドレス演算部53cと比較すると、第1特定アドレス演算部53dによる第1特定アドレス演算は、S31における偏差しきい値Wkの決定の処理内容が異なる。S31において、第1特定アドレス演算部53dにおける条件決定部71dは、選択条件記憶部74d内の複数の選択条件テーブルの中から、特性値算出部75dにより決定された特性値範囲に対応して定義された一つの選択条件テーブルを選択する。次に、条件決定部71dは、条件決定部71cと同様、選択された選択条件テーブルに基づいて選択条件を決定する。
例えば、送信信号が広帯域である場合、一般的にはアンプのメモリ効果により電力増幅部5のアンプ特性の変動は大きくなる。この場合、条件決定部71dは例えば、LUTアドレスkの全範囲にわたって偏差しきい値Wtkが大きいセットを使用する。あるいは例えば、電力増幅部5が飽和電力からバックオフされた平均電力で動作する場合、非線形歪量は小さくなる。この場合、条件決定部71dは例えば、偏差しきい値Wkが全体的に小さい選択条件テーブルや、送信信号の振幅が小さい場合を示すLUTアドレスkに対応して定義された選択条件テーブルであって偏差しきい値Wkが小さいもの等を使用する。
この実施の形態に示された選択条件によれば、係数選択部37aは、複数の選択条件テーブルの中から送信信号の特性値に適した選択条件テーブルを選択することにより、送信信号の特性に応じて選択条件を変化させることができる。
<実施の形態5>
以下、係数選択部37aの別の形態について説明する。
図12は、実施の形態5における係数選択部37aの構成を示すブロック図である。この図において、実施の形態2で示された係数選択部37a内の要素と同一符号は実施の形態2で示された対象と同一又は相当物を示しており、ここでの説明を省略する。実施の形態2における係数選択部37aと比較すると、実施の形態5における係数選択部37aは、複数の第1特定アドレス演算部53bのそれぞれの代わりに複数の第1特定アドレス演算部53eのそれぞれを有する。第1特定アドレス演算部53bと比較すると、第1特定アドレス演算部53eは条件決定部71bの代わりに条件決定部71eを有する。
条件決定部71eは、平均誤差振幅makから偏差しきい値Wkを決定する偏差しきい値算出関数Wk=f(mak)を有する。
以下、第1特定アドレス演算部53eによる第1特定アドレス演算について説明する。
図13は、実施の形態5における第1特定アドレス演算を示すフローチャートである。ここでは、LUTアドレスkに対応する第1特定アドレス演算部53eによる第1特定アドレス演算について説明する。まず、条件決定部71eは、実施の形態2と同様の処理S11、S12を行う。次に、条件決定部71eは、算出された平均誤差振幅makと偏差しきい値算出関数f(mak)から偏差しきい値算出Wkを算出する(S51)。次に、判定部72は、実施の形態2と同様の処理S110〜S130を行う。
図14は、偏差しきい値算出関数f(mak)の特性を示すグラフである。この図において、横軸は平均誤差振幅makを示し、縦軸は偏差しきい値Wkを示す。この偏差しきい値算出関数f(mak)の例においては、平均誤差振幅makが小さくなるにつれて、偏差しきい値Wkは小さくなり、平均誤差振幅makに対する偏差しきい値Wkの傾きは大きくなる。
係数更新処理が繰り返されることにより歪補償係数の収束が進むと、フィードバック信号が参照信号(送信信号)に近づく。そのため、誤差信号e[n]について、平均誤差振幅makおよび標準偏差σkは小さくなる。そこで前述のような特性を有する偏差しきい値算出関数f(mak)を用いることにより、歪補償係数の収束が進むにつれて、偏差しきい値Wkは小さくなり、平均化に用いられる更新後係数の精度は高くなり、収束時間を短縮することができる。
<実施の形態6>
以下、係数選択部37aの別の形態について説明する。
図15は、実施の形態6における係数選択部37aの構成を示すブロック図である。この図において、実施の形態2で示された係数選択部37a内の要素と同一符号は実施の形態2で示された対象と同一又は相当物を示しており、ここでの説明を省略する。実施の形態2における係数選択部37aと比較すると、実施の形態6における係数選択部37aは、複数の第1特定アドレス演算部53bのそれぞれの代わりに複数の第1特定アドレス演算部53fのそれぞれを有し、新たに更新回数カウンタ76fを有する。第1特定アドレス演算部53bと比較すると、第1特定アドレス演算部53fは条件決定部71bの代わりに条件決定部71fを有する。
更新回数カウンタ76fは、所定時点から係数更新処理が実行された回数である更新回数nをカウントする。条件決定部71fは、更新回数nから偏差しきい値Wkを決定する偏差しきい値算出関数Wk=g(n)を有する。なお、条件決定部71fは、更新回数nの代わりに、所定時点からの時間を示すパラメータを用いて偏差しきい値Wkを決定しても良い。
前述の第1特定アドレス演算部53eと比較すると、第1特定アドレス演算部53fによる第1特定アドレス演算は、S51における偏差しきい値算出Wkの算出の処理内容が異なる。S51において、第1特定アドレス演算部53fにおける条件決定部71fは、更新回数カウンタ76fによりカウントされた更新回数nと偏差しきい値算出関数g(n)から偏差しきい値算出Wkを算出する。
図16は、偏差しきい値算出関数g(n)の特性を示すグラフである。この図において、横軸は更新回数nを示し、縦軸は偏差しきい値Wkを示す。この偏差しきい値算出関数g(n)の例においては、更新回数nが大きくなるにつれて、偏差しきい値Wkは小さくなり、更新回数nに対する偏差しきい値Wkの傾きは小さくなる。
係数更新処理が繰り返されることにより歪補償係数の収束が進むと、フィードバック信号が参照信号に近づく。そのため、平均誤差振幅makおよび標準偏差σkは小さくなる。そこで前述のような特性を有する偏差しきい値算出関数g(n)を用いることにより、歪補償係数の収束が進むにつれて、偏差しきい値Wkは小さくなり、平均化に用いられる更新後係数の精度は高くなり、収束時間を短縮することができる。
以上の全ての実施の形態に関し、更に以下の付記を開示する。
(付記1)
ルックアップテーブルを用いてプリディストーションを行うと共に、適応アルゴリズムを用いて前記ルックアップテーブルを最適化する歪補償装置であって、
アドレス毎に歪補償係数を有する前記ルックアップテーブルを格納する記憶部と、
入力信号に基づいて前記ルックアップテーブルからアドレスを選択し、前記選択されたアドレスに格納された歪補償係数を取得し、前記取得された歪補償係数に基づいて前記入力信号のプリディストーションを行うプリディストーション部と、
前記プリディストーション結果が入力された電力増幅器の出力を示すフィードバック信号から、前記入力信号に対する誤差を算出する誤差算出部と、
前記誤差と前記取得された歪補償係数とから複数の新たな歪補償係数を前記適応アルゴリズムにより算出する係数算出部と、
前記選択されたアドレス毎に、前記誤差に基づいて前記複数の新たな歪補償係数の中から複数の歪補償係数である複数の適合係数を選択する係数選択部と、
前記ルックアップテーブル内のアドレス毎に、前記複数の適合係数の平均値を算出し、前記ルックアップテーブル内の歪補償係数を前記平均値に書き換える係数平均化部と
を備える歪補償装置。
(付記2)
前記係数選択部は、前記選択されたアドレス毎に、前記誤差から評価値を算出すると共に前記評価値の範囲を決定し、前記算出された評価値が前記範囲内にある場合に前記誤差から算出された歪補償係数を前記複数の適合係数の一つとして選択する、
付記1に記載の歪補償装置。
(付記3)
前記係数選択部は、前記誤差の絶対値を算出し、前記選択されたアドレス毎に、前記絶対値の平均値である基準値を算出し、前記基準値に対する前記絶対値の偏差を算出し、
前記評価値は、前記偏差である、
付記2に記載の歪補償装置。
(付記4)
前記係数選択部は、前記範囲を定義するしきい値を、前記基準値に基づいて決定する、
付記3に記載の歪補償装置。
(付記5)
前記係数選択部は、前記誤差の絶対値の標準偏差を算出し、前記標準偏差に基づいて前記しきい値を決定する、
付記4に記載の歪補償装置。
(付記6)
前記係数選択部は、前記基準値と前記しきい値の関係を有し、前記関係に基づいて前記基準値から前記しきい値を決定する、
付記4に記載の歪補償装置。
(付記7)
前記係数選択部は、所定時点からの時間を示すパラメータを取得し、前記時間と前記範囲を定義するしきい値との関係を有し、前記関係に基づいて前記時間から前記しきい値を決定する、
付記3に記載の歪補償装置。
(付記8)
前記係数選択部は、前記ルックアップテーブル内のアドレスと前記範囲を定義するしきい値との関係を有し、前記関係に基づいて前記選択されたアドレスから前記しきい値を決定する、
付記2に記載の歪補償装置。
(付記9)
前記係数選択部は、前記入力信号の特性を示す特性値を算出し、前記特定値と前記ルックアップテーブル内のアドレスと前記範囲を定義するしきい値との関係を有し、前記関係に基づいて前記特性値と前記選択されたアドレスから前記しきい値を決定する、
付記2に記載の歪補償装置。
(付記10)
ルックアップテーブルを用いてプリディストーションを行うと共に、適応アルゴリズムを用いて前記ルックアップテーブルを最適化する歪補償装置であって、
アドレス毎に歪補償係数を有する前記ルックアップテーブルを格納する記憶部と、
入力信号に基づいて前記ルックアップテーブルからアドレスを選択し、前記選択されたアドレスに格納された歪補償係数を取得し、前記取得された歪補償係数に基づいて前記入力信号のプリディストーションを行うプリディストーション部と、
前記プリディストーション結果の増幅を行う電力増幅器と、
前記電力増幅器の出力を示すフィードバック信号から、前記入力信号に対する誤差を算出する誤差算出部と、
前記誤差と前記取得された歪補償係数とから複数の新たな歪補償係数を前記適応アルゴリズムにより算出する係数算出部と、
前記選択されたアドレス毎に、前記誤差に基づいて前記複数の新たな歪補償係数の中から複数の歪補償係数である複数の適合係数を選択する係数選択部と、
前記ルックアップテーブル内のアドレス毎に、前記複数の適合係数の平均値を算出し、前記ルックアップテーブル内の歪補償係数を前記平均値に書き換える係数平均化部と
を備える送信装置。
(付記11)
ルックアップテーブルを用いてプリディストーションを行うと共に、適応アルゴリズムを用いて前記ルックアップテーブルを最適化する歪補償方法であって、
記憶部に格納されアドレス毎に歪補償係数を有するルックアップテーブルから、入力信号に基づいてアドレスを選択し、前記選択されたアドレスに格納された歪補償係数を取得し、前記取得された歪補償係数に基づいて前記入力信号のプリディストーションを行い、
前記プリディストーション結果が入力された電力増幅器の出力を示すフィードバック信号から、前記入力信号に対する誤差を算出し、
前記誤差と前記取得された歪補償係数とから複数の新たな歪補償係数を前記適応アルゴリズムにより算出し、
前記選択されたアドレス毎に、前記誤差に基づいて前記複数の新たな歪補償係数の中から複数の歪補償係数である複数の適合係数を選択し、
前記ルックアップテーブル内のアドレス毎に、前記複数の適合係数の平均値を算出し、前記ルックアップテーブル内の歪補償係数を前記平均値に書き換える、
歪補償方法。
記憶部は例えば、LUT34を含む。
電力増幅器は例えば、電力増幅器5を含む。
プリディストーションは例えば、アドレス生成部31、乗算器36を含む。
誤差算出部は例えば、減算器23を含む。
係数算出部は例えば、係数算出部38を含む。
係数選択部は例えば、係数選択部37aを含む。
係数平均化部は例えば、係数平均化部33を含む。
アドレスは例えば、LUTアドレスを含む。
入力信号は例えば、送信信号を含む。
誤差は例えば、誤差信号を含む。
1a 送信装置
2a DPD部
3 DAC
4 変調部
5 電力増幅器
6 復調部
7 ADC
11a,11b キャリア発生器
12a,12b 乗算器
21 REF信号バッファ
22 FB信号バッファ
23 減算器
24 複素共役演算器
25 乗算器
26 乗算器
27 加算器
31 アドレス生成部
32 アドレスバッファ
33 係数平均化部
34 LUT
35 係数バッファ
36 乗算器
37a 係数選択部
38 係数算出部
51,52 セレクタ
53a,53b,53c,53d,53e,53f 第1特定アドレス演算部
61 第2特定アドレス演算部
62 セレクタ
71a,71b,71c,71d,71e,71f 条件決定部
72 判定部
73 セレクタ
74c,74d 選択条件記憶部
75d 特性値算出部
75f 更新回数カウンタ

Claims (7)

  1. ルックアップテーブルを用いてプリディストーションを行うと共に、適応アルゴリズムを用いて前記ルックアップテーブルを最適化する歪補償装置であって、
    アドレス毎に歪補償係数を有する前記ルックアップテーブルを格納する記憶部と、
    入力信号に基づいて前記ルックアップテーブルからアドレスを選択し、前記選択されたアドレスに格納された歪補償係数を取得し、前記取得された歪補償係数に基づいて前記入力信号のプリディストーションを行うプリディストーション部と、
    前記プリディストーション結果が入力された電力増幅器の出力を示すフィードバック信号から、前記入力信号に対する誤差を算出する誤差算出部と、
    前記誤差と前記取得された歪補償係数とから複数の新たな歪補償係数を前記適応アルゴリズムにより算出する係数算出部と、
    前記選択されたアドレス毎に、前記誤差に基づいて前記複数の新たな歪補償係数の中から複数の歪補償係数である複数の適合係数を選択する係数選択部と、
    前記ルックアップテーブル内のアドレス毎に、前記複数の適合係数の平均値を算出し、前記ルックアップテーブル内の歪補償係数を前記平均値に書き換える係数平均化部と
    を備える歪補償装置。
  2. 前記係数選択部は、前記選択されたアドレス毎に、前記誤差から評価値を算出すると共に前記評価値の範囲を決定し、前記算出された評価値が前記範囲内にある場合に前記誤差から算出された歪補償係数を前記複数の適合係数の一つとして選択する、
    請求項1に記載の歪補償装置。
  3. 前記係数選択部は、前記誤差の絶対値を算出し、前記選択されたアドレス毎に、前記絶対値の平均値である基準値を算出し、前記基準値に対する前記絶対値の偏差を算出し、
    前記評価値は、前記偏差である、
    請求項2に記載の歪補償装置。
  4. 前記係数選択部は、前記範囲を定義するしきい値を、前記基準値に基づいて決定する、
    請求項3に記載の歪補償装置。
  5. 前記係数選択部は、前記誤差の絶対値の標準偏差を算出し、前記標準偏差に基づいて前記しきい値を決定する、
    請求項4に記載の歪補償装置。
  6. ルックアップテーブルを用いてプリディストーションを行うと共に、適応アルゴリズムを用いて前記ルックアップテーブルを最適化する歪補償装置であって、
    アドレス毎に歪補償係数を有する前記ルックアップテーブルを格納する記憶部と、
    入力信号に基づいて前記ルックアップテーブルからアドレスを選択し、前記選択されたアドレスに格納された歪補償係数を取得し、前記取得された歪補償係数に基づいて前記入力信号のプリディストーションを行うプリディストーション部と、
    前記プリディストーション結果の増幅を行う電力増幅器と、
    前記電力増幅器の出力を示すフィードバック信号から、前記入力信号に対する誤差を算出する誤差算出部と、
    前記誤差と前記取得された歪補償係数とから複数の新たな歪補償係数を前記適応アルゴリズムにより算出する係数算出部と、
    前記選択されたアドレス毎に、前記誤差に基づいて前記複数の新たな歪補償係数の中から複数の歪補償係数である複数の適合係数を選択する係数選択部と、
    前記ルックアップテーブル内のアドレス毎に、前記複数の適合係数の平均値を算出し、前記ルックアップテーブル内の歪補償係数を前記平均値に書き換える係数平均化部と
    を備える送信装置。
  7. ルックアップテーブルを用いてプリディストーションを行うと共に、適応アルゴリズムを用いて前記ルックアップテーブルを最適化する歪補償方法であって、
    記憶部に格納されアドレス毎に歪補償係数を有するルックアップテーブルから、入力信号に基づいてアドレスを選択し、前記選択されたアドレスに格納された歪補償係数を取得し、前記取得された歪補償係数に基づいて前記入力信号のプリディストーションを行い、
    前記プリディストーション結果が入力された電力増幅器の出力を示すフィードバック信号から、前記入力信号に対する誤差を算出し、
    前記誤差と前記取得された歪補償係数とから複数の新たな歪補償係数を前記適応アルゴリズムにより算出し、
    前記選択されたアドレス毎に、前記誤差に基づいて前記複数の新たな歪補償係数の中から複数の歪補償係数である複数の適合係数を選択し、
    前記ルックアップテーブル内のアドレス毎に、前記複数の適合係数の平均値を算出し、前記ルックアップテーブル内の歪補償係数を前記平均値に書き換える、
    歪補償方法。
JP2010017983A 2010-01-29 2010-01-29 歪補償装置、送信装置、歪補償方法 Expired - Fee Related JP5299298B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010017983A JP5299298B2 (ja) 2010-01-29 2010-01-29 歪補償装置、送信装置、歪補償方法
EP11151278A EP2355336B1 (en) 2010-01-29 2011-01-18 Distortion Compensating Apparatus, Transmitting Apparatus, and Distortion Compensating Method
US13/011,295 US8451055B2 (en) 2010-01-29 2011-01-21 Distortion compensating apparatus, transmitting apparatus, and distortion compensating method
CN201110031670.6A CN102142851B (zh) 2010-01-29 2011-01-28 失真补偿装置、发送装置和失真补偿方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010017983A JP5299298B2 (ja) 2010-01-29 2010-01-29 歪補償装置、送信装置、歪補償方法

Publications (2)

Publication Number Publication Date
JP2011160043A JP2011160043A (ja) 2011-08-18
JP5299298B2 true JP5299298B2 (ja) 2013-09-25

Family

ID=43971150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010017983A Expired - Fee Related JP5299298B2 (ja) 2010-01-29 2010-01-29 歪補償装置、送信装置、歪補償方法

Country Status (4)

Country Link
US (1) US8451055B2 (ja)
EP (1) EP2355336B1 (ja)
JP (1) JP5299298B2 (ja)
CN (1) CN102142851B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014062161A1 (en) * 2012-10-16 2014-04-24 Nokia Siemens Networks Oy A technique for extremely high order im correction
US8971446B2 (en) * 2013-07-22 2015-03-03 Mstar Semiconductor, Inc. Predistortion factor determination for predistortion in power amplifiers
CN103823986B (zh) * 2014-03-05 2017-09-19 德州学院 带有不确定损失的不确定网络最大流量的计算方法
JP2016032127A (ja) * 2014-07-25 2016-03-07 富士通株式会社 無線通信システム、歪補償装置、及び歪補償方法
JP2017050694A (ja) * 2015-09-01 2017-03-09 富士通株式会社 無線通信装置及びバースト歪み補正方法
JP6583020B2 (ja) * 2016-01-29 2019-10-02 アイコム株式会社 送信機および歪補正方法
JP2017204711A (ja) * 2016-05-10 2017-11-16 富士通株式会社 無線装置及び異常検出方法
WO2018224161A1 (en) * 2017-06-09 2018-12-13 Nokia Technologies Oy Reducing distortions in amplified signals to be radiated by an antenna
US10361733B2 (en) 2017-12-13 2019-07-23 At&T Intellectual Property I, L.P. Low complexity transmitter structure for active antenna systems
TWI681636B (zh) * 2018-12-11 2020-01-01 瑞昱半導體股份有限公司 用於特徵化發送器之非線性失真的方法、相關發送器及其特徵化電路
US10700914B1 (en) * 2019-09-20 2020-06-30 Analog Devices, Inc. Digital pre-distortion (DPD) in a wireless transmitter
CN111131104B (zh) * 2019-12-12 2022-12-06 京信网络系统股份有限公司 一种预失真处理方法、装置、存储介质和设备
US12068891B2 (en) 2020-06-10 2024-08-20 Nec Corporation Signal transmission apparatus, parameter determination apparatus, signal transmission method, parameter determination method and recording medium
CN115987729B (zh) * 2022-06-24 2023-09-29 上海星思半导体有限责任公司 相位对齐方法、相位对齐装置与计算机可读存储介质

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US587065A (en) * 1897-07-27 Apparatus foe deep boeings with oscillating beams
US5867065A (en) * 1997-05-07 1999-02-02 Glenayre Electronics, Inc. Frequency selective predistortion in a linear transmitter
JP4183364B2 (ja) 1999-12-28 2008-11-19 富士通株式会社 歪補償装置
JP2002223171A (ja) * 2001-01-29 2002-08-09 Fujitsu Ltd 歪補償係数を補正及び補間する非線形歪補償送信装置
ATE361617T1 (de) * 2001-12-05 2007-05-15 Ericsson Telefon Ab L M Verfahren und vorrichtung zur durchführung einer adaptiven vorverzerrung
JP3949449B2 (ja) * 2001-12-26 2007-07-25 三菱電機株式会社 プレディストータ、低歪増幅器および歪補償方法
US7336725B2 (en) * 2004-03-03 2008-02-26 Powerwave Technologies, Inc. Digital predistortion system and method for high efficiency transmitters
US7288988B2 (en) * 2005-04-13 2007-10-30 Powerwave Technologies, Inc. Adaptive predistortion linearized amplifier system employing selective sampling
US7466197B2 (en) * 2005-11-15 2008-12-16 Alcatel-Lucent Usa Inc. Selecting samples for amplifier digital predistortion estimation
WO2008090613A1 (ja) * 2007-01-25 2008-07-31 Fujitsu Limited 歪補償装置
JP5071168B2 (ja) * 2008-03-10 2012-11-14 富士通株式会社 歪み補償係数更新装置および歪み補償増幅器

Also Published As

Publication number Publication date
CN102142851A (zh) 2011-08-03
US20110187454A1 (en) 2011-08-04
CN102142851B (zh) 2013-10-30
EP2355336B1 (en) 2012-09-26
EP2355336A1 (en) 2011-08-10
JP2011160043A (ja) 2011-08-18
US8451055B2 (en) 2013-05-28

Similar Documents

Publication Publication Date Title
JP5299298B2 (ja) 歪補償装置、送信装置、歪補償方法
JP4417174B2 (ja) プリディストータ
JP5137973B2 (ja) プレディストータ
JP5516269B2 (ja) 増幅装置およびプリディストーション制御方法
JP5251757B2 (ja) ベースバンド・プレディストーション装置及び方法
KR101058733B1 (ko) 전력 증폭기의 비선형 왜곡 특성을 보상하는 전치보상 장치
JP5176692B2 (ja) 歪補償回路及び歪補償方法
JP5056490B2 (ja) 歪み補償係数更新装置および歪み補償増幅器
JP5707999B2 (ja) 歪補償装置、送信機及び歪補償方法
JP5170259B2 (ja) 歪補償回路、送信装置、および歪補償方法
US20150077180A1 (en) Distortion compensation apparatus and distortion compensation method
JP4973532B2 (ja) 増幅回路とこれを有する無線通信装置及びコンピュータプログラム
JP5482561B2 (ja) 歪補償増幅装置及び歪補償方法
JP2007208684A (ja) 歪補償機能付き送信装置
JP6015386B2 (ja) 歪補償装置及び歪補償方法
JP5910113B2 (ja) 信号処理装置および増幅装置
JP5673475B2 (ja) 歪補償装置および歪補償方法
JP6064714B2 (ja) 歪補償装置及び歪補償方法
KR100487209B1 (ko) 룩업 테이블을 사용하여 전력 증폭기의 비선형 왜곡특성을 보상하는 전치보상 장치 및 방법
KR101348275B1 (ko) 전력 증폭기의 전치 왜곡 장치와 방법
JP2000244597A (ja) 非線形歪補償装置
JP5071168B2 (ja) 歪み補償係数更新装置および歪み補償増幅器
WO2018109862A1 (ja) 電力増幅回路
JP2013132009A (ja) 歪補償器
Singla et al. Low complexity look up table based adaptive digital predistorter with low memory requirements

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130603

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees