JP5115979B2 - プリディストータ - Google Patents

プリディストータ Download PDF

Info

Publication number
JP5115979B2
JP5115979B2 JP2008191239A JP2008191239A JP5115979B2 JP 5115979 B2 JP5115979 B2 JP 5115979B2 JP 2008191239 A JP2008191239 A JP 2008191239A JP 2008191239 A JP2008191239 A JP 2008191239A JP 5115979 B2 JP5115979 B2 JP 5115979B2
Authority
JP
Japan
Prior art keywords
distortion compensation
polynomial
coefficient
signal
distortion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008191239A
Other languages
English (en)
Other versions
JP2010028766A (ja
Inventor
孝基 柴田
拓也 舩山
孝義 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP2008191239A priority Critical patent/JP5115979B2/ja
Publication of JP2010028766A publication Critical patent/JP2010028766A/ja
Application granted granted Critical
Publication of JP5115979B2 publication Critical patent/JP5115979B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、信号増幅器などの被補償回路からの出力信号の歪を補償するため、入力信号に予め加えるプリディストーション信号を生成するプリディストータに関するものである。
従来のプリディストータは、歪補償用のプリディストーション信号を生成するためのルックアップテーブル(以下、「ルックアップテーブル」を「LUT」と略記する。)を備えており、LUTのテーブル値をアドレス毎に更新している(例えば、特許文献1を参照。)。特許文献1のプリディストータは、適応信号処理を用いてアドレス毎にLUTのテーブル値の更新をするため、アドレス数(入力信号の振幅又は電力を量子化した値の数)に比例してメモリ量及び計算量が大幅に増えることになる。
このため、適応信号処理によるテーブル値の計算量及びメモリ量を減らす目的で、更新する際にアドレス数を減らしてテーブル値を算出し、後にアドレスの間のテーブル値を補間するプリディストータが知られている(例えば、特許文献2を参照。)。図1は、特許文献2のプリディストータにおけるLUT作成方法のフローチャートを示した図である。また、図2は、特許文献2のプリディストータが作成する歪補償値の例を示した図である。
ステップS101で、入力信号及び出力信号をサンプリングする。ステップS102で、入力信号と出力信号との差分を計算して誤差を算出する。ステップS103で、LUTの歪補償値と出力信号と誤差と更新係数を乗じて歪補償値更新量を算出する。ステップS103において入力信号と出力信号を量子化した各アドレスで求められた歪補償値の例を図2(a)に示す。このとき、図2(b)のように、各アドレスに適応信号処理を適用して収束させておく。ステップS104及びステップS105でステップS103で計算した歪補償値更新量を用いてLUTを更新し、新たなLUTを作成する。ステップS106で、図2(c)のように、歪補償値が存在しないアドレスの歪補償値を隣接するアドレスの歪補償値で直線補間し、図2(d)のように、当該アドレスの歪補償値を直線補間した値から取得する。更に、ステップS106では図2(d)の処理の後に図3のように、図2(d)よりも入力信号の振幅値(または電力値)の量子化ステップを細かく設定したアドレスに対する歪補償値を直線補間した値から取得する。ステップS107で、当該アドレスを補間した歪補償値を用いたLUTに差し替える。
一方、被補償回路の歪補償値そのものを推定するプリディストータも知られている(例えば、特許文献3を参照。)。図4は、特許文献3のプリディストータにおけるLUT作成方法のフローチャートを示した図である。また、図5は、特許文献3のプリディストータが作成する歪補償値の例を示した図である。
ステップS301及びステップS302は図1のステップS101及びステップS102と同じである。このときの各アドレスの歪補償値は図5(a)及び図5(b)である。ステップS303で歪補償値を算出し、ステップS304で取り込んだ全ての入出力信号に対する歪補償値の総和を算出する。さらにステップS305で歪補償値が存在しないアドレスの歪補償値を補間し、ステップS306で平均化した結果で歪補償特性を更新する(ステップS307)。ステップS308で行列要素を算出し、ステップS309で歪補償多項式の係数を算出する。図5(c)は最小二乗法で歪補償多項式を推定した例である。ステップS310で、ステップS309で求めた歪補償多項式により全アドレスの歪補償値を求め、LUTを作成する(図5(d))。ステップS311で、作成したLUTに差し替える。
特許3560398号 特開2002−223171号公報 特開2006−093947号公報
特許文献2のようにテーブル値を補間する方法は、メモリ量及び計算量を少なくすることはできるが、補間したテーブル値の精度が悪くなり歪補償が不十分であるという課題があった。一方、特許文献3のように歪補償値を推定する方法は、計算量が多くなるという課題があった。
そこで、本発明は、上記課題を解決するためになされたもので、歪補償するためのメモリ量及び計算量を低減でき、且つ歪補償の精度の高いプリディストータを提供することを目的とする。
前記目的を達成するために、本発明に係るプリディストータは、歪補償多項式を保有し、その係数を定期的に更新することとした。
具体的には、本発明に係るプリディストータは、歪補償値で入力信号を歪補償して被補償回路へ出力する歪補償部と、前記入力信号の強度を測定する強度算出部と、前記入力信号及び前記被補償回路の出力信号が入力され、歪補償多項式の係数を算出する多項式係数算出部と、前記歪補償多項式の係数を保管する歪補償多項式係数テーブルを有しており、前記強度算出部が測定した前記入力信号の強度に基づく前記歪補償多項式係数テーブルが保管する係数を適用した前記歪補償多項式で前記歪補償値を算出し、前記歪補償部へ前記歪補償値を出力する歪補償値算出部と、を備えるプリディストータであって、前記多項式係数算出部は、前記歪補償値算出部の前記歪補償多項式係数テーブルが保管する係数を適用した前記歪補償多項式に入力信号を代入して得た値と前記入力信号とを乗算して入力レプリカ信号を生成し、前記歪補償値算出部の前記歪補償多項式係数テーブルが保管する係数を適用した前記歪補償多項式に出力信号を代入して得た値と前記出力信号とを乗算して出力レプリカ信号を生成し、前記入力レプリカ信号と前記出力レプリカ信号との誤差が最小となる前記歪補償多項式の係数を算出し、前記歪補償値算出部は、前記多項式係数算出部が算出した前記歪補償多項式の係数で、前記歪補償多項式係数テーブルが保管する係数を更新することを特徴とする。
本発明に係るプリディストータは、更新及び保管するのは歪補償多項式の係数のみでありメモリ量及び計算量を大幅に減らせる。また、本発明に係るプリディストータでは歪補償多項式係数テーブルのテーブル値を歪補償多項式を用いて更新するので、任意の分解能で正確な歪補償値が求まり、補間処理も必要としない。結果として追従性能が向上し、収束も速くなる。
従って、本発明に係るプリディストータは、歪補償するためのメモリ量及び計算量を低減でき、歪補償の精度を高くすることができる。
本発明に係るプリディストータの前記歪補償値算出部は、前記歪補償部が歪補償を開始する際に、前記歪補償多項式係数テーブルが保管する係数を適用した前記歪補償多項式で前記歪補償値を算出する。
従来のプリディストータのように予め測定しておいたLUTのテーブル値そのものではなく、歪補償多項式係数テーブルに保持しておいた歪補償多項式の係数を次回のプリディストーション開始の初期値とするので、少ないメモリ量で収束を速くできる。
本発明に係るプリディストータの前記歪補償多項式係数テーブルが保管する係数の数は、前記歪補償多項式の項数以下となる。
歪補償多項式の係数のうち、振幅(または電力)が大きい係数のみを歪補償多項式係数テーブルに保管することで、メモリ量を低減でき、歪補償の精度も維持することができる。
本発明は、歪補償するためのメモリ量及び計算量を低減でき、歪補償値の補間処理が不要のため歪補償の精度の高いプリディストータを提供することができる。また、プリディストーションを行うための初期値を保持しておくメモリ量を低減することができる。
添付の図面を参照して本発明の実施の形態を説明する。以下に説明する実施の形態は本発明の構成の例であり、本発明は、以下の実施の形態に制限されるものではない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。
(実施の形態1)
図6は本実施形態のプリディストータ301の構成を説明するブロック図である。プリディストータ301は、歪補償値で入力信号Xを歪補償して被補償回路401へ出力する歪補償部11と、入力信号Xの強度を測定する強度算出部12と、入力信号X及び被補償回路401の出力信号Yが入力され、歪補償多項式の係数を算出する多項式係数算出部13と、歪補償多項式の係数を保管する歪補償多項式係数テーブル15を有しており、強度算出部12が測定した入力信号Xの強度に基づく歪補償多項式係数テーブル15が保管する係数を適用した歪補償多項式で歪補償値を算出し、歪補償部11へ歪補償値を出力する歪補償値算出部14と、を備える。例えば、被補償回路401は信号増幅器である。
また、歪補償多項式は予めプリディストータ301に設定されている。例えば、プリディストータ301は図示しない記憶回路を備えており、記憶回路が歪補償多項式を記憶していてもよい。多項式係数算出部13及び歪補償値算出部14は、必要に応じて記憶回路にアクセスし、記憶回路が記憶する歪補償多項式を取得することができる。
多項式係数算出部13は、歪補償値算出部14の歪補償多項式係数テーブル15が保管する係数を適用した歪補償多項式に入力信号を代入して得た値と入力信号とを乗算して入力レプリカ信号を生成する。また、多項式係数算出部13は、歪補償値算出部14の歪補償多項式係数テーブルが保管する係数を適用した歪補償多項式に出力信号を代入して得た値と出力信号とを乗算して出力レプリカ信号を生成する。さらに、多項式係数算出部13は、入力レプリカ信号と出力レプリカ信号との差分を誤差とし、この誤差が最小となる歪補償多項式の係数を算出する。
多項式係数算出部13が生成する入力レプリカ信号とは、入力信号X及び歪補償多項式に入力信号を代入して得た値を乗算して被補償回路401に入力する予歪補償信号Aについて算出したものである。一方、多項式係数算出部13が生成する出力レプリカ信号とは、出力信号Y及び歪補償多項式に出力信号を代入して得た値を乗算して被補償回路401に入力する予歪補償信号Aについて算出したものである。入力レプリカ信号と出力レプリカ信号との誤差が最小となる歪補償多項式の係数を算出する歪補償アルゴリズムについては後述する。
強度算出部12は、入力信号Xの強度を測定する。強度とは、例えば、入力信号Xの振幅や電力である。
歪補償値算出部14は、多項式係数算出部13が算出した歪補償多項式の係数で、歪補償多項式係数テーブル15が保管する係数を更新する。また、歪補償値算出部14は、歪補償多項式係数テーブル15が保管する係数を適用した歪補償多項式を用いて、強度算出部12が測定した入力信号Xの強度に基づく歪補償値を歪補償部11に出力する。なお、歪補償多項式係数テーブル15が保管する係数の数は、歪補償多項式の項数以下でもよい。
歪補償部11は、歪補償値算出部14からの歪補償値で入力信号Xを歪補償し、予歪補償信号Aを生成して被補償回路401へ出力する。このように、プリディストータ301は、入力信号Xの強度に応じた歪補償値で歪補償できるため、出力信号Yの歪を小さくすることができる。
図7は、プリディストータ301の動作を説明する図である。取り込み時間ts1に、多項式係数算出部13は入力信号X及び出力信号Yを取り込む。Nは取り込み時間tsi(iは自然数)における入力信号X及び出力信号Yの取り込み点数である。その後、時間tc1に、多項式係数算出部13は歪補償多項式の係数を算出し、歪補償値算出部14は歪補償多項式係数テーブル15の係数を更新し、歪補償部11は更新された係数に基づく歪補償値で歪補償を行う。Mは時間tciにおけるサンプリング間隔数である。更新された係数に基づく歪補償値の歪補償は、時間tc1で歪補償多項式係数テーブル15の係数が更新され、次の取り込み時間ts2が終了し、時間tc2で歪補償多項式係数テーブル15の係数が更新されるまで行われる。このように、プリディストータ301は、取り込み時間tsiと時間tciを繰り返すことで、温度変化、湿度変化又は経年変化する被補償回路401の歪特性に追従して適正な歪補償をすることができる。
なお、歪補償部11が歪補償を開始する際には、歪補償値算出部14は、歪補償多項式係数テーブル15が予め保管する係数を適用した歪補償多項式で歪補償値を算出するように動作する。
(歪補償アルゴリズム)
次に、プリディストータ301が歪補償多項式係数を算出する歪補償アルゴリズムについて説明する。ここでは、被補償回路401がゲインGの増幅装置であるとして説明する。図8は、歪補償アルゴリズムについてのフローチャートを示した図である。図9は、プリディストータ301が作成する歪補償値の例を示した図である。
ここで、増幅装置に入力する信号をx(n)とすると、出力信号y(n)は次式で表される。増幅装置の入出力信号の関係は次式のように線形であるのが理想的である。
Figure 0005115979
Gは実数定数である。なお、ここでは、以降の議論を簡単にする目的で、G=1とおくこととする。
しかし、実際の増幅装置では、入力信号Xの振幅や電力が大きくなると入出力信号の関係は数式1のような線形ではなく、例えば、数式2のように非線形となることが知られている。
Figure 0005115979
ここでのgは複素数であり、0≦j≦Lである。
そこで、増幅装置の入出力関係を線形にする目的で、増幅装置の非線形な歪特性(歪値)に対する逆の歪特性(歪補償値)を生成するプリディストータ301を増幅装置の前段に設けている。プリディストータ301は、入力信号Xに歪補償値を予め与えた予歪補償信号Aを生成して増幅装置に入力する。すなわち、入力信号Xを周期Tでサンプリングした離散時間信号をx(nT)、出力信号Yを周期Tでサンプリングした離散時間信号をy(nT)とし、表記を簡単にするためにそれぞれx(n)、y(n)で表すこととする。このとき、増幅装置の出力y(n)をy(n)=x(n)とする増幅装置への入力信号を得るために、プリディストータ301は、入力信号Xに歪補償値を予め与えた次式の予歪補償信号Aの関数a(n)を生成する。
Figure 0005115979
但し、ここでのwは複素数であり、0≦j≦Kである。
数式2で与えられる非線形な歪を補償する逆特性(歪補償値)を与えるa(n)を得るには、数式2において、x(n)とy(n)を入れ替えた数式4の関係を満足する係数w、w、・・・、wを得ればよい。
Figure 0005115979
数式4における係数w、w、・・・、wを求めるには、K+1個以上のx(n)とy(n)の組が必要である。ここで、数式4を行列表現すると数式5となる。
Figure 0005115979
歪補償値を推定する際に使用する入出力信号の取り込み点数はN(N≧K+1)なので、数式4をN個まとめると数式5は数式6の連立方程式となる。
Figure 0005115979
である。また、Tは行列の転置を表す。
数式6又は数式7の連立方程式を解くことで、係数w、w、・・・、wが求まる。数式6又は数式7の連立方程式を解くには掃き出し法を用いても良いし、最小二乗法を用いて数式8としても良い。
Figure 0005115979
Figure 0005115979
但し、Hは行列の複素共役転置を表す。このようにして得られた係数w、w、・・・、wをa(n)に適用し、x(n)に応じた歪補償値を算出すれば歪補償ができる。
増幅装置の歪特性が変化せず、係数w、w、・・・、wを求める際に用いる取り込み点数Nが十分に大きく確保できる場合は数式6の連立方程式を一回だけ解けばよい
しかし、一方で実際には増幅装置の歪特性は温度変化、湿度変化又は経年変化などにより変動し、係数w、w、・・・、wを求める際に用いる取り込み点数Nが十分に確保できない場合が多く、係数w、w、・・・、wを更新していく必要がある。そこで、係数w、w、・・・、wを更新する場合について述べる。
歪補償部11が出力する予歪補償信号Aについて、入力信号Xに歪補償値を乗算して入力レプリカ信号A’(関数a’(n))を作成する。
Figure 0005115979
また、予歪補償信号Aについて、出力信号Yに歪補償値を乗算した出力レプリカ信号A”(関数a”(n))を作成する。
Figure 0005115979
y(n)=x(n)となるとき、
Figure 0005115979
が成り立つので、
Figure 0005115979
が満たされる。すなわち、プリディストータ301と増幅装置とを含む全体の入出力関係を線形とする条件y(n)=x(n)を満たす係数w、w、・・・、wは数式12を満たす。従って、a’(n)とa”(n)とが一致するように、係数w、w、・・・、wを求めればよい。
ここで、係数w、w、・・・、wの更新について説明する。まず、i回目(i≧0)の更新時における係数の値をそれぞれw(i)、w(i)、・・・、w(i)とおく。i回目の更新時における係数w(i)の行列は数式13となる。
Figure 0005115979
なお、数式13の係数w(i)の行列の初期値としては、w(0)=(1,0,・・・,0)を用いるか、同じ被補償部に対して十分な取り込み点数Nのときに数式6、数式7又は数式8を用いて予め求めておいた係数の行列wをw(0)=wとして用いるか、同じ被補償部に対して十分に更新回数を確保して予め求めておいた係数の行列w(∞)をw(0)=w(∞)として用いればよい。
図7の取り込み時間tsiにおいてステップS701を行う。図7の時間tciでステップS702〜ステップS708を行う。ステップS701でi回目の更新時における係数w(i)、w(i)、・・・、w(i)に対応した入力信号X及び出力信号Yを取り込み、ステップS702で入力信号X及び出力信号Yの行列を生成する。入力信号X及び出力信号Yの行列は数式14である。
Figure 0005115979
ステップS703で入力レプリカ信号A’と出力レプリカ信号A”を生成する。数式9及び数式10の入力レプリカ信号A’と出力レプリカ信号A”を行列で表すと数式15のようになる。
Figure 0005115979
次に、ステップS704で、入力レプリカ信号A’と出力レプリカ信号A”の差分である誤差e(i)を算出する。誤差e(i)は数式16で表される。
Figure 0005115979
ここで、係数w、w、・・・、wを更新する量を更新量Δw(i)とすると、数式6の連立方程式は数式17となる。同様に数式7の連立方程式は数式18となる。
Figure 0005115979
Figure 0005115979
さらに、ステップS705で行列要素を計算し、ステップS706で多項式係数を更新する量Δw(i)を算出する。数式17より行列Δw(i)は数式19となる。
Figure 0005115979
ステップS707で数式20となるように係数w(i)を更新する。
Figure 0005115979
但し、μは0<μ≦1.0を満たす。最後にステップS708で歪補償多項式係数テーブル15が保管する係数をステップS707で更新した係数に差し替える。図9(b)は、更新した係数に基づく歪補償多項式による、入力信号電力を量子化した全てのアドレスの歪補償値の曲線の例である。
また、入力信号に対応した歪補償値を得るのにLUTを用いることもできる。図10は、入力信号に対応した歪補償値を得るのにLUTを用いた場合のフローチャートである。ステップS701〜ステップS707までは図8の説明と同じである。歪補償値を得る際にLUTを用いる場合は、ステップS901でi回目の更新時における係数の値w(i)に、数式21のように想定される入力信号の全ての振幅値又は電力値を量子化した値|x|を代入してLUTを作成する。
Figure 0005115979
ここでの|x|は、0≦|x|≦|x|maxを満たす全ての量子化された値である。例えば、0≦|x|≦8191を満たす全ての整数値とする。
その後、ステップS902でLUTを差し替える。図9(c)は、更新した係数に基づく歪補償多項式を利用して求めた各アドレスの歪補償値(LUT)の例である。
(メモリ量の比較)
次に、従来の方法と本発明において使用するメモリ量について比較する。従来の方法では、LUTにおいて入力信号の振幅又は電力を量子化したアドレス数をLビットで表現し、歪補償値をBビットで量子化して表現している場合、歪補償値としては実数部と虚数部が必要なので、2×2B=2L+1Bビット必要となる。さらに、従来の方法では、歪補償部に用いるLUTに加えて、LUTの更新に用いるLUTを別に保持しておく必要があるので、必要なビット数は2倍となり、2×2L+1B=2L+2Bビットのメモリが必要である。
一方、プリディストータ301はLUTではなく、歪補償多項式の係数を保持するのみであるので、歪補償多項式の次数をK(すなわち項数を(K+1))とし、係数をCビットで表現している場合、係数としては実数部と虚数部が必要なので、メモリ量は2(K+1)Cビット必要である。プリディストータ301においても歪補償多項式の係数の更新に用いる歪補償多項式の係数を別に保持しておく必要があるので、必要なビット数は2倍となり、4(K+1)Cビットのメモリが必要である。
例えば、L=13、B=16、K=100およびC=32の場合について考える。このとき、従来の方法では
13+2×16=524288
ビットのメモリが必要なのに対し、プリディストータ301では
4×(100+1)×32=12928
ビットのメモリが必要である。従って、プリディストータ301を用いた場合、必要なメモリ量は従来の
12928/524288=0.02466
程度で済む。
本発明に係るプリディストータは、移動体通信基地局などに用いられる無線送信機の電力増幅器に適用することができる。
従来のプリディストータにおけるLUT作成方法のフローチャートを示した図である。 従来のプリディストータが作成する歪補償値の例を示した図である。(a)は入力信号と出力信号を量子化した各アドレスで求められた歪補償値の例である。(b)は各アドレスに適応信号処理を適用して収束させた歪補償値である。(c)は歪補償値が存在しないアドレスの歪補償値を隣接するアドレスの歪補償値で直線補間したものである。(d)は歪補償値が存在しないアドレスの歪補償値を直線補間した値から取得したものである。 従来のプリディストータが作成する歪補償値の例を示した図である。 従来のプリディストータにおけるLUT作成方法のフローチャートを示した図である。 従来のプリディストータが作成する歪補償値の例を示した図である。(a)は入力信号と出力信号を量子化した各アドレスで求められた歪補償値の例である。(b)は各アドレスの歪補償値の平均値である。(c)は最小二乗法で歪補償多項式を推定した例である。(d)は(c)で求めた歪補償多項式から全アドレスの歪補償値を求めた例である。 本発明に係るプリディストータの構成を説明するブロック図である。 本発明に係るプリディストータの動作を説明する図である。 本発明に係るプリディストータの歪補償アルゴリズムについてのフローチャートを示した図である。 本発明に係るプリディストータが作成する歪補償値の例を示した図である。(a)は入力信号を量子化した各アドレスで求められた歪補償値の例である。(b)は(a)のサンプルを用いて入力信号電力を量子化した全てのアドレスの歪補償値に適応信号処理を適用して求めた歪補償値を表す歪補償多項式による曲線の例である。(c)は(b)の歪補償多項式を利用して求めた各アドレスの歪補償値(LUT)の例である。 本発明に係るプリディストータの歪補償アルゴリズムについてのフローチャートを示した図である。
符号の説明
301:プリディストータ
11:歪補償部
12:強度算出部
13:多項式係数算出部
14:歪補償値算出部
15:歪補償多項式係数テーブル
401:被補償回路
X:入力信号
Y:出力信号
A:予歪補償信号
N:取り込み点数
M:サンプリング間隔数
si:取り込み時間
ci:時間

Claims (3)

  1. 歪補償値で入力信号を歪補償して被補償回路へ出力する歪補償部と、
    前記入力信号の強度を測定する強度算出部と、
    前記入力信号及び前記被補償回路の出力信号が入力され、歪補償多項式の係数を算出す
    る多項式係数算出部と、
    前記歪補償多項式の係数を保管する歪補償多項式係数テーブルを有しており、前記強度
    算出部が測定した前記入力信号の強度に基づく前記歪補償多項式係数テーブルが保管する
    係数を数C1で表される前記歪補償多項式に適用して予歪補償信号を算出し、前記予歪補償信号を前記歪補償値として前記歪補償部へ力する歪補償値算出部と、
    を備えるプリディストータであって、
    前記多項式係数算出部は、
    現在の入力信号及び出力信号から数C2で表されるi回目の更新における入力信号行列及び出力信号行列を生成し、前記歪補償値算出部の前記歪補償多項式係数テーブルが保管する(i−1)回目に更新した係数の行列と前記入力信号行列及び出力信号行列を用いて数C3で表される入力レプリカ信号及び出力レプリカ信号を生成し、前記入力レプリカ信号と前記出力レプリカ信号との誤差行列が最小となる前記歪補償多項式の係数の行列を算出し、
    前記歪補償値算出部は、前記多項式係数算出部が算出した前記歪補償多項式の係数の行列で、前記歪補償多項式係数テーブルが保管する係数を更新することを特徴とするプリディストータ。
    Figure 0005115979
    ここで、a(n)は予歪補償信号、x(n)は入力信号サンプリングした離散時間信号、w (j=1、2、3、・・・、K)は複素数であり歪補償多項式の係数である。
    Figure 0005115979
    Nはサンプリング番号、Mはサンプリング間隔数である。
    Figure 0005115979
    w(i−1)は歪補償多項式の係数(i−1回目の更新)である。
  2. 前記歪補償値算出部は、前記歪補償部が歪補償を開始する際に、前記歪補償多項式係数テーブルが保管する係数を適用した前記歪補償多項式で前記歪補償値を算出することを特徴とする請求項1に記載のプリディストータ。
  3. 前記歪補償多項式係数テーブルが保管する係数の数は、前記歪補償多項式の項数以下となることを特徴とする請求項1又は2に記載のプリディストータ。
JP2008191239A 2008-07-24 2008-07-24 プリディストータ Active JP5115979B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008191239A JP5115979B2 (ja) 2008-07-24 2008-07-24 プリディストータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008191239A JP5115979B2 (ja) 2008-07-24 2008-07-24 プリディストータ

Publications (2)

Publication Number Publication Date
JP2010028766A JP2010028766A (ja) 2010-02-04
JP5115979B2 true JP5115979B2 (ja) 2013-01-09

Family

ID=41734114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008191239A Active JP5115979B2 (ja) 2008-07-24 2008-07-24 プリディストータ

Country Status (1)

Country Link
JP (1) JP5115979B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006279780A (ja) * 2005-03-30 2006-10-12 Matsushita Electric Ind Co Ltd 歪み補償装置及び歪み補償方法
JP2007195056A (ja) * 2006-01-20 2007-08-02 Matsushita Electric Ind Co Ltd 歪み補償装置及び歪み補償方法
WO2008078195A2 (en) * 2006-12-26 2008-07-03 Dali Systems Co., Ltd. Method and system for baseband predistortion linearization in multi-channel wideband communication systems
JP2008177899A (ja) * 2007-01-19 2008-07-31 Sumitomo Electric Ind Ltd 増幅回路及び無線通信装置

Also Published As

Publication number Publication date
JP2010028766A (ja) 2010-02-04

Similar Documents

Publication Publication Date Title
JP5420887B2 (ja) 歪補償装置
US7812670B2 (en) Baseband predistortion device and method
US20070030189A1 (en) Reduced complexity nonlinear filters for analog-to-digital converter linearization
US8451055B2 (en) Distortion compensating apparatus, transmitting apparatus, and distortion compensating method
US10797737B2 (en) Distortion compensation device and distortion compensation method
JP6054739B2 (ja) 歪み補償装置及び歪み補償方法
JP3994308B2 (ja) プリディストーション型歪補償回路
KR20120070047A (ko) 비선형 왜곡의 보상을 위한 전치 왜곡 장치 및 방법
US6756845B1 (en) Method and system for compensating non-linearities and time-varying changes of a transfer function acting on an input signal
JP5540975B2 (ja) 送信信号電力制御装置、送信信号電力制御方法及び通信装置
JP4973532B2 (ja) 増幅回路とこれを有する無線通信装置及びコンピュータプログラム
US9548703B2 (en) Distortion compensation apparatus, transmission apparatus, and distortion compensation method
JP5299958B2 (ja) プリディストータ
JP5160344B2 (ja) プリディストータ
JP2018011139A (ja) 歪補償装置および歪補償方法
JP5228723B2 (ja) 歪補償装置及び方法
JP5115979B2 (ja) プリディストータ
JP5387445B2 (ja) 前置歪み補償回路及び電力増幅器のメモリ効果歪み補償方法
JP2006295440A (ja) 歪補償装置および遅延量制御方法
JP2010011348A (ja) 歪補償回路及び歪補償方法
JP5238461B2 (ja) プリディストータ
JP5260335B2 (ja) プリディストータ
JP5221260B2 (ja) プリディストータ
JP5290698B2 (ja) プリディストータ
JP5706129B2 (ja) プリディストータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110719

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121009

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121010

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5115979

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151026

Year of fee payment: 3