JP5115979B2 - プリディストータ - Google Patents
プリディストータ Download PDFInfo
- Publication number
- JP5115979B2 JP5115979B2 JP2008191239A JP2008191239A JP5115979B2 JP 5115979 B2 JP5115979 B2 JP 5115979B2 JP 2008191239 A JP2008191239 A JP 2008191239A JP 2008191239 A JP2008191239 A JP 2008191239A JP 5115979 B2 JP5115979 B2 JP 5115979B2
- Authority
- JP
- Japan
- Prior art keywords
- distortion compensation
- polynomial
- coefficient
- signal
- distortion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
図6は本実施形態のプリディストータ301の構成を説明するブロック図である。プリディストータ301は、歪補償値で入力信号Xを歪補償して被補償回路401へ出力する歪補償部11と、入力信号Xの強度を測定する強度算出部12と、入力信号X及び被補償回路401の出力信号Yが入力され、歪補償多項式の係数を算出する多項式係数算出部13と、歪補償多項式の係数を保管する歪補償多項式係数テーブル15を有しており、強度算出部12が測定した入力信号Xの強度に基づく歪補償多項式係数テーブル15が保管する係数を適用した歪補償多項式で歪補償値を算出し、歪補償部11へ歪補償値を出力する歪補償値算出部14と、を備える。例えば、被補償回路401は信号増幅器である。
次に、プリディストータ301が歪補償多項式係数を算出する歪補償アルゴリズムについて説明する。ここでは、被補償回路401がゲインGの増幅装置であるとして説明する。図8は、歪補償アルゴリズムについてのフローチャートを示した図である。図9は、プリディストータ301が作成する歪補償値の例を示した図である。
次に、従来の方法と本発明において使用するメモリ量について比較する。従来の方法では、LUTにおいて入力信号の振幅又は電力を量子化したアドレス数をLビットで表現し、歪補償値をBビットで量子化して表現している場合、歪補償値としては実数部と虚数部が必要なので、2×2LB=2L+1Bビット必要となる。さらに、従来の方法では、歪補償部に用いるLUTに加えて、LUTの更新に用いるLUTを別に保持しておく必要があるので、必要なビット数は2倍となり、2×2L+1B=2L+2Bビットのメモリが必要である。
213+2×16=524288
ビットのメモリが必要なのに対し、プリディストータ301では
4×(100+1)×32=12928
ビットのメモリが必要である。従って、プリディストータ301を用いた場合、必要なメモリ量は従来の
12928/524288=0.02466
程度で済む。
11:歪補償部
12:強度算出部
13:多項式係数算出部
14:歪補償値算出部
15:歪補償多項式係数テーブル
401:被補償回路
X:入力信号
Y:出力信号
A:予歪補償信号
N:取り込み点数
M:サンプリング間隔数
tsi:取り込み時間
tci:時間
Claims (3)
- 歪補償値で入力信号を歪補償して被補償回路へ出力する歪補償部と、
前記入力信号の強度を測定する強度算出部と、
前記入力信号及び前記被補償回路の出力信号が入力され、歪補償多項式の係数を算出す
る多項式係数算出部と、
前記歪補償多項式の係数を保管する歪補償多項式係数テーブルを有しており、前記強度
算出部が測定した前記入力信号の強度に基づく前記歪補償多項式係数テーブルが保管する
係数を数C1で表される前記歪補償多項式に適用して予歪補償信号を算出し、前記予歪補償信号を前記歪補償値として前記歪補償部へ出力する歪補償値算出部と、
を備えるプリディストータであって、
前記多項式係数算出部は、
現在の入力信号及び出力信号から数C2で表されるi回目の更新における入力信号行列及び出力信号行列を生成し、前記歪補償値算出部の前記歪補償多項式係数テーブルが保管する(i−1)回目に更新した係数の行列と前記入力信号行列及び出力信号行列を用いて数C3で表される入力レプリカ信号及び出力レプリカ信号を生成し、前記入力レプリカ信号と前記出力レプリカ信号との誤差行列が最小となる前記歪補償多項式の係数の行列を算出し、
前記歪補償値算出部は、前記多項式係数算出部が算出した前記歪補償多項式の係数の行列で、前記歪補償多項式係数テーブルが保管する係数を更新することを特徴とするプリディストータ。
- 前記歪補償値算出部は、前記歪補償部が歪補償を開始する際に、前記歪補償多項式係数テーブルが保管する係数を適用した前記歪補償多項式で前記歪補償値を算出することを特徴とする請求項1に記載のプリディストータ。
- 前記歪補償多項式係数テーブルが保管する係数の数は、前記歪補償多項式の項数以下となることを特徴とする請求項1又は2に記載のプリディストータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008191239A JP5115979B2 (ja) | 2008-07-24 | 2008-07-24 | プリディストータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008191239A JP5115979B2 (ja) | 2008-07-24 | 2008-07-24 | プリディストータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010028766A JP2010028766A (ja) | 2010-02-04 |
JP5115979B2 true JP5115979B2 (ja) | 2013-01-09 |
Family
ID=41734114
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008191239A Active JP5115979B2 (ja) | 2008-07-24 | 2008-07-24 | プリディストータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5115979B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006279780A (ja) * | 2005-03-30 | 2006-10-12 | Matsushita Electric Ind Co Ltd | 歪み補償装置及び歪み補償方法 |
JP2007195056A (ja) * | 2006-01-20 | 2007-08-02 | Matsushita Electric Ind Co Ltd | 歪み補償装置及び歪み補償方法 |
WO2008078195A2 (en) * | 2006-12-26 | 2008-07-03 | Dali Systems Co., Ltd. | Method and system for baseband predistortion linearization in multi-channel wideband communication systems |
JP2008177899A (ja) * | 2007-01-19 | 2008-07-31 | Sumitomo Electric Ind Ltd | 増幅回路及び無線通信装置 |
-
2008
- 2008-07-24 JP JP2008191239A patent/JP5115979B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010028766A (ja) | 2010-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5420887B2 (ja) | 歪補償装置 | |
US7812670B2 (en) | Baseband predistortion device and method | |
US20070030189A1 (en) | Reduced complexity nonlinear filters for analog-to-digital converter linearization | |
US8451055B2 (en) | Distortion compensating apparatus, transmitting apparatus, and distortion compensating method | |
US10797737B2 (en) | Distortion compensation device and distortion compensation method | |
JP6054739B2 (ja) | 歪み補償装置及び歪み補償方法 | |
JP3994308B2 (ja) | プリディストーション型歪補償回路 | |
KR20120070047A (ko) | 비선형 왜곡의 보상을 위한 전치 왜곡 장치 및 방법 | |
US6756845B1 (en) | Method and system for compensating non-linearities and time-varying changes of a transfer function acting on an input signal | |
JP5540975B2 (ja) | 送信信号電力制御装置、送信信号電力制御方法及び通信装置 | |
JP4973532B2 (ja) | 増幅回路とこれを有する無線通信装置及びコンピュータプログラム | |
US9548703B2 (en) | Distortion compensation apparatus, transmission apparatus, and distortion compensation method | |
JP5299958B2 (ja) | プリディストータ | |
JP5160344B2 (ja) | プリディストータ | |
JP2018011139A (ja) | 歪補償装置および歪補償方法 | |
JP5228723B2 (ja) | 歪補償装置及び方法 | |
JP5115979B2 (ja) | プリディストータ | |
JP5387445B2 (ja) | 前置歪み補償回路及び電力増幅器のメモリ効果歪み補償方法 | |
JP2006295440A (ja) | 歪補償装置および遅延量制御方法 | |
JP2010011348A (ja) | 歪補償回路及び歪補償方法 | |
JP5238461B2 (ja) | プリディストータ | |
JP5260335B2 (ja) | プリディストータ | |
JP5221260B2 (ja) | プリディストータ | |
JP5290698B2 (ja) | プリディストータ | |
JP5706129B2 (ja) | プリディストータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110719 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120604 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120612 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120807 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121009 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121010 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5115979 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |