KR20070053729A - 신호 전치 왜곡에 관한 장치 및 방법 - Google Patents

신호 전치 왜곡에 관한 장치 및 방법 Download PDF

Info

Publication number
KR20070053729A
KR20070053729A KR1020077005106A KR20077005106A KR20070053729A KR 20070053729 A KR20070053729 A KR 20070053729A KR 1020077005106 A KR1020077005106 A KR 1020077005106A KR 20077005106 A KR20077005106 A KR 20077005106A KR 20070053729 A KR20070053729 A KR 20070053729A
Authority
KR
South Korea
Prior art keywords
predistortion
lookup
signal
lookup table
address
Prior art date
Application number
KR1020077005106A
Other languages
English (en)
Other versions
KR101060466B1 (ko
Inventor
비욘 실봄
데이비드 도베우스
Original Assignee
텔레폰악티에볼라겟엘엠에릭슨(펍)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텔레폰악티에볼라겟엘엠에릭슨(펍) filed Critical 텔레폰악티에볼라겟엘엠에릭슨(펍)
Publication of KR20070053729A publication Critical patent/KR20070053729A/ko
Application granted granted Critical
Publication of KR101060466B1 publication Critical patent/KR101060466B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/155—Ground-based stations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

본 발명은 전치 왜곡 신호 증폭 장치에 관한 것이며, 이 전치 왜곡 신호 증폭 장치는, 입력 신호의 전치 왜곡을 위한 디지털 전치 왜곡 수단, 비선형 전력 증폭기, 전치 왜곡된 신호에서 생성되는 에러를 평가하는 에러 평가 수단을 포함하는 전치 왜곡 제어 장치 및, 전치 왜곡 룩업 테이블 장치를 포함하며, 이의 내용은 상기 평가 수단에 의해 갱신된다. 전치 왜곡 룩업 테이블 장치는 상기 평가 수단에 의해 갱신되는 2 이상의 룩업 테이블을 포함하며, 상기 2 이상의 룩업 테이블은 상이한 수의 테이블 엔트리를 가지며, 전치 왜곡 룩업 테이블 장치는 또한, 상기 2 이상의 룩업 테이블로부터 획득된 갱신된 값을 합성값에 조합하는 조합기를 포함한다. 상기 합성값은 신호 전치 왜곡을 위해 상기 디지털 전치 왜곡 장치에 입력되는 왜곡 계수를 포함한다.
전치 왜곡 신호 증폭 장치, 룩업 테이블, 조합기,

Description

신호 전치 왜곡에 관한 장치 및 방법{AN ARRANGEMENT AND A METHOD RELATING TO SIGNAL PREDISTORTION}
본 발명은 비선형 전력 증폭기에서 증폭되는 신호의 전치 왜곡(predistortion)을 위한 신호 전치 왜곡 장치 및, 전력 증폭기에서의 왜곡을 정정하도록 전치 왜곡 룩업(look-up) 테이블 수단을 이용하는 전치 왜곡 신호 증폭 장치에 관한 것이다. 본 발명은 또한 비선형 전력 증폭기에서 증폭된 신호를 전치 왜곡하는 방법에 관한 것이다.
비선형 증폭기는 특히, 셀룰러 이동 통신 네트워크에서 무선 기지국 내의 무선 송신기에 이용된다. 일반적으로, 주파수 스펙트럼이 관계되는 한 출력 신호 상에는 고 요구 조건이 존재한다. 이 요구 조건은 특히 3GPP (Third Generation Partnership Project) in TS 25.104, TS 25. 141과 같은 표준 보디(bodies)에 의해 지정된다.
비선형 증폭기와 관련된 문제를 다루기 위해 소위 Multi Carrier Power Amplifiers (MCPA)를 이용하는 것은 공지되어 있다. 이들 시스템은 증폭기에서 생성된 에러가 발견되어 신호로부터 공제되는 아날로그 동작에 기초로 한다. 그러나, 이와 같은 방법은, 특히, 에러, 즉, 입력 및 원하는 출력 신호와, 에러를 포함하는 생성된 출력 신호 간의 차를 발견하는 것이 곤란한 사실로 인해, 값이 비싸다.
또한, 유한 길이를 가진 룩업 테이블(LUT)을 이용하는 소위 Digital PreDistortion (DPD) 방법을 구현하는 것은 공지되어 있다. 평가 알고리즘은 LUT 테이블 내의 값(엔트리)을 갱신하는데 이용된다.
도 1은 입력 신호 I0 in를 전치 왜곡하는 디지털 전치 왜곡 장치(10)를 포함하는 종래 기술의 장치를 도시한 것이다. 전치 왜곡된 신호는 D/A 변환기를 통과하여, 비선형 전력 증폭기(20)에서 증폭된다. 전력 증폭기로부터의 출력 신호의 평가는, 감시 신호로서 평가 알고리즘을 구현하는 평가 수단(30)으로 피드백시켜 생성된 에러를 확립하기 위해 실행된다. 이것은, (적절히 지연된) 입력 신호를 감시 공제된 신호와 비교함으로써 행해진다. 룩업 테이블(LUT)(이하, 룩업 테이블은 간단히 LUT라 칭한다)은 소정수의 테이블 엔트리를 포함하며, 즉, 그것은, (특정 노이즈 삭제, 즉 주어진 피드백 루프 이득이 주어지면) 평가 알고리즘의 주어진 분해능 및 수렴(convergence) 속도를 갖는다.
그것은, 평가 알고리즘의 LUT 분해능 및 수렴 속도 간에는 보통 트레이드오프(trade off)가 존재해야 하는 문제이다. 즉, LUT 테이블의 테이블 엔트리의 수가 클수록, 분해능이 양호하고, 생성된 최종 모델 에러가 적으며, 테이블 엔트리의 수가 적을수록, 수렴 속도가 높으며, 및/또는 피드백 노이즈 삭제가 양호하다.
따라서, LUT의 테이블 엔트리의 수 또는 빈(bin)의 수는 중대하다. (LUT의 테이블 엔트리의 낮은 수를 필요로 하는) 고속 수렴 및, (LUT의 테이블 엔트리의 높은 수를 필요로 하는) 저 모델 에러의 양방을 획득하는 것은 곤란한데, 그 이유는 이들 특성이 LUT에 대한 대향 요구 조건으로 인해 양립하지 않으며, LUT는 본래, 수렴 속도에 관계하거나 어느 정도까지 정확도에 관계하는 요구 조건이 무시될 필요가 있거나, 원하는 범위까지 충족될 수 없다는 효과로서 갖기 때문이다. 종종, 이들 중 어느 것도 충족되지 않는 원하는 특성 간의 교섭(negotiation)이 존재한다.
이들 문제는, 예컨대, US 2003 117215 A에 제시된 솔루션에 개시되어 있으며, 이는 위상 및 진폭 변조기 특징이 실제 왜곡의 피드백에 기초로 하여 왜곡을 정정하도록 조정되는 폐루프 증폭기 왜곡 제어기를 개시한다. 여기에 제시된 솔루션에서는, 전력 증폭기에서의 왜곡을 정정하도록 위상 및 진폭 변조기에 대한 원하는 입력값에 맵되는 측정된 값을 포함하는 룩업 테이블이 제공된다. 룩업 테이블의 내용은 에러 검출기 보조 시스템 및 구성에 의해 공급되는 실제 왜곡의 피드백에 의해 갱신된다.
WO 2001/63752는 송신기의 전력 증폭기(PA)용 전치 왜곡 회로를 개시하는 다른 문서이다. 그것은 입력 신호의 전력에 기초로 하는 평가 신호를 결정하는 평가기를 포함한다. LUT는, 미리 결정되는 입력 신호의 전력 및 PA의 비선형 송신 특징에 의존하는 복잡한 전치 왜곡 계수를 기억하는데 이용된다. 전치 왜곡기는, 곱셈 단위, 입력 신호와 상수를 곱하기 위해 제공되는 바이패스 경로 및 결합 단위로 이루어진다. 또한 이 솔루션의 경우, 상술한 문제가 나타난다.
그래서, 필요로 하는 것은 전치 왜곡 신호 증폭 장치인데, 이 전치 왜곡 신호 증폭 장치는 입력 신호의 전치 왜곡을 위한 디지털 전치 왜곡 수단, 비선형 전력 증폭기, 전치 왜곡된 신호에서 생성되는 에러를 평가하는 에러 평가 수단을 포함하는 전치 왜곡 제어 장치 및, 전치 왜곡 룩업 테이블 장치를 포함하며, 이 전치 왜곡 룩업 테이블 장치는, 평가 알고리즘의 만족스러운 또는 고 수렴 속도를 제공할 시에 양호한 분해능을 동시에 제공한다. 또한, 양호한 피드백 노이즈 제거를 행하는 상술한 장치가 필요로 된다.
이동 통신 시스템 내의 무선 기지국에서, 특히 작은 마이크로 무선 기지국에서, 특히 3G 네트워크에 의도된 무선 송신기에 이용하는데 적절한 또 다른 장치가 필요로 된다.
더욱이, 비선형 전력 증폭기에서 정확하고 개선된 진폭 및 위상 왜곡의 제어 능력을 고려하는 장치가 필요로 된다.
특히, 동적 트래픽, 즉 입력 신호 특징이 시간적으로, 즉 급속히 및, 양적으로, 즉 고/저 전력으로 상당히 변화하는 트래픽을 처리할 수 있는 장치가 필요로 되며, 이는, 예컨대, 3G 통신 네트워크 내에서 더욱더 빈번해지는 상황이다.
그래서, 디지털 전치 왜곡 수단 및, 전치 왜곡된 신호에서 생성된 에러를 평가하는 에러 평가 수단 및 전치 왜곡 룩업 테이블 장치를 가진 전치 왜곡 제어 장치를 포함하는 디지털 전치 왜곡 장치가 필요로 되며, 이를 통해, 상술한 대상물(objects)의 하나 이상이 비선형 전력 증폭기(PA)와 함께 (또는 PA의 비선형 영역 내에서) 구성될 시에 달성될 수 있으며, 이의 어느 하나는 상기 장치 또는 통상의 또는 기존 공지된 PA와 함께 이용되는 특정 PA일 수 있다.
또한, 입력 신호의 전치 왜곡을 위한 방법이 필요로 되며, 이를 통해 상술한 대상물의 하나 이상이 충족될 수 있다.
그래서, 전치 왜곡 신호 증폭 장치가 제공되며, 이 전치 왜곡 신호 증폭 장치는, 입력 신호의 전치 왜곡을 위한 디지털 전치 왜곡 수단, 비선형 전력 증폭기, 전치 왜곡된 신호에서 생성되는 에러를 평가하는 에러 평가 수단을 포함하는 전치 왜곡 제어 장치 및, 전치 왜곡 룩업 테이블 장치를 포함하며, 이의 내용은 상기 평가 수단에 의해 갱신된다. 전치 왜곡 룩업 테이블 장치는 상기 평가 수단에 의해 갱신되는 2 이상의 룩업 테이블을 포함하며, 이에 의해, 상기 2 이상의 룩업 테이블은 상이한 수의 테이블 엔트리를 가지며, 전치 왜곡 룩업 테이블 장치는 또한, 상기 2 이상의 룩업 테이블로부터 획득된 갱신된 값을 합성값(composite value)에 조합하는 조합기를 포함한다. 상기 합성값은 신호 전치 왜곡을 위해 상기 디지털 전치 왜곡 장치에 입력되는 왜곡 계수를 포함한다.
유익한 구성에서, 평가 수단은 적응 평가 알고리즘을 포함하고, 단일의 평가 프로세스는 모든 룩업 테이블을 갱신하기 위해 이용된다. 특히, 상기 2 이상의 룩업 테이블의 모두는 실질적으로 동시에 액세스된다. 즉, 평가된 에러 값은, 각 반복(iteration) 동안, 룩업 테이블 내의 적절히 계산된 진폭 어드레스로 거의 동시에 입력되어, 각각의 룩업 테이블 내의 상기 각각의 어드레스로 엔트리를 갱신한다. 바람직하게는, 평가 수단은, 입력 신호와 이전의 반복 단계의 전치 왜곡된 신호 진폭 간의 차를 계산하고, 어드레스 계산 수단은 입력 신호에 대한 진폭 어드레스, 각 룩업 테이블에 대한 하나의 어드레스를 계산하기 위해 제공되며, 대응하는 평가된 에러값을 가진 상기 진폭 어드레스는 각 룩업 테이블에 제공된다.
바람직하게는, 전치 왜곡을 제어하는 다수의 단계의 각 반복 단계 동안, 하나 이상의 에러 평가가 평가 수단에 의해 제공되고, 각 에러 평가 동안에는 대응하는 룩업 테이블 엔트리 진폭 어드레스가 계산된다. 특히, 계산된 진폭 어드레스는 최대수의 테이블 엔트리를 가진 룩업 테이블이다. 본 발명에 따르면, 룩업 테이블은 계층형(hierarchical)이다. 한 특정 구성에서, 최소수의 테이블 엔트리를 가진 룩업 테이블은 하나의 테이블 엔트리를 포함한다. 그러나, 그것은, 다른 구성에서는, 예컨대, 2 이상의 테이블 엔트리를 포함하지만, 바람직하게는 소수의 테이블 엔트리를 포함한다.
상이한 구성에 따르면, 전치 왜곡 제어 장치는 2, 3 또는 4개의 룩업 테이블을 포함하지만, 또한, 4개 이상의 룩업 테이블을 포함할 수 있다. 유익한 것으로 되는 한 특정 구성에서, 전치 왜곡 제어 장치는 3개의 룩업 테이블을 포함하는데, 그 중, 제 1 룩업 테이블은 하나의 테이블 엔트리를 포함하고, 제 2 룩업 테이블은 4개의 테이블 엔트리를 포함하며, 제 3 룩업 테이블은 128개의 테이블 엔트리를 포함한다. 이것은 단순히 일례를 구성함이 명백하다.
본 발명에 따르면, 조합기가 조합 동작에 이용되어, 극좌표에서 복소 합성곱(complex valued composite product) 또는 합을 포함하는 전치 왜곡 계수를 구성하는 합성값을 제공한다. 선택적으로, 왜곡 계수를 구성하는 합성값은 카르테시안(Cartesian) 좌표에서 복소 합성곱 또는 합을 포함할 수 있다.
어떤 적절한 조합 방법이 이용될 수 있음이 명백하다.
특히, 합성 왜곡 계수 Ccomposite는, 갱신된 모든 룩업 테이블의 곱 또는 합으로서 계산되고, 적절히 시간 정렬되어, 계산된 진폭 어드레스, Ccomposite = π LUTn(An)을 이용하여 상기 테이블로부터 획득되며, 여기서, An = round (A × Amax ,n/ Amax) 또는 Σ LUTn(An), n=1, N에 대해 An = round (A × Amax ,n/ Amax), N은 룩업 테이블의 수이다. 특히, 각 갱신된 테이블 엔트리는, 테이블 특성(table specific), 또는 특히 테이블 엔트리 특성에 의해 조정되는 대응하는 평가된 에러 및, 피드백 이득 인수 (또는 조정 인수) (kn(An))을 포함하며, An = round (A × Amax ,n/ Amax); n=1,...,N이다.
그래서, 입력 신호의 전치 왜곡을 위한 디지털 전치 왜곡 장치는 디지털 전치 왜곡 수단, 전치 왜곡된 신호에서 생성되는 에러를 평가하는 에러 평가 수단을 포함하는 전치 왜곡 제어 장치 및, 전치 왜곡 룩업 테이블 장치를 포함하며, 이의 내용은 상기 평가 수단에 의해 갱신되며, 여기서, 전치 왜곡 룩업 테이블 장치는 2 이상의 룩업 테이블을 포함하고, 상기 2 이상의 룩업 테이블은 상이한 수의 테이블 엔트리를 가지며, 이에 의해, 전치 왜곡 룩업 테이블 장치는 또한, 각 룩업 테이블에 대한 입력 신호의 계산된 진폭 어드레스에 대한 상기 2 이상의 룩업 테이블로부터 획득된 갱신된 값을, 신호 전치 왜곡을 위해 상기 디지털 전치 왜곡 장치에 입력되는 왜곡 계수를 포함하는 합성값에 조합하는 조합기를 포함한다.
특히, 평가 수단은 적응 평가 알고리즘을 포함하고, 단일의 평가 프로세스는 모든 룩업 테이블을 갱신하기 위해 이용된다. 특히, 상기 2 이상의 룩업 테이블의 모두는 동시에 갱신된다. 이점으로, 상기 룩업 테이블의 모두는 실질적으로 동시에 액세스된다. 즉, 평가된 에러 값은, 각 반복 동안, 룩업 테이블 내의 적절히 계산된 진폭 어드레스로 거의 동시에 입력되어, 각각의 룩업 테이블 내의 상기 각각의 어드레스로 엔트리를 갱신하며, 평가 수단은, 입력 신호 진폭과 이전의 반복 단계의 전치 왜곡된 신호 진폭 간의 차를 계산하고, 이에 의해 어드레스 계산 수단은 입력 신호에 대한 진폭 어드레스를 계산하기 위해 제공된다.
특정 실시예에서, 전치 왜곡 제어 장치는 3개의 룩업 테이블을 포함하는데, 그 중, 제 1 룩업 테이블은 하나의 테이블 엔트리를 포함하고, 제 2 룩업 테이블은 4개의 테이블 엔트리를 포함하며, 제 3 룩업 테이블은 128개의 테이블 엔트리를 포함한다. 바람직한 구성에서, 왜곡 계수를 구성하는 합성값은, 극좌표 또는 카르테시안 좌표에서 복소 합성곱 또는 합을 포함한다. 합성 왜곡 계수 Ccomposite는, 갱신된 모든 룩업 테이블의 곱 또는 합으로서 계산되고, 적절히 시간 정렬되어, 계산된 진폭 어드레스 An = round (A × Amax ,n/ Amax), Ccomposite = π LUTn(An) 또는 Σ LUTn(An)를 이용하여 획득되며, 여기서, n=1,...,N이고; N은 룩업 테이블의 수이다. 본 발명에 따른 장치는 수개의 구성에 이용될 수 있다. 하나의 유익한 용도는 통신 시스템 내의 무선 기지국에 이용된다.
또한, 비선형 전력 증폭기에서 증폭되는 입력 신호의 전치 왜곡 방법이 제공되는데, 이 방법은 증폭된 신호로부터의 피드백 신호 및 입력 신호를 이용하여 에러 평가를 제공하는 단계를 포함한다. 이 방법은 또한, 룩업 테이블 내의 엔트리의 대응하는 진폭 어드레스에 대한 조정된 에러 평가를, 상이한 수의 테이블 엔트리를 가진 상기 2 이상의 룩업 테이블에 제공함으로써, 2 이상의 상이한 룩업 테이블의 각각 내의 하나의 테이블 엔트리를 갱신하는 단계; 합성 왜곡 계수를 제공하도록 상기 2 이상의 룩업 테이블의 갱신된 테이블 엔트리를 조합하는 단계; 획득된 왜곡 계수를 전치 왜곡을 위한 입력 신호에 적용하는 단계; 전치 왜곡된 신호를 전력 증폭기에 제공하는 단계를 포함한다.
특히, 에러 평가 단계는 적응 평가 알고리즘을 구현하는 단계를 포함하는 반면에, 갱신 단계는, 입력 신호를 이용하여 진폭 어드레스를 계산하는 단계; 입력 신호와 피드백 신호 간의 차를 계산하여, 각각의 룩업 테이블 내의 계산된 진폭 어드레스에 대한 결과를, 적어도 각각의 룩업 테이블에 특정한 스케일링(scaling) 또는 조정 인수로 스케일링하거나 조정하는 단계; 계산된 진폭 어드레스를 이용하여, 적절히 스케일링 또는 조정된 차의 평가된 에러 신호를 이용하는 룩업 테이블을 갱신하는 단계를 포함한다.
바람직하게는, 갱신된 테이블 엔트리를 조합하는 단계는, 입력 신호로부터 계산된 대응하는 진폭 어드레스를 가진 룩업 테이블로부터, 각각의 갱신된 스케일링 또는 조정된 차 신호 또는 전치 왜곡값을 판독하는 단계; 판독된 모든 전치 왜곡값을 조합하는 단계를 포함한다.
특히, 갱신 단계는, 각 룩업 테이블 n (n=1,...,N)에 대해, 정규화 동작(normalizing operation)을 실행함으로써 실행되며, 이 정규화 동작은, 최대 룩업 테이블의 최고 어드레스로 나누어지는 각각의 룩업 테이블 n의 최고 어드레스와 계산된 어드레스 A를 곱하고, 획득된 곱, 테이블 특성 또는 특히 테이블 엔트리 특성으로부터, 평가된 에러 E와 곱해진 에러 피드백 이득 인수 또는 조정 인수 (kn(An))를 감산하는 것, 즉, 갱신된 LUTn(An) = LUTn(An)- kn(An)× E 을 포함한다. 조합 단계는, 바람직하게는, 다음과 같이, 즉, π LUTn(An) 또는 Σ LUTn(An)를 승산/가산함으로써 극 또는 카르테시안 좌표에서 복소 합성곱 및/또는 합을 계산하는 단계를 포함하며, 여기서, An = (round (A × Amax ,n/ Amax)), n=1,...,N이다.
이하, 본 발명은 첨부한 도면을 참조로 비제한 방식으로 기술된다.
도 2는 본 발명에 따른 전치 왜곡 신호 증폭 장치를 도시한 블록도이다.
도 3은 3개의 계층형 룩업 테이블을 가진 구성에 대해 도 2와 유사한 도면이다.
도 4는 비선형 전력 증폭기가 얼마나 입력 신호에 영향을 미칠 수 있고, 본 발명에 따라 제어된 전치 왜곡이 얼마나 이 신호를 정정할 수 있는 가의 일례를 도시한 다이어그램이다.
도 5는 3개의 계층형 룩업 테이블 내의 정정값의 분산의 일례를 도시한 다이어그램이다.
도 6은 룩업 테이블 갱신 흐름이 개략적으로 나타내는 본 발명에 따른 장치 의 블록도이다.
도 7은 왜곡 인수를 포함하는 조합된 (합성)값을 디지털 전치 왜곡 장치에 적용하기 위한 흐름을 나타내는 도 6과 동일한 블록도이다.
도 8은 본 발명의 개념에 따라 입력 신호를 전치 왜곡하는 절차를 도시한 개략적인 흐름도이다.
도 2는 본 발명의 한 실시예에 따른 전치 왜곡 신호 증폭 장치(20)를 도시한 블록도이다. 전치 왜곡 신호 증폭 장치(20)는 디지털 전치 왜곡 장치(10) 및 비선형 증폭기(2)를 포함한다. 디지털 전치 왜곡 장치(10)는 입력 신호(Iin)의 전치 왜곡을 위한 디지털 전치 왜곡 수단(1) 및 전치 왜곡 제어 장치를 포함하며, 이 전치 왜곡 제어 장치는 전치 왜곡된 신호에서 생성되는 에러를 평가하는 에러 평가 수단(3) 및, N개의 룩업 테이블 LUT 1, ..., LUT N을 포함하는 전치 왜곡 룩업 테이블 장치(4)를 포함한다. 룩업 테이블 장치(4)의 N 테이블은, 각 반복 프로세스 또는 단계 동안, 평가 수단(3)에 의해 갱신된다. 대응하는 갱신된 테이블 엔트리의 어드레스는, N 테이블에서 (도 2에 도시되지 않은) 계산 수단의 입력 신호(Iin)로부터 획득되거나 계산되어, 전치 왜곡 제어 장치 내에도 포함되는 조합기(5)에서 조합된다. 각각의 룩업 테이블 LUT 1, ..., LUT N에서 실질적으로 동시에 갱신된 각각의 값 또는 테이블 엔트리는, 조합기(5)에서, 디지털 전치 왜곡 수단(1)으로 입력되는 조합된 또는 합성 신호 Ccomposite를 제공하도록 조합된다. 장치(20)는 또한 비 선형 증폭기(2)를 포함한다. 디지털 전치 왜곡 수단(1)과 비선형 증폭기(2) 사이에는, D/A 변환기가 디지털 신호를 아날로그 신호로 변환하기 위해 제공된다. 감시 신호(Im)는 비선형 증폭기(2)로부터의 출력으로부터 추출되어, A/D 변환기에서 변환되어 평가 수단(3)으로 입력된다. 따라서, 실제 왜곡의 피드백은 평가 수단(3)에 제공된다.
평가(3)는 평가 알고리즘을 구현하고, 각 반복 동안, 특히 각 입력 샘플 동안, Iin은, 예컨대, 신호(Im)를 감시하는 피드백에 시간적으로 대응하도록 지연 수단(6)에서 적절히 지연된다. Iin으로부터의 지연된 샘플 및 대응하는 샘플(Im)은, 입력 신호와 전치 왜곡된 증폭된 신호 간의 차의 값 또는 추출된 Im을 제공하는 평가 수단에서 비교된다. 상술한 바와 같이, 도 2에서, 계산 수단은, LUT가 평가 수단에 의해 갱신될 시에 갱신 절차에서 이용되는 입력 신호로부터의 진폭 어드레스를 계산하는데 이용된다. 각 LUT의 엔트리는 동일한 에러 평가 E를 이용하여 갱신되고, 각각의 LUT의 관련 엔트리는 각각의 LUT에 대한 대응하는 계산된 어드레스 A를 이용하여 발견된다. 따라서, 각 LUT는 아래에서 알 수 있는 바와 같이 갱신된다:
LUTn(An) = LUTn(An)- kn(An)E
여기서, A는 입력 신호에서 계산된 어드레스이고, An = round(A×Amax ,n/ Amax), n=1,...,N, Amax ,n은 각각의 LUTn의 최고 어드레스이고, Amax은 룩업 테이블 장 치(4)의 어떤 LUT의 최고 어드레스이다. kn(An)은, LUT 장치 내의 각 LUT (엔트리)에 특정한 조정 인수 또는 테이블 엔트리 특정 에러 피드백 이득 인수이며, 이 인수는 평가 또는 검출된 에러, 또는 입력 신호와 Iin 및 Im으로부터의 신호 샘플 간의 차와 곱해진다. 이점으로, 조정 인수는 또한 각각의 테이블 엔트리 어드레스 A의 함수일 수 있지만, 반드시 그렇지는 않다.
따라서, 갱신 단계 후에, 갱신된 값은 각 LUT에서 제공된다. 본 발명에 따르면, 이들 갱신된 값은, LUT 조합기(5)에서 조합되어, 합성 왜곡 계수를 제공한다. 상술한 바와 같이 계산되어 적절히 시간 정렬된 어드레스 A는, 갱신 절차에 관련하여 기술된 것과 유사한 방식으로 LUTs LUTs 1,..., LUT N을 액세스하는데 이용된다. 그 후, 복소 합성 곱은 다음과 같이 계산된다:
Ccomposite = π LUTn(An), n = 1,...,N; 여기서
An = (round(A*Amax ,n/ Amax)
합성 곱은 복소 극좌표 또는 복소 카르테시안 좌표로 표현될 수 있다.
선택적인 실시예에서, 복소 합성합은 다음과 같이 조합기에서 계산된다:
Ccomposite = Σ LUTn(An); n = 1,...,N; 여기서
An = (round(A*Amax ,n/ Amax)
특히, 평가 알고리즘은 테이블 엔트리의 최대수를 가진 룩업 테이블에 설계되고, 모든 LUT는 동일한 단일의 평가 프로세스에 의해 거의 동시에 갱신된다. 그 후에, 응용 단계에서, 모든 LUT는 거의 동시에 액세스되고, 이들 값은 입력 신호의 전치 왜곡을 위해 이용되는 합성값으로 조합된다.
도 2에서, 제각기 상이한 수의 테이블 엔트리 또는 빈을 가진 N개의 LUT를 포함하는 일반적인 룩업 테이블 장치(4)가 도시된다. 바람직하게는, 최소 LUT 테이블은 하나의 빈을 가지며, 그것은, 특히 고속의 수렴에 제공하도록, 예컨대 하나의 테이블 엔트리에 유익하다. LUT는 계층형으로서 나타낼 수 있다. 상이한 수의 LUT가 이용될 수 있을 뿐만 아니라, 각각의 LUT 내의 상이한 수의 빈 또는 테이블 엔트리도 이용될 수 있다(그러나, 빈 또는 테이블 엔트리의 수는 바람직하게는 각 테이블 내에서 서로 상이해야 한다(그러나, 반드시 그렇지는 않다)). 최저수의 테이블 엔트리 또는 빈을 가진 LUT는 하나 이상의 테이블 엔트리 또는 빈을 가질 수 있음이 자명하며, 그것은, 예컨대, 2 또는 3개의 테이블 엔트리 (또는 그 이상)를 가질 수 있지만, 일반적으로 적은 수 , 예컨대, 1 또는 2개인 경우에 바람직하다.
도 3은 도 2와 유사한 블록도를 도시하며, 그 차는 도 3이 3개의 LUT, 즉, 하나의 빈 또는 하나의 테이블 엔트리를 가진 LUT 1, 4개의 빈 또는 4개의 테이블 엔트리를 가진 LUT 2 및, 128개의 빈 또는 128개의 테이블 엔트리를 가진 LUT 3를 포함하는 룩업 테이블 장치(4)를 갖는다는 것이다. 다른 모든 점에서, 도 3은 도 2와 유사하다. 도 3은 단지 본 발명의 개념의 한 유익한 구성을 도시하며, 하나만의 테이블 엔트리를 가진 LUT 1은 어드레스 불변(address-invariant) 이득 및 위상 오프셋을 신속히 발견하는데 이용되는 반면에, 4개의 테이블 엔트리를 가진 LUT 2는 비선형 특징 대 어드레스의 기본 형상(shape)을 신속히 발견하는데 이용되며, 반면 에, 최종으로 128개의 빈 또는 128개의 테이블 엔트리를 가진 LUT 3은 원하는 분해능을 획득하는데 이용된다. 본 발명은 물론 이 특정 구성으로 제한되지 않으며, 또한 2개의 LUT 또는 4개 이상의 LUT가 존재하며, 각각의 LUT 내의 엔트리의 수는 또한 변화할 수 있으며, 예컨대, LUT 2(제 2 LUT)는 16개의 엔트리를 포함하고, LUT 3 또는 제 3 LUT는 64개의 테이블 엔트리를 포함하며, 및/또는 제 4 LUT는 256개의 테이블 엔트리 등을 포함한다. 어떠한 변형은 원칙적으로 가능하다.
도 4는 비선형 전력 증폭기가 어떻게 동작하고, AM/AM, AM/PM 모델에 따른 입력 진폭 및 입력 위상을 가진 입력 신호에 얼마나 영향을 미칠 수 있는가, 즉, 출력 진폭뿐만 아니라 출력 위상이 제공되거나 입력 진폭이 공지될 경우에 획득될 수 있는 가의 일례를 매우 개략적으로 도시한 다이어그램이다. 이 도면은 또한 본 발명에 따른 전치 왜곡이 이들 효과, 또는 정정 값, 즉 증폭될 입력 신호에 관한 왜곡 계수를 적용함으로써 비선형 전력 증폭기의 동작을 어떻게 제거하거나 감소할 수 있는 가를 도시한다. 룩업 테이블 장치의 LUT는, 특정 구성에 편리할 수 있을 시에 어떤 포맷의 정정 값을 포함하도록 갱신된다. 본 발명에 따르면, 갱신되고 조정된 검출된 에러 신호로부터 획득된 정정 값은 2 이상의 LUT에 분산된다.
도 4에서, 입력 진폭에 대해, 곡선 eA은 [dB]의 가능 진폭 에러를 입력 진폭의 함수로서 나타내며, 즉, 그것은 AM/AM 플롯(plot)이다. 이에 대응하여 곡선 ePH은 위상 에러를 입력 진폭의 함수로서 도시하며, 즉, 그것은 AM/PM 플롯이다. d는 이상적 또는 원하는 위상 진폭 에러를 도시한다. PA는 [dB]의 전치 왜곡 진폭 정정 곡선의 일례를 도시하는 반면에, PPH는 본 발명에 따른 위상 정정 전치 왜곡의 일례를 개략적으로 도시한다.
도 5에서, 본 발명에 따른 계층형 LUT 장치의 정정 값의 일례가 도시되며, 이 장치는 3개의 LUT를 포함하며, 하나의 LUT는 하나의 빈(즉, 하나의 테이블 엔트리를 가능하게 함)만을 가지며, 즉 도면에서 LUT 1이고, LUT 4는 4개의 빈(즉, 4개의 엔트리를 허용함)과 선형적으로 보간되며, LUT N은, 도 3에 도시된 실시예에서와 같이, 비교적 큰 수의 빈, 예컨대 128개의 빈을 갖는다. 곡선 CORRA은, 도 5에서 개략적으로 도시된 바와 같이(AM/AM만이 도시됨), 3개의 LUT에 분산되는 정정 값을 가진 [dB]의 유효 전치 왜곡 진폭 정정을 도시한다. 이 도면은 단지 예시적이고 설명을 위해 포함되고, 본 발명에 따른 장치의 기능 및 동작을 개략적으로 나타낸다.
도 6은 본 발명DML 장치의 실시예를 개략적으로 도시한 블록도이며, 이를 참조로 LUT 테이블 갱신 흐름을 설명하도록 의도된다. 이 블록도는 일반적으로, 도 2에서와 같이, 전치 왜곡 수단(1), D/A 변환기 및, 비선형 전력 증폭기 PA(2)를 포함하는 장치를 도시하며, 상기 증폭기의 출력 상에서, 감시 신호(Im)가 추출되어, A/D 변환기에서 변환된다.
여기서, 평가 수단은 룩업 테이블 장치를 갱신하기 위해 이용되는 에러를 계산하는 수단(3)을 나타내며, 상기 룩업 테이블 장치는 여기서 하나의 빈을 포함하는 제 1 룩업 테이블(41), N개의 빈을 가진 제 2 룩업 테이블(4N) 및, M 개의 빈을 가진 제 3 룩업 테이블(4M)을 포함한다. 이 블록도는 또한, 전치 왜곡 계수를 제공하기 위해 룩업 테이블로부터 획득되는 값을 조합하여, 전치 왜곡 계수를 전치 왜곡 수단(1)에 입력하기 위한 조합기(5)를 포함한다. 어드레스 계산 수단(7)은 또한 입력 신호(Iin)로부터 진폭 어드레스의 계산을 위해 도시된다.
이하, 갱신 흐름은 블록도에서 괄호에 포함된 대문자에 관련하여 기술된다.
따라서, 먼저 입력 신호(Iin)가 제공되는 것으로 가정한다(A). 이 신호는 전치 왜곡 장치(1)에 제공되며, 여기서, 그것은 전치 왜곡되어, D/A 변환되어 PA(2)에서 증폭된다. 그 후, 감시 또는 피드백 신호(Im)는 추출되며(B), 그것은 PA(2)의 출력을 감시하는데 이용된다. 신호(Im)는 A/D 변환기에서 변환되며, 그로부터 이 신호는, 여기서 에러 계산 수단(3)이라 하는 평가 수단에 입력된다. 입력 신호(Iin) 등을 전치 왜곡하는 절차와 동시에, 신호(Iin)는 또한 어드레스 계산 수단(7)에 입력되며, 여기서, 진폭 어드레스가 계산된다(C). 입력 신호(Iin)는 또한, (이 도면에서 도시되지 않은) (Im과 시간 정렬하는) 지연 수단에서 적절히 지연한 후에, 에러 계산 수단(3)으로 입력된다(D). 또한, 에러 평가 수단이라 하는 에러 계산 수단(3)에서, (시간 정렬되는) Im과 Iin 간의 차는 (대응하는 샘플에 대해) 계산되고, 그 결과는 상술한 바와 같이(D) 조정 인수로 적절히 스케일링된다. 그 후, 단계(C)에서, 어드레스 계산 수단(7)에서 계산된 어드레스를 이용하여, 계층형 LUT 테이 블(41, 4N, 4M)은 (즉, 각 LUT의 각각의 관련 테이블 엔트리) 갱신되고, 그 결과는 단계(C)에서 확립된 바와 같은 어드레스를 이용하여 단계(D)에서 획득된다.
흐름 설명에서, 도 6에 따라 갱신된 값을 획득한 전치 왜곡의 적용을 위한 흐름이 도 6의 블록도에 대응하는 도 7의 블록도에 관련하여 기술되고, 동일한 수단에 대해, 동일한 참조 번호가 이용되지만, 전치 왜곡 계수를 전치 왜곡 장치(1)에 적용하는 단계는 소문자로 나타낸다. 따라서, 입력 신호(Iin)는, 전치 왜곡 장치(1), 에러 계산 수단(3) 및 어드레스 계산 수단(7)에 입력된다(a). 어드레스 계산 수단(7)에서, 진폭 어드레스는 입력 신호로부터 계산된다(b). 단계(b)에서 계산된 어드레스를 이용하여 획득된 계층형 LUT 테이블로부터의 정정 값 또는 갱신된 전치 왜곡 값은 조합기(5)에 제공된다(4' (C1), 4' (CN), 4' (CM)). 그 후, 이들 전치 왜곡 값은, 이들 값을 승산하기 위한 보통의 승산 동작 또는 선택적으로 이들 값을 가산하기 위한 가산 동작을 이용하여, 조합기(5)에서 조합된다(d). 그 후, 단계(d)에서 획득된 조합된 신호는 전치 왜곡 수단에서 입력 신호(Iin)에 적용된다(e). 그 후, 단계(e)에서 획득된 바와 같은 전치 왜곡된 신호는 D/A 변환기에서 변환되어, 전력 증폭기(PA)로 입력되며, 여기서, 이 신호는 증폭된다(f). (다시, 감시 신호는 물론 출력 신호로부터 추출되어 평가 수단 또는 에러 계산 수단(3) 등으로 피드백된다. 제각기 입력 및 감시 신호의 후속 샘플에 대해 절차는 반복된다.)
도 8은 본 발명의 한 실시예에 따라 일반적인 흐름을 기술하는 개략적인 흐 름도이다. 따라서, 입력 신호(Iin), 샘플 x, x+1, ...,은 비선형 전력 증폭기를 포함하는 장치에 공급되는 것으로 추정된다(100). 초기에 상술한 바와 같이, 전력 증폭기는 이 장치 내에 포함될 수 있거나, 종래의 증폭기가 사용될 수 있다. 또한, 본 출원에서 초기에 기술된 바와 같이, 진폭 어드레스 A (특히, 최고수의 엔트리를 가진 LUT 내의 최고 진폭 어드레스)는 Iin로부터 계산된다(101A). 진폭 어드레스는 상이한 방식으로 계산될 수 있다. 한 실시예에서, 각 샘플에 대해, In (x)...의 절대값은 어드레스 A를 제공하게 된다. 그 후, 획득된 어드레스는, 테이블 특정 어드레스가 획득되도록 각 테이블에 대해 스케일링된다. 그 후, Iin 및 계산된 어드레스는 지연되며, 즉 (Iout로부터 추출된 감시 신호인) Im과 시간 정렬된다(102A). 이것은, Iin의 (Im과) 시간 정렬된 샘플 및 시간 정렬된 어드레스를 나타내는 A' 및 I'in을 나타내는 것을 제공한다. 이와 동시에, 입력 신호(Iin)는 그것이 전치 왜곡되는 전치 왜곡 장치에 제공된다(101B). 알 수 있는 바와 같이, 계산된 진폭 어드레스 A는 그 목적을 위해 이용된다. 그 후, 전치 왜곡된 입력 신호는 D/A 변환기에서 변환되고, 아날로그 신호는 출력 신호(Iout)를 제공하는 전력 증폭기(PA)에서 증폭된다(103B). 그 후, 상술한 바와 같이, 감시 신호 또는 피드백 신호(Im)는 감시를 위해 Iout로부터 추출되어(104B), 디지털 신호로 변환된다(105B).
그 후, 입력 신호(Iin)의 시간 정렬된 샘플 및 Im의 대응하는 피드백 샘플은 에러 평가 수단 또는 에러 계산 수단에서 비교되어, 적절한 조정 인수와 스케일링되는 에러 E를 제공한다(105). 단계(101A)에서 계산된 바와 같이 시간 정렬된 진폭 어드레스 A'를 이용하여, 모든 LUT (즉, 본 출원에서 초기에 설명된 바와 같은 대응하는 관련 테이블 엔트리)는 스케일링된 에러 E로 갱신된다(106). 계산된 (시간 정렬되지 않은) 어드레스 A를 이용하여, LUT로부터의 전치 왜곡 값은, 본 출원에서 초기에 더욱 상세한 방식으로 기술된 바와 같이 복소 합성 곱 또는 합의 계산을 통해 조합된다(107). 합성 곱/합은 전치 왜곡 수단에 적용되어, D/A 변환 후에(102B) 비선형 PA에서 증폭되는(103B) 신호(In)의 전치 왜곡을 제어한다. 다시 말하면, 다음 단계에서, 감시 신호는 추출되고(104B), 이 절차는 Iin 및 Im으로부터 다음 대응하는 샘플에 대해 반복된다.
본 발명은 예시된 특정 실시예로 제한되지 않지만, 첨부한 청구범위의 범주 내에서 다양한 방식으로 변화될 수 있음을 알 수 있다.

Claims (32)

  1. 입력 신호의 전치 왜곡을 위한 디지털 전치 왜곡 수단, 비선형 전력 증폭기, 전치 왜곡된 신호에서 생성되는 에러를 평가하는 에러 평가 수단을 포함하는 전치 왜곡 제어 장치 및, 전치 왜곡 룩업 테이블 장치를 포함하며, 이의 내용은 상기 평가 수단에 의해 갱신되는 전치 왜곡 신호 증폭 장치에 있어서,
    상기 전치 왜곡 룩업 테이블 장치는 상기 평가 수단에 의해 갱신되는 2 이상의 룩업 테이블을 포함하며, 상기 2 이상의 룩업 테이블은 상이한 수의 테이블 엔트리를 가지며, 상기 전치 왜곡 룩업 테이블 장치는 상기 2 이상의 룩업 테이블로부터 획득된 갱신된 값을 합성값으로 조합하는 조합기를 더 포함하며, 상기 합성값은 신호 전치 왜곡을 위해 상기 디지털 전치 왜곡 장치에 입력되는 왜곡 계수를 포함하는 것을 특징으로 하는 전치 왜곡 신호 증폭 장치.
  2. 제 1 항에 있어서,
    상기 평가 수단은 적응 평가 알고리즘을 포함하고, 단일의 평가 프로세스는 모든 룩업 테이블을 갱신하기 위해 이용되는 것을 특징으로 하는 전치 왜곡 신호 증폭 장치.
  3. 제 2 항에 있어서,
    상기 2 이상의 룩업 테이블의 모두는 동시에 갱신되는 것을 특징으로 하는 전치 왜곡 신호 증폭 장치.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 룩업 테이블의 모두는 실질적으로 동시에 액세스되며, 즉, 평가된 에러 값은, 각 반복 동안, 상기 룩업 테이블 내의 적절히 계산된 진폭 어드레스로 실질적으로 동시에 입력되어, 각각의 룩업 테이블 내의 상기 각각의 어드레스로 엔트리를 갱신하는 것을 특징으로 하는 전치 왜곡 신호 증폭 장치.
  5. 제 4 항에 있어서,
    상기 평가 수단은, 입력 신호와 이전의 반복 단계의 전치 왜곡된 신호 진폭 간의 차를 계산하는 것을 특징으로 하는 전치 왜곡 신호 증폭 장치.
  6. 제 5 항에 있어서,
    입력 신호에 대한 진폭 어드레스, 각 룩업 테이블에 대한 하나의 어드레스를 계산하는 어드레스 계산 수단을 구비하는데, 대응하는 평가된 에러값을 가진 상기 진폭 어드레스는 각 룩업 테이블에 제공되는 것을 특징으로 하는 전치 왜곡 신호 증폭 장치.
  7. 전술한 항 중 어느 한 항에 있어서,
    전치 왜곡을 제어하는 다수의 단계의 각 반복 단계 동안, 하나 이상의 에러 평가가 평가 수단에 의해 제공되고, 각 에러 평가 동안에는 대응하는 룩업 테이블 엔트리 진폭 어드레스가 계산되는 것을 특징으로 하는 전치 왜곡 신호 증폭 장치.
  8. 제 6 항 또는 제 7 항에 있어서,
    상기 계산된 진폭 어드레스는 최대수의 테이블 엔트리를 가진 룩업 테이블인 것을 특징으로 하는 전치 왜곡 신호 증폭 장치.
  9. 전술한 항 중 어느 한 항에 있어서,
    상기 룩업 테이블은 계층형인 것을 특징으로 하는 전치 왜곡 신호 증폭 장치.
  10. 전술한 항 중 어느 한 항에 있어서,
    상기 최저수의 테이블 엔트리를 가진 룩업 테이블은 하나의 테이블 엔트리를 포함하는 것을 특징으로 하는 전치 왜곡 신호 증폭 장치.
  11. 전술한 항 중 어느 한 항에 있어서,
    상기 전치 왜곡 제어 장치는 2, 3 또는 4개의 룩업 테이블을 포함하는 것을 특징으로 하는 전치 왜곡 신호 증폭 장치.
  12. 전술한 항 중 어느 한 항에 있어서,
    상기 전치 왜곡 제어 장치는 4개 이상의 룩업 테이블을 포함하는 것을 특징으로 하는 전치 왜곡 신호 증폭 장치.
  13. 제 11 항에 있어서,
    상기 전치 왜곡 제어 장치는 3개의 룩업 테이블을 포함하는데, 그 중, 제 1 룩업 테이블은 하나의 테이블 엔트리를 포함하고, 제 2 룩업 테이블은 4개의 테이블 엔트리를 포함하며, 제 3 룩업 테이블은 128개의 테이블 엔트리를 포함하는 것을 특징으로 하는 전치 왜곡 신호 증폭 장치.
  14. 전술한 항 중 어느 한 항에 있어서,
    전치 왜곡 계수를 구성하는 합성값은 극좌표에서 복소 합성 곱/합을 포함하는 것을 특징으로 하는 전치 왜곡 신호 증폭 장치.
  15. 전술한 항 중 어느 한 항에 있어서,
    전치 왜곡 계수를 구성하는 합성값은 카르테시안 좌표에서 복소 합성 곱/합을 포함하는 것을 특징으로 하는 전치 왜곡 신호 증폭 장치.
  16. 제 14 항 또는 제 15 항에 있어서,
    합성 왜곡 계수 Ccomposite는, 갱신된 모든 룩업 테이블의 곱 또는 합으로서 계 산되고, 적절히 시간 정렬되어, 계산된 진폭 어드레스, Ccomposite = π LUTn(An)을 이용하여 상기 테이블로부터 획득되며, 여기서, An = round (A × Amax ,n/ Amax) 또는 Σ LUTn(An), n=1, N에 대해 An = round (A × Amax ,n/ Amax), N은 룩업 테이블의 수인 것을 특징으로 하는 전치 왜곡 신호 증폭 장치.
  17. 전술한 항 중 어느 한 항에 있어서,
    각 갱신된 테이블 엔트리는, 테이블 특성, 또는 특히 테이블 엔트리 특성에 의해 조정되는 대응하는 평가된 에러 및, 피드백 이득 인수 (또는 조정 인수) (kn(An))를 포함하며, An = round (A × Amax ,n/ Amax); n=1,...,N인 것을 특징으로 하는 전치 왜곡 신호 증폭 장치.
  18. 제 17 항에 있어서,
    상기 조정 인수는 부가적으로 테이블 엔트리 어드레스에 의존하는 것을 특징으로 하는 전치 왜곡 신호 증폭 장치.
  19. 입력 신호의 전치 왜곡을 위한 디지털 전치 왜곡 장치로서, 디지털 전치 왜곡 수단, 전치 왜곡된 신호에서 생성되는 에러를 평가하는 에러 평가 수단을 포함하는 전치 왜곡 제어 장치 및, 전치 왜곡 룩업 테이블 장치를 포함하며, 이의 내용은 상기 평가 수단에 의해 갱신되는 디지털 전치 왜곡 장치에 있어서,
    상기 전치 왜곡 룩업 테이블 장치는 2 이상의 룩업 테이블을 포함하고, 상기 2 이상의 룩업 테이블은 상이한 수의 테이블 엔트리를 가지며, 상기 전치 왜곡 룩업 테이블 장치는 각 룩업 테이블에 대한 입력 신호의 계산된 진폭 어드레스에 대한 상기 2 이상의 룩업 테이블로부터 획득된 갱신된 값을 합성값에 조합하는 조합기를 더 포함하며, 상기 합성값은 신호 전치 왜곡을 위해 상기 디지털 전치 왜곡 장치에 입력되는 왜곡 계수를 포함하는 것을 특징으로 하는 디지털 전치 왜곡 장치.
  20. 제 19 항에 있어서,
    상기 평가 수단은 적응 평가 알고리즘을 포함하고, 단일의 평가 프로세스는 모든 룩업 테이블을 갱신하기 위해 이용되는 것을 특징으로 하는 디지털 전치 왜곡 장치.
  21. 제 20 항에 있어서,
    상기 2 이상의 룩업 테이블의 모두는 동시에 갱신되는 것을 특징으로 하는 디지털 전치 왜곡 장치.
  22. 제 21 항에 있어서,
    상기 룩업 테이블의 모두는 실질적으로 동시에 액세스되며, 즉, 평가된 에러 값은, 각 반복 동안, 상기 룩업 테이블 내의 적절히 계산된 진폭 어드레스로 실질 적으로 동시에 입력되어, 각각의 테이블 내의 상기 각각의 어드레스로 엔트리를 갱신하며, 상기 평가 수단은, 입력 신호 진폭과 이전의 반복 단계의 전치 왜곡된 신호 진폭 간의 차를 계산하고, 어드레스 계산 수단은 입력 신호에 대한 진폭 어드레스를 계산하기 위해 제공되는 것을 특징으로 하는 디지털 전치 왜곡 장치.
  23. 제 19 항 내지 제 22 항 중 어느 한 항에 있어서,
    상기 전치 왜곡 제어 장치는 3개의 룩업 테이블을 포함하는데, 그 중, 제 1 룩업 테이블은 하나의 테이블 엔트리를 포함하고, 제 2 룩업 테이블은 4개의 테이블 엔트리를 포함하며, 제 3 룩업 테이블은 128개의 테이블 엔트리를 포함하는 것을 특징으로 하는 디지털 전치 왜곡 장치.
  24. 제 19 항 내지 제 23 항 중 어느 한 항에 있어서,
    왜곡 계수를 구성하는 합성값은, 극좌표 또는 카르테시안 좌표에서 복소 합성 곱/합을 포함하는 것을 특징으로 하는 디지털 전치 왜곡 장치.
  25. 제 24 항에 있어서,
    합성 왜곡 계수 Ccomposite는, 갱신된 모든 룩업 테이블의 곱 또는 합으로서 계산되고, 적절히 시간 정렬되어, 계산된 진폭 어드레스 An = round (A × Amax ,n/ Amax), Ccomposite = π LUTn(An) 또는 Σ LUTn(An)를 이용하여 획득되며, 여기서, n=1,...,N이고; N은 룩업 테이블의 수인 것을 특징으로 하는 디지털 전치 왜곡 장치.
  26. 통신 시스템 내의 무선 기지국에서 전술한 항 중 어느 한 항에서와 같은 장치의 용도.
  27. 비선형 전력 증폭기에서 증폭되는 입력 신호의 전치 왜곡 방법으로서,
    증폭된 신호로부터의 피드백 신호 및 입력 신호를 이용하여 에러 평가를 제공하는 단계를 포함하는 입력 신호의 전치 왜곡 방법에 있어서,
    룩업 테이블 내의 엔트리의 대응하는 진폭 어드레스에 대한 조정된 에러 평가를, 상이한 수의 테이블 엔트리를 가진 2 이상의 룩업 테이블에 제공함으로써, 2 이상의 상이한 룩업 테이블의 각각 내의 하나의 테이블 엔트리를 갱신하는 단계,
    합성 왜곡 계수를 제공하도록 상기 2 이상의 룩업 테이블의 갱신된 테이블 엔트리를 조합하는 단계,
    획득된 왜곡 계수를 전치 왜곡을 위한 입력 신호에 적용하는 단계,
    전치 왜곡된 신호를 전력 증폭기에 제공하는 단계를 포함하는 것을 특징으로 하는 입력 신호의 전치 왜곡 방법.
  28. 제 27 항에 있어서,
    에러 평가 단계는 적응 평가 알고리즘을 구현하는 단계를 포함하는 것을 특 징으로 하는 입력 신호의 전치 왜곡 방법.
  29. 제 28 항에 있어서,
    상기 갱신 단계는,
    입력 신호를 이용하여 진폭 어드레스를 계산하는 단계,
    입력 신호와 피드백 신호 간의 차를 계산하여, 각각의 룩업 테이블 내의 계산된 진폭 어드레스에 대한 결과를, 적어도 각각의 룩업 테이블에 특정한 스케일링 또는 조정 인수로 스케일링하거나 조정하는 단계,
    계산된 진폭 어드레스를 이용하여, 적절히 스케일링 또는 조정된 차의 평가된 에러 신호를 이용하는 룩업 테이블을 갱신하는 단계를 포함하는 것을 특징으로 하는 입력 신호의 전치 왜곡 방법.
  30. 제 27 항 내지 제 29 항 중 어느 한 항에 있어서,
    갱신된 테이블 엔트리를 조합하는 단계는,
    입력 신호로부터 계산된 대응하는 진폭 어드레스를 가진 룩업 테이블로부터, 각각의 갱신된 스케일링 또는 조정된 차 신호 또는 전치 왜곡값을 판독하는 단계,
    판독된 모든 전치 왜곡값을 조합하는 단계를 포함하는 것을 특징으로 하는 입력 신호의 전치 왜곡 방법.
  31. 제 27 항 내지 제 30 항 중 어느 한 항에 있어서,
    상기 갱신 단계는, 각 룩업 테이블 n (n=1,...,N)에 대해, 정규화 동작을 실행함으로써 실행되며, 상기 정규화 동작은, 최대 룩업 테이블의 최고 어드레스로 나누어지는 각각의 룩업 테이블 n의 최고 어드레스와 계산된 어드레스 A를 곱하고, 획득된 곱, 테이블 특성 또는 특히 테이블 엔트리 특성으로부터, 평가된 에러 E와 곱해진 에러 피드백 이득 인수 또는 조정 인수 (kn(An))를 감산하는 것, 즉, 갱신된 LUTn(An) = LUTn(An)- kn(An)× E 을 포함하는 것을 특징으로 하는 입력 신호의 전치 왜곡 방법.
  32. 제 27 항 내지 제 31 항 중 어느 한 항에 있어서,
    상기 조합 단계는, 다음과 같이, 즉, π LUTn(An) 또는 Σ LUTn(An)를 승산/가산함으로써 극 또는 카르테시안 좌표에서 복소 합성곱 및/또는 합을 계산하는 단계를 포함하며, 여기서, An = (round (A × Amax ,n/ Amax)), n=1,...,N인 것을 특징으로 하는 입력 신호의 전치 왜곡 방법.
KR1020077005106A 2004-09-15 2004-09-15 신호 전치 왜곡에 관한 장치 및 방법 KR101060466B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/SE2004/001315 WO2006031156A1 (en) 2004-09-15 2004-09-15 An arrangement and a method relating to signal predistortion

Publications (2)

Publication Number Publication Date
KR20070053729A true KR20070053729A (ko) 2007-05-25
KR101060466B1 KR101060466B1 (ko) 2011-08-29

Family

ID=36060304

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077005106A KR101060466B1 (ko) 2004-09-15 2004-09-15 신호 전치 왜곡에 관한 장치 및 방법

Country Status (6)

Country Link
US (1) US7535298B2 (ko)
EP (1) EP1800396B1 (ko)
JP (1) JP4801074B2 (ko)
KR (1) KR101060466B1 (ko)
CN (1) CN101057394B (ko)
WO (1) WO2006031156A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013051861A1 (ko) * 2011-10-04 2013-04-11 삼성전자 주식회사 동일하지 않은 지연수에 대한 절대 입력 신호의 합을 이용하는 디지털 전치 왜곡 장치 및 방법

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4829705B2 (ja) * 2006-07-12 2011-12-07 富士通株式会社 ピーク抑圧制御装置
US7881680B1 (en) * 2006-10-23 2011-02-01 Marvell International Ltd. Predictive transmitter calibration
US7957707B2 (en) * 2007-03-30 2011-06-07 Freescale Semiconductor, Inc. Systems, apparatus and method for performing digital pre-distortion based on lookup table gain values
FI20075690A0 (fi) * 2007-10-01 2007-10-01 Nokia Corp Signaalin esivääristäminen radiolähettimessä
CN101621305B (zh) * 2008-06-30 2012-08-29 富士通株式会社 基带预失真装置和方法
JP5226468B2 (ja) * 2008-11-06 2013-07-03 日本無線株式会社 プリディストータ
JP5238461B2 (ja) * 2008-11-19 2013-07-17 日本無線株式会社 プリディストータ
CN101478523B (zh) * 2009-02-11 2012-06-13 航天恒星科技有限公司 一种ofdm系统中的自适应预失真器及预失真方法
CN101478522B (zh) * 2009-02-11 2012-01-25 航天恒星科技有限公司 一种ofdm系统中基于二维查询表的自适应预失真方法
WO2010102441A1 (en) * 2009-03-09 2010-09-16 Zte Wistron Telecom Ab Method and apparatus for linearizing a non-linear power amplifier
US8295790B2 (en) * 2009-12-10 2012-10-23 Vyycore Ltd. Apparatus and method for pre-distorting and amplifying a signal
US8542768B2 (en) 2009-12-21 2013-09-24 Dali Systems Co. Ltd. High efficiency, remotely reconfigurable remote radio head unit system and method for wireless communications
US8351877B2 (en) 2010-12-21 2013-01-08 Dali Systems Co. Ltfd. Multi-band wideband power amplifier digital predistorition system and method
CN102948071B (zh) * 2009-12-21 2016-06-22 大力系统有限公司 调制不可知的数字混合模式功率放大器系统及方法
CN106160674A (zh) 2009-12-21 2016-11-23 大力系统有限公司 用于改善发射机与接收机之间的隔离的系统
JP6207806B2 (ja) 2011-05-10 2017-10-04 富士通株式会社 歪補償装置及び歪補償方法
US8711976B2 (en) 2011-05-12 2014-04-29 Andrew Llc Pre-distortion architecture for compensating non-linear effects
US8995936B2 (en) * 2011-11-14 2015-03-31 Ethertronics, Inc. Communication system with band, mode, impedance and linearization self-adjustment
CN103780523B (zh) * 2012-10-24 2017-11-24 中兴通讯股份有限公司 数字预失真数据的处理的方法及装置
CN103107967B (zh) 2013-01-25 2016-02-03 大唐移动通信设备有限公司 一种预失真系数的更新方法和系统
PL3164959T3 (pl) 2014-07-04 2018-07-31 Ses S.A. Sposoby, urządzenia i programy komputerowe do kompensowania nieliniowości kanału łącznościowego
US10038503B2 (en) * 2014-08-13 2018-07-31 Xilinx, Inc. Adaptive optical channel compensation
WO2016110315A1 (en) * 2015-01-05 2016-07-14 Telefonaktiebolaget Lm Ericsson (Publ) Technique for determining a time alignment error
CN105024960B (zh) * 2015-06-23 2018-11-09 大唐移动通信设备有限公司 一种dpd系统
KR102379096B1 (ko) * 2015-08-12 2022-03-25 삼성전자주식회사 Rf 신호 송신을 위한 전자 장치의 동작 방법 및 그 전자 장치
WO2017069663A1 (en) * 2015-10-20 2017-04-27 Telefonaktiebolaget Lm Ericsson (Publ) Power transistor arrangement and method for operation a power transistor arrangement
KR101902943B1 (ko) * 2016-05-23 2018-10-02 주식회사 케이엠더블유 디지털 전치왜곡 장치를 위한 샘플 유효성 판별 방법 및 장치
WO2018159021A1 (ja) * 2017-03-02 2018-09-07 住友電気工業株式会社 歪補償装置及び歪補償方法
US10752925B2 (en) * 2017-06-22 2020-08-25 William Marsh Rice University Microbial production of succinate derived products
US10567211B2 (en) * 2017-11-15 2020-02-18 Zte Corporation Nonlinearity pre-compensation of high order modulation transmissions
CN109302156B (zh) * 2018-09-28 2022-03-29 东南大学 基于模式识别的功率放大器动态线性化系统及其方法
WO2020227905A1 (zh) * 2019-05-13 2020-11-19 华为技术有限公司 预失真参数更新装置及方法、预失真处理系统

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3156439B2 (ja) * 1993-04-20 2001-04-16 三菱電機株式会社 歪補償回路
JP2967699B2 (ja) * 1995-03-06 1999-10-25 日本電気株式会社 送信装置
JP3323715B2 (ja) * 1995-11-30 2002-09-09 富士通株式会社 無線装置
US6104239A (en) 1999-03-12 2000-08-15 Thomcast Communications, Inc. Method for correcting frequency-varying nonlinear errors and digital correction circuit implementing same
JP3866875B2 (ja) 1999-03-19 2007-01-10 富士通株式会社 エンベロープ検出型リニアライザ装置及び該リニアライザ装置に用いられる歪み補償更新方法
WO2001063752A1 (en) 2000-02-24 2001-08-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. System for pre-distorting an input signal for a power amplifier using non-orthogonal coordinates
JP3587119B2 (ja) * 2000-03-08 2004-11-10 日本電気株式会社 Ｏｆｄｍ伝送用非線形歪補償回路
US6304140B1 (en) * 2000-06-12 2001-10-16 Motorola, Inc. Digital predistortion for amplifiers
GB2376613B (en) * 2001-06-15 2005-01-05 Wireless Systems Int Ltd Methods and apparatus for signal distortion correction
GB2376584B (en) 2001-06-15 2005-02-16 Wireless Systems Int Ltd Signal correction techniques
US6703897B2 (en) 2001-12-26 2004-03-09 Nortel Networks Limited Methods of optimising power amplifier efficiency and closed-loop power amplifier controllers
US6731168B2 (en) * 2002-02-06 2004-05-04 Intersil Americas, Inc. Power amplifier linearizer that compensates for long-time-constant memory effects and method therefor
DE10247034B3 (de) * 2002-10-09 2004-02-19 Siemens Ag Verfahren zur adaptiven Vorverzerrung digitaler Rohdatenwerte und Vorrichtung zu dessen Durchführung
JP2004172676A (ja) 2002-11-15 2004-06-17 Japan Radio Co Ltd 歪補償方法
US6937669B2 (en) * 2002-12-03 2005-08-30 Motorola, Inc. Digital predistortion system for linearizing a power amplifier
US7251293B2 (en) * 2003-06-27 2007-07-31 Andrew Corporation Digital pre-distortion for the linearization of power amplifiers with asymmetrical characteristics
US7023273B2 (en) * 2003-10-06 2006-04-04 Andrew Corporation Architecture and implementation methods of digital predistortion circuitry

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013051861A1 (ko) * 2011-10-04 2013-04-11 삼성전자 주식회사 동일하지 않은 지연수에 대한 절대 입력 신호의 합을 이용하는 디지털 전치 왜곡 장치 및 방법
KR20130036734A (ko) * 2011-10-04 2013-04-12 삼성전자주식회사 동일하지 않은 지연수에 대한 절대 입력 신호의 합을 이용하는 디지털 전치 왜곡 장치 및 방법
US9203355B2 (en) 2011-10-04 2015-12-01 Samsung Electronics Co., Ltd Digital predistortion apparatus and method using the sum of absolute input signals for a non-identical number of delays

Also Published As

Publication number Publication date
CN101057394A (zh) 2007-10-17
JP2008514052A (ja) 2008-05-01
KR101060466B1 (ko) 2011-08-29
US7535298B2 (en) 2009-05-19
US20080074186A1 (en) 2008-03-27
EP1800396A1 (en) 2007-06-27
CN101057394B (zh) 2010-12-15
EP1800396B1 (en) 2015-01-14
JP4801074B2 (ja) 2011-10-26
WO2006031156A1 (en) 2006-03-23

Similar Documents

Publication Publication Date Title
KR101060466B1 (ko) 신호 전치 왜곡에 관한 장치 및 방법
JP4417174B2 (ja) プリディストータ
EP1560329B1 (en) Digital predistorter using power series model
KR101126401B1 (ko) 전력 증폭기에 디지털 전치 왜곡 장치 및 방법
US6741662B1 (en) Transmitter linearization using fast predistortion
KR100724934B1 (ko) 광대역 전력 증폭기를 위한 디지털 전치 왜곡 장치 및 방법
US8933752B2 (en) Power amplifier apparatus, distortion compensation coefficient updating method, and transmission apparatus
US20040001559A1 (en) Postdistortion amplifier with predistorted postdistortion
JPH09512692A (ja) 適応型前置補償器においてベースバンド・デジタル誤差信号を与える装置および方法
EP2795792B1 (en) Adaptive predistortion for a non-linear subsystem based on a model as a concatenation of a non-linear model followed by a linear model
US7003051B2 (en) Time delay estimation in a transmitter
KR101386239B1 (ko) 비선형 왜곡의 보상을 위한 전치 왜곡 장치 및 방법
US20040105510A1 (en) Digital predistortion system for linearizing a power amplifier
JP3198864B2 (ja) 送信装置
EP2795802B1 (en) Architecture of a low bandwidth predistortion system for non-linear rf components
KR20120054369A (ko) 메모리 다항식 모델을 이용하는 전치 왜곡 장치, 그것의 전치 왜곡 방법, 및 전치 왜곡 장치를 포함하는 시스템
JP4170883B2 (ja) 非線形歪補償方法および装置
EP3061185B1 (en) Pre-distortion based power control
JP2000244370A (ja) 無線通信装置の送信部の非線形歪補償方法および無線通信装置
KR101683457B1 (ko) 포화 영역을 고려하는 디지털 전치왜곡 전력 증폭 장치 및 방법
KR20020087503A (ko) 전치 왜곡 방식 디지털 선형화기 및 그의 이득 조절 방법
WO2018109862A1 (ja) 電力増幅回路
KR20010016864A (ko) 전력 증폭기의 사전 왜곡 선형화 방법 및 장치
KR20100033717A (ko) 디지털 전치왜곡 방법 및 그 장치
JP2002033779A (ja) 送信装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140814

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150813

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee