WO2018159021A1 - 歪補償装置及び歪補償方法 - Google Patents

歪補償装置及び歪補償方法 Download PDF

Info

Publication number
WO2018159021A1
WO2018159021A1 PCT/JP2017/040289 JP2017040289W WO2018159021A1 WO 2018159021 A1 WO2018159021 A1 WO 2018159021A1 JP 2017040289 W JP2017040289 W JP 2017040289W WO 2018159021 A1 WO2018159021 A1 WO 2018159021A1
Authority
WO
WIPO (PCT)
Prior art keywords
predistorter
distortion
distortion compensation
amplifier
updating
Prior art date
Application number
PCT/JP2017/040289
Other languages
English (en)
French (fr)
Inventor
英史 持田
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Priority to CN201780087447.9A priority Critical patent/CN110326214B/zh
Priority to US16/483,777 priority patent/US11005430B2/en
Priority to JP2018522164A priority patent/JPWO2018159021A1/ja
Publication of WO2018159021A1 publication Critical patent/WO2018159021A1/ja
Priority to US17/158,267 priority patent/US11632085B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3258—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Definitions

  • the present invention relates to amplifier distortion compensation.
  • This application claims priority based on Japanese Patent Application No. 2017-039172 filed on March 2, 2017, and incorporates all the description content described in the above Japanese application.
  • Amplifier has non-linear characteristics.
  • Distortion compensation techniques are used to compensate for signal distortion caused by non-linear characteristics.
  • the distortion compensation technique is disclosed in Patent Document 1, for example.
  • the distortion compensation apparatus includes a second predistorter that updates the distortion compensation characteristics at a higher frequency than the first predistorter that compensates for distortion in the amplifier.
  • FIG. 1 is a configuration diagram of a wireless communication device including a distortion compensation device.
  • FIG. 2 is a configuration diagram of the distortion compensation apparatus.
  • FIG. 3 is a configuration diagram of the distortion compensation apparatus.
  • FIG. 4 is a configuration diagram of the distortion compensation apparatus.
  • FIG. 5 is a configuration diagram of the distortion compensation apparatus.
  • the distortion in the amplifier may change instantaneously, and such instantaneous change in distortion makes distortion compensation difficult.
  • An instantaneous change in strain may occur, for example, in a GaN amplifier.
  • Idq drift is a transient response in which the drain current becomes lower than the set value when the power changes from a high state to an off state. Due to the Idq drift, in the GaN amplifier, the distortion changes instantaneously according to the signal power fluctuation.
  • the power fluctuation of the signal is particularly likely to occur in a communication method in which transmission and reception are alternately performed, for example, time division duplex (Time Division Duplex: TDD).
  • the countermeasure to the distortion change in the amplifier may be performed, for example, by updating the distortion compensation coefficient used in the distortion compensation apparatus according to the changed distortion.
  • the distortion compensation characteristic by the distortion compensation apparatus is updated according to the change in distortion.
  • the distortion compensation apparatus compensates for distortion in an amplifier.
  • the amplifier is, for example, a GaN amplifier.
  • the distortion in the amplifier is distortion generated in the output signal due to nonlinear characteristics of the amplifier.
  • the distortion compensator can include a first predistorter and a second predistorter.
  • the distortion compensation device may include three or more predistorters.
  • the first predistorter and the second predistorter each compensate for distortion in the amplifier.
  • Each of the plurality of predistorters can share and compensate for distortion.
  • the second predistorter updates the distortion compensation characteristic more frequently than the first predistorter.
  • the distortion compensation characteristic is updated by updating a distortion compensation coefficient for distortion compensation. By updating the distortion compensation characteristic at a high frequency, it becomes easy to cope with a change in distortion.
  • the first predistorter may update the distortion compensation characteristic or may not update the distortion compensation characteristic.
  • the second predistorter preferably compensates for lower-order distortion than the first predistorter. In this case, the processing load of the second predistorter can be suppressed.
  • the second predistorter has a smaller number of sample data used for updating the distortion compensation characteristic than the first predistorter. In this case, the second predistorter can easily update the distortion compensation characteristic with high frequency.
  • the first predistorter preferably includes a processor that executes a computer program for updating the distortion compensation characteristic. In this case, even if distortion compensation is a complicated process, the first predistorter can easily execute distortion compensation by software.
  • the first predistorter may be an analog predistorter.
  • distortion compensation can be performed by an analog circuit.
  • the second predistorter includes a wired logic circuit for compensating for the distortion.
  • the second predistorter can perform distortion compensation at high speed by the wired logic circuit.
  • first predistorter and the second predistorter are cascade-connected from the viewpoint of ease of design.
  • the second predistorter is preferably connected to the input side of the first predistorter from the viewpoint of ease of design. However, the second predistorter may be connected to the output side of the first predistorter.
  • the first predistorter and the second predistorter may be connected in parallel.
  • a distortion compensation apparatus includes a first predistorter having a processor that executes a computer program for updating distortion compensation characteristics in an amplifier, and the first predistorter cannot compensate the distortion.
  • a wired logic circuit that compensates for distortion that is not compensated for by the first predistorter can be provided by updating distortion compensation characteristics to cope with a change in distortion. Since the wired logic circuit is easy to operate at high speed, it is not compensated by the first predistorter by updating the distortion compensation characteristic to cope with the distortion change that cannot be compensated by the first predistorter. Distortion can be compensated at high speed. Further, since the processor can easily handle relatively complicated processing, an increase in the circuit scale of the wired logic circuit can be suppressed by performing distortion compensation even in the first predistorter.
  • a distortion compensation apparatus updates an analog predistorter for compensating for distortion in an amplifier, and distortion compensation characteristics to cope with the distortion change that cannot be compensated for by the analog predistorter.
  • a digital predistorter that compensates for distortion that is not compensated by the analog predistorter can be provided.
  • the digital predistorter can update the distortion compensation characteristic more easily than the analog predistorter. Further, since the analog predistorter also compensates for distortion, an increase in processing load on the digital predistorter can be suppressed.
  • the digital predistorter may include a processor that executes a computer program, or may include a wired logic circuit.
  • the distortion in the amplifier is compensated by the first predistorter and the second predistorter, and the second predistorter has a higher frequency than the first predistorter. Updating the distortion compensation characteristics.
  • the distortion compensation method compensates for distortion in the amplifier by executing the first predistortion and the second predistortion, and copes with the change in the distortion that cannot be compensated for by the first predistortion. Therefore, the method includes updating the distortion compensation characteristic of the second predistortion.
  • FIG. 1 shows a wireless communication device 100 including a distortion compensation device 20.
  • the wireless communication device 100 is, for example, a mobile communication base station or mobile station.
  • Distortion compensating apparatus 20 a baseband signal x t output from the baseband processing unit (not shown) to the predistortion compensation, and outputs a distortion compensation signal y t '.
  • the distortion compensation signal y t ′ is converted into an analog signal by a digital-analog converter (DAC) 30 and also converted into a radio frequency by an up converter 40.
  • the signal output from the up-converter 40 is amplified by a power amplifier (PA) 50.
  • PA power amplifier
  • the signal output from the amplifier 50 is transmitted from the antenna 60.
  • the power amplifier 50 is, for example, a GaN amplifier. GaN amplifiers cause instantaneous variations in distortion in amplifier 50 due to Idq drift.
  • the communication device 100 includes a coupler 36 for monitoring the output of the amplifier 50. Coupler 36 outputs a monitor signal z t.
  • the monitor signal z t is down-converted by the down converter 70 and converted into a digital signal by an analog-digital converter (ADC) 80.
  • ADC analog-digital converter
  • the sampling frequency of the ADC 80 is fs.
  • the monitor signal z t is discrete sample data sampled at the sampling frequency fs.
  • the sample data z t is given to the distortion compensator 20.
  • the distortion compensation apparatus 20 shown in FIG. 1 includes a plurality of predistorters A and B. Each of the plurality of predistorters executes predistortion.
  • the predistorter A and the predistorter B are cascade-connected.
  • the distortion compensation apparatus 20 includes two predistorters A and B, but may include three or more predistorters.
  • Predistorter A (first predistorter) is responsible for compensating for distortion that does not change with time or that changes slowly with time, among distortions in the amplifier.
  • the strain that changes gradually with time is, for example, a change in strain due to a temperature change.
  • Predistorter B complements predistorter A for distortion compensation. That is, the predistorter B is responsible for compensating for distortion components that cannot be compensated for by the predistorter A.
  • the predistorter B according to the embodiment compensates for a distortion whose temporal change is faster than the distortion compensated by the predistorter A.
  • the distortion that changes quickly with time is, for example, distortion that changes instantaneously due to Idq drift.
  • the predistorter A compensates for distortion that does not change with time or that changes with time, the predistorter A does not update or updates the distortion compensation characteristics at a low frequency.
  • the predistorter B updates the distortion compensation characteristic at a high frequency in order to cope with the distortion that changes rapidly with time.
  • FIG. 2 shows an example of each of the predistorter A and the predistorter B.
  • a predistorter 21A is an example of the predistorter A in FIG.
  • a predistorter 21B is an example of the predistorter B in FIG.
  • the predistorter 21A is configured to perform digital predistortion (DPD).
  • the predistorter 21A includes a compensation module 210.
  • the compensation module 210 performs predistortion compensation on the baseband signal (here, the signal y t output from the predistorter 21B).
  • the compensation module 210 is configured by a wired logic circuit such as a field-programmable gate array (FPGA), for example.
  • the distortion compensation is performed based on the distortion compensation coefficient 215a.
  • the distortion compensation coefficient 215a is a parameter that determines the distortion compensation characteristic of the predistorter 21A.
  • the wired logic circuit may be a reconfigurable logic circuit such as an FPGA, or may be a non-reconfigurable logic circuit.
  • the distortion compensation by the predistorter 21A compensates for distortion up to a relatively high order (high-order nonlinearity) such as the fifth or seventh order. Since distortion up to higher order is compensated, accurate distortion compensation is possible, but the number of distortion compensation coefficients 215a increases.
  • the predistorter 21A includes a coefficient update module 213 that updates the distortion compensation coefficient 215a.
  • the coefficient update module 213 is configured by a computer having a processor 211 and a memory 212.
  • the processor 211 executes a computer program 214 stored in the memory 212.
  • the computer program 214 includes program code for causing the processor 211 to execute a coefficient update process 214a for updating the distortion compensation coefficient 215a.
  • the coefficient update process 214a is performed based on the sample data 215b indicating the output z t of the amplifier 50, for example.
  • the sample data 215b acquired by the predistorter 21A is stored in the memory 212.
  • the processor 211 performs distortion compensation by solving a normal equation based on the least square method based on thousands of sample data 215b sampled within a predetermined time (for example, several minutes).
  • the coefficient 215a is calculated.
  • the calculated distortion compensation coefficient 215a is provided to the distortion compensation module 210 in order to update the distortion compensation coefficient used in the compensation module 210.
  • the calculation method such as the least square method can calculate the coefficient with high accuracy, but the processing load is large and the processing time is also long. In addition, the large number of coefficients to be calculated also increases the processing load. In addition, when a calculation method that requires a large amount of sample data 215b for coefficient update is used, such as the least square method, it takes time to obtain a large amount of sample data 215b.
  • the coefficient update process 214a by the processor 211 is executed at a low frequency of, for example, about once every few minutes. Therefore, there is sufficient time for coefficient update, and it does not matter that the process takes time. In addition, since the strain change due to the temperature change occurs gradually, even if the coefficient is updated infrequently, it can follow the gentle strain change. However, the predistorter 21A cannot follow an instantaneous change in distortion caused by Idq drift or the like. Instantaneous changes in distortion are dealt with by the predistorter 21B.
  • the predistorter 21A may not include the coefficient update module 213. In this case, the predistorter 21A does not need to acquire the sample data 215b. When the predistorter 21A does not have the coefficient update module 213, the temporal change in distortion is dealt with by the predistorter 21B.
  • the predistorter 21B copes with a change in distortion that cannot be dealt with by the predistorter 21A, in particular, an instantaneous distortion change.
  • the predistorter 21B of FIG. 2 is configured to perform digital predistortion compensation (DPD).
  • the predistorter 21B of FIG. 2 is connected to the input side of the predistorter A (between the predistorter A and the baseband processing unit).
  • the predistorter 21B is configured by a wired logic circuit such as a field-programmable gate array (FPGA), for example.
  • the wired logic circuit may be a reconfigurable logic circuit such as an FPGA, or may be a non-reconfigurable logic circuit.
  • the predistorter 21 ⁇ / b> B includes a circuit that functions as the compensation module 217.
  • the compensation module 217 includes a wired logic circuit for performing predistortion compensation on the baseband signal (here, the signal x t output from the baseband processing unit).
  • the distortion compensation is performed based on the distortion compensation coefficient 219a stored in the coefficient storage unit of the predistorter 21B.
  • the distortion compensation coefficient 219a is a parameter that determines the distortion compensation characteristic of the predistorter 21B.
  • the distortion compensation by the predistorter 21B compensates for a relatively low-order distortion (low-order nonlinearity) such as the third order.
  • the number of distortion compensation coefficients 219a may be small. As a result, the processing load on the predistorter 21 is small. Therefore, an increase in the circuit scale of the predistorter 21B is suppressed.
  • the predistorter 21B From the viewpoint of the predistorter 21B, since only distortion components that cannot be compensated for by the predistorter 21A can be seen among the distortions in the amplifier 50, the non-linearity of the distortion to be compensated for by the predistorter 21B is not so strong. Therefore, even if the predistorter 21B can compensate for only low-order distortion, it does not matter so much.
  • the predistorter 21B includes a circuit that functions as a coefficient update module 218 that updates the distortion compensation coefficient 219a.
  • the coefficient update module 218 includes a wired logic circuit for updating the distortion compensation coefficient 219a.
  • the coefficient update is performed based on the sample data 219b indicating the output z t of the amplifier 50, for example.
  • the sample data 219b acquired by the predistorter 21B is stored in the sample data storage unit of the coefficient update module 218.
  • the coefficient update module 218 performs a calculation for updating the distortion compensation coefficient 219a more frequently than the predistorter A. For example, the coefficient update module 218 updates the distortion compensation coefficient 219a every sampling period 1 / fs [s] of the sample data 219b, or compensates for distortion every period about several times the sampling period 1 / fs [s]. The coefficient 219a is updated. The coefficient update module 218 calculates the distortion compensation coefficient 219a by Least ⁇ ⁇ ⁇ ⁇ Mean Square (LMS) based on, for example, one or several pieces of sample data 219b. The calculated distortion compensation coefficient 219a is provided to the compensation module 217 in order to update the distortion compensation coefficient used in the compensation module 217.
  • LMS Least ⁇ ⁇ ⁇ ⁇ Mean Square
  • the distortion compensation coefficient based on LMS is calculated based on, for example, the following formulas (1) and (2). Distortion compensation using the calculated distortion compensation coefficient is performed based on Equation (3).
  • t is a discrete time
  • ⁇ is a predetermined coefficient
  • K is a polynomial vector for distortion compensation
  • z t ⁇ 1 is sample data at the discrete time t ⁇ 1
  • h t and h t ⁇ 1 are discrete.
  • Distortion compensation coefficients at times t and t ⁇ 1, y t and y t ⁇ 1 are outputs (predistortion signals) of the predistorter 21B at discrete times t and t ⁇ 1
  • ⁇ is a weight (0 ⁇ ⁇ 1).
  • Equation (1) calculates an updated value of the distortion compensation coefficient h t ⁇ 1 based on the sample data z t ⁇ 1 and the output y t ⁇ 1 of the predistorter 21B.
  • Equation (2) calculates the time average of the values updated in Equation (1).
  • the calculation of Expression (3) is performed using the time average of the distortion compensation coefficient calculated by Expression (2).
  • the calculation method such as LMS is inferior in calculation accuracy compared to the least square method, but the processing load is small because it is a relatively simple calculation. Further, the number of coefficients to be calculated and the number of sample data 219b necessary for updating the coefficients can be reduced.
  • the coefficient update by the coefficient update module 218 is executed at a high frequency, for example, every sampling cycle 1 / fs [s] or every several times a sampling cycle 1 / fs [s]. Moreover, since the coefficient update module 218 is wired logic, it can calculate at high speed. Therefore, the coefficient update module 218 can quickly update the distortion compensation coefficient 219a following an instantaneous change in distortion caused by Idq drift or the like.
  • the coefficient update module 218 updates the coefficient with high frequency. However, since the processing load per update is not large, the processing load can be reduced as compared with the case where coefficient update processing with a large processing load is performed with high frequency. And the circuit scale is also suppressed.
  • the predistorter 21A compensates for distortion during normal operation other than when instantaneous distortion changes due to Idq drift or the like by the predistorter 21A, and the Idq drift by the predistorter 21B. It is possible to follow the instantaneous distortion change due to the above in real time and perform distortion compensation.
  • the predistorter 21A since the predistorter 21A is provided, an increase in processing load on the predistorter 21B can be suppressed, and an increase in hardware scale can be suppressed.
  • the predistorter 21B is configured by a wired logic circuit.
  • the distortion compensation coefficient is updated by a computer having a processor and a memory. May be.
  • the coefficient update process in the predistorter 21B is performed by the processor executing a computer program stored in the memory.
  • FIG. 3 shows another example of the distortion compensation apparatus 20.
  • the distortion compensation apparatus 20 shown in FIG. 3 includes a predistorter 22A and a predistorter 22B that are cascade-connected.
  • the predistorter 22A is an example of the predistorter A in FIG.
  • the predistorter 22B is an example of the predistorter B in FIG.
  • the predistorter 22A in FIG. 3 performs analog predistortion compensation (Analog Predistortion: APD).
  • APD Analog Predistortion
  • the predistorter 22 ⁇ / b> A is configured by an analog circuit having a reverse characteristic of the amplification characteristic in the amplifier 50.
  • the predistorter 22A in FIG. 3 is functionally equivalent to the predistorter 21A in FIG. 2 excluding the coefficient update function.
  • the predistorter 22A shown in FIG. 3 does not have a function for updating distortion compensation characteristics, and therefore cannot cope with temporal changes in distortion.
  • the predistorter 22B takes care of the temporal change of the distortion including the instantaneous change of the distortion.
  • the predistorter 22B is configured to perform digital predistortion compensation (DPD).
  • DPD digital predistortion compensation
  • the configuration and function of the predistorter 22B are the same as those of the predistorter 21B in FIG.
  • the coefficient update module in the predistorter 22B may be configured by a computer having a memory and a processor.
  • the predistorter 22A compensates for distortion components excluding temporal changes in the distortion in the amplifier 50, while the predistorter 22B compensates for distortion temporal changes. It can follow in real time and compensate for distortion.
  • the predistorter 22A since the predistorter 22A is provided, an increase in processing load on the predistorter 22B can be suppressed, and an increase in hardware scale can be suppressed.
  • a DAC 22C is provided between the predistorter 22B and the predistorter 22A.
  • the digital distortion compensation signal output from the predistorter 22B is converted into an analog signal by the DAC 22C.
  • An analog distortion compensation signal is given to the predistorter 22A. Since the output of the predistorter 22A is an analog signal, the DAC 30 provided between the distortion compensation device 20 and the up-converter 40 in FIG. 1 is unnecessary in FIG.
  • FIG. 4 shows still another example of the distortion compensation device 20.
  • the distortion compensation apparatus 20 illustrated in FIG. 4 includes a predistorter A and a predistorter B that are cascade-connected.
  • the arrangement of the predistorter A and the predistorter B is opposite to that in FIG. 1, and the predistorter B is connected to the output side of the predistorter A.
  • the predistorter A compensates for distortion during normal operation other than when instantaneous distortion changes due to Idq drift or the like, while the predistorter B compensates for Idq drift or the like. It is possible to follow the instantaneous distortion change caused by the above in real time and compensate for the distortion.
  • the predistorter A since the predistorter A is provided, an increase in processing load on the predistorter B can be suppressed, and an increase in hardware scale can be suppressed.
  • FIG. 5 shows still another example of the distortion compensation apparatus 20.
  • the distortion compensation apparatus 20 shown in FIG. 5 includes a predistorter A and a predistorter B connected in parallel.
  • the baseband signal x t is given to the predistorter A and predistorter B.
  • the predistorter A compensates for distortion during normal operation other than when instantaneous distortion changes due to Idq drift or the like, and outputs a first distortion compensation signal y 1 t .
  • the predistorter B copes with a change in instantaneous distortion due to Idq drift or the like, and outputs a second distortion compensation signal y 2 t .
  • the first distortion compensation signal y 1 t and the second distortion compensation signal y 2 t are added by an adder.
  • Distortion compensating apparatus 20 outputs the added compensation signal y t.
  • the predistorter A compensates for distortion during normal operation other than when instantaneous distortion changes due to Idq drift or the like, while the predistorter B compensates for Idq drift or the like. It is possible to follow the instantaneous distortion change caused by the above in real time and compensate for the distortion.
  • the predistorter A since the predistorter A is provided, an increase in processing load on the predistorter B can be suppressed, and an increase in hardware scale can be suppressed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

歪補償装置は、増幅器における歪を補償する第１プリディストータと、増幅器における歪を補償し、かつ、第１プリディストータよりも高い頻度で、歪補償特性を更新する第２プリディストータと、を備える。

Description

歪補償装置及び歪補償方法
　本発明は、増幅器の歪補償に関する。
　本出願は、２０１７年３月２日出願の日本出願第２０１７－０３９１７２号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用するものである。
　増幅器は非線形特性を有する。非線形特性によって生じる信号の歪を補償するため、歪補償技術が用いられる。歪補償技術は、例えば、特許文献１に開示されている。
特開２０１４－２０４１４８号公報
　本発明の一の実施形態における歪補償装置は、増幅器における歪を補償する第１プリディストータよりも高い頻度で、歪補償特性を更新する第２プリディストータを備える。
図１は、歪補償装置を備える無線通信機の構成図である。 図２は、歪補償装置の構成図である。 図３は、歪補償装置の構成図である。 図４は、歪補償装置の構成図である。 図５は、歪補償装置の構成図である。
［本開示が解決しようとする課題］
　増幅器における歪は、瞬時的に変化することがあり、このような歪の瞬時的な変化は、歪補償を困難にする。
　歪の瞬時的な変化は、例えば、ＧａＮ増幅器において生じることがある。ＧａＮ増幅器では、Ｉｄｑドリフトと呼ばれる過渡応答が存在する。このＩｄｑドリフトは、電力が高い状態からオフ状態へ変動したときに、ドレイン電流が設定値よりも低くなる過渡応答である。Ｉｄｑドリフトのため、ＧａＮ増幅器では、信号の電力変動に応じて、歪が瞬時的に変化する。信号の電力変動は、例えば、時分割複信（Time Division Duplex :TDD）のように、送信と受信とを交互に行う通信方式において特に生じやすい。
　増幅器における歪の変化への対処は、例えば、変化した歪に応じて、歪補償装置において用いられる歪補償係数を更新することで行われることがある。歪補償係数を更新することで、歪補償装置による歪補償特性が、歪の変化に応じて更新される。
　Ｉｄｑドリフト等に起因する歪の瞬時的な変化に追従するため、歪補償特性の更新を頻繁に行うことが考えられる。しかし、歪補償特性の更新のための処理負荷は大きいため、歪の変化に備えて、歪補償特性の更新を頻繁に行うことは必ずしも容易ではない。このため、歪の変化に対処するための新たな技術が望まれる。
［本開示の効果］
　本開示によれば、歪の変化に対処することができる。
［１．実施形態の概要］
（１）実施形態に係る歪補償装置は、増幅器における歪を補償する。増幅器は、例えば、ＧａＮ増幅器である。増幅器における歪とは、増幅器が有する非線形特性によって出力信号に生じる歪である。歪補償装置は、第１プリディストータと第２プリディストータとを備えることができる。歪補償装置は、３以上のプリディストータを備えても良い。
　第１プリディストータ及び第２プリディストータは、それぞれ、増幅器における歪を補償する。複数のプリディストータそれぞれは、歪を分担して補償することができる。第２プリディストータは、第１プリディストータよりも高い頻度で、歪補償特性を更新する。歪補償特性の更新は、例えば、歪補償のための歪補償係数を更新することによって行われる。高い頻度で歪補償特性を更新することで、歪の変化に対処するのが容易となる。なお、第１プリディストータは、歪補償特性を更新するものであってもよいし、歪補償特性を更新しないものであってもよい。
（２）第２プリディストータは、第１プリディストータよりも低次の歪を補償するのが好ましい。この場合、第２プリディストータの処理負荷を抑えることができる。
（３）前記第２プリディストータは、前記歪補償特性の更新に用いるサンプルデータの数が、前記第１プリディストータよりも少ないのが好ましい。この場合、第２プリディストータは、高頻度で歪補償特性を更新するのが容易となる。
（４）前記第１プリディストータは、前記歪補償特性を更新するためのコンピュータプログラムを実行するプロセッサを有するのが好ましい。この場合、歪補償が複雑な処理であっても、第１プリディストータは、ソフトウェアによって歪補償を容易に実行することができる。
（５）前記第１プリディストータは、アナログプリディストータであってもよい。この場合、アナログ回路によって歪補償を実行することができる。
（６）前記第２プリディストータは、前記歪を補償するためのワイヤードロジック回路を有するのが好ましい。この場合、第２プリディストータは、ワイヤードロジック回路によって、高速に歪補償を実行することができる。
（７）前記第１プリディストータ及び第２プリディストータは、設計の容易性の観点から、カスケード接続されているのが好ましい。
（８）前記第２プリディストータは、設計の容易性の観点から、前記第１プリディストータの入力側に接続されているのが好ましい。ただし、第２プリディストータは、第１プリディストータの出力側に接続されていてもよい。
（９）前記第１プリディストータ及び第２プリディストータは、パラレル接続されていてもよい。
（１０）実施形態に係る歪補償装置は、増幅器における歪の補償特性を更新するためのコンピュータプログラムを実行するプロセッサを有する第１プリディストータと、前記第１プリディストータでは補償しきれない前記歪の変化に対処すべく歪補償特性を更新することで、前記第１プリディストータで補償されない歪を補償するワイヤードロジック回路と、を備えることができる。ワイヤードロジック回路は、高速で動作するのが容易であるため、第１プリディストータでは補償しきれない歪の変化に対処すべく歪補償特性を更新することで、第１プリディストータで補償されない歪を高速で補償することができる。また、プロセッサでは、比較的複雑な処理を容易に担うことができるため、第１プリディストータでも歪補償をすることで、ワイヤードロジック回路の回路規模の増大が抑えられる。
（１１）実施形態に係る歪補償装置は、増幅器における歪を補償するためのアナログプリディストータと、前記アナログプリディストータでは補償しきれない前記歪の変化に対処すべく歪補償特性を更新することで、前記アナログプリディストータで補償されない歪を補償するデジタルプリディストータと、を備えることができる。デジタルプリディストータは、アナログプリディストータに比べて歪補償特性の更新を容易に行うことができる。また、アナログプリディストータも歪補償をするため、デジタルプリディストータの処理負荷増大が抑えられる。なお、デジタルプリディストータは、コンピュータプログラムを実行するプロセッサを有していてもよいし、ワイヤードロジック回路を有していても良い。
（１２）実施形態に係る歪補償方法は、第１プリディストータ及び第２プリディストータによって増幅器における歪を補償し、前記第１プリディストータよりも高い頻度で、前記第２プリディストータの歪補償特性を更新することを含む。
（１３）実施形態に係る歪補償方法は、第１プリディストーション及び第２プリディストーションを実行することによって増幅器における歪を補償し、前前記第１プリディストーションでは補償しきれない前記歪の変化に対処すべく、前記第２プリディストーションの歪補償特性を更新することを含む。
［２　実施形態の詳細］
［２．１　歪補償装置］
　図１は、歪補償装置２０を備えた無線通信機１００を示している。無線通信機１００は、例えば、移動体通信用の基地局又は移動局である。歪補償装置２０は、図示しないベースバンド処理ユニットから出力されたベースバンド信号ｘｔを前置歪補償し、歪補償信号ｙｔ’を出力する。歪補償信号ｙｔ’は、デジタル－アナログコンバータ（ＤＡＣ）３０によって、アナログ信号に変換されるとともに、アップコンバータ４０によって無線周波数に変換される。アップコンバータ４０から出力された信号は、電力増幅器（ＰＡ）５０によって、増幅される。増幅器５０から出力された信号は、アンテナ６０から送信される。
　電力増幅器５０は、例えば、ＧａＮ増幅器である。ＧａＮ増幅器は、Ｉｄｑドリフトのため、増幅器５０における歪の瞬時的な変動を生じさせる。
　通信機１００は、増幅器５０の出力をモニタするためのカプラ３６を備える。カプラ３６は、モニタ信号ｚｔを出力する。モニタ信号ｚｔは、ダウンコンバータ７０によってダウンコンバートされ、アナログ－デジタルコンバータ（ＡＤＣ）８０によって、デジタル信号に変換される。ここで、ＡＤＣ８０のサンプリング周波数をｆｓとする。モニタ信号ｚｔは、サンプリング周波数ｆｓでサンプリングされた、離散的なサンプルデータとなる。
　サンプルデータｚｔは、歪補償装置２０に与えられる。歪補償装置２０は、サンプルデータｚｔに基づいて、歪補償特性を更新する。
　図１に示す歪補償装置２０は、複数のプリディストータ（Predistorter）Ａ，Ｂを備える。複数のプリディストータは、それぞれが、プリディストーション（Predistortion）を実行する。図１において、プリディストータＡ及びプリディストータＢは、カスケード接続されている。なお、図１においては、歪補償装置２０は、２つのプリディストータＡ，Ｂを備えるが、３以上のプリディストータを備えても良い。
　プリディストータＡ（第１プリディストータ）は、増幅器における歪のうち、時間的に変化しない又は時間的な変化が緩やかな歪の補償を担う。時間的な変化が緩やかな歪とは、例えば、温度変化による歪の変化分である。
　プリディストータＢ（第２プリディストータ）は、歪補償に関して、プリディストータＡを補完する。すなわち、プリディストータＢは、プリディストータＡでは補償しきれない歪成分の補償を担う。実施形態のプリディストータＢは、プリディストータＡによって補償される歪よりも、時間的な変化が早い歪を補償する。時間的な変化が早い歪は、例えば、Ｉｄｑドリフトによって瞬時的に変化する歪である。
　プリディストータＡは、時間的に変化しない又は時間的な変化が緩やかな歪の補償をするため、歪補償特性を、更新しない又は低頻度で更新する。一方、プリディストータＢは、時間的な変化が速い歪に対処するため、歪補償特性を高頻度で更新する。
　図２は、プリディストータＡ及びプリディストータＢそれぞれの一例を示している。図２において、プリディストータ２１Ａは、図１のプリディストータＡの一例である。図２において、プリディストータ２１Ｂは、図１のプリディストータＢの一例である。
　プリディストータ２１Ａは、デジタル前置歪補償（Digital Predistortion :DPD）を実行するよう構成されている。プリディストータ２１Ａは、補償モジュール２１０を備える。補償モジュール２１０は、ベースバンド信号（ここでは、プリディストータ２１Ｂから出力された信号ｙｔ）に対して、前置歪補償をする。補償モジュール２１０は、例えば、field-programmable gate array（FPGA）のようなワイヤードロジック回路によって構成されている。歪補償は、歪補償係数２１５ａに基づいて行われる。歪補償係数２１５ａは、プリディストータ２１Ａの歪補償特性を決めるパラメータである。なお、ワイヤードロジック回路は、ＦＰＧＡのように再構成可能な論理回路であってもよいし、再構成不能な論理回路であってもよい。
　プリディストータ２１Ａによる歪補償は、例えば５次又は７次といった比較的高次までの歪（高次の非線形性）を補償する。高次までの歪を補償するため、精度の良い歪補償が可能であるが、歪補償係数２１５ａの数は多くなる。
　プリディストータ２１Ａは、歪補償係数２１５ａを更新する係数更新モジュール２１３を備える。実施形態において、係数更新モジュール２１３は、プロセッサ２１１及びメモリ２１２を有するコンピュータによって構成されている。プロセッサ２１１は、メモリ２１２に記憶されたコンピュータプログラム２１４を実行する。
　コンピュータプログラム２１４は、歪補償係数２１５ａを更新する係数更新処理２１４ａをプロセッサ２１１に実行させるためのプログラムコードを含む。係数更新処理２１４ａは、例えば、増幅器５０の出力ｚｔを示すサンプルデータ２１５ｂに基づいて行われる。なお、プリディストータ２１Ａが取得したサンプルデータ２１５ｂは、メモリ２１２に保存される。
　プロセッサ２１１は、係数更新処理２１４ａにおいて、例えば、所定時間（例えば、数分）内にサンプリングされた数千個のサンプルデータ２１５ｂに基づいて、最小二乗法に基づき正規方程式を解くことで、歪補償係数２１５ａを計算する。計算された歪補償係数２１５ａは、補償モジュール２１０にて用いられる歪補償係数を更新するため、歪補償モジュール２１０に与えられる。
　最小二乗法のような計算方法は、精度良く係数を計算することができるが、処理負荷が大きく、処理時間も長くなる。しかも、計算すべき係数の数が多いことも処理負荷を大きくする。また、最小二乗法のように、係数更新のために大量のサンプルデータ２１５ｂが必要となる計算方法を用いた場合、大量のサンプルデータ２１５ｂを得るための時間が必要である。
　しかし、これらは、プリディストータ２１Ａにおいては、問題とならない。プロセッサ２１１による係数更新処理２１４ａは、例えば、数分に１回程度の低頻度で実行されるため、係数更新のための十分な時間的余裕があり、処理に時間を要することは問題とならない。しかも、温度変化による歪の変化は、緩やかに生じるため、低頻度の係数更新でも、緩やかな歪の変化に追従することができる。ただし、プリディストータ２１Ａは、Ｉｄｑドリフト等によって生じる歪の瞬時的な変化に追従することはできない。歪の瞬時的な変化は、プリディストータ２１Ｂによって対処される。
　なお、プリディストータ２１Ａは、係数更新モジュール２１３を有していなくても良い。この場合、プリディストータ２１Ａは、サンプルデータ２１５ｂを取得する必要がない。プリディストータ２１Ａが係数更新モジュール２１３を有していない場合、歪の時間的な変化は、プリディストータ２１Ｂによって対処される。
　プリディストータ２１Ｂは、前述のように、プリディストータ２１Ａでは対処できない歪の変化、特に瞬時的な歪の変化に対処する。図２のプリディストータ２１Ｂは、デジタル前置歪補償（ＤＰＤ）を実行するよう構成されている。図２のプリディストータ２１Ｂは、プリディストータＡの入力側（プリディストータＡとベースバンド処理ユニットとの間）に接続されている。プリディストータ２１Ｂは、例えば、field-programmable gate array（FPGA）のようなワイヤードロジック回路によって構成されている。なお、ワイヤードロジック回路は、ＦＰＧＡのように再構成可能な論理回路であってもよいし、再構成不能な論理回路であってもよい。
　プリディストータ２１Ｂは、補償モジュール２１７として機能する回路を含む。補償モジュール２１７は、ベースバンド信号（ここでは、ベースバンド処理ユニットから出力された信号ｘｔ）に対して前置歪補償をするためのワイヤードロジック回路を備える。歪補償は、プリディストータ２１Ｂの係数記憶部に保存された歪補償係数２１９ａに基づいて、行われる。歪補償係数２１９ａは、プリディストータ２１Ｂの歪補償特性を決めるパラメータである。
　プリディストータ２１Ｂによる歪補償は、例えば３次といった比較的低次の歪（低次の非線形性）を補償する。低次の歪を補償するため、歪補償係数２１９ａの数は少なくて済む。この結果、プリディストータ２１における処理負荷は小さい。したがって、プリディストータ２１Ｂの回路規模の増大が抑制される。
　プリディストータ２１Ｂからみると、増幅器５０における歪のうち、プリディストータ２１Ａによって補償しきれなかった歪成分が見えるだけなので、プリディストータ２１Ｂが補償すべき歪の非線形性はさほど強くない。したがって、プリディストータ２１Ｂが、低次の歪しか補償できなくても、さほど問題とはならない。
　プリディストータ２１Ｂは、歪補償係数２１９ａを更新する係数更新モジュール２１８として機能する回路を含む。係数更新モジュール２１８は、歪補償係数２１９ａを更新するためのワイヤードロジック回路を備える。係数更新は、例えば、増幅器５０の出力ｚｔを示すサンプルデータ２１９ｂに基づいて行われる。なお、プリディストータ２１Ｂが取得したサンプルデータ２１９ｂは、係数更新モジュール２１８のサンプルデータ記憶部に保存される。
　係数更新モジュール２１８は、プリディストータＡよりも高頻度で、歪補償係数２１９ａを更新するための計算を行う。係数更新モジュール２１８は、例えば、サンプルデータ２１９ｂのサンプリング周期１／ｆｓ［ｓ］毎に歪補償係数２１９ａを更新するか、又はサンプリング周期１／ｆｓ［ｓ］の数倍程度の周期毎に歪補償係数２１９ａを更新する。係数更新モジュール２１８は、例えば、１個又は数個のサンプルデータ２１９ｂに基づいて、Least Mean Square(LMS)によって歪補償係数２１９ａを計算する。計算された歪補償係数２１９ａは、補償モジュール２１７にて用いられる歪補償係数を更新するため、補償モジュール２１７に与えられる。
　なお、係数更新モジュール２１８が１回の係数更新に用いるサンプルデータ２１９ｂの数は少ないため、サンプルデータ２１９ｂを記憶するための係数記憶部としては、係数更新モジュール２１８内に設けられたいくつかのフリップフロップで足り、大容量のメモリである必要はない。
　ＬＭＳに基づく歪補償係数は、例えば、以下の式（１）（２）に基づいて計算される。計算された歪補償係数を用いた歪補償は、式（３）に基づいて行われる。
Figure JPOXMLDOC01-appb-M000001
Figure JPOXMLDOC01-appb-M000002
　ここで、ｔは離散時間であり、αは、所定の係数、Ｋは歪補償のための多項式ベクトル、ｚｔ－１は離散時間ｔ－１におけるサンプルデータ、ｈｔ、ｈｔ－１は離散時間ｔ，ｔ－１における歪補償係数、ｙｔ，ｙｔ－１は離散時間ｔ，ｔ－１におけるプリディストータ２１Ｂの出力（歪補償後信号）、λは重みである（０＜λ＜１）。
　式（１）は、サンプルデータｚｔ－１とプリディストータ２１Ｂの出力ｙｔ－１に基づいて、歪補償係数ｈｔ－１の更新値を計算する。式（２）は、式（１）で更新された値の時間平均を計算する。式（３）の計算は、式（２）で計算された歪補償係数の時間平均を用いて行われる。なお、プリディストータ２１Ｂが、サンプルデータを取得する際に、１サンプリング周期１／ｆｓ［ｓ］以上の遅延ｄが生じる場合には式（１）（２）において、ｔ－１とある部分は、ｔ－ｄとすればよい。
　ＬＭＳのような計算方法は、最小二乗法に比べて、計算精度は劣るが、比較的簡易な計算であるため処理負荷が小さい。また、計算すべき係数の数や、係数の更新のために必要なサンプルデータ２１９ｂの数も少なくて済む。
　係数更新モジュール２１８による係数更新は、例えば、サンプリング周期１／ｆｓ［ｓ］毎又はサンプリング周期１／ｆｓ［ｓ］の数倍程度の周期毎に高頻度で実行される。また、係数更新モジュール２１８は、ワイヤードロジックであるため高速に計算をすることができる。したがって、係数更新モジュール２１８は、Ｉｄｑドリフト等によって生じる歪の瞬時的な変化に追従して、歪補償係数２１９ａを速やかに更新することができる。
　係数更新モジュール２１８では、高頻度で係数を更新するが、更新１回あたりの処理負荷は大きくないため、処理負荷の大きい係数更新処理を高頻度で行う場合に比べて、処理負荷を下げることができ、回路規模も抑制される。
　図２の歪補償装置２０によれば、プリディストータ２１Ａによって、Ｉｄｑドリフト等による瞬時的な歪の変化が生じるとき以外の通常動作時の歪を補償しつつ、プリディストータ２１Ｂによって、Ｉｄｑドリフト等による瞬時的な歪の変化にリアルタイムで追従し、歪補償をすることができる。しかも、プリディストータ２１Ａが設けられていることで、プリディストータ２１Ｂの処理負荷の増大が抑えられ、ハードウェア規模の増大が抑えられる。
　なお、図２の例では、プリディストータ２１Ｂは、ワイヤードロジック回路によって構成されているが、プリディストータ２１Ａと同様に、歪補償係数の更新に関しては、プロセッサとメモリを有するコンピュータによって構成されていてもよい。この場合、プリディストータ２１Ｂにおける係数更新処理は、プロセッサがメモリに記憶されたコンピュータプログラムを実行することにより行われる。
［２．２　歪補償装置の他の例］
　図３は、歪補償装置２０の他の例を示している。図３に示す歪補償装置２０は、カスケード接続されたプリディストータ２２Ａ及びプリディストータ２２Ｂを備える。図３において、プリディストータ２２Ａは、図１のプリディストータＡの一例である。図３において、プリディストータ２２Ｂは、図１のプリディストータＢの一例である。
　図３のプリディストータ２２Ａは、アナログ前置歪補償（Analog Predistortion :APD）をする。プリディストータ２２Ａは、増幅器５０における増幅特性の逆特性を有するアナログ回路によって構成されている。図３のプリディストータ２２Ａは、図２のプリディストータ２１Ａから係数更新機能を除いたものと機能的に等価である。図３のプリディストータ２２Ａは、歪補償特性の更新機能を有しないため、歪の時間的変化には対処できない。歪の瞬時的変化を含む歪の時間的変化への対処は、プリディストータ２２Ｂによってなされる。
　プリディストータ２２Ｂは、デジタル前置歪補償（ＤＰＤ）を実行するよう構成されている。プリディストータ２２Ｂの構成及び機能は、図２のプリディストータ２１Ｂと同様である。なお、プリディストータ２２Ｂにおける係数更新モジュールは、メモリとプロセッサを有するコンピュータによって構成されてもよい。
　図３の歪補償装置２０によれば、プリディストータ２２Ａによって、増幅器５０における歪のうち、時間的な変化分を除く歪成分を補償しつつ、プリディストータ２２Ｂによって、歪の時間的変化にリアルタイムで追従し、歪補償をすることができる。しかも、プリディストータ２２Ａが設けられていることで、プリディストータ２２Ｂの処理負荷の増大が抑えられ、ハードウェア規模の増大が抑えられる。
　なお、図３では、プリディストータ２２Ｂとプリディストータ２２Ａとの間に、ＤＡＣ２２Ｃが設けられている。プリディストータ２２Ｂから出力されたデジタル歪補償信号は、ＤＡＣ２２Ｃによって、アナログ信号に変換される。プリディストータ２２Ａには、アナログ歪補償信号が与えられる。プリディストータ２２Ａの出力は、アナログ信号であるため、図１において歪補償装置２０とアップコンバータ４０との間に設けられているＤＡＣ３０は、図３においては不要である。
　図４は、歪補償装置２０のさらに他の例を示している。図４に示す歪補償装置２０は、カスケード接続されたプリディストータＡ及びプリディストータＢを備える。図４では、プリディストータＡ及びプリディストータＢの配置が図１とは逆になっており、プリディストータＢは、プリディストータＡの出力側に接続されている。
　図４の歪補償装置２０においても、プリディストータＡによって、Ｉｄｑドリフト等による瞬時的な歪の変化が生じるとき以外の通常動作時の歪を補償しつつ、プリディストータＢによって、Ｉｄｑドリフト等による瞬時的な歪の変化にリアルタイムで追従し、歪補償をすることができる。しかも、プリディストータＡが設けられていることで、プリディストータＢの処理負荷の増大が抑えられ、ハードウェア規模の増大が抑えられる。
　図５は、歪補償装置２０のさらに他の例を示している。図５に示す歪補償装置２０は、パラレル接続されたプリディストータＡ及びプリディストータＢを備える。図５では、ベースバンド信号ｘｔは、プリディストータＡ及びプリディストータＢに与えられる。プリディストータＡは、Ｉｄｑドリフト等による瞬時的な歪の変化が生じるとき以外の通常動作時の歪を補償し、第１歪補償信号ｙ１ ｔを出力する。プリディストータＢは、Ｉｄｑドリフト等による瞬時的な歪に変化に対処し、第２歪補償信号ｙ２ ｔを出力する。第１歪補償信号ｙ１ ｔと第２歪補償信号ｙ２ ｔとは、加算器によって加算される。歪補償装置２０は、加算された歪補償信号ｙｔを出力する。
　図５の歪補償装置２０においても、プリディストータＡによって、Ｉｄｑドリフト等による瞬時的な歪の変化が生じるとき以外の通常動作時の歪を補償しつつ、プリディストータＢによって、Ｉｄｑドリフト等による瞬時的な歪の変化にリアルタイムで追従し、歪補償をすることができる。しかも、プリディストータＡが設けられていることで、プリディストータＢの処理負荷の増大が抑えられ、ハードウェア規模の増大が抑えられる。
［３．付記］
　なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、請求の範囲によって示され、請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。
２０　歪補償装置
２１Ａ　第１プリディストータ
２１Ｂ　第２プリディストータ
２２Ａ　第１プリディストータ
２２Ｂ　第２プリディストータ
３０　ＤＡＣ
４０　アップコンバータ
５０　電力増幅器
６０　アンテナ
７０　ダウンコンバータ
８０　ＡＤＣ
Ａ　　第１プリディストータ
Ｂ　　第２プリディストータ

Claims (13)

  1. 　増幅器における歪を補償する第１プリディストータと、
    　前記増幅器における前記歪を補償し、かつ、前記第１プリディストータよりも高い頻度で、歪補償特性を更新する第２プリディストータと、
    　を備える歪補償装置。
  2. 　前記第２プリディストータは、前記第１プリディストータよりも低次の歪を補償する
    　請求項１に記載の歪補償装置。
  3. 　前記第２プリディストータは、前記歪補償特性の更新に用いるサンプルデータの数が、前記第１プリディストータよりも少ない
    　請求項１又は２に記載の歪補償装置。
  4. 　前記第１プリディストータは、前記歪補償特性を更新するためのコンピュータプログラムを実行するプロセッサを有する
    　請求項１～３のいずれか１項に記載の歪補償装置。
  5. 　前記第１プリディストータは、アナログプリディストータである
    　請求項１～３のいずれか１項に記載の歪補償装置。
  6. 　前記第２プリディストータは、前記歪を補償するためのワイヤードロジック回路を有する
    　請求項１～５のいずれか１項に記載の歪補償装置。
  7. 　前記第１プリディストータ及び第２プリディストータは、カスケード接続されている
    　請求項１～６のいずれか１項に記載の歪補償装置。
  8. 　前記第２プリディストータは、前記第１プリディストータの入力側に接続されている
    　請求項７に記載の歪補償装置。
  9. 　前記第１プリディストータ及び第２プリディストータは、パラレル接続されている
    　請求項１～６のいずれか１項に記載の歪補償装置。
  10. 　増幅器における歪の補償特性を更新するためのコンピュータプログラムを実行するプロセッサを有する第１プリディストータと、
    　前記第１プリディストータでは補償しきれない前記歪の変化に対処すべく歪補償特性を更新することで、前記第１プリディストータで補償されない歪を補償するワイヤードロジック回路と、
    　を備える歪補償装置。
  11. 　増幅器における歪を補償するためのアナログプリディストータと、
    　前記アナログプリディストータでは補償しきれない前記歪の変化に対処すべく歪補償特性を更新することで、前記アナログプリディストータで補償されない歪を補償するデジタルプリディストータと、
    　を備える歪補償装置。
  12. 　第１プリディストータ及び第２プリディストータによって増幅器における歪を補償し、
    　前記第１プリディストータよりも高い頻度で、前記第２プリディストータの歪補償特性を更新する
    　歪補償方法。
  13. 　第１プリディストーション及び第２プリディストーションを実行することによって増幅器における歪を補償し、
    　前前記第１プリディストーションでは補償しきれない前記歪の変化に対処すべく、前記第２プリディストーションの歪補償特性を更新する
    　歪補償方法。
PCT/JP2017/040289 2017-03-02 2017-11-08 歪補償装置及び歪補償方法 WO2018159021A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201780087447.9A CN110326214B (zh) 2017-03-02 2017-11-08 失真补偿装置和失真补偿方法
US16/483,777 US11005430B2 (en) 2017-03-02 2017-11-08 Distortion compensation device and distortion compensation method
JP2018522164A JPWO2018159021A1 (ja) 2017-03-02 2017-11-08 歪補償装置及び歪補償方法
US17/158,267 US11632085B2 (en) 2017-03-02 2021-01-26 Distortion compensation device and distortion compensation method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017039172 2017-03-02
JP2017-039172 2017-03-02

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US16/483,777 A-371-Of-International US11005430B2 (en) 2017-03-02 2017-11-08 Distortion compensation device and distortion compensation method
US17/158,267 Continuation US11632085B2 (en) 2017-03-02 2021-01-26 Distortion compensation device and distortion compensation method

Publications (1)

Publication Number Publication Date
WO2018159021A1 true WO2018159021A1 (ja) 2018-09-07

Family

ID=63370830

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/040289 WO2018159021A1 (ja) 2017-03-02 2017-11-08 歪補償装置及び歪補償方法

Country Status (4)

Country Link
US (2) US11005430B2 (ja)
JP (2) JPWO2018159021A1 (ja)
CN (1) CN110326214B (ja)
WO (1) WO2018159021A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020044831A1 (ja) * 2018-08-29 2021-09-09 住友電気工業株式会社 歪補償装置、無線通信機、プリディストータ、歪補償方法、及びコンピュータプログラム
JPWO2021229913A1 (ja) * 2020-05-12 2021-11-18
JP7499758B2 (ja) 2018-09-26 2024-06-14 ザイリンクス インコーポレイテッド ケーブルテレビ増幅器に対する波高率低減のための方法および回路

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11005430B2 (en) * 2017-03-02 2021-05-11 Sumitomo Electric Industries, Ltd. Distortion compensation device and distortion compensation method
CN111436225B (zh) * 2017-12-29 2023-06-16 苹果公司 无线发射器的预失真电路以及生成预失真基带信号的方法
CN112042114B (zh) * 2018-04-28 2023-07-28 华为技术有限公司 一种射频接收机、射频发射机及通信设备
JP7268335B2 (ja) * 2018-11-21 2023-05-08 日本電気株式会社 歪補償回路、送信装置および歪補償方法
CN113612452B (zh) * 2021-08-11 2023-09-26 电子科技大学 一种具有频率选择特性的数字预失真校正方法与装置
US20230179468A1 (en) * 2021-12-06 2023-06-08 Sumitomo Electric Device Innovations, Inc. Dual-layered predistortion system for wireless communication
US11757695B2 (en) 2021-12-06 2023-09-12 Sumitomo Electric Device Innovations, Inc. Predistortion system with targeted spectrum emission for wireless communication
US11736335B2 (en) 2021-12-06 2023-08-22 Sumitomo Electric Device Innovations, Inc. Dualband predistortion system for wireless communication

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1104093A1 (en) * 1999-11-24 2001-05-30 Telefonaktiebolaget Lm Ericsson Method and apparatus for generation of a RF signal
JP2002135349A (ja) * 2000-10-26 2002-05-10 Toyo Commun Equip Co Ltd プリディストーション型歪補償回路
WO2006031156A1 (en) * 2004-09-15 2006-03-23 Telefonaktiebolaget L M Ericsson An arrangement and a method relating to signal predistortion
US20120002752A1 (en) * 2010-06-30 2012-01-05 Qualcomm Incorporated Predistortion of complex modulated waveform
JP2014127829A (ja) * 2012-12-26 2014-07-07 Panasonic Corp 歪み補償装置及び歪み補償方法
JP2016167763A (ja) * 2015-03-10 2016-09-15 富士通株式会社 歪補償装置及び歪補償方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4598414B2 (ja) * 2004-02-27 2010-12-15 株式会社エヌ・ティ・ティ・ドコモ べき級数型プリディストータの制御方法及び装置
WO2005124994A1 (ja) * 2004-06-18 2005-12-29 Mitsubishi Denki Kabushiki Kaisha 高効率増幅器
JP5242024B2 (ja) * 2006-06-08 2013-07-24 株式会社東芝 歪補償装置、増幅装置、送信装置、歪補償方法
JP4933940B2 (ja) 2007-04-02 2012-05-16 株式会社日立国際電気 電力増幅装置
JP5516368B2 (ja) * 2010-11-25 2014-06-11 富士通株式会社 歪補償装置及び歪補償方法
JP2012199716A (ja) 2011-03-18 2012-10-18 Fujitsu Ltd 増幅器、送信装置およびゲート電圧決定方法
JP2013005353A (ja) 2011-06-20 2013-01-07 Toshiba Corp 電力増幅器および電力増幅方法
US20120328050A1 (en) * 2011-06-21 2012-12-27 Telefonaktiebolaget L M Ericsson (Publ) Centralized adaptor architecture for power amplifier linearizations in advanced wireless communication systems
US9374044B2 (en) * 2011-12-21 2016-06-21 Telefonaktiebolaget L M Ericsson (Publ) Architecture of nonlinear RF filter-based transmitter
US9001928B2 (en) 2013-03-28 2015-04-07 Texas Instruments Incorporated Transmitter first/second digital predistortion and first/second adaption circuitry with feedback
JP2014204148A (ja) 2013-04-01 2014-10-27 住友電気工業株式会社 増幅装置、歪補償方法および歪補償プログラム
JP6446911B2 (ja) * 2014-08-25 2019-01-09 富士通株式会社 歪補償方法、歪補償装置、及び歪補償プログラム
JP2016123095A (ja) * 2014-12-24 2016-07-07 日本無線株式会社 前置歪み補償装置
JP2017046122A (ja) * 2015-08-25 2017-03-02 住友電気工業株式会社 歪補償装置
KR102518173B1 (ko) * 2016-03-11 2023-04-05 삼성전기주식회사 포락선 추적 전력 증폭 장치 및 방법
US11005430B2 (en) * 2017-03-02 2021-05-11 Sumitomo Electric Industries, Ltd. Distortion compensation device and distortion compensation method
US11791776B2 (en) * 2018-08-29 2023-10-17 Sumitomo Electric Industries, Ltd. Distortion compensation device, wireless communicator, predistorter, distortion compensation method, and computer program

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1104093A1 (en) * 1999-11-24 2001-05-30 Telefonaktiebolaget Lm Ericsson Method and apparatus for generation of a RF signal
JP2002135349A (ja) * 2000-10-26 2002-05-10 Toyo Commun Equip Co Ltd プリディストーション型歪補償回路
WO2006031156A1 (en) * 2004-09-15 2006-03-23 Telefonaktiebolaget L M Ericsson An arrangement and a method relating to signal predistortion
US20120002752A1 (en) * 2010-06-30 2012-01-05 Qualcomm Incorporated Predistortion of complex modulated waveform
JP2014127829A (ja) * 2012-12-26 2014-07-07 Panasonic Corp 歪み補償装置及び歪み補償方法
JP2016167763A (ja) * 2015-03-10 2016-09-15 富士通株式会社 歪補償装置及び歪補償方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020044831A1 (ja) * 2018-08-29 2021-09-09 住友電気工業株式会社 歪補償装置、無線通信機、プリディストータ、歪補償方法、及びコンピュータプログラム
JP7276344B2 (ja) 2018-08-29 2023-05-18 住友電気工業株式会社 歪補償装置、無線通信機、プリディストータ、歪補償方法、及びコンピュータプログラム
JP7499758B2 (ja) 2018-09-26 2024-06-14 ザイリンクス インコーポレイテッド ケーブルテレビ増幅器に対する波高率低減のための方法および回路
JPWO2021229913A1 (ja) * 2020-05-12 2021-11-18
WO2021229913A1 (ja) * 2020-05-12 2021-11-18 日本電気株式会社 歪補償装置及び歪補償方法
US11777543B2 (en) 2020-05-12 2023-10-03 Nec Corporation Distortion compensation apparatus and distortion compensation method
JP7364062B2 (ja) 2020-05-12 2023-10-18 日本電気株式会社 歪補償装置及び歪補償方法

Also Published As

Publication number Publication date
CN110326214A (zh) 2019-10-11
JP6540861B2 (ja) 2019-07-10
US20190393842A1 (en) 2019-12-26
US11632085B2 (en) 2023-04-18
CN110326214B (zh) 2023-06-23
US11005430B2 (en) 2021-05-11
JPWO2018159021A1 (ja) 2019-03-14
JP2018166325A (ja) 2018-10-25
US20210152133A1 (en) 2021-05-20

Similar Documents

Publication Publication Date Title
WO2018159021A1 (ja) 歪補償装置及び歪補償方法
US11115067B2 (en) Multi-band linearization system
TWI639300B (zh) 混合模式數位預失真之系統與方法
US10224970B2 (en) Wideband digital predistortion
KR101789924B1 (ko) 적응형 디지털 전치 왜곡을 위한 디바이스 및 방법
JP7276344B2 (ja) 歪補償装置、無線通信機、プリディストータ、歪補償方法、及びコンピュータプログラム
KR101386239B1 (ko) 비선형 왜곡의 보상을 위한 전치 왜곡 장치 및 방법
US9853664B2 (en) Radio frequency power amplification system, radio frequency power amplification method, transmitter, and base station
JP2017046122A (ja) 歪補償装置
EP2375567B1 (en) Distortion compensating circuit and radio base station
US12003261B2 (en) Model architecture search and optimization for hardware
JP5110165B2 (ja) 歪み補償装置
JP2018142798A (ja) 増幅装置及び通信機
US9590827B2 (en) Distortion compensation apparatus, wireless communication system, and distortion compensation method
JP2020031335A (ja) 歪補償装置、歪補償方法、及びコンピュータプログラム
JP2020036172A (ja) 歪補償装置、歪補償方法、及びコンピュータプログラム
US20220376659A1 (en) Model architecture search and optimization for hardware
US20210305946A1 (en) Distortion compensation device, distortion compensation method, and non-transitory computer-readable storage medium
US20170149459A1 (en) Distortion compensation device and distortion compensation method
JP7389953B2 (ja) モデル装置、演算方法、及びコンピュータプログラム
CN117674744A (zh) Aclr可调整电子设备及其操作方法
JP2010157938A (ja) 歪補償回路及び無線基地局

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018522164

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17898619

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17898619

Country of ref document: EP

Kind code of ref document: A1