JPWO2020044831A1 - 歪補償装置、無線通信機、プリディストータ、歪補償方法、及びコンピュータプログラム - Google Patents

歪補償装置、無線通信機、プリディストータ、歪補償方法、及びコンピュータプログラム Download PDF

Info

Publication number
JPWO2020044831A1
JPWO2020044831A1 JP2020540132A JP2020540132A JPWO2020044831A1 JP WO2020044831 A1 JPWO2020044831 A1 JP WO2020044831A1 JP 2020540132 A JP2020540132 A JP 2020540132A JP 2020540132 A JP2020540132 A JP 2020540132A JP WO2020044831 A1 JPWO2020044831 A1 JP WO2020044831A1
Authority
JP
Japan
Prior art keywords
distortion
strain
distortion compensation
characteristic
compensating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020540132A
Other languages
English (en)
Other versions
JP7276344B2 (ja
Inventor
英史 持田
英史 持田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of JPWO2020044831A1 publication Critical patent/JPWO2020044831A1/ja
Application granted granted Critical
Publication of JP7276344B2 publication Critical patent/JP7276344B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/171—A filter circuit coupled to the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3209—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion the amplifier comprising means for compensating memory effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3224—Predistortion being done for compensating memory effects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/0425—Circuits with power amplifiers with linearisation using predistortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

歪補償回路は、増幅器の出力に生じる第１歪を補償するための第１歪補償特性を有し、前記第１歪を補償する第１歪補償回路と、前記増幅器の出力に生じる第２歪を補償するための第２歪補償特性を有し、前記第２歪を補償する第２歪補償回路と、前記第２歪補償特性を更新する更新部と、を備え、前記第１歪は、非線形性歪及びメモリ効果歪を含み、前記第２歪は、前記第１歪よりも時間的な変化が早い歪みであり、前記更新部は、前記第１歪補償特性の更新頻度よりも高い頻度で前記第２歪補償特性を更新する。

Description

本発明は、歪補償装置、無線通信機、プリディストータ、歪補償方法、及びコンピュータプログラムに関する。本出願は、２０１８年８月２９日出願の日本出願第２０１８−１６０４６３号に基づく優先権を主張し、前記日本出願に記載された全ての内容を援用するものである。
増幅器は非線形特性を有する。非線形特性によって生じる信号の歪を補償するため、歪補償技術が用いられる。歪補償技術は、例えば、特許文献１に開示されている。
特開２０１４−２０４１４８号公報
本開示の一態様に係る歪補償装置は、増幅器の出力に生じる第１歪を補償するための第１歪補償特性を有し、前記第１歪を補償する第１歪補償回路と、前記増幅器の出力に生じる第２歪を補償するための第２歪補償特性を有し、前記第２歪を補償する第２歪補償回路と、前記第２歪補償特性を更新する更新部と、を備え、前記第１歪は、非線形性歪及びメモリ効果歪を含み、前記第２歪は、前記第１歪よりも時間的な変化が早い歪みであり、前記更新部は、前記第１歪補償特性の更新頻度よりも高い頻度で前記第２歪補償特性を更新する。
本開示の一態様に係る無線通信機は、無線周波数の信号を増幅する増幅器と、前記増幅器の出力に生じる第１歪を補償するための第１歪補償特性を有し、前記第１歪を補償する第１歪補償回路と、前記増幅器の出力に生じる第２歪を補償するための第２歪補償特性を有し、前記第２歪を補償する第２歪補償回路と、前記第２歪補償特性を更新する更新部と、を備え、前記第１歪は、非線形性歪及びメモリ効果歪を含み、前記第２歪は、前記第１歪よりも時間的な変化が早い歪みであり、前記更新部は、前記第１歪補償特性の更新頻度よりも高い頻度で前記第２歪補償特性を更新する。
本開示の一態様に係るプリディストータは、増幅器の出力に生じる第１歪を補償する外部歪補償回路に接続されるプリディストータであって、前記増幅器の出力に生じる歪みのうち、前記第１歪とは異なる第２歪を補償する歪補償特性を有する歪補償回路と、前記歪補償特性を更新する更新部と、を備え、前記第１歪は、非線形性歪及びメモリ効果歪を含み、前記第２歪は、前記第１歪よりも時間的な変化が早い歪みであり、前記更新部は、前記外部歪補償回路の更新頻度よりも高い頻度で前記歪補償特性を更新する。
本開示の一態様に係る歪補償方法は、増幅器の出力に生じる第１歪を補償する第１歪補償処理を実行するステップと、前記増幅器の出力に生じる第２歪を補償する第２歪補償処理を実行するステップと、前記第２歪補償処理において前記第２歪を補償するための第２歪補償特性を更新する更新処理を所定頻度で実行するステップと、を有し、前記第１歪は、非線形性歪及びメモリ効果歪を含み、前記第２歪は、前記第１歪よりも時間的な変化が早い歪みであり、前記所定頻度は、前記第１歪補償処理において前記第１歪を補償するための第１歪補償特性の更新頻度よりも高い頻度である。
本開示の他の態様に係る歪補償方法は、増幅器の出力に生じる第１歪を補償する外部プリディストータに接続されるプリディストータによって実行される歪補償方法であって、前記増幅器の出力に生じる歪みのうち前記第１歪とは異なる第２歪を補償するステップと、前記第２歪を補償するための第２歪補償特性を更新する更新処理を所定頻度で実行するステップと、を備え、前記第１歪は、非線形性歪及びメモリ効果歪を含み、前記第２歪は、前記第１歪よりも時間的な変化が早い歪みであり、前記所定頻度は、前記第１歪を補償するための第１歪補償特性の更新頻度よりも高い頻度である。
本開示の一態様に係るコンピュータプログラムは、増幅器の出力に生じる第１歪を補償するための第１歪補償特性を有し、前記第１歪を補償する第１歪補償回路、及び前記増幅器の出力に生じる第２歪を補償するための第２歪補償特性を有し、前記第２歪を補償する第２歪補償回路のそれぞれを設定するためのコンピュータプログラムであって、コンピュータに、前記第２歪補償特性を設定するためのパラメータを計算するステップと、計算された前記パラメータを前記第２歪補償回路に設定するステップと、を所定頻度で実行させ、前記第１歪は、非線形性歪及びメモリ効果歪を含み、前記第２歪は、前記第１歪よりも時間的な変化が早い歪みであり、前記所定頻度は、前記第１歪補償特性の更新頻度よりも高い頻度である。
本開示の他の態様に係るコンピュータプログラムは、増幅器の出力に生じる第１歪を補償する第１歪補償回路に接続される第２歪補償回路を設定するためのコンピュータプログラムであって、コンピュータに、前記第２歪補償回路が有する歪補償特性を設定するためのパラメータを計算するステップと、計算された前記パラメータを前記第２歪補償回路に設定するステップと、を所定頻度で実行させ、前記第１歪は、非線形性歪及びメモリ効果歪を含み、前記第２歪補償回路は、第２歪を補償する回路であり、前記第２歪は、前記第１歪よりも時間的な変化が早い歪みであり、前記所定頻度は、前記第１歪補償回路が有する歪補償特性の更新頻度よりも高い頻度である。
実施形態に係る歪補償装置を備える無線通信機の構成図である。 実施形態に係る歪補償装置の構成図である。 実施形態に係る歪補償装置の機能ブロック図である。 実施形態に係る第１プリディストータの動作手順の一例を示すフローチャートである。 第１更新処理の一例を示すフローチャートである。 実施形態に係る第２プリディストータの動作手順の一例を示すフローチャートである。 第２更新処理の一例を示すフローチャートである。 実施形態の変形例に係る歪補償装置の構成図である。 実施形態の変形例に係る歪補償装置の構成図である。 実施形態の変形例に係る歪補償装置の構成図である。 実施形態の変形例に係る無線通信機の構成図である。 実施形態の変形例に係る無線通信機の構成図である。 実施形態の変形例に係る無線通信機の構成図である。 実施形態の変形例に係る無線通信機の構成図である。 実施形態の変形例に係る歪補償装置を備える無線通信機の構成図である。 実施形態の変形例に係る歪補償装置の構成図である。 実施形態の変形例に係る歪補償装置の動作手順を示すフローチャートである。 実施形態の変形例に係る歪補償装置の構成図である。
＜本開示が解決しようとする課題＞
歪の瞬時的な変化は、例えば、窒化ガリウムにより構成された化合物半導体増幅器（ＧａＮ増幅器）において生じることがある。ＧａＮ増幅器では、Ｉｄｑドリフトと呼ばれる過渡応答が存在する。このＩｄｑドリフトは、電力が高い状態からオフ状態へ変動したときに、ドレイン電流が設定値よりも低くなる過渡応答である。Ｉｄｑドリフトのため、ＧａＮ増幅器では、信号の電力変動に応じて、歪が瞬時的に変化する。信号の電力変動は、例えば、時分割複信（Time Division Duplex :TDD）のように、送信と受信とを交互に行う通信方式において特に生じやすい。
増幅器における歪の変化への対処は、例えば、変化した歪に応じて、歪補償装置において用いられる歪補償係数を更新することで行われることがある。歪補償係数を更新することで、歪補償装置による歪補償特性が、歪の変化に応じて更新される。
Ｉｄｑドリフト等に起因する歪の瞬時的な変化に追従するため、歪補償特性の更新を頻繁に行うことが考えられる。しかし、歪補償特性の更新のための処理負荷は大きいため、歪の変化に備えて、歪補償特性の更新を頻繁に行うことは必ずしも容易ではない。
＜本開示の効果＞
本開示によれば、歪の変化に対処することができる。
＜本開示の実施形態の概要＞
以下、本開示の実施形態の概要を列記して説明する。
（１） 本実施形態に係る歪補償装置は、増幅器の出力に生じる第１歪を補償するための第１歪補償特性を有し、前記第１歪を補償する第１歪補償回路と、前記増幅器の出力に生じる第２歪を補償するための第２歪補償特性を有し、前記第２歪を補償する第２歪補償回路と、前記第２歪補償特性を更新する更新部と、を備え、前記第１歪は、非線形性歪及びメモリ効果歪を含み、前記第２歪は、前記第１歪よりも時間的な変化が早い歪みであり、前記更新部は、前記第１歪補償特性の更新頻度よりも高い頻度で前記第２歪補償特性を更新する。これにより、第２歪の時間的変化に対処することができる。また、第１歪に含まれる非線形歪及びメモリ効果歪の両方に対処することができ、高精度な歪補償が可能となる。なお、「非線形歪」とは、増幅器の非線形な入出力特性によって、入力信号波形と相似の波形を有する出力信号が得られない現象をいう。「メモリ効果歪」とは、現在の入力信号だけでなく、過去の入力信号の履歴に依存した波形を有する出力信号が得られる現象をいう。さらに、ここでいう「第１歪補償特性の更新頻度よりも高い頻度で第２歪補償特性を更新する」とは、特定の頻度で第１歪補償特性を更新する場合だけでなく、第１歪補償特性を更新しない場合も含む。即ち、第１歪補償特性を更新しない場合は、任意の頻度で第２歪補償特性を更新すれば、「第１歪補償特性よりも高い頻度で第２歪補償特性を更新する」に該当する。
（２） また、本実施形態に係る歪補償装置において、前記第２歪は、非線形性歪及びメモリ効果歪の少なくとも１つを含んでもよい。これにより、第２歪補償回路においても、非線形性歪及びメモリ効果歪の両方に対処することができ、さらに高精度な歪補償が可能となる。
（３） また、本実施形態に係る歪補償装置において、前記第１歪補償特性は、所定次数の第１特性式により規定され、前記第２歪補償特性は、前記第１特性式より低い次数の第２特性式により規定されてもよい。これにより、第２歪補償特性の更新を高頻度に行っても、処理負荷を抑制することができる。
（４） また、本実施形態に係る歪補償装置において、前記第１歪補償回路は、第１周波数帯域幅の出力信号を出力し、前記第２歪補償回路は、前記第１周波数帯域幅よりも狭い第２周波数帯域幅の出力信号を出力してもよい。出力信号の周波数帯域幅が広くなるにしたがい、処理負荷が高くなる。したがって、第２周波数帯域幅を狭くすることで、第２歪補償特性の更新を高頻度に行っても、処理負荷を抑制することができる。
（５） また、本実施形態に係る歪補償装置において、前記更新部は、前記第１歪補償特性を更新する第１更新部と、前記第２歪補償特性を更新する第２更新部とを含み、前記第１更新部は、前記増幅器の出力信号から得られる第１モニタ信号に基づき、前記第１歪補償特性を更新し、前記第２更新部は、前記増幅器の出力信号から得られる第２モニタ信号に基づき、前記第１歪補償特性を更新し、前記第２モニタ信号の周波数帯域幅は、前記第１モニタ信号の周波数帯域幅より狭くてもよい。これにより、第２歪補償回路による歪補償には用いられない帯域を除去した第２モニタ信号によって第２歪補償特性を適切に更新することができる。
（６） 本実施形態に係る無線通信機は、無線周波数の信号を増幅する増幅器と、前記増幅器の出力に生じる第１歪を補償するための第１歪補償特性を有し、前記第１歪を補償する第１歪補償回路と、前記増幅器の出力に生じる第２歪を補償するための第２歪補償特性を有し、前記第２歪を補償する第２歪補償回路と、前記第２歪補償特性を更新する更新部と、を備え、前記第１歪は、非線形性歪及びメモリ効果歪を含み、前記第２歪は、前記第１歪よりも時間的な変化が早い歪みであり、前記更新部は、前記第１歪補償特性の更新頻度よりも高い頻度で前記第２歪補償特性を更新する。これにより、第２歪の時間的変化に対処することができる。また、第１歪に含まれる非線形歪及びメモリ効果歪の両方に対処することができ、高精度な歪補償が可能となる。
（７） また、本実施形態に係る無線通信機は、前記増幅器の出力信号から得られるモニタ信号を第１モニタ信号へ変換する第１フィルタと、前記モニタ信号を、前記第１モニタ信号より周波数帯域幅が狭い第２モニタ信号へ変換する第２フィルタと、をさらに備え、前記更新部は、前記第１フィルタから出力される前記第１モニタ信号に基づいて、前記第１歪補償特性を更新する第１更新部と、前記第２フィルタから出力される前記第２モニタ信号に基づいて、前記第２歪補償特性を更新する第２更新部と、を含んでもよい。これにより、第２歪補償回路による歪補償には用いられない帯域を除去した第２モニタ信号によって第２歪補償特性を適切に更新することができる。
（８） 本実施形態に係るプリディストータは、増幅器の出力に生じる第１歪を補償する外部歪補償回路に接続されるプリディストータであって、前記増幅器の出力に生じる歪みのうち、前記第１歪とは異なる第２歪を補償する歪補償特性を有する歪補償回路と、前記歪補償特性を更新する更新部と、を備え、前記第１歪は、非線形性歪及びメモリ効果歪を含み、前記第２歪は、前記第１歪よりも時間的な変化が早い歪みであり、前記更新部は、前記外部歪補償回路の更新頻度よりも高い頻度で前記歪補償特性を更新する。これにより、第２歪の時間的変化に対処することができる。また、第１歪に含まれる非線形歪及びメモリ効果歪の両方に対処することができ、高精度な歪補償が可能となる。
（９） 本実施形態に係る歪補償方法は、増幅器の出力に生じる第１歪を補償する第１歪補償処理を実行するステップと、前記増幅器の出力に生じる第２歪を補償する第２歪補償処理を実行するステップと、前記第２歪補償処理において前記第２歪を補償するための第２歪補償特性を更新する更新処理を所定頻度で実行するステップと、を有し、前記第１歪は、非線形性歪及びメモリ効果歪を含み、前記第２歪は、前記第１歪よりも時間的な変化が早い歪みであり、前記所定頻度は、前記第１歪補償処理において前記第１歪を補償するための第１歪補償特性の更新頻度よりも高い頻度である。これにより、第２歪の時間的変化に対処することができる。また、第１歪に含まれる非線形歪及びメモリ効果歪の両方に対処することができ、高精度な歪補償が可能となる。
（１０） 本実施形態に係る歪補償方法は、増幅器の出力に生じる第１歪を補償する外部プリディストータに接続されるプリディストータによって実行される歪補償方法であって、前記増幅器の出力に生じる歪みのうち前記第１歪とは異なる第２歪を補償するステップと、前記第２歪を補償するための第２歪補償特性を更新する更新処理を所定頻度で実行するステップと、を備え、前記第１歪は、非線形性歪及びメモリ効果歪を含み、前記第２歪は、前記第１歪よりも時間的な変化が早い歪みであり、前記所定頻度は、前記第１歪を補償するための第１歪補償特性の更新頻度よりも高い頻度である。これにより、第２歪の時間的変化に対処することができる。また、第１歪に含まれる非線形歪及びメモリ効果歪の両方に対処することができ、高精度な歪補償が可能となる。
（１１） 本実施形態に係るコンピュータプログラムは、増幅器の出力に生じる第１歪を補償するための第１歪補償特性を有し、前記第１歪を補償する第１歪補償回路、及び前記増幅器の出力に生じる第２歪を補償するための第２歪補償特性を有し、前記第２歪を補償する第２歪補償回路のそれぞれを設定するためのコンピュータプログラムであって、コンピュータに、前記第２歪補償特性を設定するためのパラメータを計算するステップと、計算された前記パラメータを前記第２歪補償回路に設定するステップと、を所定頻度で実行させ、前記第１歪は、非線形性歪及びメモリ効果歪を含み、前記第２歪は、前記第１歪よりも時間的な変化が早い歪みであり、前記所定頻度は、前記第１歪補償特性の更新頻度よりも高い頻度である。これにより、第２歪の時間的変化に対処することができる。また、第１歪に含まれる非線形歪及びメモリ効果歪の両方に対処することができ、高精度な歪補償が可能となる。
（１２） 本実施形態に係るコンピュータプログラムは、増幅器の出力に生じる第１歪を補償する第１歪補償回路に接続される第２歪補償回路を設定するためのコンピュータプログラムであって、コンピュータに、前記第２歪補償回路が有する歪補償特性を設定するためのパラメータを計算するステップと、計算された前記パラメータを前記第２歪補償回路に設定するステップと、を所定頻度で実行させ、前記第１歪は、非線形性歪及びメモリ効果歪を含み、前記第２歪補償回路は、第２歪を補償する回路であり、前記第２歪は、前記第１歪よりも時間的な変化が早い歪みであり、前記所定頻度は、前記第１歪補償回路が有する歪補償特性の更新頻度よりも高い頻度である。これにより、第２歪の時間的変化に対処することができる。また、第１歪に含まれる非線形歪及びメモリ効果歪の両方に対処することができ、高精度な歪補償が可能となる。
＜本開示の実施形態の詳細＞
以下、図面を参照しつつ、本発明の実施形態の詳細を説明する。なお、以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。
［１．歪補償装置の構成］
図１は、歪補償装置２０を備えた無線通信機１００を示している。無線通信機１００は、例えば、移動体通信用の基地局又は移動局である。歪補償装置２０は、図示しないベースバンド処理ユニットから出力されたベースバンド信号ｘ［ｎ］を前置歪補償し、歪補償信号ｙ［ｎ］’を出力する。歪補償信号ｙ［ｎ］’は、デジタル−アナログコンバータ（ＤＡＣ）３０によって、アナログ信号に変換されるとともに、アップコンバータ４０によって無線周波数に変換される。アップコンバータ４０から出力された信号は、電力増幅器（ＰＡ）５０によって、増幅される。増幅器５０から出力された信号は、アンテナ６０から送信される。
電力増幅器５０は、例えば、窒化ガリウムにより構成された化合物半導体増幅器（以下、「ＧａＮ増幅器」という）である。ＧａＮ増幅器は、Ｉｄｑドリフトのため、増幅器５０における歪の瞬時的な変動を生じさせる。電力増幅器５０は、Ｉｄｑドリフト又は高速なドリフトが生じる増幅器であれば、ＧａＮ増幅器に限られない。Ｉｄｑドリフトは、ＧａＮだけでなく、ＡｌＮ（窒化アルミニウム）、ＩｎＮ（窒化インジウム）、及びこれらの結晶系であるＡｌＧａＮ、ＩｎＡＩＮ、ＩｎＧａＮの各化合物半導体で構成されるＨＥＭＴ（High Electron Mobility Transistor）デバイスで生じる可能性がある。また、ＧａＡｓ、ＩｎＡｓ、ＩｎＰ等で構成される化合物半導体増幅器でも、高速なドリフトが発生する。即ち、ＩＩＩ−Ｖ族の化合物半導体、又はその結晶系で構成されるＨＥＭＴデバイスである増幅器において、上記のようなドリフトが観測される。
通信機１００は、増幅器５０の出力をモニタするためのカプラ３６を備える。カプラ３６は、モニタ信号ｚ［ｎ］を出力する。モニタ信号ｚ［ｎ］は、ダウンコンバータ７０によってダウンコンバートされ、アナログ−デジタルコンバータ（ＡＤＣ）８０によって、デジタル信号に変換される。ここで、ＡＤＣ８０のサンプリング周波数をｆｓとする。モニタ信号ｚ［ｎ］は、サンプリング周波数ｆｓでサンプリングされた、離散的なサンプルデータとなる。
サンプルデータｚ［ｎ］は、歪補償装置２０に与えられる。歪補償装置２０は、サンプルデータｚ［ｎ］に基づいて、歪補償特性を更新する。
図１に示す歪補償装置２０は、複数のプリディストータ（Predistorter）Ａ，Ｂを備える。複数のプリディストータは、それぞれが、プリディストーション（Predistortion）を実行する。図１において、プリディストータＡ及びプリディストータＢは、カスケード接続されている。なお、図１においては、歪補償装置２０は、２つのプリディストータＡ，Ｂを備えるが、３以上のプリディストータを備えても良い。
プリディストータＡは、増幅器５０における歪のうち、時間的に変化しない又は時間的な変化が緩やかな歪の補償を担う。時間的な変化が緩やかな歪とは、例えば、温度変化による歪の変化分である。
プリディストータＢは、歪補償に関して、プリディストータＡを補完する。すなわち、プリディストータＢは、プリディストータＡでは補償しきれない歪成分の補償を担う。実施形態のプリディストータＢは、プリディストータＡによって補償される歪よりも、時間的な変化が早い歪を補償する。時間的な変化が早い歪は、例えば、Ｉｄｑドリフトによって瞬時的に変化する歪である。
プリディストータＡは、時間的に変化しない又は時間的な変化が緩やかな歪の補償をするため、歪補償特性を、更新しない又は低頻度で更新する。一方、プリディストータＢは、時間的な変化が速い歪に対処するため、歪補償特性を高頻度で更新する。以下、プリディストータＡの補償する対象の歪を「第１非線形性歪」ともいい、プリディストータＢの補償する対象の歪を「第２非線形性歪」ともいう。
図２は、プリディストータＡ及びプリディストータＢそれぞれの一例を示している。図２において、プリディストータ２１Ａは、図１のプリディストータＡの一例である。図２において、プリディストータ２１Ｂは、図１のプリディストータＢの一例である。
プリディストータ２１Ａは、デジタル前置歪補償（Digital Predistortion :DPD）を実行するよう構成されている。プリディストータ２１Ａは、第１歪補償回路２１０を備える。第１歪補償回路２１０は、ベースバンド信号（ここでは、プリディストータ２１Ｂから出力された信号ｙ［ｎ］）に対して、前置歪補償をする。第１歪補償回路２１０は、例えば、field-programmable gate array（FPGA）のようなワイヤードロジック回路によって構成されている。歪補償は、第１歪補償係数２１５ａに基づいて行われる。第１歪補償係数２１５ａは、プリディストータ２１Ａの歪補償特性を決めるパラメータである。なお、ワイヤードロジック回路は、ＦＰＧＡのように再構成可能な論理回路であってもよいし、再構成不能な論理回路であってもよい。
第１歪補償回路２１０が有する歪補償特性（以下、「第１歪補償特性」という）は、例えば、以下の式（１）（以下、「第１特性式」ともいう）で表されるモデル（以下、「第１歪補償特性モデル」という）により規定される。
Figure 2020044831
ただし、ｙは第１歪補償回路２１０の入力信号を、ｙ’は第１歪補償回路２１０の出力信号を、ｋ１は非線形性歪の補償機能に関するインデックスを、ｍ１はメモリ効果歪の補償機能に関するインデックスを、Ｋ１，Ｍ１は定数を、ｎは離散時間を、ｈｋ１，ｍ１は係数（以下、「第１歪補償係数」という）を示す。即ち、第１歪補償特性を有する第１歪補償回路２１０は、非線形性歪及びメモリ効果歪のそれぞれを補償する機能を有する。第１歪補償特性は、第１歪補償係数ｈｋ１，ｍ１を定めることにより確定する。第１特性式は、第１非線形性歪を補償するための第１多項式であり、第１歪補償係数ｈｋ１，ｍ１は、第１多項式の各項に対応する。
図３は、実施形態に係る歪補償装置２０の機能を示す機能ブロック図である。第１歪補償回路２１０は、第１非線形補償部２２１としての機能と、第１メモリ効果補償部２３１としての機能とを有する。第１非線形補償部２２１は、非線形性歪の補償機能であり、第１メモリ効果補償部２３１は、メモリ効果歪の補償機能である。第１歪補償特性は、第１非線形補償部２２１と、第１メモリ効果補償部２３１とを含む歪補償特性である。
なお、上記の第１特性式で規定される第１歪補償特性は一例である。第１歪補償特性は、式（１）とは異なるモデルにより規定されてもよい。
再び図２を参照する。Ｋ１が大きくなると第１特性式の次数は大きくなる。プリディストータ２１Ａによる歪補償は、例えば５次又は７次といった比較的高次までの歪（高次の非線形性）を補償する。即ち、Ｋ１には、例えば５以上等の比較的高い値が設定される。高次までの歪を補償するため、精度の良い歪補償が可能であるが、第１歪補償係数２１５ａの数は多くなる。
プリディストータ２１Ａは、第１歪補償係数２１５ａを更新する第１更新部２１３を備える。実施形態において、第１更新部２１３は、プロセッサ２１１及びメモリ２１２を有するコンピュータによって構成されている。プロセッサ２１１は、メモリ２１２に記憶されたコンピュータプログラムである係数更新プログラム２１４を実行する。第１更新部２１３の各機能は、前記コンピュータのメモリ２１２に記憶されたコンピュータプログラムである係数更新プログラム２１４がプロセッサ２１１によって実行されることで発揮される。係数更新プログラム２１４は、ＣＤ−ＲＯＭなどの記録媒体に記憶させることができる。プロセッサ２１１は、係数更新プログラム２１４を実行し、後述するような第１更新処理を行う。
係数更新プログラム２１４は、第１歪補償係数２１５ａを更新するための第１更新処理をプロセッサ２１１に実行させるプログラムコードを含む。第１更新処理は、例えば、増幅器５０の出力ｚ［ｎ］を示すサンプルデータ２１５ｂに基づいて行われる。なお、プリディストータ２１Ａが取得したサンプルデータ２１５ｂは、メモリ２１２に保存される。
プロセッサ２１１は、第１更新処理において、例えば、所定時間（例えば、数分）内にサンプリングされた数千個のサンプルデータ２１５ｂに基づいて、最小二乗法に基づき正規方程式を解くことで、第１歪補償係数２１５ａを計算する。計算された第１歪補償係数２１５ａは、第１歪補償回路２１０にて用いられる歪補償係数を更新するため、第１歪補償回路２１０に与えられる。
最小二乗法のような計算方法は、精度良く係数を計算することができるが、処理負荷が大きく、処理時間も長くなる。しかも、計算すべき係数の数が多いことも処理負荷を大きくする。また、最小二乗法のように、係数更新のために大量のサンプルデータ２１５ｂが必要となる計算方法を用いた場合、大量のサンプルデータ２１５ｂを得るための時間が必要である。
しかし、これらは、プリディストータ２１Ａにおいては、問題とならない。プロセッサ２１１による第１更新処理は、例えば、数分に１回程度の低頻度で実行されるため、係数更新のための十分な時間的余裕があり、処理に時間を要することは問題とならない。しかも、温度変化による歪の変化は、緩やかに生じるため、低頻度の係数更新でも、緩やかな歪の変化に追従することができる。ただし、プリディストータ２１Ａは、Ｉｄｑドリフト等によって生じる歪の瞬時的な変化に追従することはできない。歪の瞬時的な変化は、プリディストータ２１Ｂによって対処される。
なお、最小二乗法による第１歪補償係数２１５ａの算出機能は一例である。例えば、ＬＭＳ、ＲＭＳ（Root Mean Squares）、ＲＬＳ（Recursive Least Squares）等の他のアルゴリズムによって第１歪補償係数２１５ａを算出してもよいし、サンプルデータと第１歪補償係数との対応テーブルを用いて第１歪補償係数２１５ａを導出してもよい。
また、プリディストータ２１Ａは、第１更新部２１３を有していなくても良い。つまり、プリディストータ２１Ａは、変化しない第１歪補償特性を有していてもよい。この場合、プリディストータ２１Ａは、サンプルデータ２１５ｂを取得する必要がない。プリディストータ２１Ａが第１更新部２１３を有していない場合、歪の時間的な変化は、プリディストータ２１Ｂによって対処される。
プリディストータ２１Ｂは、前述のように、プリディストータ２１Ａでは対処できない歪の変化、特に瞬時的な歪の変化に対処する。図２のプリディストータ２１Ｂは、デジタル前置歪補償（ＤＰＤ）を実行するよう構成されている。図２のプリディストータ２１Ｂは、プリディストータＡの入力側（プリディストータＡとベースバンド処理ユニットとの間）に接続されている。プリディストータ２１Ｂは、例えば、field-programmable gate array（FPGA）のようなワイヤードロジック回路によって構成されている。なお、ワイヤードロジック回路は、ＦＰＧＡのように再構成可能な論理回路であってもよいし、再構成不能な論理回路であってもよい。
プリディストータ２１Ｂは、第２歪補償回路２１７として機能する回路を含む。第２歪補償回路２１７は、ベースバンド信号（ここでは、ベースバンド処理ユニットから出力された信号ｘ［ｎ］）に対して前置歪補償をするためのワイヤードロジック回路を備える。歪補償は、プリディストータ２１Ｂの係数記憶部に保存された第２歪補償係数２１９ａに基づいて、行われる。第２歪補償係数２１９ａは、プリディストータ２１Ｂの歪補償特性を決めるパラメータである。
第２歪補償回路２１７が有する歪補償特性（以下、「第２歪補償特性」という）は、例えば、以下の式（２）（以下、「第２特性式」ともいう）で表されるモデル（以下、「第２歪補償特性モデル」という）により規定される。
Figure 2020044831
ただし、ｘは第２歪補償回路２１７の入力信号を、ｙは第２歪補償回路２１７の出力信号を、ｋ２は非線形性歪の補償機能に関するインデックスを、ｍ２はメモリ効果歪の補償機能に関するインデックスを、Ｋ２，Ｍ２は定数を、ｎは離散時間を、ｈｋ２，ｍ２は係数（以下、「第２歪補償係数」という）を示す。即ち、第２歪補償特性を有する第２歪補償回路２１７は、非線形性歪及びメモリ効果歪のそれぞれを補償する機能を有する。第２歪補償特性は、第２歪補償係数ｈｋ２，ｍ２を定めることにより確定する。第２特性式は、第２非線形性歪を補償するための第２多項式であり、第２歪補償係数ｈｋ２，ｍ２は、第２多項式の各項に対応する。
図３を参照する。第２歪補償回路２１７は、第２非線形補償部２２２としての機能と、第２メモリ効果補償部２３２としての機能とを有する。第２非線形補償部２２２は、非線形性歪の補償機能であり、第２メモリ効果補償部２３２は、メモリ効果歪の補償機能である。第２歪補償特性は、第２非線形補償部２２２と、第２メモリ効果補償部２３２とを含む歪補償特性である。
なお、上記の第２特性式で規定される第２歪補償特性は一例である。第２歪補償特性は、非線形性歪及びメモリ効果歪のいずれか１つを補償する特性であってもよいし、非線形性歪及びメモリ効果歪とは異なる歪を補償する特性であってもよい。その場合、第２歪補償特性は式（２）とは異なるモデルにより規定される。
再び図２を参照する。プリディストータ２１Ｂによる歪補償は、例えば３次といった比較的低次の歪（低次の非線形性）を補償する。即ち、Ｋ２は、Ｋ１よりも小さい定数であり、例えば３以下等の比較的低い値が設定される。低次の歪を補償するため、第２歪補償係数２１９ａの数は少なくて済む。この結果、プリディストータ２１Ｂにおける処理負荷は小さい。したがって、プリディストータ２１Ｂの回路規模の増大が抑制される。
歪補償特性モデルの非線形次数が増加すると、歪補償回路の出力信号における周波数帯域幅が増加する。第１歪補償回路２１０及び第２歪補償回路２１７は複数の非線形ボルテラ演算子によって構成される。信号が非線形ボルテラ演算子を通過するとき、信号帯域幅は非線形性の次数に比例して増加する。例えば、３次の非線形ボルテラ演算子は信号帯域幅を３倍に拡張する。このため、最終出力信号の帯域幅は、最高次数の非線形性ボルテラ演算子に依存する。したがって、第１歪補償回路２１０は、比較的高い次数の第１特性式で規定される第１歪補償特性を有するため、出力信号における周波数帯域幅が比較的大きい。これに対して、第２歪補償回路２１７は、比較的低い次数の第２特性式で規定される第２歪補償特性を有するため、出力信号における周波数帯域幅が比較的狭い。
プリディストータ２１Ｂからみると、増幅器５０における歪のうち、プリディストータ２１Ａによって補償しきれなかった歪成分が見えるだけなので、プリディストータ２１Ｂが補償すべき歪の非線形性はさほど強くない。したがって、プリディストータ２１Ｂが、低次の歪しか補償できなくても、さほど問題とはならない。
プリディストータ２１Ｂは、第２歪補償係数２１９ａを更新する第２更新部２１８として機能する回路を含む。第２更新部２１８は、第２歪補償係数２１９ａを更新するための第２更新処理を実行するワイヤードロジック回路を備える。第２更新処理は、例えば、増幅器５０の出力ｚ［ｎ］を示すサンプルデータ２１９ｂに基づいて行われる。なお、プリディストータ２１Ｂが取得したサンプルデータ２１９ｂは、第２更新部２１８のサンプルデータ記憶部に保存される。
第２更新部２１８は、プリディストータＡよりも高頻度で、第２歪補償係数２１９ａを更新するための計算を行う。第２更新部２１８は、例えば、サンプルデータ２１９ｂのサンプリング周期１／ｆｓ［ｓ］毎に第２歪補償係数２１９ａを更新するか、又はサンプリング周期１／ｆｓ［ｓ］の数倍程度の周期毎に第２歪補償係数２１９ａを更新する。以下では、サンプリング周期１／ｆｓ［ｓ］毎に第２歪補償係数２１９ａを更新する例について説明する。第２更新部２１８は、例えば、１個又は数個のサンプルデータ２１９ｂに基づいて、Least Mean Square(LMS)によって第２歪補償係数２１９ａを計算する。計算された第２歪補償係数２１９ａは、第２歪補償回路２１７にて用いられる歪補償係数を更新するため、第２歪補償回路２１７に与えられる。
なお、第２更新部２１８が１回の係数更新に用いるサンプルデータ２１９ｂの数は少ないため、サンプルデータ２１９ｂを記憶するための係数記憶部としては、第２更新部２１８内に設けられたいくつかのフリップフロップで足り、大容量のメモリである必要はない。
ＬＭＳに基づく第２歪補償係数は、例えば、以下の式（３）（４）に基づいて計算される。計算された第２歪補償係数を用いた歪補償は、式（２）に基づいて行われる。
Figure 2020044831
Figure 2020044831
ここで、ｎは離散時間であり、αは所定の係数、Ｋは歪補償のための多項式ベクトル、ｚ［ｎ−１］は離散時間ｎ−１におけるサンプルデータ、ｈ［ｎ］，ｈ［ｎ−１］は離散時間ｎ，ｎ−１における第２歪補償係数ベクトル、ｙ［ｎ］，ｙ［ｎ−１］は離散時間ｎ，ｎ−１におけるプリディストータ２１Ｂの出力（歪補償後信号）、λは重みである（０＜λ＜１）。時刻ｎにおける係数ベクトルｈ［ｎ］及び多項式ベクトルＫ（ｚ［ｎ］）は、以下の式（５）及び式（６）で定義される。なお、Ｔは転置を示し、Ｈは共役転置を示す。
Figure 2020044831
Figure 2020044831
式（３）は、サンプルデータｚ［ｎ−１］とプリディストータ２１Ｂの出力ｙ［ｎ−１］に基づいて、第２歪補償係数ベクトルｈ［ｎ−１］の更新値を計算する。式（４）は、式（３）で更新された値の時間平均を計算する。式（２）の計算は、式（３）で計算された第２歪補償係数の時間平均を用いて行われる。なお、プリディストータ２１Ｂが、サンプルデータを取得する際に、１サンプリング周期１／ｆｓ［ｓ］以上の遅延ｄが生じる場合には式（３）（４）において、ｎ−１とある部分は、ｎ−ｄとすればよい。
ＬＭＳのような計算方法は、最小二乗法に比べて、計算精度は劣るが、比較的簡易な計算であるため処理負荷が小さい。また、計算すべき係数の数や、係数の更新のために必要なサンプルデータ２１９ｂの数も少なくて済む。
第２更新部２１８による係数更新は、例えば、サンプリング周期１／ｆｓ［ｓ］毎又はサンプリング周期１／ｆｓ［ｓ］の数倍程度の周期毎に高頻度で実行される。また、第２更新部２１８は、ワイヤードロジックであるため高速に計算をすることができる。したがって、第２更新部２１８は、Ｉｄｑドリフト等によって生じる歪の瞬時的な変化に追従して、第２歪補償係数２１９ａを速やかに更新することができる。
第２更新部２１８では、高頻度で係数を更新するが、更新１回あたりの処理負荷は大きくないため、処理負荷の大きい係数更新処理を高頻度で行う場合に比べて、処理負荷を下げることができ、回路規模も抑制される。
図２の歪補償装置２０によれば、プリディストータ２１Ａによって、Ｉｄｑドリフト等による瞬時的な歪の変化が生じるとき以外の通常動作時の歪を補償しつつ、プリディストータ２１Ｂによって、Ｉｄｑドリフト等による瞬時的な歪の変化にリアルタイムで追従し、歪補償をすることができる。しかも、プリディストータ２１Ａが設けられていることで、プリディストータ２１Ｂの処理負荷の増大が抑えられ、ハードウェア規模の増大が抑えられる。
なお、第２歪補償係数２１９ａの算出アルゴリズムであるＬＭＳは、ＮＬＭＳ（Normalized Least-mean-squares）であってもよい。また、ＬＭＳによる第２歪補償係数２１９ａの算出機能は、図３の第２更新部２１８の一例である。例えば、最小二乗法、ＲＭＳ、ＲＬＳ等の他のアルゴリズムによって第２歪補償係数２１９ａを算出してもよいし、サンプルデータと第２歪補償係数との対応テーブルを用いて第２歪補償係数２１９ａを導出してもよい。
なお、図２の例では、プリディストータ２１Ｂは、ワイヤードロジック回路によって構成されているが、プリディストータ２１Ａと同様に、歪補償係数の更新に関しては、プロセッサとメモリを有するコンピュータによって構成されていてもよい。この場合、プリディストータ２１Ｂにおける係数更新処理は、プロセッサがメモリに記憶されたコンピュータプログラムを実行することにより行われる。
［２．歪補償装置の動作］
次に、本実施形態に係る歪補償装置２０の動作について説明する。図４は、プリディストータ２１Ａの動作手順の一例を示すフローチャートである。
プリディストータ２１Ａのプロセッサ２１１は、第１更新処理を実行する（ステップＳ１０１）。この第１更新処理により、第１歪補償係数２１５ａが決定され、第１歪補償回路２１０の第１歪補償特性が設定される。
第１歪補償特性が設定された第１歪補償回路２１０は、第１歪補償処理を実行する（ステップＳ１０２）。第１歪補償処理は、第１歪補償回路２１０が入力信号ｙ［ｎ］を受信し、第１歪補償特性にしたがって入力信号ｙ［ｎ］を歪補償して出力信号ｙ［ｎ］’を生成し、出力信号ｙ［ｎ］’を出力する処理である。
プロセッサ２１１は、第１歪補償特性の更新タイミングに到達したか否かを判定する（ステップＳ１０３）。第１更新処理は、低頻度で実行される。このため、更新の間隔は比較的長い時間に設定される。例えば、第１更新処理は、サンプリング周期１／ｆｓ［ｓ］の数十倍〜数百倍程度の周期毎に実行される。
更新タイミングに到達していない場合（ステップＳ１０３においてＮＯ）、ステップＳ１０２に戻り、第１歪補償回路２１０が第１歪補償処理を実行する。第１歪補償処理は、サンプリング周期ｆｓ毎に実行される。
更新タイミングに到達した場合（ステップＳ１０３においてＹＥＳ）、ステップＳ１０１に戻り、プロセッサ２１１が再度第１更新処理を実行する。
上記の動作を繰り返し実行することにより、低頻度で第１歪補償特性が更新されつつ、サンプリング周期ｆｓ毎に第１歪補償処理が実行される。
図５は、第１更新処理の一例を示すフローチャートである。
プロセッサ２１１は、サンプルデータ２１５ｂを受信し（ステップＳ１１１）、サンプルデータ２１５ｂをメモリ２１２に保存する（ステップＳ１１２）。過去の所定期間分のサンプルデータ２１５ｂがメモリ２１２に蓄積される。つまり、ステップＳ１１２では、過去分のサンプルデータ２１５ｂが記憶されたメモリ２１２に、新たに受信されたサンプルデータが追加保存される。
プロセッサ２１１は、所定期間分のサンプルデータ２１５ｂをメモリ２１２から読み出す（ステップＳ１１３）。プロセッサ２１１は、読み出されたサンプルデータ２１５ｂを用いた最小二乗法による正規方程式を解くことで、第１歪補償係数２１５ａを算出する（ステップＳ１１４）。
プロセッサ２１１は、第１歪補償係数２１５ａを第１歪補償回路２１０へ送信し、第１歪補償回路２１０を設定する（ステップＳ１１５）。これにより、第１歪補償特性が更新される。以上で、第１更新処理が終了する。
次に、プリディストータ２１Ｂの動作について説明する。図６は、プリディストータ２１Ｂの動作手順の一例を示すフローチャートである。
プリディストータ２１Ｂの第２更新部２１８は、第２更新処理を実行する（ステップＳ２０１）。この第２更新処理により、第２歪補償係数２１９ａが決定され、第２歪補償回路２１７の第２歪補償特性が設定される。
第２歪補償特性が設定された第２歪補償回路２１７は、第２歪補償処理を実行する（ステップＳ２０２）。第２歪補償処理は、第２歪補償回路２１７が入力信号ｚ［ｎ］を受信し、第２歪補償特性にしたがって入力信号ｚ［ｎ］を歪補償して出力信号ｙ［ｎ］を生成し、出力信号ｙ［ｎ］を出力する処理である。
第２歪補償処理が終了すると、再度第２更新処理が実行される（ステップＳ２０１）。つまり、この例では、第２更新処理と第２歪補償処理とが繰り返し実行される。例えば、第２更新処理と第２歪補償処理とはサンプリング周期１／ｆｓ［ｓ］毎に実行される。
このように、第２更新処理は、高頻度で実行される。例えば、第２更新処理は、サンプリング周期１／ｆｓ［ｓ］の数倍程度の周期毎に実行されてもよい。
上記の動作を繰り返し実行することにより、高頻度で第２歪補償特性が更新されつつ、サンプリング周期ｆｓ毎に第２歪補償処理が実行される。
図７は、第２更新処理の一例を示すフローチャートである。
第２更新部２１８は、サンプルデータ２１９ｂを受信し（ステップＳ２１１）、サンプルデータ２１９ｂを保存する（ステップＳ２１２）。過去の所定期間分（ただし、サンプルデータ２１５ｂの保存期間より短い期間）のサンプルデータ２１９ｂが第２更新部２１８に蓄積される。つまり、ステップＳ２１２では、過去分のサンプルデータ２１９ｂが記憶されたサンプルデータ記憶部に、新たに受信されたサンプルデータが追加保存される。
第２更新部２１８は、所定期間分のサンプルデータ２１９ｂをサンプルデータ記憶部から読み出す（ステップＳ２１３）。第２更新部２１８は、読み出されたサンプルデータ２１９ｂを用いたＬＭＳによる正規方程式を解くことで、第２歪補償係数２１９ａを算出する（ステップＳ２１４）。
第２更新部２１８は、第２歪補償係数２１９ａを第２歪補償回路２１７へ送信し、第２歪補償回路２１７を設定する（ステップＳ２１５）。これにより、第２歪補償特性が更新される。以上で、第２更新処理が終了する。
本実施形態に係る歪補償装置２０は、温度、稼働時間、電力等の増幅器５０の状態に起因する時間的変化が緩やかな歪、又は、時間的に変化しない歪には、第１歪補償回路２１０によって対処し、Ｉｄｑドリフトのような高速なドリフトに起因する時間的変化が早い歪には、第２歪補償回路２１７によって対処する。すなわち、増幅器５０が生じる歪には、時間的に変化しない又は時間的変化が緩やかな第１歪と、第１歪よりも早く変化する第２歪とが含まれる。第２更新部２１８が、第１更新部２１３よりも高い頻度で第２歪補償特性を更新する。これにより、第２歪の時間的変化に対処することができる。また、第１歪補償回路２１０が、非線形歪とメモリ効果歪との両方を補償する。このため、第１歪に含まれる非線形歪及びメモリ効果歪の両方に対処することができ、高精度な歪補償が可能となる。
また、第２歪補償回路２１７が、非線形歪とメモリ効果歪との両方を補償する構成とすることもできる。これにより、さらに高精度な歪補償が可能となる。
また、第２歪補償回路２１７の第２歪補償特性は、第１特性式より低い次数の第２特性式により規定されてもよい。これにより、第２歪補償特性の更新を高頻度に行っても、処理負荷を抑制することができる。
また、第２歪補償回路２１７の出力信号の周波数帯域幅は、第１歪補償回路２１０の出力信号の周波数帯域幅よりも狭くてもよい。出力信号の周波数帯域幅が広くなるにしたがい、処理負荷が高くなる。したがって、第２周波数帯域幅を狭くすることで、第２歪補償特性の更新を高頻度に行っても、処理負荷を抑制することができる。
［３．歪補償装置の他の例］
図８は、歪補償装置２０の他の例を示している。図８に示す歪補償装置２０は、カスケード接続されたプリディストータ２２Ａ及びプリディストータ２２Ｂを備える。図８において、プリディストータ２２Ａは、図１のプリディストータＡの一例である。図８において、プリディストータ２２Ｂは、図１のプリディストータＢの一例である。
図８のプリディストータ２２Ａは、アナログ前置歪補償（Analog Predistortion :APD）をする。プリディストータ２２Ａは、増幅器５０における増幅特性の逆特性を有するアナログ回路によって構成されている。図８のプリディストータ２２Ａは、図２のプリディストータ２１Ａから係数更新機能を除いたものと機能的に等価である。図８のプリディストータ２２Ａは、歪補償特性の更新機能を有しないため、歪の時間的変化には対処できない。歪の瞬時的変化を含む歪の時間的変化への対処は、プリディストータ２２Ｂによってなされる。
プリディストータ２２Ｂは、デジタル前置歪補償（ＤＰＤ）を実行するよう構成されている。プリディストータ２２Ｂの構成及び機能は、図２のプリディストータ２１Ｂと同様である。なお、プリディストータ２２Ｂにおける係数更新モジュールは、メモリとプロセッサを有するコンピュータによって構成されてもよい。
図８の歪補償装置２０によれば、プリディストータ２２Ａによって、増幅器５０における歪のうち、時間的な変化分を除く歪成分を補償しつつ、プリディストータ２２Ｂによって、歪の時間的変化にリアルタイムで追従し、歪補償をすることができる。しかも、プリディストータ２２Ａが設けられていることで、プリディストータ２２Ｂの処理負荷の増大が抑えられ、ハードウェア規模の増大が抑えられる。
なお、図８では、プリディストータ２２Ｂとプリディストータ２２Ａとの間に、ＤＡＣ２２Ｃが設けられている。プリディストータ２２Ｂから出力されたデジタル歪補償信号は、ＤＡＣ２２Ｃによって、アナログ信号に変換される。プリディストータ２２Ａには、アナログ歪補償信号が与えられる。プリディストータ２２Ａの出力は、アナログ信号であるため、図１において歪補償装置２０とアップコンバータ４０との間に設けられているＤＡＣ３０は、図８においては不要である。
図９は、歪補償装置２０のさらに他の例を示している。図９に示す歪補償装置２０は、カスケード接続されたプリディストータＡ及びプリディストータＢを備える。図９では、プリディストータＡ及びプリディストータＢの配置が図１とは逆になっており、プリディストータＢは、プリディストータＡの出力側に接続されている。
図９の歪補償装置２０においても、プリディストータＡによって、Ｉｄｑドリフト等による瞬時的な歪の変化が生じるとき以外の通常動作時の歪を補償しつつ、プリディストータＢによって、Ｉｄｑドリフト等による瞬時的な歪の変化にリアルタイムで追従し、歪補償をすることができる。しかも、プリディストータＡが設けられていることで、プリディストータＢの処理負荷の増大が抑えられ、ハードウェア規模の増大が抑えられる。
図１０は、歪補償装置２０のさらに他の例を示している。図１０に示す歪補償装置２０は、パラレル接続されたプリディストータＡ及びプリディストータＢを備える。図１０では、ベースバンド信号ｘ［ｎ］は、プリディストータＡ及びプリディストータＢに与えられる。プリディストータＡは、Ｉｄｑドリフト等による瞬時的な歪の変化が生じるとき以外の通常動作時の歪を補償し、第１歪補償信号ｙ１［ｎ］を出力する。プリディストータＢは、Ｉｄｑドリフト等による瞬時的な歪に変化に対処し、第２歪補償信号ｙ２［ｎ］を出力する。第１歪補償信号ｙ１［ｎ］と第２歪補償信号ｙ２［ｎ］とは、加算器によって加算される。歪補償装置２０は、加算された歪補償信号ｙ［ｎ］を出力する。
図１０の歪補償装置２０においても、プリディストータＡによって、Ｉｄｑドリフト等による瞬時的な歪の変化が生じるとき以外の通常動作時の歪を補償しつつ、プリディストータＢによって、Ｉｄｑドリフト等による瞬時的な歪の変化にリアルタイムで追従し、歪補償をすることができる。しかも、プリディストータＡが設けられていることで、プリディストータＢの処理負荷の増大が抑えられ、ハードウェア規模の増大が抑えられる。
図１１は、無線通信機の他の例を示している。図１１に示す無線通信機１００は、モニタ信号ｚ［ｎ］を変換する第１フィルタ４０１及び第２フィルタ４０２を有する。
ＡＤＣ８０の出力側の信号線は分岐しており、一方にデジタルフィルタである第１フィルタ４０１が接続され、他方にデジタルフィルタである第２フィルタ４０２が接続される。
第１フィルタ４０１及び第２フィルタ４０２のそれぞれは、特定の周波数帯域の信号を通過させるフィルタとすることができ、例えば、ローパスフィルタ、バンドパスフィルタ、及びハイパスフィルタのうちのいずれかの種類とすることができる。フィルタの種類（通過帯域）は、ダウンコンバータ７０がどの帯域にダウンコンバートするかによって決めることができる。例えば、無線通信機１００がゼロＩＦ方式、即ち、ダイレクトコンバージョン受信機である場合、第１フィルタ４０１及び第２フィルタ４０２をローパスフィルタとすることができる。ゼロＩＦ方式の無線通信機の場合、ＡＤＣ８０の出力信号の中心周波数が直流（周波数＝０）であり、第１フィルタ４０１及び第２フィルタ４０２をローパスフィルタとすることで、信号帯域及びその隣接帯域の信号を通過させる。
第１フィルタ４０１の出力側は、第１更新部２１３に接続される。第１フィルタ４０１からの出力信号である第１モニタ信号ｚ１［ｎ］は、第１更新部２１３に入力される。第１更新部２１３は、入力された第１モニタ信号ｚ１［ｎ］からサンプルデータを取得し、サンプルデータに基づいて、第１更新処理により第１歪補償回路２１０に与える第１歪補償係数を更新する。
第２フィルタ４０２の出力側は、第２更新部２１８に接続される。第２フィルタ４０２からの出力信号である第２モニタ信号ｚ２［ｎ］は、第２更新部２１８に入力される。第２更新部２１８は、入力された第２モニタ信号ｚ２［ｎ］からサンプルデータを取得し、サンプルデータに基づいて、第２更新処理により第２歪補償回路２１７に与える第２歪補償係数を更新する。
第２フィルタ４０２の通過帯域は、第１フィルタ４０１の通過帯域より狭い。つまり、第２フィルタ４０２からの出力信号である第２モニタ信号ｚ２［ｎ］は、第１フィルタ４０１からの出力信号である第１モニタ信号ｚ１［ｎ］より周波数帯域幅が狭い。第２歪補償回路２１７は、比較的低次の歪（低次の非線形性）を補償するため、モニタ信号ｚ［ｎ］の全周波数帯域のうち、高次の歪に対応する外側の帯域は不要である。そればかりか、外側の帯域の信号成分は、第２歪補償係数を不安定化させる要因となる可能性がある。本変形例では、第２フィルタ４０２の通過帯域が第１フィルタ４０１よりも狭いため、外側の帯域の信号成分が除去された第２モニタ信号ｚ２［ｎ］を得ることができ、第２歪補償係数の不安定化を抑制することができる。
第２歪補償回路３２０に比較して、第１歪補償回路３１０は高次までの歪（高次の非線形性）を補償するため、高次の歪みに対応する外側の帯域まで必要とする。むしろ、外側の帯域の信号成分がなければ、第１歪補償係数を不安定化させる要因となる可能性がある。本変形例では、第１フィルタ４０１の通過帯域が第２フィルタ４０２よりも広いため、外側の帯域の信号成分を含む第１モニタ信号ｚ１［ｎ］を得ることができ、第１歪補償係数の不安定化を抑制することができる。
また、第１フィルタ４０１は、ローパスフィルタ、バンドパスフィルタ、ハイパスフィルタ等の特定の帯域を通過させるフィルタでなくてもよい。例えば、第１フィルタ４０１を全域通過フィルタ等の全帯域幅を通過させるフィルタとしてもよい。
また、第１フィルタ４０１及び第２フィルタ４０２のそれぞれを、アナログフィルタとすることもできる。図１２は、第１フィルタ４０１及び第２フィルタ４０２をアナログフィルタとした無線通信機の一例を示している。
ダウンコンバータ７０の出力側の信号線は分岐しており、一方にアナログフィルタである第１フィルタ４０１が接続され、他方にアナログフィルタである第２フィルタ４０２が接続される。第１フィルタ４０１の出力側には、アンチエイリアシングフィルタ４１１及びＡＤＣ４２１が直列接続される。第２フィルタ４０２の出力側には、アンチエイリアシングフィルタ４１２及びＡＤＣ４２２が直列接続される。
第１フィルタ４０１及び第２フィルタ４０２のそれぞれは、特定の周波数帯域の信号を通過させるフィルタとすることができ、例えば、ローパスフィルタ、バンドパスフィルタ、及びハイパスフィルタのうちのいずれかの種類とすることができる。フィルタの種類（通過帯域）は、ダウンコンバータ７０がどの帯域にダウンコンバートするかによって決めることができる。例えば、無線通信機１００がゼロＩＦ方式、即ち、ダイレクトコンバージョン受信機である場合、第１フィルタ４０１及び第２フィルタ４０２をローパスフィルタとすることができる。ゼロＩＦ方式の無線通信機の場合、ＡＤＣ８０の出力信号の中心周波数が直流（周波数＝０）であり、第１フィルタ４０１及び第２フィルタ４０２をローパスフィルタとすることで、信号帯域及びその隣接帯域の信号を通過させる。
ＡＤＣ４２１の出力側は、第１更新部２１３に接続される。ＡＤＣ４２１からの出力信号である第１モニタ信号ｚ１［ｎ］は、第１更新部２１３に入力される。第１更新部２１３は、入力された第１モニタ信号ｚ１［ｎ］からサンプルデータを取得し、サンプルデータに基づいて、第１更新処理により第１歪補償回路３１０に与える第１歪補償係数を更新する。
ＡＤＣ４２２の出力側は、第２更新部２１８に接続される。ＡＤＣ４２２からの出力信号である第２モニタ信号ｚ２［ｎ］は、第２更新部２１８に入力される。第２更新部２１８は、入力された第２モニタ信号ｚ２［ｎ］からサンプルデータを取得し、サンプルデータに基づいて、第２更新処理により第２歪補償回路３２０に与える第２歪補償係数を更新する。
第２フィルタ４０２の通過帯域は、第１フィルタ４０１の通過帯域より狭い。つまり、ＡＤＣ４２２の出力信号である第２モニタ信号ｚ２［ｎ］は、ＡＤＣ４２１からの出力信号である第１モニタ信号ｚ１［ｎ］より周波数帯域幅が狭い。本変形例では、第２フィルタ４０２の通過帯域が第１フィルタ４０１よりも狭いため、外側の帯域の信号成分が除去された第２モニタ信号ｚ２［ｎ］を得ることができ、第２歪補償係数の不安定化を抑制することができる。また、第１フィルタ４０１の通過帯域が第２フィルタ４０２よりも広いため、外側の帯域の信号成分を含む第１モニタ信号ｚ１［ｎ］を得ることができ、第１歪補償係数の不安定化を抑制することができる。
図１３は、第１フィルタ４０１及び第２フィルタ４０２をアナログフィルタとした無線通信機の他の例を示している。
ダウンコンバータ７０の出力側の信号線は分岐しており、一方に第１フィルタ４０１が接続され、他方に第２フィルタ４０２が接続される。第１フィルタ４０１は、アンチエイリアシングフィルタである。第１フィルタ４０１の出力側にはＡＤＣ４２１が接続される。第２フィルタ４０２は、特定の周波数帯域の信号を通過させるフィルタであり、例えば、ローパスフィルタ、バンドパスフィルタ、及びハイパスフィルタのうちのいずれかの種類とすることができる。第２フィルタ４０２の出力側には、アンチエイリアシングフィルタ４１２及びＡＤＣ４２２が直列接続される。
図１４は、第１フィルタ４０１及び第２フィルタ４０２をアナログフィルタとした無線通信機の他の例を示している。
カプラ３６の出力側の信号線は分岐しており、それぞれにダウンコンバータ４７１，４７２が接続される。ダウンコンバータ４７１の出力側には第１フィルタ４０１が接続され、ダウンコンバータ４７２の出力側には第２フィルタ４０２が接続される。第１フィルタ４０１の出力側には、アンチエイリアシングフィルタ４１１及びＡＤＣ４２１が直列接続される。第２フィルタ４０２の出力側には、アンチエイリアシングフィルタ４１２及びＡＤＣ４２２が直列接続される。
図１５は、歪補償装置のさらに他の例を示している。図１５に示す歪補償装置３００は、第１歪補償回路３１０と、第２歪補償回路３２０と、更新部３３０とを備える。更新部３３０は、第１歪補償回路３１０の第１歪補償特性と、第２歪補償回路３２０の第２歪補償特性とを更新する。
第１歪補償回路３１０は、例えば、式（１）の第１特性式で表される第１歪補償特性を有する。第２歪補償回路３２０は、例えば、式（２）の第２特性式で表される第２歪補償特性を有する。
図１６は、本変形例における歪補償装置３００の構成の一例を示すブロック図である。この例における歪補償装置３００は、プロセッサ３３１及びメモリ３３２を有するコンピュータによって構成される更新部３３０を有する。プロセッサ３３１は、メモリ３３２に記憶されたコンピュータプログラムである係数更新プログラム３３３を実行する。更新部３３０の各機能は、前記コンピュータのメモリ３３２に記憶されたコンピュータプログラムである係数更新プログラム３３３がプロセッサ３３１によって実行されることで発揮される。係数更新プログラム３３３は、ＣＤ−ＲＯＭなどの記録媒体に記憶させることができる。プロセッサ３３１は、係数更新プログラム３３３を実行し、後述するような第１更新処理及び第２更新処理を行う。
係数更新プログラム３３３は、第１歪補償係数３３４ａを更新するための第１更新処理と、第２歪補償係数３３４ｂを更新するための第２更新処理とをプロセッサ３３１に実行させるプログラムコードを含む。第１更新処理及び第２更新処理は、例えば、増幅器５０の出力ｚ［ｎ］を示すサンプルデータ３３５に基づいて行われる。歪補償装置３００が取得したサンプルデータ３３５は、メモリ３３２に保存される。
プロセッサ３３１は、第１更新処理において、例えば、所定時間（例えば、数分）内にサンプリングされた数千個のサンプルデータ３３５に基づいて、最小二乗法に基づき正規方程式を解くことで、第１歪補償係数３３４ａを計算する。計算された第１歪補償係数３３４ａは、第１歪補償回路３１０にて用いられる歪補償係数を更新するため、第１歪補償回路３１０に与えられる。
プロセッサ３３１は、第２更新処理において、例えば、サンプルデータ３３５の一部に基づいて、例えば式（３）（４）によるＬＭＳを解くことで、第２歪補償係数３３４ｂを計算する。計算された第２歪補償係数３３４ｂは、第２歪補償回路３２０にて用いられる歪補償係数を更新するため、第２歪補償回路３２０に与えられる。
第２歪補償係数３３４ｂの数は、第１歪補償係数３３４ａの数より少ない。このため、第２歪補償係数３３４ｂを算出するための処理負荷は、第１歪補償係数３３４ａを算出するための処理負荷に比べて小さい。第１更新処理は低い頻度で実行され、第２更新処理は高頻度で実行される。
次に、本例における歪補償装置３００の動作について説明する。図１７は、歪補償装置３００の動作手順の一例を示すフローチャートである。
プロセッサ３３１は、第１更新処理を実行する（ステップＳ３０１）。この第１更新処理により、第１歪補償係数３３４ａが決定され、第１歪補償回路３１０の第１歪補償特性が設定される。
また、プロセッサ３３１は、第２更新処理を実行する（ステップＳ３０２）。この第２更新処理により、第２歪補償係数３３４ｂが決定され、第２歪補償回路３２０の第２歪補償特性が設定される。
第１歪補償特性が設定された第１歪補償回路３１０は、第１歪補償処理を実行する（ステップＳ３０３）。第１歪補償処理は、第１歪補償回路３１０が入力信号ｙ［ｎ］を受信し、第１歪補償特性にしたがって入力信号ｙ［ｎ］を歪補償して出力信号ｙ［ｎ］’を生成し、出力信号ｙ［ｎ］’を出力する処理である。
第２歪補償特性が設定された第２歪補償回路３２０は、第２歪補償処理を実行する（ステップＳ３０４）。第２歪補償処理は、第２歪補償回路３２０が入力信号ｚ［ｎ］を受信し、第２歪補償特性にしたがって入力信号ｚ［ｎ］を歪補償して出力信号ｙ［ｎ］を生成し、出力信号ｙ［ｎ］を出力する処理である。
プロセッサ３３１は、第１歪補償特性の更新タイミングに到達したか否かを判定する（ステップＳ３３５）。第１更新処理は、低頻度で実行される。このため、更新の間隔は比較的長い時間に設定される。
更新タイミングに到達していない場合（ステップＳ３０５においてＮＯ）、ステップＳ３０２に戻り、プロセッサ３３１が第２更新処理を実行し（ステップＳ３０２）、第１歪補償回路３１０が第１歪補償処理を実行し（ステップＳ３０３）、第２歪補償回路３２０が第２歪補償処理を実行する（ステップＳ３０４）。第２更新処理は、例えばサンプリング周期ｆｓ毎に実行される。第１歪補償処理及び第２歪補償処理は、サンプリング周期ｆｓ毎に実行される。
更新タイミングに到達した場合（ステップＳ３０５においてＹＥＳ）、ステップＳ１０１に戻り、プロセッサ３３１が第１更新処理を実行する。第１更新処理は、例えばサンプリング周期１／ｆｓの数十倍〜数百倍程度の周期毎に実行される。
第１更新処理Ｓ３０１及び第２更新処理Ｓ３０２は、それぞれ、例えば図５及び図７に示される第１更新処理Ｓ及び第２更新処理と同様の処理とすることができる。
上記の動作を繰り返し実行することにより、低頻度で第１歪補償特性が更新されつつ、高頻度に第２歪補償特性が更新される。また、サンプリング周期ｆｓ毎に第１歪補償処理及び第２歪補償処理が実行される。
図１８は、歪補償装置３００の構成の他の例を示すブロック図である。本例では、更新部３３０は、コンピュータではなく、ＦＰＧＡ、ＡＳＩＣ（Application Specific Integrated Circuit）等のワイヤードロジック回路によって構成される。
更新部３３０は、第１歪補償係数３３４ａを更新するための第１更新処理を実行する部分回路と、第２歪補償係数３３４ｂを更新するための第２更新処理を実行する部分回路とを含む。第１更新処理は、増幅器５０の出力ｚ［ｎ］を示すサンプルデータ３３５に基づいて行われ、第２更新処理は、例えばサンプルデータ３３５の一部に基づいて行われる。なお、歪補償装置３００が取得したサンプルデータ３３５は、更新部３３０のサンプルデータ記憶部に保存される。
第２歪補償係数３３４ｂの数は、第１歪補償係数３３４ａの数より少ない。このため、第２歪補償係数３３４ｂを算出するための処理負荷は、第１歪補償係数３３４ａを算出するための処理負荷に比べて小さい。更新処理では、低い頻度で第１歪補償係数３３４ａが計算され、高い頻度で第２歪補償係数３３４ｂが計算される。
［４．補記］
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は請求の範囲によって示され、請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
等の意味及びその範囲内でのすべての変更が含まれる。
１００ 無線通信機
２０，３００ 歪補償装置
３０，２２Ｃ デジタル−アナログコンバータ
３６ カプラ
４０ アップコンバータ
５０ 電力増幅器
６０ アンテナ
７０，４７１，４７２ ダウンコンバータ
８０ アナログ−デジタルコンバータ
２１Ａ，２２Ａ，Ａ 第１プリディストータ
２１Ｂ，２２Ｂ，Ｂ 第２プリディストータ
２１０，３１０ 第１歪補償回路
２１１，３３１ プロセッサ
２１２，３３２ メモリ
２１３ 第１更新部
２１４，３３３ 係数更新プログラム
２１５ａ，３３４ａ 第１歪補償係数
２１５ｂ，２１９ｂ，３３５ サンプルデータ
２１７，３２０ 第２歪補償回路
２１８ 第２更新部
２１９ａ，３３４ｂ 第２歪補償係数
２２１ 第１非線形補償部
２２２ 第２非線形補償部
２３１ 第１メモリ効果補償部
２３２ 第２メモリ効果補償部
３３０ 更新部
４０１ 第１フィルタ
４０２ 第２フィルタ
４１１，４１２ アンチエイリアシングフィルタ
（５） また、本実施形態に係る歪補償装置において、前記更新部は、前記第１歪補償特性を更新する第１更新部と、前記第２歪補償特性を更新する第２更新部とを含み、前記第１更新部は、前記増幅器の出力信号から得られる第１モニタ信号に基づき、前記第１歪補償特性を更新し、前記第２更新部は、前記増幅器の出力信号から得られる第２モニタ信号に基づき、前記第２歪補償特性を更新し、前記第２モニタ信号の周波数帯域幅は、前記第１モニタ信号の周波数帯域幅より狭くてもよい。これにより、第２歪補償回路による歪補償には用いられない帯域を除去した第２モニタ信号によって第２歪補償特性を適切に更新することができる。
第１フィルタ４０１の出力側は、第１更新部２１３に接続される。第１フィルタ４０１からの出力信号である第１モニタ信号ｚ１［ｎ］は、第１更新部２１３に入力される。第１更新部２１３は、入力された第１モニタ信号ｚ１［ｎ］からサンプルデータを取得し、サンプルデータに基づいて、第１更新処理により第１歪補償回路３０１に与える第１歪補償係数を更新する。
第２フィルタ４０２の出力側は、第２更新部２１８に接続される。第２フィルタ４０２からの出力信号である第２モニタ信号ｚ２［ｎ］は、第２更新部２１８に入力される。第２更新部２１８は、入力された第２モニタ信号ｚ２［ｎ］からサンプルデータを取得し、サンプルデータに基づいて、第２更新処理により第２歪補償回路３２０に与える第２歪補償係数を更新する。
第２フィルタ４０２の通過帯域は、第１フィルタ４０１の通過帯域より狭い。つまり、第２フィルタ４０２からの出力信号である第２モニタ信号ｚ２［ｎ］は、第１フィルタ４０１からの出力信号である第１モニタ信号ｚ１［ｎ］より周波数帯域幅が狭い。第２歪補償回路３２０は、比較的低次の歪（低次の非線形性）を補償するため、モニタ信号ｚ［ｎ］の全周波数帯域のうち、高次の歪に対応する外側の帯域は不要である。そればかりか、外側の帯域の信号成分は、第２歪補償係数を不安定化させる要因となる可能性がある。本変形例では、第２フィルタ４０２の通過帯域が第１フィルタ４０１よりも狭いため、外側の帯域の信号成分が除去された第２モニタ信号ｚ２［ｎ］を得ることができ、第２歪補償係数の不安定化を抑制することができる。
プロセッサ３３１は、第１歪補償特性の更新タイミングに到達したか否かを判定する（ステップＳ３０５）。第１更新処理は、低頻度で実行される。このため、更新の間隔は比較的長い時間に設定される。
更新タイミングに到達した場合（ステップＳ３０５においてＹＥＳ）、ステップＳ３０１に戻り、プロセッサ３３１が第１更新処理を実行する。第１更新処理は、例えばサンプリング周期１／ｆ ｓの数十倍〜数百倍程度の周期毎に実行される。

Claims (12)

  1. 増幅器の出力に生じる第１歪を補償するための第１歪補償特性を有し、前記第１歪を補償する第１歪補償回路と、
    前記増幅器の出力に生じる第２歪を補償するための第２歪補償特性を有し、前記第２歪を補償する第２歪補償回路と、
    前記第２歪補償特性を更新する更新部と、
    を備え、
    前記第１歪は、非線形性歪及びメモリ効果歪を含み、
    前記第２歪は、前記第１歪よりも時間的な変化が早い歪みであり、
    前記更新部は、前記第１歪補償特性の更新頻度よりも高い頻度で前記第２歪補償特性を更新する、
    歪補償装置。
  2. 前記第２歪は、非線形性歪及びメモリ効果歪の少なくとも１つを含む、
    請求項１に記載の歪補償装置。
  3. 前記第１歪補償特性は、所定次数の第１特性式により規定され、
    前記第２歪補償特性は、前記第１特性式より低い次数の第２特性式により規定される、
    請求項１又は請求項２に記載の歪補償装置。
  4. 前記第１歪補償回路は、第１周波数帯域幅の出力信号を出力し、
    前記第２歪補償回路は、前記第１周波数帯域幅よりも狭い第２周波数帯域幅の出力信号を出力する、
    請求項１から請求項３のいずれか１項に記載の歪補償装置。
  5. 前記更新部は、前記第１歪補償特性を更新する第１更新部と、前記第２歪補償特性を更新する第２更新部とを含み、
    前記第１更新部は、前記増幅器の出力信号から得られる第１モニタ信号に基づき、前記第１歪補償特性を更新し、
    前記第２更新部は、前記増幅器の出力信号から得られる第２モニタ信号に基づき、前記第１歪補償特性を更新し、
    前記第２モニタ信号の周波数帯域幅は、前記第１モニタ信号の周波数帯域幅より狭い、
    請求項１から請求項４のいずれか１項に記載の歪補償装置。
  6. 無線周波数の信号を増幅する増幅器と、
    前記増幅器の出力に生じる第１歪を補償するための第１歪補償特性を有し、前記第１歪を補償する第１歪補償回路と、
    前記増幅器の出力に生じる第２歪を補償するための第２歪補償特性を有し、前記第２歪を補償する第２歪補償回路と、
    前記第２歪補償特性を更新する更新部と、
    を備え、
    前記第１歪は、非線形性歪及びメモリ効果歪を含み、
    前記第２歪は、前記第１歪よりも時間的な変化が早い歪みであり、
    前記更新部は、前記第１歪補償特性の更新頻度よりも高い頻度で前記第２歪補償特性を更新する、
    無線通信機。
  7. 前記増幅器の出力信号から得られるモニタ信号を第１モニタ信号へ変換する第１フィルタと、
    前記モニタ信号を、前記第１モニタ信号より周波数帯域幅が狭い第２モニタ信号へ変換する第２フィルタと、
    をさらに備え、
    前記更新部は、
    前記第１フィルタから出力される前記第１モニタ信号に基づいて、前記第１歪補償特性を更新する第１更新部と、
    前記第２フィルタから出力される前記第２モニタ信号に基づいて、前記第２歪補償特性を更新する第２更新部と、
    を含む、
    請求項６に記載の無線通信機。
  8. 増幅器の出力に生じる第１歪を補償する外部歪補償回路に接続されるプリディストータであって、
    前記増幅器の出力に生じる歪みのうち、前記第１歪とは異なる第２歪を補償する歪補償特性を有する歪補償回路と、
    前記歪補償特性を更新する更新部と、
    を備え、
    前記第１歪は、非線形性歪及びメモリ効果歪を含み、
    前記第２歪は、前記第１歪よりも時間的な変化が早い歪みであり、
    前記更新部は、前記外部歪補償回路の更新頻度よりも高い頻度で前記歪補償特性を更新する、
    プリディストータ。
  9. 増幅器の出力に生じる第１歪を補償する第１歪補償処理を実行するステップと、
    前記増幅器の出力に生じる第２歪を補償する第２歪補償処理を実行するステップと、
    前記第２歪補償処理において前記第２歪を補償するための第２歪補償特性を更新する更新処理を所定頻度で実行するステップと、
    を有し、
    前記第１歪は、非線形性歪及びメモリ効果歪を含み、
    前記第２歪は、前記第１歪よりも時間的な変化が早い歪みであり、
    前記所定頻度は、前記第１歪補償処理において前記第１歪を補償するための第１歪補償特性の更新頻度よりも高い頻度である、
    歪補償方法。
  10. 増幅器の出力に生じる第１歪を補償する外部プリディストータに接続されるプリディストータによって実行される歪補償方法であって、
    前記増幅器の出力に生じる歪みのうち前記第１歪とは異なる第２歪を補償するステップと、
    前記第２歪を補償するための第２歪補償特性を更新する更新処理を所定頻度で実行するステップと、
    を備え、
    前記第１歪は、非線形性歪及びメモリ効果歪を含み、
    前記第２歪は、前記第１歪よりも時間的な変化が早い歪みであり、
    前記所定頻度は、前記第１歪を補償するための第１歪補償特性の更新頻度よりも高い頻度である、
    歪補償方法。
  11. 増幅器の出力に生じる第１歪を補償するための第１歪補償特性を有し、前記第１歪を補償する第１歪補償回路、及び前記増幅器の出力に生じる第２歪を補償するための第２歪補償特性を有し、前記第２歪を補償する第２歪補償回路のそれぞれを設定するためのコンピュータプログラムであって、
    コンピュータに、
    前記第２歪補償特性を設定するためのパラメータを計算するステップと、
    計算された前記パラメータを前記第２歪補償回路に設定するステップと、
    を所定頻度で実行させ、
    前記第１歪は、非線形性歪及びメモリ効果歪を含み、
    前記第２歪は、前記第１歪よりも時間的な変化が早い歪みであり、
    前記所定頻度は、前記第１歪補償特性の更新頻度よりも高い頻度である、
    コンピュータプログラム。
  12. 増幅器の出力に生じる第１歪を補償する第１歪補償回路に接続される第２歪補償回路を設定するためのコンピュータプログラムであって、
    コンピュータに、
    前記第２歪補償回路が有する歪補償特性を設定するためのパラメータを計算するステップと、
    計算された前記パラメータを前記第２歪補償回路に設定するステップと、
    を所定頻度で実行させ、
    前記第１歪は、非線形性歪及びメモリ効果歪を含み、
    前記第２歪補償回路は、第２歪を補償する回路であり、
    前記第２歪は、前記第１歪よりも時間的な変化が早い歪みであり、
    前記所定頻度は、前記第１歪補償回路が有する歪補償特性の更新頻度よりも高い頻度である、
    コンピュータプログラム。

JP2020540132A 2018-08-29 2019-07-18 歪補償装置、無線通信機、プリディストータ、歪補償方法、及びコンピュータプログラム Active JP7276344B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018160463 2018-08-29
JP2018160463 2018-08-29
PCT/JP2019/028200 WO2020044831A1 (ja) 2018-08-29 2019-07-18 歪補償装置、無線通信機、プリディストータ、歪補償方法、及びコンピュータプログラム

Publications (2)

Publication Number Publication Date
JPWO2020044831A1 true JPWO2020044831A1 (ja) 2021-09-09
JP7276344B2 JP7276344B2 (ja) 2023-05-18

Family

ID=69645108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020540132A Active JP7276344B2 (ja) 2018-08-29 2019-07-18 歪補償装置、無線通信機、プリディストータ、歪補償方法、及びコンピュータプログラム

Country Status (4)

Country Link
US (1) US11791776B2 (ja)
JP (1) JP7276344B2 (ja)
CN (1) CN112567628A (ja)
WO (1) WO2020044831A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11005430B2 (en) * 2017-03-02 2021-05-11 Sumitomo Electric Industries, Ltd. Distortion compensation device and distortion compensation method
US11791776B2 (en) * 2018-08-29 2023-10-17 Sumitomo Electric Industries, Ltd. Distortion compensation device, wireless communicator, predistorter, distortion compensation method, and computer program
US20230179468A1 (en) * 2021-12-06 2023-06-08 Sumitomo Electric Device Innovations, Inc. Dual-layered predistortion system for wireless communication

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130222059A1 (en) * 2012-02-28 2013-08-29 Telefonaktiebolaget L M Ericsson (Publ) Fir/iir filter predistorter for power amplifiers exhibiting short-term and/or long-term memory effects
JP2013247501A (ja) * 2012-05-25 2013-12-09 Panasonic Corp 電力増幅装置
JP2017046122A (ja) * 2015-08-25 2017-03-02 住友電気工業株式会社 歪補償装置
JP2017212478A (ja) * 2016-05-23 2017-11-30 富士通株式会社 無線装置
WO2018159021A1 (ja) * 2017-03-02 2018-09-07 住友電気工業株式会社 歪補償装置及び歪補償方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4394409B2 (ja) * 2003-09-25 2010-01-06 株式会社日立国際電気 プリディストーション方式歪補償機能付き増幅器
US8005162B2 (en) * 2007-04-20 2011-08-23 Microelectronics Technology, Inc. Dynamic digital pre-distortion system
JP5387445B2 (ja) * 2010-02-25 2014-01-15 日本電気株式会社 前置歪み補償回路及び電力増幅器のメモリ効果歪み補償方法
JP2014204148A (ja) 2013-04-01 2014-10-27 住友電気工業株式会社 増幅装置、歪補償方法および歪補償プログラム
US11791776B2 (en) * 2018-08-29 2023-10-17 Sumitomo Electric Industries, Ltd. Distortion compensation device, wireless communicator, predistorter, distortion compensation method, and computer program

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130222059A1 (en) * 2012-02-28 2013-08-29 Telefonaktiebolaget L M Ericsson (Publ) Fir/iir filter predistorter for power amplifiers exhibiting short-term and/or long-term memory effects
JP2013247501A (ja) * 2012-05-25 2013-12-09 Panasonic Corp 電力増幅装置
JP2017046122A (ja) * 2015-08-25 2017-03-02 住友電気工業株式会社 歪補償装置
JP2017212478A (ja) * 2016-05-23 2017-11-30 富士通株式会社 無線装置
WO2018159021A1 (ja) * 2017-03-02 2018-09-07 住友電気工業株式会社 歪補償装置及び歪補償方法

Also Published As

Publication number Publication date
CN112567628A (zh) 2021-03-26
WO2020044831A1 (ja) 2020-03-05
US20210328553A1 (en) 2021-10-21
JP7276344B2 (ja) 2023-05-18
US11791776B2 (en) 2023-10-17

Similar Documents

Publication Publication Date Title
US11632085B2 (en) Distortion compensation device and distortion compensation method
EP2244380B1 (en) Predistorter
KR101789924B1 (ko) 적응형 디지털 전치 왜곡을 위한 디바이스 및 방법
US9306506B1 (en) Apparatus and methods for dual loop power amplifier digital pre-distortion systems
US20190260402A1 (en) Multi-band linearization system
US8913690B2 (en) Amplifier circuit and wireless communication equipment
JPWO2020044831A1 (ja) 歪補償装置、無線通信機、プリディストータ、歪補償方法、及びコンピュータプログラム
KR101386239B1 (ko) 비선형 왜곡의 보상을 위한 전치 왜곡 장치 및 방법
US7564305B2 (en) System and method for self-cancellation of Nth-order intermodulation products
EP3007354B1 (en) Distortion compensation apparatus and wireless communication apparatus
JP2015159420A (ja) 非線形歪み検出装置及び歪み補償電力増幅器
Vansebrouck et al. Digital distortion compensation for wideband direct digitization RF receiver
WO2014050383A1 (ja) 歪補償装置および無線通信装置
EP2136469B1 (en) Method of high power amplifiers transfer function linearization by adaptively calculating main intermodulation products of radiofrequency harmonic cancellation
EP2375567B1 (en) Distortion compensating circuit and radio base station
EP2768194B1 (en) Implementation method of compensating filter and signal bandwidth compensating apparatus
US11563409B2 (en) Configurable non-linear filter for digital pre-distortion
JP2020036172A (ja) 歪補償装置、歪補償方法、及びコンピュータプログラム
US11463072B1 (en) Adaptive volterra compensator
JP2020031335A (ja) 歪補償装置、歪補償方法、及びコンピュータプログラム
JP2009200840A (ja) 送信装置
Vallant et al. System-level mitigation of undersampling ADC nonlinearity for high-IF radio receivers
KR102097521B1 (ko) 고주파 증폭 장치 및 왜곡보상 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210408

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230417

R150 Certificate of patent or registration of utility model

Ref document number: 7276344

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150