JP2017046122A - 歪補償装置 - Google Patents

Abstract

【課題】ＤＡ変換器の広帯域化を抑制する。
【解決手段】歪補償装置は、歪補償前デジタル信号に対してデジタル歪補償を施して、歪補償後デジタル信号を出力するデジタル歪補償部３１と、デジタル歪補償部３１から出力された歪補償後デジタル信号を、第１歪補償後アナログ信号に変換するＤＡ変換器４０と、ＤＡ変換器４０から出力された第１歪補償後アナログ信号に対して、アナログ歪補償を施して第２歪補償後アナログ信号を出力するアナログ歪補償部６０と、を備え、デジタル歪補償部３１は、第２歪補償後アナログ信号よりも狭帯域の歪補償後デジタル信号を出力するデジタル歪補償を行うよう構成されている。
【選択図】図１

Description

本発明は、歪補償装置に関する。

歪補償装置は、例えば、特許文献１に開示されている。特許文献１の歪補償装置は、増幅器の歪特性を補償するため、デジタルの送信信号に対してデジタル信号処理による前置歪補償を行う。歪補償後のデジタル送信信号は、デジタルアナログ変換器（ＤＡＣ）によって、アナログ信号に変換され、増幅器に与えられる。

特開２０１４−１５５１０１号公報

近年の信号の広帯域化に伴い、歪補償後のデジタル信号をアナログ信号に変換するＤＡＣの帯域幅も広くする必要がある。しかも、増幅器の非線形性を補償する歪補償は、信号を広帯域化させる。このため、ＤＡＣの帯域幅は、歪補償前デジタル信号の帯域幅の少なくとも３倍程度以上必要であり、多くの場合、５倍程度は必要である。例えば、歪補償前デジタル信号の信号帯域幅が２０ＭＨｚであれば、１００ＭＨｚの帯域幅を持つＤＡＣを使用し、歪補償前デジタル信号の信号帯域が４０ＭＨｚであれば、２００ＭＨｚの帯域幅を持つＤＡＣを使用する必要がある。このような広帯域のＤＡＣの使用は、高コスト化を招く。

したがって、ＤＡＣの広帯域化を抑制することが望まれる。

一の観点からみた本発明は、歪補償前デジタル信号に対してデジタル歪補償を施して、歪補償後デジタル信号を出力するデジタル歪補償部と、前記デジタル歪補償部から出力された歪補償後デジタル信号を、第１歪補償後アナログ信号に変換するＤＡ変換器と、前記ＤＡ変換器から出力された前記第１歪補償後アナログ信号に対して、アナログ歪補償を施して第２歪補償後アナログ信号を出力するアナログ歪補償部と、を備え、前記デジタル歪補償部は、前記第２歪補償後アナログ信号よりも狭帯域の前記歪補償後デジタル信号を出力するデジタル歪補償を行うよう構成されている歪補償装置である。

本発明によれば、ＤＡＣの広帯域化を抑制することができる。

歪補償装置を有する増幅装置の回路図である。 アナログ歪補償部の回路図である。 歪補償装置を有する増幅装置の回路図である。

以下、本発明の好ましい実施形態について図面を参照しながら説明する。

［１．実施形態の概要］
（１）実施形態に係る歪補償装置は、デジタル歪補償部と、ＤＡ変換器と、アナログ歪補償部と、を備える。デジタル歪補償部は、歪補償前デジタル信号に対してデジタル歪補償を施して、歪補償後デジタル信号を出力する。ＤＡ変換器は、デジタル歪補償部から出力された歪補償後デジタル信号を、第１歪補償後アナログ信号に変換する。アナログ歪補償部は、ＤＡ変換器から出力された第１歪補償後アナログ信号に対して、アナログ歪補償を施して第２歪補償後アナログ信号を出力する。デジタル歪補償部は、第２歪補償後アナログ信号よりも狭帯域の歪補償後デジタル信号を出力するデジタル歪補償を行うよう構成されている。

ＤＡ変換器によって変換される歪補償後デジタル信号が、第２歪補償後アナログ信号よりも狭帯域であることで、第２歪補償後のアナログ信号が広帯域化しても、ＤＡ変換器の広帯域化を抑制することができる。

（２）前記デジタル歪補償部による前記デジタル歪補償は、増幅器のメモリ効果補償を含むのが好ましい。前記アナログ歪補償部による前記アナログ歪補償は、増幅器の非線形歪補償を含むのが好ましい。

増幅器のメモリ効果補償とは、増幅器の特性の一つであるメモリ効果の補償である。メモリ効果とは、増幅器の出力が過去の信号値にも影響を受けることである。メモリ効果は、増幅器によって増幅される信号が広帯域化されると無視できなくなる。したがって、広帯域信号を増幅する増幅器の歪補償には、非線形歪補償だけでなく、メモリ効果補償をも行う必要がある。非線形歪補償は、信号を広帯域化させるのに対し、メモリ効果補償は、信号の帯域幅を変化させないため、デジタル歪補償部がメモリ効果補償を担うことで、歪補償後デジタル信号を狭帯域化させるのが容易となる。

デジタル歪補償部は、メモリ効果補償以外に非線形歪補償を行っても良い。非線形歪は高次になるほど信号を広帯域化させるため、より低次歪（例えば、３次歪）をデジタル歪補償部が担い、より高次の歪（例えば、５次歪）をアナログ歪補償部が担うのが好ましい。

（３）前記デジタル歪補償部による前記デジタル歪補償は、増幅器の非線形歪補償を含まず、前記歪補償後デジタル信号の帯域幅は、前記歪補償前デジタル信号の帯域幅と同じであるのが好ましい。メモリ効果補償は信号を広帯域化させないため、デジタル歪補償は、メモリ効果補償を行うが、増幅器の非線形歪補償を含まないことで、歪補償後デジタル信号の帯域幅は、歪補償前デジタル信号の帯域幅と同じになり、有利である。

（４）増幅器出力のモニタ信号をデジタルモニタ信号に変換するＡＤ変換器と、前記デジタルモニタ信号に基づいて、前記デジタル歪補償部によるデジタル歪補償のための第１パラメータ、及び、前記アナログ歪補償部によるアナログ歪補償のための第２パラメータを、デジタル信号処理によって生成するパラメータ生成部と、を更に備えるのが好ましい。この場合、前記デジタル歪補償部は、前記第１パラメータに基づいてデジタル歪補償を行うよう構成され、前記アナログ歪補償部は、前記第２パラメータに基づいてアナログ歪補償を行うよう構成される。この場合、パラメータ生成部は、デジタル歪補償部のための第１パラメータ及びアナログ歪補償部のための第２パラメータを、デジタル信号処理によって生成でき、有利である。

（５）前記ＤＡ変換器の帯域幅は、前記ＡＤ変換器の帯域幅と同じであるのが好ましい。この場合、ＤＡ変換器の帯域幅とＡＤ変換器の帯域幅を揃えると、回路の構成上、有利となる。例えば、同じ帯域幅のＤＡ変換器とＡＤ変換器が一体型になったチップを利用可能となる。

［２．実施形態の詳細］
図１は、増幅装置１０を示している。増幅装置１０は、歪補償装置２０と、歪補償後の信号を増幅する増幅器８０と、を含む。歪補償装置２０は、増幅器８０に入力される信号に対する前置歪補償を行う。増幅器８０は、歪補償後の信号を増幅する。

デジタル信号処理部３０と、ＤＡＣ（Digital to Analog Converter）４０と、アナログ歪補償部６０と、を含む。デジタル信号処理部３０は、歪補償及びその他の信号処理を、デジタル信号処理によって行う。デジタル信号処理部３０は、デジタル歪補償部３１と、モデル構築部３３と、を含む。デジタル歪補償部３１は、歪補償前デジタル信号であるベースバンドＩ／Ｑ信号に対して、デジタル歪補償を施す。デジタル歪補償とは、デジタル信号処理による歪補償である。

モデル構築部３３は、増幅器８０のモデルを構築する。モデルの構築のため、モデル構築部３３には、歪補償前デジタル信号であるベースバンドＩ／Ｑ信号ｘと、増幅器出力のモニタ信号ｙと、が与えられる。ベースバンドＩ／Ｑ信号ｘは、増幅器出力のモニタ信号ｙとの遅延差を解消するため、遅延部（ｄｅｌａｙ）３２を介して、モデル構築部３３に与えられる。

モデル構築部３３は、例えば、与えられた２つの信号ｘ，ｙの差分に基づいて、例えば、増幅器８０の逆歪特性を示すモデルを構築する。モデル構築部３３は、モデルの構築によって、歪補償のためのパラメータを生成する。パラメータは、デジタル歪補償部３１のための第１パラメータと、アナログ歪補償部６０のための第２パラメータと、を含む。モデル構築部３３は、歪補償のためのパラメータの生成部でもある。生成されたパラメータは、デジタル補償部３１に適用されるほか、アナログ歪補償部６０にも適用される。モデル及びパラメータについては後述する。

デジタル歪補償部３１は、モデル構築部３３から与えられた第１パラメータに基づいて、ベースバンドＩ／Ｑ信号ｘに対してデジタル歪補償を行う。第１パラメータとは、モデル構築部３３によって生成されたパラメータのうち、デジタル歪補償のためのパラメータである。デジタル歪補償部３１は、ベースバンドＩ／Ｑ信号ｘに対してデジタル歪補償が施された歪補償後デジタル信号ｕ_１を出力する。

歪補償後デジタル信号ｕ_１は、ＤＡＣ４０に与えられる。ＤＡＣ４０は、歪補償後デジタル信号ｕ_１を、ＤＡ変換によって、第１歪補償後アナログ信号ｕ_１に変換する。第１歪補償後アナログ信号ｕ_１は、アナログ歪補償部６０に与えられる。

アナログ歪補償部６０は、第１歪補償後アナログ信号ｕ_１に対してアナログ歪補償を行う。アナログ歪補償とは、アナログ回路による歪補償である。アナログ歪補償部６０は、第１歪補償後アナログ信号ｕ_１に対してアナログ歪補償が施された第２歪補償後アナログ信号ｕ_２を出力する。

第２歪補償後アナログ信号ｕ_２は、周波数変換器７０によって、ＲＦ信号の周波数にアップコンバートされる。アップコンバートされた第２歪補償後アナログ信号ｕ_２は、増幅器８０に与えられる。増幅器８０は、与えられた信号ｕ_２を増幅し、出力する。増幅後の信号は、例えば、図示しないアンテナから送信される。

増幅器８０の出力は、検出器９０によってモニタ信号ｙとして検出される。検出器９０から出力されたモニタ信号ｙはアナログ信号である。モニタ信号ｙは、周波数変換器７２によってダウンコンバートされる。ダウンコンバートされたモニタ信号ｙは、ＡＤＣ（Analog to Digital Converter）５０に与えられる。ＡＤＣ５０は、アナログモニタ信号ｙを、ＡＤ変換によって、デジタルモニタ信号ｙに変換する。ＡＤＣ５０の帯域幅は、本来の信号帯域幅（歪補償前デジタル信号の帯域幅）と同じでよい。例えば、歪補償前デジタル信号の帯域幅が４０ＭＨｚであれば、ＡＤＣ５０の帯域幅は４０ＭＨｚとなる。

デジタルモニタ信号ｙは、デジタル信号処理部３０のモデル構築部３３に与えられる。モデル構築部３３は、与えられたデジタルモニタ信号に基づいて、歪補償のためのパラメータを生成する。

前述のように、歪補償装置１０は、デジタル歪補償部３１とアナログ歪補償部６０とを備えており、歪補償が２つに分けて行われる。デジタル歪補償部３１は、例えば、増幅器８０のメモリ効果補償をデジタル信号処理によって行い、増幅器８０の非線形歪補償は行わない。アナログ歪補償部６０は、例えば、増幅器８０の非線形歪補償をアナログ回路によって行い、増幅器８０のメモリ効果補償は行わない。

モデル構築部３３が、デジタル歪補償部３１のために構築する第１モデルは、例えば、次の式（１）によって表される。下記式は、メモリ効果補償のためのモデルを示す。第１モデルの構築は、第１パラメータｂ_ｊの値を決定することと等価である。
ここで、ｔは時間を示し、ｕ_１（ｔ）は、時間ｔにおける歪補償後デジタル信号を示し、ｘ（ｔ）は、時間ｔにおける歪補償前デジタル信号の値を示し、ｂ_ｊ（ｊは０以上の整数）は、第１パラメータである。

モデル構築部３３は、歪補償前デジタル信号ｘとモニタ信号ｙとの差分が最小化するように、第１パラメータｂ_ｊの値を生成し、生成した第１パラメータｂ_ｊをデジタル歪補償部３１に与える。デジタル歪補償部３１は、与えられた第１パラメータｂ_ｊを持つ式（１）に基づいて、歪補償前デジタル信号ｘから歪補償後デジタル信号ｕ_１を生成する。

式（１）から明らかなように、メモリ効果補償は、線形のダイナミクスを生成するだけであるので、信号の帯域を増大させない。したがって、デジタル補償部３１から出力される歪補償後デジタル信号ｕ_１の帯域幅は、歪補償前デジタル信号ｘの帯域幅と同じである。例えば、歪補償前デジタル信号ｘの帯域幅が４０ＭＨｚであれば、歪補償後デジタル信号ｕ_１の帯域幅も４０ＭＨｚである。

仮に、デジタル補償部３１が、非線形歪補償も行う場合、非線形歪補償は帯域を増大させるため、歪補償後デジタル信号ｕ_１の帯域幅は、歪補償前デジタル信号ｘの帯域幅よりも大きくなる。しかし、本実施形態では、歪補償後デジタル信号ｕ_１の帯域の増大が防止されている。したがって、ＤＡＣ４０は、歪補償前デジタル信号ｘの帯域幅に対応した帯域幅（例えば、４０ＭＨｚ）を有していればよい。このため、ＤＡＣ４０としては、比較的安価なものを採用することができ、ＤＡＣの数を増やす必要もないので、コストアップを防止できる。また、ＤＡＣ４０とＡＤＣ５０の帯域幅を揃えることができるため、動作速度を揃えることができ、回路設計が容易となる。

モデル構築部３３が、アナログ歪補償部３２のために構築する第２モデルは、例えば、次の式（２）によって表される。下記式は、非線形歪補償のためのモデルを示す。第２モデルの構築は、第２パラメータｃ_ｊの値を決定することと等価である。
ここで、ｔは時間を示し、ｕ_２（ｔ）は、時間ｔにおける第２歪補償後アナログ信号を示し、ｕ_１（ｔ）は、時間ｔにおける第１歪補償後アナログ信号を示し、ｆ_ｉ（ｕ_１）（ｉは１以上の整数）は、ｉ毎に異なる非線形特性を有する関数（非線形関数）であり、ｃ_ｊ（ｊは０以上の整数）は、第２パラメータである。

モデル構築部３３は、歪補償前デジタル信号ｘとモニタ信号ｙとの差分が最小化するように、第２パラメータｃ_ｊの値を生成し、生成した第２パラメータｃ_ｊに応じて、アナログ歪補償部６０を制御する。アナログ歪補償部６０に含まれる可変アナログ素子は、第２パラメータｃ_ｊに基づいて、値が調整される。この調整により、モデル構築部３３によって構築された第２モデル（式（２））が、アナログ歪補償部６０に反映される。第２モデルが反映されたアナログ歪補償部６０は、アナログ信号処理により、第１歪補償後アナログ信号ｕ_１から、第２歪補償後アナログ信号ｕ_２を生成する。

アナログ歪補償部６０は、式（２）に基づく非線形歪補償を行うため、ＤＡＣ４０通過後の第１歪補償後アナログ信号ｕ_１の帯域を増大させる。しかし、帯域増大はＤＡＣ４０通過後に生じるため、ＤＡＣ４０の帯域を増大させることはない。

図２は、式（２）に対応するように構成されたアナログ歪補償部６０の例を示している。図２のアナログ歪補償部６０は、非線形素子６１ｂ，６１ｃ，６１ｄと、可変移相器６３ａ，６３ｂ，６３ｃ，６３ｄと、可変減衰器６５ａ，６５ｂ，６５ｃ，６５ｄと、加算器６６と、を有する。可変移相器及び可変減衰器は、可変アナログ素子である。

非線形素子６１ｂ，６１ｃ，６１ｄは、それぞれ、式（２）の非線形特性関数ｆ_ｉ（ｕ_１）に応じた非線形特性を有するアナログ回路素子である。非線形素子６１ｂ，６１ｃ，６１ｄは、並列接続されており、それぞれ第１歪補償後アナログ信号ｕ_１が与えられる。

可変移相器６３ａ，６３ｂ，６３ｃ，６３ｄは、それぞれ、信号の位相を調整する。可変移相器６３ａ，６３ｂ，６３ｃ，６３ｄは、それぞれ並列に設けられ、可変移相器６３ａには、第１歪補償後アナログ信号ｕ_１が与えられ、可変移相器６３ｂ，６３ｃ，６３ｄは、非線形素子６１ｂ，６１ｃ，６１ｄの後段に設けられ、非線形素子６１ｂ，６１ｃ，６１ｄの出力が与えられる。

可変減衰器６５ａ，６５ｂ，６５ｃ，６５ｄは、それぞれ、信号の振幅を調整する。可変減衰器６５ａ，６５ｂ，６５ｃ，６５ｄは、それぞれ、可変移相器６３ａ，６３ｂ，６３ｃ，６３ｄの後段に、並列に設けられている。

可変移相器６３ａ及び可変減衰器６５ａの組は、第２パラメータのうちのｃ_０に対応する。可変移相器６３ｂ及び可変減衰器６５ｂの組は、第２パラメータのうちのｃ_１に対応する。可変移相器６３ｃ及び可変減衰器６５ｃの組は、第２パラメータのうちのｃ_２に対応する。可変移相器６３ｄ及び可変減衰器６５ｄの組は、第２パラメータのうちのｃ_３に対応する。

可変減衰器６５ａ，６５ｂ，６５ｃ，６５ｄの出力は、加算器６６によって加算される。加算器６６の出力が、第２歪補償後アナログ信号ｕ_２として出力される。

図２に示すアナログ歪補償装置の回路例は、一例にすぎずない。例えば、非線形素子、可変移相器、及び可変減衰器からなる素子の組を、図２のように並列に接続するのではなく、カスケード接続してもよい。

モデル構築部３３は、アナログ可変素子である可変移相器６３ａ，６３ｂ，６３ｃ，６３ｄ及び可変減衰器６５ａ，６５ｂ，６５ｃ，６５ｄの値が、生成した第２パラメータに応じた値になるように、可変移相器６３ａ，６３ｂ，６３ｃ，６３ｄ及び可変減衰器６５ａ，６５ｂ，６５ｃ，６５ｄの値を制御する。

モデル構築部３３は、第１モデル及び第２モデルを構築する場合、各モデルのパラメータの最適化を交互に繰り返すことで、適切なモデル構築が行える。例えば、第１モデルに含まれる第１パラメータの値を固定した上で、第２モデルに含まれる第２パラメータを最適化する第２モデル構築を行い、その後、第２モデルに含まれる第２パラメータの値を固定した上で、第１モデルに含まれる第１パラメータを最適化する第１モデル構築を行う。更に、このような第２モデル構築及び第１モデル構築を交互に繰り返すことで、パラメータをより適切に生成できる。

図３は、増幅装置１０の変形例を示している。図３の増幅装置１０は、周波数変換器７０，７２が、ＤＡＣ４０及びＡＤＣと、アナログ歪補償部６０と、の間に設けられている。この場合、アナログ歪補償部６０は、無線周波数（ＲＦ）の第１歪補償後アナログ信号ｕ１に対して、アナログ歪補償を行う。図３の増幅装置１０に関し、特に説明しない点については、図１に示す増幅装置１０と同じである。

図３に示す増幅装置１０の回路構成の場合、ＤＡＣ、及びＡＤＣ及び周波数変換器が１チップで一体的構成された装置９０を利用でき、コストの観点から有利である。また、装置９０のように、ＤＡＣ及びＡＤＣが一体化された装置の場合、その装置に含まれるＤＡＣ及びＡＤＣの帯域幅は同じであるのが一般的である。したがって、図１及び図３に示すように、ＤＡＣ４０とＡＤＣ５０の帯域幅が揃っていると、ＤＡＣ及びＡＤＣが一体化された装置９０を利用でき、有利である。

［３．付記］
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。

１０ 増幅装置
２０ 歪補償装置
３０ デジタル信号処理装置
３１ デジタル歪補償部
３２ 遅延部
３３ モデル構築部
４０ ＤＡ変換器
５０ ＡＤ変換器
６０ アナログ歪補償部
７０ 周波数変換器
７２ 周波数変換器
８０ 増幅器
９０ 検出器

Claims (5)

1. 歪補償前デジタル信号に対してデジタル歪補償を施して、歪補償後デジタル信号を出力するデジタル歪補償部と、
   前記デジタル歪補償部から出力された歪補償後デジタル信号を、第１歪補償後アナログ信号に変換するＤＡ変換器と、
   前記ＤＡ変換器から出力された前記第１歪補償後アナログ信号に対して、アナログ歪補償を施して第２歪補償後アナログ信号を出力するアナログ歪補償部と、
   を備え、
   前記デジタル歪補償部は、前記第２歪補償後アナログ信号よりも狭帯域の前記歪補償後デジタル信号を出力するデジタル歪補償を行うよう構成されている
   歪補償装置。
2. 前記デジタル歪補償部による前記デジタル歪補償は、増幅器のメモリ効果補償を含み、
   前記アナログ歪補償部による前記アナログ歪補償は、増幅器の非線形歪補償を含む、
   請求項１記載の歪補償装置。
3. 前記デジタル歪補償部による前記デジタル歪補償は、増幅器の非線形歪補償を含まず、
   前記歪補償後デジタル信号の帯域幅は、前記歪補償前デジタル信号の帯域幅と同じである
   請求項２記載の歪補償装置。
4. 増幅器出力のモニタ信号をデジタルモニタ信号に変換するＡＤ変換器と、
   前記デジタルモニタ信号に基づいて、前記デジタル歪補償部によるデジタル歪補償のための第１パラメータ、及び、前記アナログ歪補償部によるアナログ歪補償のための第２パラメータを、デジタル信号処理によって生成するパラメータ生成部と、
   を更に備え、
   前記デジタル歪補償部は、前記第１パラメータに基づいてデジタル歪補償を行うよう構成され、
   前記アナログ歪補償部は、前記第２パラメータに基づいてアナログ歪補償を行うよう構成されている
   請求項１〜３のいずれか１項に記載の歪補償装置。
5. 前記ＤＡ変換器の帯域幅は、前記ＡＤ変換器の帯域幅と同じである。
   請求項１〜４のいずれか１項に記載の歪補償装置。