JPWO2018199233A1 - 送信機、通信システム、送信機の制御方法及びプログラム - Google Patents

送信機、通信システム、送信機の制御方法及びプログラム Download PDF

Info

Publication number
JPWO2018199233A1
JPWO2018199233A1 JP2019514619A JP2019514619A JPWO2018199233A1 JP WO2018199233 A1 JPWO2018199233 A1 JP WO2018199233A1 JP 2019514619 A JP2019514619 A JP 2019514619A JP 2019514619 A JP2019514619 A JP 2019514619A JP WO2018199233 A1 JPWO2018199233 A1 JP WO2018199233A1
Authority
JP
Japan
Prior art keywords
transmission
signal
circuit
distortion
transmitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019514619A
Other languages
English (en)
Other versions
JP7081594B2 (ja
Inventor
真明 谷尾
真明 谷尾
服部　渉
渉 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPWO2018199233A1 publication Critical patent/JPWO2018199233A1/ja
Application granted granted Critical
Publication of JP7081594B2 publication Critical patent/JP7081594B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0483—Transmitters with multiple parallel paths
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/366—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
    • H04L27/367—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
    • H04L27/368—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion adaptive predistortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/0433—Circuits with power amplifiers with linearisation using feedback
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/366—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
    • H04L27/367—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

送信機は、同一の周波数帯域の複数の送信信号を送信増幅器を介して出力する送信回路と、前記複数の送信信号の歪みを補償するために用いられる歪補償係数を、前記送信回路にフィードバックする帰還回路とを備える。前記帰還回路は、前記複数の送信信号をそれぞれ異なる時間だけ遅延させる遅延回路と、前記遅延された複数の送信信号を合成して合成信号を生成する合成部と、前記複数の送信信号で共通のローカル信号を用いて前記合成信号の周波数を異なる周波数に変換し、前記周波数が変換された合成信号から、復調されたデジタル信号を生成する信号変換部と、前記復調されたデジタル信号に基づいて、前記歪補償係数を算出する歪補償計算部と、を備える。

Description

本発明は、送信機、通信システム、送信機の制御方法及びプログラムに関する。
近年の移動体通信システム等の無線通信システムの普及に伴い、送受信機の高性能化が求められている。特に送信機においては低消費電力および低歪化が求められている。送信増幅器の線形性と電力効率を両立させるための歪補償方法の一つとしてデジタルプリディストーション（Ｄｉｇｉｔａｌ Ｐｒｅ−Ｄｉｓｔｏｒｔｉｏｎ：ＤＰＤ）方式が知られている。また高速データ通信を実現する一手段として複数のアンテナ、送受信回路を用いたＭＩＭＯ（Ｍｕｌｔｉｐｌｅ−Ｉｎｐｕｔ Ｍｕｌｔｉｐｌｅ−Ｏｕｔｐｕｔ）伝送技術の適用が求められている。この場合、送信機は複数の送信系統を有することになる。
特許文献１には、関連する技術として、複数の送信系統を有するＤＰＤ方式の歪補償回路を搭載する送信機において、各送信系統の送信データと各送信系統のそれぞれに対応するフィードバック送信データとの誤差に応じて各送信系統の歪補償回路における逆特性の更新を行うことが開示されている。この処理により、送信機の各送信系統の出力における信号の歪みが補正され、かつ、送信機における回路規模が小さくなる。
日本国特開２０１３−０４６３６５号公報
特許文献１に記載の技術を用いた場合、複数の送信系統の送信増幅器の出力信号の電力の一部を取り出して複数の送信系統の歪補償部にフィードバックして逆特性の更新を行う必要がある。各送信系統の送信増幅器の出力信号を互いに異なる周波数の中間周波信号に変換する際に、周波数の異なるローカル信号が必要になる。そのため、特許文献１に記載の技術を用いた場合、送信系統の数が増加すれば、ローカル信号を生成するローカル信号生成部の回路規模も増加し、その結果、送信機の回路規模が増大してしまう。
本発明の目的の一例は、上記の課題を解決することのできる送信機、通信システム、送信機の制御方法及びプログラムを提供することである。
本発明の実施態様に係る送信機は、同一の周波数帯域の複数の送信信号を送信増幅器を介して出力する送信回路と、前記複数の送信信号の歪みを補償するために用いられる歪補償係数を、前記送信回路にフィードバックする帰還回路と、を備える。前記帰還回路は、前記複数の送信信号をそれぞれ異なる時間だけ遅延させる遅延回路と、前記遅延された複数の送信信号を合成して合成信号を生成する合成部と、前記複数の送信信号で共通のローカル信号を用いて前記合成信号の周波数を異なる周波数に変換し、前記周波数が変換された合成信号から、復調されたデジタル信号を生成する信号変換部と、前記復調されたデジタル信号に基づいて、前記歪補償係数を算出する歪補償計算部と、を備える。
本発明の実施態様に係る通信システムは、上記の送信機と、上記の送信機が送信した送信信号を受信する受信機と、を備える。
本発明の実施態様に係る送信機の制御方法は、送信回路を備える送信機の制御方法であって、同一の周波数帯域の複数の送信信号を送信増幅器を介して前記送信回路から出力することと、前記複数の送信信号をそれぞれ異なる時間だけ遅延させることと、前記遅延された複数の送信信号を合成して合成信号を生成することと、前記複数の送信信号で共通のローカル信号を用いて前記合成信号の周波数を異なる周波数に変換することと、前記周波数が変換されたた合成信号から、復調されたデジタル信号を生成することと、前記復調されたデジタル信号に基づいて、前記複数の送信信号の歪みを補償するために用いられる歪補償係数を算出することと、前記歪補償係数を前記送信回路にフィードバックすることと、を含む。
本発明の実施態様に係るプログラムは、送信回路を備える送信機のコンピュータに、同一の周波数帯域の複数の送信信号を送信増幅器を介して前記送信回路から出力することと、前記複数の送信信号をそれぞれ異なる時間だけ遅延させることと、前記遅延された複数の送信信号を合成して合成信号を生成することと、前記複数の送信信号で共通のローカル信号を用いて前記合成信号の周波数を異なる周波数に変換することと、前記周波数が変換されたた合成信号から、復調されたデジタル信号を生成することと、前記復調されたデジタル信号に基づいて、前記複数の送信信号の歪みを補償するために用いられる歪補償係数を算出することと、前記歪補償係数を前記送信回路にフィードバックすることと、を実行させる。
本発明の実施形態によれば、回路規模を抑制することができる。
本発明の第１の実施形態による送信機の構成を示す図である。 本発明の第１の実施形態における遅延回路を説明するための図である。 本発明の第２の実施形態による送信機の構成を示す図である。 本発明の別の実施形態による送信機の構成を示す図である。 本発明の別の実施形態による送信機の構成を示す図である。 本発明の別の実施形態による送信機の構成を示す図である。 本発明の別の実施形態による帰還回路の構成を示す図である。 本発明の一つの実施形態による送信機を示す図である。 本発明の別の実施形態による送受信機の構成を示す図である。 本発明の別の実施形態による通信システムの構成例を示す第１の図である。 本発明の別の実施形態による通信システムの構成例を示す第２の図である。 少なくとも１つの実施形態に係るコンピュータの構成を示す概略ブロック図である。
＜第１の実施形態＞
以下、図面を参照しながら実施形態について詳しく説明する。
本発明の第１の実施形態による送信機１の構成と処理とについて説明する。
本発明の第１の実施形態による送信機１は、複数の送信系統を有し、各送信系統の後述する送信増幅器において増幅されたＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号をフィードバックして、主として送信増幅器において発生する信号の歪みを補償することができる送信機である。送信機１は、図１に示すように、送信回路１０ａ１、１０ａ２、・・・、１０ａｎ、信号分岐部２０ａ１、２０ａ２、・・・、２０ａｎ、帰還回路３０、送信ＬＯ（ローカル）信号生成部４０、および、帰還ＬＯ信号生成部５０を備える。送信回路１０ａ１、１０ａ２、・・・、１０ａｎを総称して、送信回路１０ａと呼ぶ。信号分岐部２０ａ１、２０ａ２、・・・、２０ａｎを総称して、信号分岐部２０ａと呼ぶ。
送信回路１０ａ１は、第１〜第ｎの複数の送信系統のうちの第１の送信系統の送信信号ＳＧ１をＲＦ信号ＲＦ１に変換して送信する回路である。送信回路１０ａ１は、歪補償部１０１ａ１と、直交変調器１０２ａ１と、ＤＡＣ（Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）１０３ａ１と、周波数変換部１０４ａ１と、送信増幅器１０５ａ１と、を備える。
送信回路１０ａ２は、第１〜第ｎの複数の送信系統のうちの第２の送信系統の送信信号ＳＧ２をＲＦ信号ＲＦ２に変換して送信する回路である。送信回路１０ａ２は、歪補償部１０１ａ２と、直交変調器１０２ａ２と、ＤＡＣ１０３ａ２と、周波数変換部１０４ａ２と、送信増幅器１０５ａ２と、を備える。
送信回路１０ａｎは、第１〜第ｎの複数の送信系統のうちの第ｎの送信系統の送信信号ＳＧｎをＲＦ信号ＲＦｎに変換して送信する回路である。送信回路１０ａｎは、歪補償部１０１ａｎと、直交変調器１０２ａｎと、ＤＡＣ１０３ａｎと、周波数変換部１０４ａｎと、送信増幅器１０５ａｎと、を備える。
歪補償部１０１ａ１、１０１ａ２、・・・、１０１ａｎを総称して、歪補償部１０１ａと呼ぶ。直交変調器１０２ａ１、１０２ａ２、・・・、１０２ａｎを総称して、直交変調器１０２ａと呼ぶ。ＤＡＣ１０３ａ１、１０３ａ２、・・・、１０３ａｎを総称して、ＤＡＣ１０３ａと呼ぶ。周波数変換部１０４ａ１、１０４ａ２、・・・、１０４ａｎを総称して、周波数変換部１０４ａと呼ぶ。送信増幅器１０５ａ１、１０５ａ２、・・・、１０５ａｎを総称して、送信増幅器１０５ａと呼ぶ。
歪補償部１０１ａのそれぞれは、その歪補償部１０１ａを含む送信回路１０ａが扱う系統の送信信号の電力に応じた歪補償係数に基づいて、入力信号に対して送信信号の歪みを抑制するような信号処理を行う。歪補償係数は、後述する歪補償計算部３０６から出力される歪補償係数である。歪補償部１０１ａが行う具体的な信号処理の例は、ボルテラ級数、メモリ多項式、一般化メモリ多項式などの級数方式や級数方式と同等の演算をＬＵＴ（Ｌｏｏｋ Ｕｐ Ｔａｂｌｅ）を用いて行うＬＵＴ方式などの方式を使用する信号処理を含んでもよい。
例えば、歪補償部１０１ａは、メモリ多項式に基づいて、信号処理を行う場合、「J. Kim and K. Konstantinou, “Digital predistortion of wideband signals based on power amplifier model with memory,”ELECTRONICS LETTERS, Vol. 37, no. 23, pp. 1417-1418, Nov 2001.」に記載されている技術を用いて演算することができる。例えば、歪補償部１０１ａは、一般化メモリ多項式に基づいて、信号処理を行う場合、「D. R.Morgan, Z. Ma, J. Kim, M. G. Zierdt, and J. Pastalan, “A generalized memory polynomial model for digital predistortion of RF power amplifiers,” IEEE Trans. Signal Process., vol. 54, no. 10, pp. 3852-3860, Oct. 2006.」に記載されている技術を用いて演算することができる。
歪補償部１０１ａのそれぞれは、信号処理された後の直交するＩ信号とＱ信号（以下、「ＩＱ信号」と記載）とを生成し、対応する直交変調器１０２ａ及び歪補償計算部３０６に出力する。
直交変調器１０２ａのそれぞれは、デジタル信号処理を行うことにより、歪補償部１０１ａによって信号処理された後のＩＱ信号をデジタルＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ）信号に変換する。直交変調器１０２ａのそれぞれは、対応するＤＡＣ１０３ａにデジタルＩＦ信号を出力する。
ＤＡＣ１０３ａのそれぞれは、対応する直交変調器１０２ａから受けたデジタルＩＦ信号をＤ／Ａ変換することにより、アナログＩＦ信号を生成する。ＤＡＣ１０３ａのそれぞれは、対応する周波数変換部１０４ａに生成したアナログＩＦ信号を出力する。
このとき、送信ＬＯ信号生成部４０は、送信ＬＯ信号を生成し、生成した送信ＬＯ信号を周波数変換部１０４ａのそれぞれに出力している。ここで、送信ＬＯ信号は、予め定められた一定の周波数の信号であって、その周波数は、各送信機１から出力されるＲＦ信号の中心周波数よりも低い周波数に設定される。
周波数変換部１０４のそれぞれは、送信ＬＯ信号生成部４０から受けた送信ＬＯ信号を用いて、対応するＤＡＣ１０３ａから受けたアナログＩＦ信号を周波数変換することにより、ＲＦ信号を生成する。周波数変換部１０４ａのそれぞれは、対応する送信増幅器１０５に生成したＲＦ信号を出力する。
送信増幅器１０５ａのそれぞれは、周波数変換部１０４ａから受けたＲＦ信号を増幅する。送信増幅器１０５ａのそれぞれは、増幅した後のＲＦ信号を受信機２へ送信する。このように、送信回路１０ａのそれぞれはＲＦ信号を生成し、生成したＲＦ信号を受信機２へ送信する。
信号分岐部２０ａのそれぞれは、例えば、方向性結合器などのカップラーである。信号分岐部２０ａのそれぞれは、その信号分岐部２０ａに対応する送信回路１０ａの送信増幅器１０５ａが生成したＲＦ信号の電力の一部をＲＦ信号の振幅として分岐する。信号分岐部２０ａのそれぞれは、分岐したＲＦ信号（以下、「分岐ＲＦ信号」と記載）を帰還回路３０に出力する。
帰還回路３０は、主に送信増幅器１０５ａのそれぞれにおいて発生するＲＦ信号の歪みを補償するために、送信増幅器１０５ａが生成したＲＦ信号の電力の一部に基づいて算出した歪補償係数を対応する歪補償部１０１ａにフィードバックする回路である。帰還回路３０は、図１に示すように、遅延回路３０１と、合成部３０２と、周波数変換部３０３（信号変換部の１つ）と、ＡＤＣ（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）３０４（信号変換部の１つ）と、直交復調部３０５（信号変換部の１つ）と、歪補償計算部３０６と、を備える。
遅延回路３０１は、第１〜第ｎの送信系統の信号分岐部２０ａから受けるＲＦ信号の電力の一部のそれぞれを所望の遅延時間だけ遅延させる。遅延回路３０１は、遅延させたＲＦ信号の電力の一部（以下、「遅延ＲＦ信号」と記載）のそれぞれを合成部３０２に出力する。ここでの所望の遅延時間とは、第１〜第ｎの送信系統ごとに異なる時間である。また、遅延回路３０１において、各遅延ＲＦ信号の遅延時間を短い順に並べたときの隣り合う遅延時間の差は、信号変調の所要時間に比べて充分に長い時間に設定される。具体的には、例えば、遅延ＲＦ信号の帯域幅が１００ＭＨｚの信号の場合、遅延回路３０１において、各遅延ＲＦ信号の遅延時間を短い順に並べたときの隣り合う遅延時間の差は、帯域幅１００ＭＨｚの逆数である１０ｎｓを１０倍した１００ｎｓ程度となるように設定される。このような隣り合う遅延時間の差を実現する遅延回路３０１としては、同軸ケーブルなどの伝送線路や、図２に示すような伝送線路を集中定数を用いてモデル化（ここでは、一例として伝送線路が無損失とみなせるものとしている）したパッシブ回路などにおいて、インダクタやコンデンサの値を調整した回路を用いてもよい。このような隣り合う遅延時間の差のそれぞれは、同一の値に設定されてもよい。
このように、遅延回路３０１が第１〜第ｎの送信系統から受けるＲＦ信号の電力の一部のそれぞれについて所望の遅延時間だけ遅延させることにより、遅延ＲＦ信号同士の影響を低減することができ、後述の出力合成信号ＳＧｏｕｔを後段で遅延ＲＦ信号ごとに分離することを可能にしている。
合成部３０２は、遅延回路３０１から各遅延ＲＦ信号を受ける。合成部３０２は、受けた各遅延ＲＦ信号を時間軸上で加算することにより、１つのＲＦ信号ＲＦｓｕｍを生成する。合成部３０２は、生成したＲＦ信号ＲＦｓｕｍ（合成信号）を周波数変換部３０３に出力する。
このとき、帰還ＬＯ信号生成部５０は、帰還ＬＯ信号を生成し、生成した帰還ＬＯ信号を周波数変換部３０３に出力している。ここで、帰還ＬＯ信号は、周波数変換部３０３が変調信号を生成する際に用いる信号である。
周波数変換部３０３は、合成部３０２からＲＦ信号ＲＦｓｕｍを受ける。また、周波数変換部３０３は、帰還ＬＯ信号生成部５０から帰還ＬＯ信号を受ける。周波数変換部３０３は、帰還ＬＯ信号を用いてＲＦ信号ＲＦｓｕｍの周波数を変換することにより、合成ＩＦ信号を生成する。周波数変換部３０３は、生成した合成ＩＦ信号をＡＤＣ３０４に出力する。
ＡＤＣ３０４は、周波数変換部３０３から合成ＩＦ信号を受ける。ＡＤＣ３０４は、受けた合成ＩＦ信号をデジタル信号に変換する。ＡＤＣ３０４は、デジタル信号に変換した後の合成ＩＦ信号を直交復調器３０５に出力する。
直交復調部３０５は、デジタル信号に変換した後の合成ＩＦ信号をＡＤＣ３０４から受ける。直交復調部３０５は、受けたデジタル信号に変換した後の合成ＩＦ信号をデジタルベースバンド信号に変換して、出力合成信号ＳＧｏｕｔを生成する。直交復調部３０５は、出力合成信号ＳＧｏｕｔを歪補償計算部３０６に出力する。
歪補償計算部３０６は、歪補償部１０１ａのそれぞれから信号処理された後のＩＱ信号を受ける。また、歪補償計算部３０６は、直交復調部３０５から出力合成信号ＳＧｏｕｔを受ける。
歪補償計算部３０６は、遅延回路３０１で設定した第１〜第ｎの送信系統に対応する遅延時間に基づいて、出力合成信号ＳＧｏｕｔを第１〜第ｎの複数の送信系統のそれぞれに対応する各信号に分離する。
具体的には、例えば、歪補償計算部３０６は、遅延回路３０１が第１〜第ｎの送信系統の信号分岐部２０ａからＲＦ信号の電力の一部を受けたタイミングを遅延回路３０１から取得する。歪補償計算部３０６は、取得したタイミングを基準に遅延回路３０１で設定した遅延時間ごとに出力合成信号ＳＧｏｕｔを分割することによって、出力合成信号ＳＧｏｕｔを第１〜第ｎの複数の送信系統のそれぞれに対応する各信号に分離する。
また、歪補償計算部３０６は、第１〜第ｎの複数の送信系統の送信増幅器１０５ａのそれぞれにおける歪特性を抽出する。歪補償計算部３０６は、送信増幅器１０５ａのそれぞれについて、抽出した歪特性を打ち消す逆特性を算出する。歪補償計算部３０６は、算出した逆特性を実現する補償パラメータ（すなわち歪補償係数）を歪補償部１０１ａのそれぞれに出力する。なお、歪特性を打ち消す逆特性を実現する補償パラメータは、送信回路１０ａが出力することが予想されるさまざまな信号について予め実験やシミュレーションなどを行うことにより取得してもよい。歪補償計算部３０６は、歪特性と補償パラメータとの対応関係を記憶しておく。歪補償計算部３０６は、出力合成信号ＳＧｏｕｔを分離した各信号について類似する信号を送信回路１０ａが出力することが予想されるさまざまな信号の中から特定する。そして、歪補償計算部３０６は、特定したそれぞれの信号について予め記憶した歪特性と補償パラメータとの対応関係から補償パラメータを特定し、特定した補償パラメータを歪補償部１０１ａのそれぞれに出力する。
以下に、送信増幅器１０５ａによる歪特性の抽出方法の一例を示す。
まず、送信増幅器１０５ａのメモリ多項式、遅延回路３０１の遅延時間、合成部３０２の影響を含む式（１）によって示される計算モデルを用いて、直交復調器３０５が出力する出力合成信号のモデル化を行う。
Figure 2018199233
ここで、“Ｔｄｉ”は、送信回路１０ａｉ（ｉ＝１〜ｎのいずれか）における信号の遅延時間を表す。“ｇｉ，τ，ｄ”は、送信回路１０ａｉ（ｉ＝１〜ｎのいずれか）における送信増幅器１０５ａの歪特性を示すパラメータを表す。“Ｔ”は、歪特性において設定されるタップの最大値を表す。“Ｄ”は、歪特性において設定される多項式の次数の最大値を表す。また、“ｘ”は、複素表記された入力信号を表す。また、“ｄ”と“τ”のそれぞれは変数を表す。
式（１）によって示される計算モデルを用いて、直交復調器３０５が出力する出力合成信号のモデル化を行うことは、本発明の実施形態による送信機１の特徴の１つである。式（１）を、ｉが１からｎまでの総和を計算する計算モデルとすることにより、異なる遅延時間を有する複数の信号が混在する状態を表すことのできる計算モデルを実現している。
合成部３０２の出力するＲＦ信号ＲＦｓｕｍは、送信回路１０ａｉのそれぞれ（すなわち、送信回路１０ａのそれぞれ）の送信増幅器１０５ａの歪特性を示すパラメータｇｉ，τ，ｄを加算することによって表される。
ここで、出力合成信号をモデル化したｚ（ｔ）と直交復調器３０５の出力として実際に得られる出力合成信号ＳＧｏｕｔとの誤差Ｅを式（２）に示すように定義する。
Figure 2018199233
この誤差Ｅは、送信増幅器１０５ａの歪特性のパラメータｇｉ，τ，ｄと遅延時間Ｔｄｉとによって決まる値であり、それらの両方が最適値の場合に最小値をとる。したがって、誤差Ｅが最小になるパラメータｇｉ，τ，ｄと遅延時間Ｔｄｉとを次の式（３）によって表される最適化計算によって算出することにより、最適なパラメータｇｉ，τ，ｄと遅延時間Ｔｄｉとを同時に得ることができる。
Figure 2018199233
上述のように、送信増幅器１０５ａの歪特性のパラメータｇｉ，τ，ｄが算出されれば、あとは例えば「D. Zhou and V. E. DeBrunner, “Novel Adaptive Nonlinear Predistorters Based on the Direct Learning Algorithm,” IEEE Trans. Signal Process., Vol. 55, no. 1, pp. 120-133, Jan 2007.」に記載されている歪補償のアルゴリズムなどを用いてその歪特性の逆特性である逆歪特性を算出することができる。
以上、本発明の第１の実施形態による送信機１について説明した。
本発明の第１の実施形態による送信機１は、複数の送信回路１０ａと帰還回路３０と、を備える。複数の送信回路１０ａは、同一の周波数帯域の信号を生成する。帰還回路３０は、複数の送信回路１０ａのそれぞれから送信増幅器１０５ａを介して出力された送信増幅信号の電力の一部に基づいて算出した歪補償係数を、複数の送信回路１０ａのうち送信増幅信号を出力した送信回路１０ａにフィードバックし、複数の送信回路１０ａに対して共用される。帰還回路３０は、遅延回路３０１と、合成部３０２と、信号変換部（周波数変換部３０３、ＡＤＣ３０４、直交復調器３０５）と、歪補償計算部３０６と、を備える。遅延回路３０１は、送信増幅信号のそれぞれを異なる時間だけ遅延させる。合成部３０２は、遅延回路３０１が遅延させた信号のそれぞれを合成して合成信号を生成する。信号変換部は、合成部３０２が生成した合成信号を同一周波数の複数の送信系統で共通のローカル信号を用いて異なる周波数に変換し、変換した後の信号から復調されたデジタル信号を生成する。歪補償計算部３０６は、復調されたデジタル信号に基づいて、複数の送信回路１０ａの出力のそれぞれにおける信号の歪みを補償する際に用いる歪補償係数を算出する。
このような構成によれば、遅延回路３０１によって、各送信系統に対応する送信増幅信号が時間軸方向に分離され、合成部３０２によって１つの信号として合成された信号を後段の信号処理によって各送信系統に対応する信号に分離することができる。各送信系統に対応する信号に分離することができれば、各送信系統の歪みの補正量を算出することができる。
このようにすれば、本発明の第１の実施形態による送信機１は、第１〜第ｎの複数の送信系統に共通の送信ＬＯ信号生成部４０と帰還ＬＯ信号生成部５０とを用いることができ、かつ、周波数帯域を広げることなく第１〜第ｎの複数の送信系統の送信増幅器１０５ａの出力の歪みを補償することができる。その結果、帰還ＬＯ信号生成部の数やＡＤＣ３０４の性能を抑えることができ、送信機１の回路規模を抑えることができ、低コスト化や低消費電力化を図ることができる。
送信機１において、送信回路１０ａにおける変調、及び、帰還回路３０における復調は、スーパーヘテロダイン方式であってよい。送信機１において、送信回路１０ａにおける変調は、スーパーヘテロダイン方式であり、帰還回路３０における復調は、ダイレクトコンバージョン方式であってもよい。送信機１において、送信回路１０ａにおける変調、及び、前記帰還回路における復調は、ダイレクトコンバージョン方式であってもよい。送信機１において、送信回路１０ａにおける変調は、ダイレクトコンバージョン方式であり、帰還回路３０における復調は、スーパーヘテロダイン方式であってもよい。
このようにすれば、本発明の第１の実施形態による送信機１は、送信回路１０ａにおける変調、及び、帰還回路３０における復調について、スーパーヘテロダイン方式とダイレクトコンバージョン方式のさまざまな組み合わせに対応することができる。
＜第２の実施形態＞
次に、本発明の第２の実施形態による送信機１について説明する。
本発明の第１の実施形態による送信機１は、デジタルビームフォーミングの構成である。それに対して、本発明の第２の実施形態による送信機１は、アナログビームフォーミングの構成である。
本発明の第２の実施形態による送信機１は、図３に示すように、送信回路１０、信号分岐部２０ａ１、２０ａ２、・・・、２０ａｎ、帰還回路３０、送信ＬＯ信号生成部４０、および、帰還ＬＯ信号生成部５０を備える。
送信回路１０は、送信信号ＳＧを第１〜第ｎの複数の送信系統に対応するＲＦ信号に変換して送信する回路である。送信回路１０は、歪補償部１０１と、直交変調器１０２と、ＤＡＣ（Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）１０３と、周波数変換部１０４と、送信増幅器１０５ａ１、１０５ａ２、・・・、１０５ａｎと、振幅位相調整部１０６ａ１、１０６ａ２、・・・、１０６ａｎと、を備える。振幅位相調整部１０６ａ１、１０６ａ２、・・・、１０６ａｎを総称して、振幅位相調整部１０６ａと呼ぶ。
振幅位相調整部１０６ａのそれぞれは、周波数変換部１０４から出力されたＲＦ信号を受ける。振幅位相調整部１０６ａのそれぞれは、受けたＲＦ信号の振幅値と位相値を調整した後の調整後ＲＦ信号を出力する。振幅位相調整部１０６ａのそれぞれによって調整される振幅値と位相値は、ビームフォーミングのビームパターンに応じて決定される。振幅位相調整部１０６ａのそれぞれは、例えば、ＶＧＡ（Ｖａｒｉａｂｌｅ Ｇａｉｎ Ａｍｐｌｉｆｉｅｒ）や位相シフタなどのアナログ回路によって構成される。
帰還回路３０は、図３に示すように、遅延回路３０１と、合成部３０２と、周波数変換部３０３（信号変換部の１つ）と、ＡＤＣ３０４（信号変換部の１つ）と、直交復調部３０５（信号変換部の１つ）と、歪補償計算部３０６と、を備える。
第１の実施形態による歪補償計算部３０６は、本発明の第１の実施形態による歪補償計算部３０６と同様の方法によってすべての送信増幅器１０５ａの歪特性の抽出を行われた状態で、合成部３０２の出力信号と、歪補償部１０１の出力信号とを受ける。歪補償計算部３０６は、これらの出力信号に基づいて歪特性を算出する遅延推定及び歪特性一括計算部３０６１と、算出した歪特性を平均化した平均歪特性を算出する平均的逆歪計算部３０６２とを備える。この歪特性を平均化した平均歪特性を算出することにより、歪特性の数を低減することができる。歪補償計算部３０６は、算出した平均歪特性の逆歪特性のパラメータを算出して歪補償部１０１に出力する。
本発明の第２の実施形態による送信回路１０は、アナログビームフォーミングの送信回路の一例にすぎない。本発明の別の実施形態による送信回路１０は、他の構成によるアナログビームフォーミングの送信回路であってよい。
本発明の別の実施形態による送信回路１０は、アナログ・デジタルハイブリッドビームフィーミングの送信回路であってよい。その場合、送信系統が３つ以上である場合の歪補償部の数は、２つ以上で送信系統の数以下のいずれかとなり、それに対応して、歪補償計算部３０６が生成する平均歪特性とその逆歪特性との組み合わせの数も、歪補償部の数と同数になる。
以上、本発明の第２の実施形態による送信機１について説明した。
本発明の第２の実施形態による送信機１において、振幅位相調整部１０６ａのそれぞれは、周波数変換部１０４から出力されたＲＦ信号を受ける。振幅位相調整部１０６ａのそれぞれは、受けたＲＦ信号の振幅値と位相値を調整した後の調整後ＲＦ信号を出力する。第２の実施形態による歪補償計算部３０６は、本発明の第１の実施形態による歪補償計算部３０６と同様の方法によってすべての送信増幅器１０５ａの歪特性の抽出を行った後、それらの歪特性を平均化した平均歪特性を算出する。歪補償計算部３０６は、算出した平均歪特性の逆歪特性のパラメータを算出して歪補償部１０１に出力する。
このようにすれば、本発明の第２の実施形態による送信機１の構成をアナログビームフォーミングの構成とすることができる。その結果、より多くの種類の送信機１について、第１〜第ｎの複数の送信系統に共通の送信ＬＯ信号生成部４０と帰還ＬＯ信号生成部５０とを用いることができ、かつ、周波数帯域を広げることなく第１〜第ｎの複数の送信系統の送信増幅器１０５ａの出力の歪みを補償することができる。その結果、帰還ＬＯ信号生成部の数やＡＤＣ３０４の性能を抑えることができ、送信機１の回路規模を抑えることができ、低コスト化や低消費電力化を図ることができる。
本発明の別の実施形態による歪補償計算部３０６は、歪特性、及び、逆歪特性を算出する際に、歪補償部１０１ａの出力信号の代わりに入力信号ＳＧ１〜ＳＧｎを用いてもよい。また、本発明の別の実施形態による歪補償計算部３０６は、歪特性、及び、逆歪特性を算出する際に、歪補償部１０１ａの出力信号と入力信号ＳＧ１〜ＳＧｎの両方を用いてもよい。
本発明の第１の実施形態による送信機１は、送信と帰還の両方においてスーパーヘテロダイン（ＩＦ）方式を用いる。しかしながら、本発明の実施形態による送信機１は、送信と帰還の両方においてスーパーヘテロダイン（ＩＦ）方式を用いるものに限定されない。
具体的には、例えば、本発明の別の実施形態による送信機１は、図４に示すように、送信においてダイレクトコンバージョン（ゼロＩＦ）方式を用い、帰還においてスーパーヘテロダイン方式を用いてもよい。
また、例えば、本発明の別の実施形態による送信機１は、図５に示すように、送信と帰還の両方においてダイレクトコンバージョン方式を用いてもよい。
また、例えば、本発明の別の実施形態による送信機１は、図６に示すように、送信においてスーパーヘテロダイン方式を用い、帰還においてダイレクトコンバージョン方式を用いてもよい。
本発明の別の実施形態による帰還回路３０は、図７に示すように、第１〜第ｎの複数の送信系統にそれぞれ対応する複数の周波数変換部３０３を備え、周波数変換部３０３、遅延回路３０１、合成部３０２、ＡＤＣ３０４、直交復調器３０５、歪補償計算部３０６の順に信号処理を行ってもよい。
このようにすれば、帰還回路３０において得られる出力合成信号ＳＧｏｕｔは、本発明の第１の実施形態による帰還回路３０において得られる出力合成信号ＳＧｏｕｔと同様であるが、遅延回路３０１と合成部３０２に入力される信号がＲＦ信号ではなくＩＦ信号となる。その結果、送信機１としての設計が容易になる。
また、図７に示す帰還回路３０の構成において、合成部３０２とＡＤＣ３０４との間に、周波数変換部３０３をその周波数変換部３０３に帰還ＬＯ信号を供給する帰還ＬＯ信号生成部５０が設けられてもよい。
また、図７の構成を含む上述の帰還回路３０は、図４〜６で示した送信機１の帰還回路３０の代わりに用いられてもよい。
本発明の各実施形態による送信機１は、ＤＡＣ１０３ａ、周波数変換部１０４ａ、送信増幅器１０５ａの後段にイメージ成分の除去や帯域制限等のために、フィルタを備えていてもよい。
本発明の各実施形態による送信機１の構成は、ＦＤＤ（Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｄｕｐｌｅｘ）やＴＤＤ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｄｕｐｌｅｘ）といった通信方式に依存しない。そのため、本発明の各実施形態による送信機１は、ＦＤＤとＴＤＤのどちらの通信方式にも適用することができる。特に、本発明の各実施形態による送信機１をＴＤＤの通信方式に適用した場合には、送信ＬＯ信号生成部４０と帰還ＬＯ信号生成部５０とを１つのローカル信号生成部で共用することができる。
また、本発明の第１、２の実施形態に記載の技術及び上記の本発明の別の実施形態に記載の技術を組み合わせたものも、本発明の実施形態に含まれる。
次に、本発明の一つの実施形態による送信機１について説明する。
この送信機１は、図８に示すように、送信回路１０ａと、送信回路１０ａに共用の帰還回路３０と、を備える。
送信回路１０ａは、複数の送信系統を構成し、同一の周波数帯域の信号を生成する。帰還回路３０は、送信回路１０ａから送信増幅器を介して出力された送信信号の電力の一部に基づいて算出した歪補償係数を、送信回路１０ａのうち送信信号を出力した送信回路１０ａにフィードバックする。帰還回路３０は、遅延回路３０１と、合成部３０２と、信号変換部（３０３、３０４、３０５）と、歪補償計算部３０６と、を備える。
遅延回路３０１は、送信信号のそれぞれを異なる時間だけ遅延させる。合成部３０２は、遅延回路３０１が遅延させた信号のそれぞれを合成して合成信号を生成する。信号変換部（３０３、３０４、３０５）は、合成部３０２が生成した合成信号を同一周波数の複数の送信系統で共通のローカル信号を用いて異なる周波数に変換し、変換した後の信号から復調されたデジタル信号を生成する。歪補償計算部３０６は、復調されたデジタル信号に基づいて、送信回路１０ａの出力のそれぞれにおける信号の歪みを補償する際に用いる歪補償係数を算出する。
このようにすれば、送信機１は、回路規模を抑制することができる。
＜その他の実施形態＞
本発明の実施形態による送受信機について説明する。
図９は、本発明の別の実施形態による送受信機３の構成を示す図である。本発明の別の実施形態による送受信機３は、図９に示すように、１つの筐体１１と、送信機１と、受信機２とを備える。送信機１は、上記の本発明の実施形態による送信機１のうちの何れか１つの送信機である。受信機２は、送信機１以外の通信機が送信した通信信号を受信する１つの受信機である。１つの送信機と１つの受信機２は、送受信機３が備える１つの筐体１１内に納めされている。送受信機３は、この１つの筐体１１内に納められた送信機１と受信機２とにより、自送受信機３以外の通信機と通信を行う。
次に、本発明の別の実施形態による送信機１を含む通信システム４について説明する。
本発明の実施形態による通信システム４は、例えば、図１０に示すように、送信機１と、受信機２と、を備える。送信機１は、上記本発明の実施形態による送信機１及びその変形の何れかである。受信機２は、上記本発明の実施形態による送信機１が送信する送信信号を受信する受信部を備える受信機である。この場合、複数の送信系統を有し、各送信系統の出力におけるＲＦ信号の周波数帯域が同一である送信機１において、回路規模を低減することができる。
本発明の実施形態による通信システム４は、例えば、図１１に示すように、送受信機３と、送信機１及び受信機２のうちの少なくとも一方と、を備えてもよい。
送受信機３は、上記本発明の別の実施形態による送受信機３及びその変形の何れかである。送信機１は、送受信機３に通信信号を送信する通信機である。受信機２は、送受信機３が送信した送信増幅信号を受信する通信機である。送信機１が送受信機３に通信信号を送信する場合には、複数の送信系統を有し、各送信系統の出力におけるＲＦ信号の周波数帯域が同一である送信機１において、回路規模を低減することができる。送受信機３が受信機２に送信増幅信号を送信する場合には、送受信機３が備える複数の送信系統を有し、各送信系統の出力におけるＲＦ信号の周波数帯域が同一である送信機１において、回路規模を低減することができる。
本発明の実施形態における処理は、適切な処理が行われる範囲において、処理の順番が入れ替わってもよい。
本発明の実施形態における記憶部や記憶装置（レジスタ、ラッチを含む）のそれぞれは、適切な情報の送受信が行われる範囲においてどこに備えられていてもよい。記憶部や記憶装置のそれぞれは、適切な情報の送受信が行われる範囲において複数存在しデータを分散して記憶していてもよい。
本発明の実施形態について説明したが、上述の通信システム４、送信機１、受信機２、送受信機３、その他の制御装置は内部に、コンピュータシステムを有していてもよい。そして、上述した処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。コンピュータの具体例を以下に示す。
図１２は、少なくとも１つの実施形態に係るコンピュータの構成を示す概略ブロック図である。コンピュータ５は、図１２に示すように、ＣＰＵ６、メインメモリ７、ストレージ８、インターフェース９を備える。
例えば、上述の通信システム４、送信機１、受信機２、送受信機３、その他の制御装置のそれぞれは、コンピュータ５に実装される。そして、上述した各処理部の動作は、プログラムの形式でストレージ８に記憶されている。ＣＰＵ６は、プログラムをストレージ８から読み出してメインメモリ７に展開し、そのプログラムに従って上記処理を実行する。また、ＣＰＵ６は、プログラムに従って、上述した各記憶部に対応する記憶領域をメインメモリ７に確保する。
ストレージ８の具体例は、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）、磁気ディスク、光磁気ディスク、ＣＤ−ＲＯＭ（Ｃｏｍｐａｃｔ Ｄｉｓｃ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＤＶＤ−ＲＯＭ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、半導体メモリを含んでもよい。ストレージ８は、コンピュータ５のバスに直接接続された内部メディアであってもよいし、インターフェース９または通信回線を介してコンピュータ５に接続される外部メディアであってもよい。また、このプログラムが通信回線によってコンピュータ５に配信される場合、配信を受けたコンピュータ５が当該プログラムをメインメモリ７に展開し、上記処理を実行してもよい。少なくとも１つの実施形態において、ストレージ８は、一時的でない有形の記憶媒体である。
上記プログラムは、前述した機能の一部を実現してもよい。さらに、上記プログラムは、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるファイル、いわゆる差分ファイル（差分プログラム）であってもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例であり、発明の範囲を限定しない。これらの実施形態は、発明の要旨を逸脱しない範囲で、種々の追加、種々の省略、種々の置き換え、種々の変更を行ってよい。
上記の実施形態の一部または全部は、以下の付記のようにも記載されうるが、以下には限られない。
（付記１）
同一の周波数帯域の複数の送信信号を送信増幅器を介して出力する送信回路と、
前記複数の送信信号の歪みを補償するために用いられる歪補償係数を、前記送信回路にフィードバックする帰還回路と、
を備え、
前記帰還回路は、
前記複数の送信信号をそれぞれ異なる時間だけ遅延させる遅延回路と、
前記遅延された複数の送信信号を合成して合成信号を生成する合成部と、
前記複数の送信信号で共通のローカル信号を用いて前記合成信号の周波数を異なる周波数に変換し、前記周波数が変換された合成信号から、復調されたデジタル信号を生成する信号変換部と、
前記復調されたデジタル信号に基づいて、前記歪補償係数を算出する歪補償計算部と、
を備える送信機。
（付記２）
前記遅延回路は、前記複数の送信信号を、前記複数の送信信号の帯域幅の逆数が示す時間よりも長い時間であって、それぞれ異なる時間だけ遅延させる、
付記１に記載の送信機。
（付記３）
前記遅延回路は、前記複数の送信信号を、前記複数の送信信号の遅延時間を短い順に並べたときの隣り合う遅延時間の差のそれぞれが同一になるように遅延させる、
付記１または付記２に記載の送信機。
（付記４）
前記送信回路における変調は、スーパーヘテロダイン方式またはダイレクトコンバージョン方式であり、
前記帰還回路における復調は、前記スーパーヘテロダイン方式または前記ダイレクトコンバージョン方式である、
付記１から付記３の何れか一項に記載の送信機。
（付記５）
前記帰還回路における復調は、前記送信回路における変調が前記スーパーヘテロダイン方式である場合には前記ダイレクトコンバージョン方式であり、
前記帰還回路における復調は、前記送信回路における変調が前記ダイレクトコンバージョン方式である場合には前記スーパーヘテロダイン方式である、
付記４に記載の送信機。
（付記６）
前記帰還回路における復調は、前記送信回路における変調が前記スーパーヘテロダイン方式である場合には前記スーパーヘテロダイン方式であり、
前記帰還回路における復調は、前記送信回路における変調が前記ダイレクトコンバージョン方式である場合には前記ダイレクトコンバージョン方式である、
付記４に記載の送信機。
（付記７）
前記送信回路は、
入力信号に対して前記複数の送信信号の歪みを抑制するための信号処理を行う歪補償部と、
それぞれが、対応する送信信号の振幅と位相とを調整し、前記振幅と位相とが調整された送信信号を出力する複数の振幅位相調整部と、
それぞれが、対応する振幅位相調整部から出力された前記振幅と位相とが調整された送信信号を増幅する複数の送信増幅器と、
を備え、
前記歪補償計算部は、
前記複数の送信増幅器の歪特性の平均値を算出し、前記算出された平均値に基づいて算出した逆歪特性のパラメータを前記歪補償部に出力する、
付記１から付記６の何れか一項に記載の送信機。
（付記８）
前記送信回路の数が３つ以上であり、
前記歪補償部の数は、２つ以上であり、かつ、前記複数の送信信号の数以下である
付記７に記載の送信機。
（付記９）
付記１から付記８の何れか一項に記載の送信機と、
前記送信機が送信した送信信号を受信する受信機と、
を備える通信システム。
（付記１０）
送信回路を備える送信機の制御方法であって、
同一の周波数帯域の複数の送信信号を送信増幅器を介して前記送信回路から出力することと、
前記複数の送信信号をそれぞれ異なる時間だけ遅延させることと、
前記遅延された複数の送信信号を合成して合成信号を生成することと、
前記複数の送信信号で共通のローカル信号を用いて前記合成信号の周波数を異なる周波数に変換することと、
前記周波数が変換されたた合成信号から、復調されたデジタル信号を生成することと、
前記復調されたデジタル信号に基づいて、前記複数の送信信号の歪みを補償するために用いられる歪補償係数を算出することと、
前記歪補償係数を前記送信回路にフィードバックすることと、
を含む送信機の制御方法。
（付記１１）
送信回路を備える送信機のコンピュータに、
同一の周波数帯域の複数の送信信号を送信増幅器を介して前記送信回路から出力することと、
前記複数の送信信号をそれぞれ異なる時間だけ遅延させることと、
前記遅延された複数の送信信号を合成して合成信号を生成することと、
前記複数の送信信号で共通のローカル信号を用いて前記合成信号の周波数を異なる周波数に変換することと、
前記周波数が変換されたた合成信号から、復調されたデジタル信号を生成することと、
前記復調されたデジタル信号に基づいて、前記複数の送信信号の歪みを補償するために用いられる歪補償係数を算出することと、
前記歪補償係数を前記送信回路にフィードバックすることと、
を実行させるプログラム。
この出願は、２０１７年４月２７日に出願された日本国特願２０１７−０８８９５０を基礎とする優先権を主張し、その開示の全てをここに取り込む。
本発明は、送信システム、通信端末装置及び送信方法に適用してもよい。
１・・・送信機
２・・・受信機
３・・・送受信機
４・・・通信システム
５・・・コンピュータ
６・・・ＣＰＵ
７・・・メインメモリ
８・・・ストレージ
９・・・インターフェース
１０ａ、１０ａ１、１０ａ２、１０ａｎ・・・送信回路
１１・・・筐体
２０ａ、２０ａ１、２０ａ２、２０ａｎ・・・信号分岐部
３０・・・帰還回路
４０・・・送信ＬＯ信号生成部
５０・・・帰還ＬＯ信号生成部
１０１ａ、１０１ａ１、１０１ａ２、１０１ａｎ・・・歪補償部
１０２ａ、１０２ａ１、１０２ａ２、１０２ａｎ・・・直交変調器
１０３ａ、１０３ａ１、１０３ａ２、１０３ａｎ・・・ＤＡＣ（Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）
１０４ａ、１０４ａ１、１０４ａ２、１０４ａｎ・・・周波数変換部
１０５ａ、１０５ａ１、１０５ａ２、１０５ａｎ・・・送信増幅器
３０１・・・遅延回路
３０２・・・合成部
３０３・・・周波数変換部
３０４・・・ＡＤＣ（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）
３０５・・・直交復調器
３０６・・・歪補償計算部

Claims (11)

  1. 同一の周波数帯域の複数の送信信号を送信増幅器を介して出力する送信回路と、
    前記複数の送信信号の歪みを補償するために用いられる歪補償係数を、前記送信回路にフィードバックする帰還回路と、
    を備え、
    前記帰還回路は、
    前記複数の送信信号をそれぞれ異なる時間だけ遅延させる遅延回路と、
    前記遅延された複数の送信信号を合成して合成信号を生成する合成部と、
    前記複数の送信信号で共通のローカル信号を用いて前記合成信号の周波数を異なる周波数に変換し、前記周波数が変換された合成信号から、復調されたデジタル信号を生成する信号変換部と、
    前記復調されたデジタル信号に基づいて、前記歪補償係数を算出する歪補償計算部と、
    を備える送信機。
  2. 前記遅延回路は、前記複数の送信信号を、前記複数の送信信号の帯域幅の逆数が示す時間よりも長い時間であって、それぞれ異なる時間だけ遅延させる、
    請求項１に記載の送信機。
  3. 前記遅延回路は、前記複数の送信信号を、前記複数の送信信号の遅延時間を短い順に並べたときの隣り合う遅延時間の差のそれぞれが同一になるように遅延させる、
    請求項１または請求項２に記載の送信機。
  4. 前記送信回路における変調は、スーパーヘテロダイン方式またはダイレクトコンバージョン方式であり、
    前記帰還回路における復調は、前記スーパーヘテロダイン方式または前記ダイレクトコンバージョン方式である、
    請求項１から請求項３の何れか一項に記載の送信機。
  5. 前記帰還回路における復調は、前記送信回路における変調が前記スーパーヘテロダイン方式である場合には前記ダイレクトコンバージョン方式であり、
    前記帰還回路における復調は、前記送信回路における変調が前記ダイレクトコンバージョン方式である場合には前記スーパーヘテロダイン方式である、
    請求項４に記載の送信機。
  6. 前記帰還回路における復調は、前記送信回路における変調が前記スーパーヘテロダイン方式である場合には前記スーパーヘテロダイン方式であり、
    前記帰還回路における復調は、前記送信回路における変調が前記ダイレクトコンバージョン方式である場合には前記ダイレクトコンバージョン方式である、
    請求項４に記載の送信機。
  7. 前記送信回路は、
    入力信号に対して前記複数の送信信号の歪みを抑制するための信号処理を行う歪補償部と、
    それぞれが、対応する送信信号の振幅と位相とを調整し、前記振幅と位相とが調整された送信信号を出力する複数の振幅位相調整部と、
    それぞれが、対応する振幅位相調整部から出力された前記振幅と位相とが調整された送信信号を増幅する複数の送信増幅器と、
    を備え、
    前記歪補償計算部は、
    前記複数の送信増幅器の歪特性の平均値を算出し、前記算出された平均値に基づいて算出した逆歪特性のパラメータを前記歪補償部に出力する、
    請求項１から請求項６の何れか一項に記載の送信機。
  8. 前記送信回路の数が３つ以上であり、
    前記歪補償部の数は、２つ以上であり、かつ、前記複数の送信信号の数以下である
    請求項７に記載の送信機。
  9. 請求項１から請求項８の何れか一項に記載の送信機と、
    前記送信機が送信した送信信号を受信する受信機と、
    を備える通信システム。
  10. 送信回路を備える送信機の制御方法であって、
    同一の周波数帯域の複数の送信信号を送信増幅器を介して前記送信回路から出力することと、
    前記複数の送信信号をそれぞれ異なる時間だけ遅延させることと、
    前記遅延された複数の送信信号を合成して合成信号を生成することと、
    前記複数の送信信号で共通のローカル信号を用いて前記合成信号の周波数を異なる周波数に変換することと、
    前記周波数が変換されたた合成信号から、復調されたデジタル信号を生成することと、
    前記復調されたデジタル信号に基づいて、前記複数の送信信号の歪みを補償するために用いられる歪補償係数を算出することと、
    前記歪補償係数を前記送信回路にフィードバックすることと、
    を含む送信機の制御方法。
  11. 送信回路を備える送信機のコンピュータに、
    同一の周波数帯域の複数の送信信号を送信増幅器を介して前記送信回路から出力することと、
    前記複数の送信信号をそれぞれ異なる時間だけ遅延させることと、
    前記遅延された複数の送信信号を合成して合成信号を生成することと、
    前記複数の送信信号で共通のローカル信号を用いて前記合成信号の周波数を異なる周波数に変換することと、
    前記周波数が変換されたた合成信号から、復調されたデジタル信号を生成することと、
    前記復調されたデジタル信号に基づいて、前記複数の送信信号の歪みを補償するために用いられる歪補償係数を算出することと、
    前記歪補償係数を前記送信回路にフィードバックすることと、
    を実行させるプログラム。
JP2019514619A 2017-04-27 2018-04-26 送信機、通信システム、送信機の制御方法及びプログラム Active JP7081594B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017088950 2017-04-27
JP2017088950 2017-04-27
PCT/JP2018/016993 WO2018199233A1 (ja) 2017-04-27 2018-04-26 送信機、通信システム、送信機の制御方法及びプログラム

Publications (2)

Publication Number Publication Date
JPWO2018199233A1 true JPWO2018199233A1 (ja) 2020-03-12
JP7081594B2 JP7081594B2 (ja) 2022-06-07

Family

ID=63918550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019514619A Active JP7081594B2 (ja) 2017-04-27 2018-04-26 送信機、通信システム、送信機の制御方法及びプログラム

Country Status (3)

Country Link
US (1) US10749480B2 (ja)
JP (1) JP7081594B2 (ja)
WO (1) WO2018199233A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7087991B2 (ja) * 2018-12-26 2022-06-21 富士通株式会社 マルチアンテナ通信装置及び歪み補償方法
US10985951B2 (en) 2019-03-15 2021-04-20 The Research Foundation for the State University Integrating Volterra series model and deep neural networks to equalize nonlinear power amplifiers
CN111865228A (zh) * 2019-04-30 2020-10-30 中兴通讯股份有限公司 一种信号失真预校正方法及装置、系统及复合系统
KR20210007277A (ko) 2019-07-10 2021-01-20 삼성전자주식회사 전력 증폭기의 비선형성을 보상하는 장치 및 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010041470A (ja) * 2008-08-06 2010-02-18 Mitsubishi Electric Corp 送信機及び送受信装置
JP2011019029A (ja) * 2009-07-08 2011-01-27 Mitsubishi Electric Corp アレーアンテナ用送信機
US20110150130A1 (en) * 2009-12-21 2011-06-23 Peter Kenington Active antenna array with modulator-based pre-distortion
WO2015190016A1 (ja) * 2014-06-11 2015-12-17 日本電気株式会社 送受信装置及び送受信方法
WO2016084650A1 (ja) * 2014-11-25 2016-06-02 住友電気工業株式会社 アクティブアンテナシステム
JP2017046122A (ja) * 2015-08-25 2017-03-02 住友電気工業株式会社 歪補償装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101433845B1 (ko) * 2008-01-23 2014-08-27 삼성전자주식회사 다중 안테나 무선통신 시스템에서 피드백 경로를 공유하는디지털 선 왜곡 장치 및 방법
JP5696622B2 (ja) 2011-08-26 2015-04-08 富士通株式会社 無線送信装置
US9124225B2 (en) * 2013-09-04 2015-09-01 Scintera Networks Llc Dual power amplifier linearizer
US10536120B2 (en) * 2016-02-15 2020-01-14 Solid, Inc. Multi-path communication device for sharing feedback path for digital pre-distortion
US10284405B2 (en) * 2016-06-24 2019-05-07 Telefonaktiebolaget Lm Ericsson (Publ) Transmitter architecture for massive-MIMO
US9923524B2 (en) * 2016-07-20 2018-03-20 Qualcomm Incorporated Digital pre-distortion for multi-antenna systems
WO2018146741A1 (ja) * 2017-02-08 2018-08-16 日本電気株式会社 送信機、通信システム、制御方法及びプログラム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010041470A (ja) * 2008-08-06 2010-02-18 Mitsubishi Electric Corp 送信機及び送受信装置
JP2011019029A (ja) * 2009-07-08 2011-01-27 Mitsubishi Electric Corp アレーアンテナ用送信機
US20110150130A1 (en) * 2009-12-21 2011-06-23 Peter Kenington Active antenna array with modulator-based pre-distortion
WO2015190016A1 (ja) * 2014-06-11 2015-12-17 日本電気株式会社 送受信装置及び送受信方法
WO2016084650A1 (ja) * 2014-11-25 2016-06-02 住友電気工業株式会社 アクティブアンテナシステム
JP2017046122A (ja) * 2015-08-25 2017-03-02 住友電気工業株式会社 歪補償装置

Also Published As

Publication number Publication date
US10749480B2 (en) 2020-08-18
US20200076379A1 (en) 2020-03-05
JP7081594B2 (ja) 2022-06-07
WO2018199233A1 (ja) 2018-11-01

Similar Documents

Publication Publication Date Title
JP7081594B2 (ja) 送信機、通信システム、送信機の制御方法及びプログラム
CN105391459A (zh) 用于数字预矫正的接收机
US20140348263A1 (en) Multi-band radio-frequency digital predistortion
US9258156B2 (en) Baseband envelope predistorter
JP4619827B2 (ja) 歪補償装置
US8855232B2 (en) Transmission apparatus and transmission method
US11075606B2 (en) Power amplifier circuit and antenna device
US9124225B2 (en) Dual power amplifier linearizer
US9853664B2 (en) Radio frequency power amplification system, radio frequency power amplification method, transmitter, and base station
WO2016084650A1 (ja) アクティブアンテナシステム
CN109428610B (zh) 反馈电路单元、rof无线发射机及消除非线性失真的方法
WO2013118367A1 (ja) 送信機および送信方法
JP6702443B2 (ja) 送信機、通信システム、制御方法及びプログラム
US8576942B2 (en) High efficiency transmitter
JP5772557B2 (ja) 増幅器
US10700722B1 (en) Frequency-segmented power amplifier
US20100097137A1 (en) Lookup table generation method and related device for a predistorter
JP6056956B2 (ja) 通信装置及びその歪み抑制方法
US10680664B2 (en) Device and method for compensating nonlinearity of a transmitter
US20150155837A1 (en) Amplifier, transmitter, and amplification method
JP2006279633A (ja) 歪み補償器及びその歪み補償方法
CN113346930A (zh) 用于多天线系统中的面向波束的前馈架构系统及方法
JP2020053890A (ja) 増幅装置、無線通信装置及び増幅装置の制御方法
KR20100080108A (ko) 디지털 전치 왜곡을 지원하는 스마트 안테나 통신 시스템

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220509

R151 Written notification of patent or utility model registration

Ref document number: 7081594

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151