KR20210007277A

KR20210007277A - 전력 증폭기의 비선형성을 보상하는 장치 및 방법

Info

Publication number: KR20210007277A
Application number: KR1020190083441A
Authority: KR
Inventors: 최홍민; 이준세; 유현석; 조영익
Original assignee: 삼성전자주식회사
Priority date: 2019-07-10
Filing date: 2019-07-10
Publication date: 2021-01-20
Also published as: US11671059B2; US20210013844A1; TWI837392B; US11251755B2; CN112217479A; US20220115991A1; TW202110115A; DE102020110513A1

Abstract

본 개시에 따르면, 뉴럴 네트워크를 가속하는 무선 통신을 수행하는 장치는, 복수의 계수들을 포함하는 파라미터 셋에 기초하여 입력 신호에 전치 왜곡을 수행함으로써, 전치 왜곡된 신호를 생성하도록 구성되는 전치 왜곡 회로, 전치 왜곡된 신호를 증폭함으로써 출력 신호를 생성하도록 구성되는 전력 증폭기 및 복수의 주파수 구간들 각각에 대응되는 제1 메모리 다항식 모델링 정보를 기초로 운용 주파수 대역에 대응되는 제2 메모리 다항식 모델링 정보를 획득하고, 제2 메모리 다항식 모델링 정보를 이용해 간접적 학습 구조에 따라 파라미터 셋을 획득하도록 구성되는 파라미터 획득 회로를 포함할 수 있다.

Description

전력 증폭기의 비선형성을 보상하는 장치 및 방법{DEVICE AND METHOD FOR COMPENSATING NONLINEARITY OF POWER AMPLIFIER}

본 개시의 기술적 사상은 무선 통신 장치에 관한 것으로서, 전력 증폭기의 비선형성을 보상하기 위한 장치 및 방법에 관한 것이다.

무선 통신을 위한 장치는 안테나에 RF(Radio Frequency) 대역의 신호를 제공하는 송신기를 포함할 수 있다. 송신기는 기저대역(baseband)의 신호로부터 RF 대역의 신호를 생성하기 위한 구성요소들, 예컨대 필터, 전력 증폭기, 믹서 등을 포함할 수 있다. 기저대역의 신호가 송신기의 구성요소들에 의해서 처리되는 과정에서, 구성요소들의 특성들에 기인하여 RF 대역의 신호가 왜곡될 수 있다. 예를 들어, 송신기는 기저대역의 신호 및 RF 대역의 신호 사이에서 비선형성을 가질 수 있고, 이러한 비선형성은 RF 대역의 신호를 왜곡시킴으로써 무선 통신의 장애를 유발할 수 있다. 특히, RF 대역의 신호의 주파수(또는 반송파 주파수)가 증가하고 다수의 안테나들(또는 안테나 어레이)이 사용됨에 따라, 송신기의 비선형성에 의한 RF 대역의 신호의 왜곡이 심화될 수 있고, 송신기의 비선형성을 보상하는 것이 더욱 어려워질 수 있다.

개시의 기술적 사상은 전력 증폭기의 비선형성을 보상하기 위한 장치 및 방법에 있어서, 전치 왜곡에 이용되는 메모리의 저장 공간을 줄이고, 다양하게 주어지는 주파수 대역에서 적응적으로(adaptively) 전치 왜곡을 수행하기 위한 방법 및 장치를 제공한다.

상기와 같은 목적을 달성하기 위하여, 본 개시의 기술적 사상의 일측면에 따른 무선 통신을 수행하는 장치는, 복수의 계수들을 포함하는 파라미터 셋에 기초하여 입력 신호에 전치 왜곡을 수행함으로써, 전치 왜곡된 신호를 생성하도록 구성되는 전치 왜곡 회로, 전치 왜곡된 신호를 증폭함으로써 출력 신호를 생성하도록 구성되는 전력 증폭기 및 복수의 주파수 구간들 각각에 대응되는 제1 메모리 다항식 모델링 정보를 기초로 운용 주파수 대역에 대응되는 제2 메모리 다항식 모델링 정보를 획득하고, 제2 메모리 다항식 모델링 정보를 이용해 간접적 학습 구조에 따라 파라미터 셋을 획득하도록 구성되는 파라미터 획득 회로를 포함할 수 있다.

본 개시의 기술적 사상의 일측면에 따른 장치의 신호 처리 방법은, 전체 주파수 대역으로부터 구획된 복수의 주파수 구간들 중 운용 주파수 대역의 적어도 일부를 포함하는 적어도 하나의 주파수 구간을 판단하는 단계, 판단된 적어도 하나의 주파수 구간에 대응되는 주파수 구간 정보를 기초로, 운용 주파수 대역에 대응되는 자기 상관 행렬 및 운용 주파수 대역에 대응되는 상호 상관 벡터를 획득하는 단계 및 운용 주파수 대역에 대응되는 자기 상관 행렬 및 운용 주파수 대역에 대응되는 상호 상관 벡터를 기초로 얻어지는 계수 행렬을 이용해 입력 신호에 대해 전치 왜곡을 수행함으로써 출력 신호를 생성하는 단계를 포함할 수 있다.

본 개시의 기술적 사상의 일측면에 따른 무선 통신을 수행하기 위한 장치는, 복수의 주파수 구간들에 대한 복수의 주파수 구간 정보들 및 장치의 동작을 위한 인스트럭션들을 저장하는 메모리, 메모리에 저장된 인스트럭션들 중 적어도 하나의 인스트럭션을 실행함으로써, 주어진 주파수 대역에서 입력 신호에 대해 전치 왜곡을 수행하고, 전치 왜곡된 신호를 생성하는 프로세서 및 전치 왜곡된 신호를 증폭함으로써 출력 신호를 생성하도록 구성되는 전력 증폭기를 포함할 수 있고, 프로세서는, 복수의 주파수 구간들 중 주어진 주파수 대역의 적어도 일부가 포함된 적어도 하나의 주파수 구간을 판단하고, 복수의 주파수 구간 정보들 중 판단된 적어도 하나의 주파수 구간에 대응되는 주파수 구간 정보를 이용해 획득되는 계수 행렬을 이용해 입력 신호에 대해 전치 왜곡을 수행할 수 있다.

본 개시의 기술적 사상의 일측면에 따른 제1 주파수 구간 및 제2 주파수 구간에 걸쳐있는 주파수 대역에서 입력 신호에 대한 전치 왜곡을 수행하는 장치의 방법은, 제1 주파수 구간에 대응되는 제1 자기 상관 행렬, 제2 주파수 구간에 대응되는 제2 자기 상관 행렬 및 주파수 대역의 중심 주파수를 기초로 주파수 대역에 대응되는 자기 상관 행렬을 획득하는 단계, 제1 주파수 구간에 대응되는 제1 상호 상관 벡터, 제2 주파수 구간에 대응되는 제2 상호 상관 벡터 및 주파수 대역의 상기 중심 주파수를 기초로 주파수 대역에 대응되는 상호 상관 벡터를 획득하는 단계 및 상기 획득된 자기 상관 행렬 및 획득된 상호 상관 벡터를 기초로 얻어지는 계수 행렬을 이용해 입력 신호에 대해 전치 왜곡을 수행하는 단계를 포함할 수 있다.

본 개시의 기술적 사상의 일측면에 따른 무선 통신을 수행하기 위한 장치는, 전체 주파수 대역에서 구획된 복수의 주파수 구간들 각각에 대한 복수의 주파수 구간 정보들을 저장하는 메모리, 주어진 주파수 대역에서 입력 신호에 대해 전치 왜곡을 수행함으로써 전치 왜곡된 신호를 생성하도록 구성되는 프로세서 및 프로세서에 의해 제공되는 전치 왜곡된 신호를 기초로 출력 신호를 생성하도록 구성되는 증폭기를 포함할 수 있고, 프로세서는, 주어진 주파수 대역이 복수의 주파수 구간들 중 제1 주파수 구간 및 제2 주파수 구간에 걸쳐 있는 경우, 복수의 주파수 구간 정보들 중 제1 주파수 구간에 대응되는 제1 주파수 구간 정보 및 상기 제2 주파수 구간에 대응되는 제2 주파수 구간 정보를 기초로 얻어지는 계수 행렬을 이용해 입력 신호에 대해 전치 왜곡을 수행하도록 구성될 수 있고, 주어진 주파수 대역이 복수의 주파수 구간들 중 제3 주파수 구간 및 제4 주파수 구간에 걸쳐 있는 경우, 복수의 주파수 구간 정보들 중 제3 주파수 구간에 대응되는 제3 주파수 구간 정보 및 제4 주파수 구간에 대응되는 제4 주파수 구간 정보를 기초로 얻어지는 계수 행렬을 이용해 상기 입력 신호에 대해 전치 왜곡을 수행하도록 구성될 수 있다.

본 개시의 기술적 사상의 일측면에 따른 무선 통신을 수행하기 위한 장치는,전체 주파수 대역으로부터 구획된 복수의 주파수 구간들 각각에 대응되는 복수의 메모리 다항식 모델링 정보들을 저장하는 메모리 및 복수의 메모리 다항식 모델링 정보들 중 복수의 주파수 구간들 중 운용 주파수 대역의 적어도 일부를 포함하는 적어도 하나의 제1 주파수 구간에 대응되는 적어도 하나의 제1 메모리 다항식 모델링 정보를 이용해 운용 주파수 대역에 대응되는 제2 메모리 다항식 모델링 정보를 획득하고, 제2 메모리 다항식 모델링 정보를 이용해 획득되는 파라미터 셋을 이용해 입력 신호에 전치 왜곡을 수행함으로써 전치 왜곡된 신호를 생성하도록 구성되는 프로세서를 포함할 수 있다.

본 개시의 예시적 실시 예에 따른 장치 및 방법에 의하면, 넓은 주파수 대역 상에서 다양하게 주어지는 주파수 대역에 따라 적응적으로 전력 증폭기의 비선형성을 보상함으로써 장치의 무선 통신의 신뢰성이 향상될 수 있다.

또한, 본 개시의 예시적 실시 예에 따른 장치 및 방법에 의하면, 메모리에 저장되는 데이터의 양이 감소할 수 있고, 다시 말해, 전치 왜곡에 이용되는 메모리의 저장 공간이 감소될 수 있다.

도 1은 본 개시의 예시적 실시 예에 따른 장치를 나타낸다.
도 2는 전력 증폭기의 출력 특성을 나타낸다.
도 3은 본 개시의 예시적 실시 예에 따른 장치를 나타낸다.
도 4는 본 개시의 예시적 실시 예에 따른 전체 주파수 대역에 포함된 복수의 주파수 구간들을 나타낸다.
도 5는 본 개시의 예시적 실시 예에 따른 전체 주파수 대역 및 주어진 주파수 대역을 나타낸다.
도 6은 본 개시의 예시적 실시 예에 따른 파라미터 획득 회로를 나타낸다.
도 7은 본 개시의 예시적 실시 예에 따른 주파수 구간 정보를 나타낸다.
도 8은 본 개시의 예시적 실시 예에 따른 장치의 신호 처리 방법의 순서도를 나타낸다.
도 9는 본 개시의 예시적 실시 예에 따른 신호 처리 방법의 순서도를 나타낸다.
도 10은 본 개시의 예시적 실시 예에 따른 신호 처리 방법의 순서도를 나타낸다.
도 11은 본 개시의 예시적 실시 예에 따른 신호 처리 방법의 순서도를 나타낸다.
도 12는 본 개시의 예시적 실시 예에 따른 신호 처리 방법의 순서도를 나타낸다.
도 13은 본 개시의 예시적 실시 예에 따른 파라미터 획득 회로를 나타낸다.
도 14는 본 개시의 예시적 실시 예에 따른 파라미터 획득 회로를 나타낸다.
도 15는 본 개시의 예시적 실시 예에 따른 전체 주파수 대역 및 복수의 주파수 구간들을 나타낸다.
도 16은 본 개시의 예시적 실시 예에 따른 전체 주파수 대역 및 복수의 주파수 구간들을 나타낸다.
도 17은 본 개시의 예시적 실시 예에 따른 통신 장치를 나타낸다.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다.

도 1은 본 개시의 예시적 실시 예에 따른 장치(10)를 나타낸다. 장치(10)는 전치 왜곡 회로(Pre-Distortion Circuit; 100), 전력 증폭기(200) 및 파라미터 획득 회로(300)를 포함할 수 있다. 장치(10)는 통신 장치일 수 있으며, 장치(10)는 무선 통신 장치일 수 있다. 무선 통신 시스템에 포함되는 기지국(base station) 또는 사용자 기기(user equipment)일 수 있다. 상기 무선 통신 시스템은, 비제한적인 예시로서 5G(5th generation wireless) 시스템, LTE(Long Term Evolution) 시스템, LTE-Advanced 시스템, CDMA(Code Division Multiple Access) 시스템, GSM(Global System for Mobile Communications) 시스템 등과 같이 셀룰러 네트워크(cellular network)를 이용하는 무선 통신 시스템일 수도 있고, WLAN(Wireless Local Area Network), WiFi, Bluetooth 또는 다른 임의의 무선 통신 시스템일 수 있다. 상기 기지국은, Node B, eNB(evolved-Node B), 섹터(Sector), 싸이트(Site), BTS(Base Transceiver System), AP(Access Pint), 릴레이 노드(Relay Node), RRH(Remote Radio Head), RU(Radio Unit), 스몰 셀(small cell) 등으로 지칭될 수도 있으며, 상기 사용자 기기는 단말 기기(terminal equipment), MS(Mobile Station), MT(Mobile Terminal), UT(User Terminal), SS(Subscribe Station), 무선 장치(wireless device), 휴대 장치(handheld device) 등으로 지칭될 수 있다. 장치(10)는 도 1에 개시된 구성들 이외에 다양한 구성들을 더 포함할 수 있다.

전력 증폭기(200)는 신호를 처리하여 출력 신호(OS)를 생성할 수 있다. 예를 들어, 전력 증폭기(200)는 신호를 증폭함으로써 출력 신호(OS)를 생성할 수 있다. 일 실시 예에서, 전력 증폭기(200)는 장치(10) 내 송신기에 포함될 수 있다.

일반적으로 전력 증폭기(200)의 출력 특성에 대해 선형적인 특성이 요구되지만, 전력 증폭기(200)는 전력 증폭기(200) 자체의 특성 또는 주변의 다양한 요인들에 기인하여 비선형성(nonlinearity) 특성을 가질 수 있다. 다시 말해, 도 2와 같이, 전력 증폭기(200)의 출력 특성이 비선형적인 특성을 나타낼 수 있다.

도 2는 전력 증폭기의 출력 특성을 나타낸다.

실선으로 표현된 선은 전력 증폭기(200)에게 요구되는 게인(gain)의 특성을 나타낸다. 도 2와 같이, 요구되는 게인의 특성은 입력 전압과 출력 전압이 비례하는 특성을 나타낸다.

하지만, 실제 전력 증폭기(200)의 게인(gain)은 도 2의 점선과 같은 특성을 나타낸다. 다시 말해, 실제 전력 증폭기(200)의 게인의 특성은, 특정 영역에서 입력 전압과 출력 전압이 비례하지 않는 비선형적인 특성을 나타낸다.

계속하여 도 1을 참조하면, 전력 증폭기(200)의 비선형성을 보상하기 위해 전치 왜곡(pre-distortion)이 이용될 수 있다. 전치 왜곡은 전력 증폭기(200)의 비선형성과 반대되는 특성에 따라 입력되는 신호를 미리 왜곡하는 기법을 지칭할 수 있다.

예를 들어, 전치 왜곡 회로(100)는 입력 신호(IS)에 전치 왜곡을 수행함으로써 전치 왜곡된 신호(PDS)를 생성해낼 수 있다. 전치 왜곡 회로(100)는 전치 왜곡된 신호(PDS)를 전력 증폭기(200)에 제공할 수 있다. 전력 증폭기(200)는, 전치 왜곡된 신호(PDS)를 증폭함으로써 출력 신호(OS)를 생성해낼 수 있다. 전치 왜곡 회로(100)가 입력 신호(IS)에 전치 왜곡을 수행함에 따라, 전력 증폭기(200)의 비선형성이 보상될 수 있다. 일 실시 예에서, 전치 왜곡 회로(100)는 입력 신호(IS)에 디지털 전치 왜곡을 수행할 수 있다.

일 실시 예에서, 전치 왜곡 회로(100)는 파라미터 셋(PS)에 기반하여 입력 신호(IS)에 전치 왜곡을 수행할 수 있다. 파라미터 셋(PS)은 파라미터 획득 회로(300)에 의해 제공될 수 있다. 파라미터 셋(PS)은 전치 왜곡에 이용되는 복수의 계수들(coefficients)을 포함할 수 있다.

여기서, 입력 신호(IS), 전치 왜곡된 신호(PDS) 및 출력 신호(OS)는 디지털 신호일 수 있다.

전치 왜곡 회로(100)는, 아래의 [수학식 1]과 같이 다항식을 이용하여 모델링 될 수 있다. 여기서, 다항식 모델링은 메모리 다항식 모델링이라 칭해질 수 있다. [수학식 1]에서, x(n)은 입력 신호(IS)의 샘플을 나타내고, z(n)은 전치 왜곡된 신호(PDS)의 샘플을 나타내고,

는 전치 왜곡에 이용되는 계수(coefficient)를 나타내고, Q는 비선형 차수를 나타낸다.

전치 왜곡 회로(100)는 다양한 형태로 구현될 수 있으며, 일 실시 예에 따라 전치 왜곡 회로(100)는 하드웨어 형태로 구현되거나 또는 소프트웨어 형태로 구현될 수 있다. 전치 왜곡 회로(100)가 하드웨어의 형태로 구현되는 경우, 전치 왜곡 회로(100)는 입력 신호(IS)에 전치 왜곡을 수행하기 위한 회로들을 포함할 수 있다. 또한 예를 들어, 전치 왜곡 회로(100)가 소프트웨어로 구현되는 경우, 메모리(400)에 로딩된 프로그램 및/또는 인스트럭션들이 프로세서(도 3의 500) 또는 장치(10) 내 임의의 프로세서에 의해 실행됨으로써 전치 왜곡이 수행될 수 있다. 하지만 상기 실시 예들에 한정되는 것도 아니며, 전치 왜곡 회로(100)는 펌웨어와 같이 소프트웨어와 하드웨어가 결합된 형태로 구현될 수도 있다.

파라미터 획득 회로(300)는, 전치 왜곡된 신호(PDS) 및 출력 신호(OS)를 기초로 파라미터 셋(PS)을 획득(obtain)할 수 있고, 생성된 파라미터 셋(PS)을 전치 왜곡 회로(100)에 제공할 수 있다.

일 실시 예에서, 파라미터 획득 회로(300)는, 간접적 학습 구조(indirect learning structure)를 기반으로 복수의 계수들을 포함하는 파라미터 셋(PS)을 획득할 수 있다. 간접적 학습 구조는, 입력 신호(IS)와 출력 신호(OS)의 차이를 최소화하는 대신, 출력 신호(OS)로부터 얻어지는 중간 신호와 전치 왜곡된 신호(PDS) 사이의 차이를 최소화 하는 학습 구조를 나타낸다. y(n)은 출력 신호(OS)의 샘플을 나타내고, w(n)은 중간 신호의 샘플을 나타내고,

는 계수를 나타내고, Q는 비선형 차수를 나타내고, K는 메모리 깊이를 나타낸다고 할 때, 중간 신호는 아래의 [수학식 2]와 같은 다항식을 이용해 얻어지는 신호를 나타낼 수 있다.

파라미터 획득 회로(300)는, 간접적 학습 구조를 기반으로, 위와 같이 출력 신호(OS)를 기반으로 얻어지는 중간 신호와 전치 왜곡된 신호(PDS)의 차이가 작아지도록 하는 파라미터 셋(PS)을 얻어낼 수 있다. 일 실시 예에서, 파라미터 획득 회로(300)는 상기 중간 신호와 전치 왜곡된 신호(PDS) 사이의 평균 제곱 오차(mean squared error)를 최소화시키는 파라미터 셋(PS)을 얻어낼 수 있다. z(n)은 전치 왜곡된 신호(PDS)의 샘플을 나타내고, w(n)은 중간 신호의 샘플을 나타내고, e(n)은 오차 신호의 샘플을 나타낸다고 할 때, 평균 제곱 오차(MSE)는 아래의 [수학식 3]과 같은 식에 의해 얻어질 수 있다.

위와 같은 평균 제곱 오차를 최소화하는 계수들(

)을 얻어내는 문제는 위너 필터(Wiener Filter)를 이용하여 해결될 수 있다. 다시 말해, 파라미터 획득 회로(300)는 위너 필터를 적용함으로써 위와 같은 평균 제곱 오차를 최소화하는 계수들(

)을 포함하는 파라미터 셋(PS)을 얻어낼 수 있다. 이 때, 위너 필터를 적용함에 따라, 평균 제곱 오차를 최소화하는 계수들을 얻어내는 문제는 아래와 같은 [수학식 4]과 같은 행렬 방정식을 해결하는 문제와 동치(equivalent)가 된다. [수학식 4]에서, y(n)은 출력 신호(OS)의 샘플을 나타내고, z(n)은 전치 왜곡된 신호(PDS)의 샘플을 나타내고, Q는 비선형 차수를 나타내고, K는 메모리 깊이를 나타낸다.

(

,

)

[수학식 4]에 대해 설명을 덧붙이면, 윗 첨자로 T가 붙은 행렬은 Transpose 행렬을 의미할 수 있다. 윗 첨자로 H가 붙은 행렬은 Hermitian 행렬로서, 행렬의 모든 요소에 conjugate를 적용한 뒤, 전치(transpose)시킨 행렬을 뜻한다. 다시 말해, 윗 첨자로 H가 붙은 행렬은 컨쥬게이트 트랜스포즈 행렬(Conjugate Transpose Matrix)일 수 있다. E[]는 내부에 포함된 값의 기대값(expectation)을 나타낼 수 있다. 또한 설명을 덧붙이면, Y(n)은 KQ x 1 행렬(matrix)로서, i*j번 째 행 및 1번 째 열에 대응되는 요소(element)가 아래의 [수학식 5]와 같은 값을 가지는 행렬이다.

또한, x는 계수들을 포함하는 KQ x 1 행렬(matrix)로서, i*j번 째 행 및 1번 째 열에 대응되는 요소(element)가 아래의 [수학식 6]과 같은 값을 가지는 행렬이다.

결과적으로, 위너 필터를 적용하는 방식에서 이용되는 행렬 A는 KQ x KQ 행렬일 수 있고, 행렬 b는 KQ x 1 행렬일 수 있다. 다시 말해, 행렬 B는 KQ개의 요소들을 갖는 벡터일 수 있다. 이하에서는 설명의 편의를 위해, [수학식 4]에 위너 필터를 적용하는 방식에서, 등가 행렬 방정식에 이용되는 행렬 A를 자기 상관 행렬(Auto-correlation Matrix)이라 칭하고, 행렬 b를 상호 상관 벡터(Cross-correlation Vector)라 칭하기로 한다. 또한, 계수들을 포함하는 행렬 x를 계수 행렬(coefficient matrix)이라 칭하기로 한다. 다시 말해, 파라미터 셋(PS)을 얻어내는 것은 [수학식 4]의 행렬 방정식의 해를 얻어냄으로써 계수 행렬을 얻어내는 것을 포함할 수 있다. 이와 같이, 계수 행렬을 얻어내기 위해 필요한 자기 상관 행렬 및 상호 상관 벡터를 일컬어 메모리 다항식 모델링 정보라 칭할 수 있다.

한편, 장치(10)의 종류에 또는 장치(10)에 대한 설정에 따라 운용되는 주파수 대역이 달라질 수 있다. 예컨대, 장치(10)에 따라 운용되는 주파수 대역의 중심 주파수 및 주파수 대역 폭이 달라질 수 있다. 이와 같이 운용되는 주파수 대역이 달라지는 경우, 전력 증폭기(200)의 특성에 따라 파라미터 획득 회로(300)에서 계수 행렬을 얻어내기 위해 필요한 메모리 다항식 모델링 정보가 달라질 수 있다. 다시 말해, 장치(10)는 신뢰성 높은 전치 왜곡을 제공하기 위해 가능한 주파수 대역들 각각에 대한 메모리 다항식 모델링 정보를 저장하고 있을 필요가 있다. 하지만, 가능한 주파수 대역들 각각에 대한 메모리 다항식 모델링 정보를 모두 저장하는 것은 큰 메모리 저장 공간을 요구하는 문제점을 야기하며, 적은 메모리 저장 공간만을 이용하여 다양하게 주어지는 주파수 대역에 대한 전치 왜곡을 수행하기 위한 방법이 요구된다.

본 개시의 예시적 실시 예에 따른 파라미터 획득 회로(300)는, 주어지는 주파수 대역에 대응되는 메모리 다항식 모델링 정보를 얻기 위해, 전체 주파수 대역 상에 미리 구획된 복수의 주파수 구간들에 대한 주파수 구간 정보(FSI)를 이용할 수 있다. 주파수 구간 정보(FSI)는 메모리(400)에 저장될 수 있다. 본 명세서에서, '주어진 주파수 대역'이란 장치(10)의 운용에 이용되는 주파수 대역으로서, 운용 주파수 대역을 나타내는 용어로 사용된다.

이를 위해, 장치(10)는, 전체 주파수 대역을 복수의 주파수 구간들로 구획할 수 있으며, 복수의 주파수 구간들 각각에 대응되는 다항식 모델링 정보를 획득한 뒤, 복수의 주파수 구간들 각각에 대응되는 다항식 모델링 정보 및 복수의 주파수 구간들 각각의 중심 주파수를 포함하는 주파수 구간 정보(FSI)를 생성할 수 있고, 메모리(400)는 주파수 구간 정보(FSI)를 생성할 수 있다. 복수의 주파수 구간들에 대해서는, 도 4, 도 15 및 도 16을 참조해 보다 자세히 설명되며, 주파수 구간 정보(FSI)에 대해서는 도 7을 참조해 보다 자세히 설명된다.

일 실시 예에서, 파라미터 획득 회로(300)는, 복수의 주파수 구간들 중 주어지는 주파수 대역의 적어도 일부를 포함하는 적어도 하나의 주파수 구간을 판단할 수 있고, 판단된 적어도 하나의 주파수 구간에 대응되는 주파수 구간 정보를 기초로 주어진 주파수 대역에 대응되는 다항식 모델링 정보를 획득할 수 있다.

예를 들어, 파라미터 획득 회로(300)는 판단된 적어도 하나의 주파수 구간에 대응되는 자기 상관 행렬, 판단된 적어도 하나의 주파수 구간에 대응되는 중심 주파수 및 주어진 주파수 대역의 중심 주파수를 기초로 주어진 주파수 대역에 대응되는 자기 상관 행렬을 획득할 수 있다. 또한 마찬가지로, 파라미터 획득 회로(300)는 판단된 적어도 하나의 주파수 구간에 대응되는 상호 상관 벡터, 판단된 적어도 하나의 주파수 구간에 대응되는 중심 주파수 및 주어진 주파수 대역의 중심 주파수를 기초로 주어진 주파수 대역에 대응되는 상호 상관 벡터를 획득할 수 있다. 파라미터 획득 회로(300)는, 획득된 자기 상관 행렬 및 획득된 상호 상관 벡터를 기초로 계수 행렬을 획득할 수 있으며, 계수 행렬 또는 계수 행렬에 포함된 계수들을 파라미터 셋(PS)으로서 출력할 수 있다. 예를 들어, 파라미터 획득 회로(300)는, 획득된 자기 상관 행렬의 역행렬에 획득된 상호 상관 벡터를 곱하는 연산을 수행함으로써 계수 행렬을 획득할 수 있다. 또는 일 실시 예에서, 파라미터 획득 회로(300)는, 획득된 자기 상관 행렬 및 획득된 상호 상관 벡터를 이용해 반복 근사 연산을 수행함으로써 계수 행렬을 획득할 수 있으며, 이 때 파라미터 획득 회로(300)는 켤레 구배법(conjugate gradient method)을 이용하는 실시 예도 가능하다.

파라미터 획득 회로(300)가 복수의 주파수 구간들에 대한 주파수 구간 정보(FSI)를 기초로 주어진 주파수 대역에 대응되는 다항식 모델링 정보, 예컨대 주어진 주파수 대역에 대응되는 자기 상관 행렬 및 상호 상관 벡터를 획득하는 방법에 대해서는 이하의 도면들을 참조해 보다 자세히 설명된다.

한편, 파라미터 획득 회로(300)는 다양한 형태로 구현될 수 있으며, 일 실시 예에 따라 파라미터 획득 회로(300)는 하드웨어 형태로 구현되거나 또는 소프트웨어 형태로 구현될 수 있다. 파라미터 획득 회로(300)가 하드웨어의 형태로 구현되는 경우, 파라미터 획득 회로(300)는 출력 신호(OS) 및 전치 왜곡된 신호(PDS)를 기초로 파라미터 셋(PS)을 생성하기 위한 회로들을 포함할 수 있다. 또한 예를 들어, 파라미터 획득 회로(300)가 소프트웨어로 구현되는 경우, 도 2와 같이, 메모리(400)에 로딩된 프로그램 및/또는 인스트럭션들이 프로세서(도 2의 500) 또는 장치(10) 내 임의의 프로세서에 의해 실행됨으로써 파라미터 셋(PS)이 생성될 수 있다. 하지만 상기 실시 예들에 한정되는 것도 아니며, 파라미터 획득 회로(300)는 펌웨어와 같이 소프트웨어와 하드웨어가 결합된 형태로 구현될 수도 있다.

메모리(400)는 데이터를 저장하기 위한 저장 장소로서, 예를 들어, OS(Operating System), 각종 프로그램들 및 각종 데이터를 저장할 수 있다. 메모리(400)는 휘발성 메모리(volatile memory) 및 비휘발성 메모리(non-volatile memory) 중(among) 적어도 하나를 포함할 수 있다. 비휘발성 메모리는 ROM(Read Only Memory), PROM(Programmable ROM), EPROM(Electrically Programmable ROM), EEPROM(Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), FRAM(Ferroelectric RAM) 등을 포함할 수 있다. 휘발성 메모리는 DRAM(Dynamic RAM), SRAM(Static RAM), SDRAM(Synchronous DRAM), PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), FeRAM(Ferroelectric RAM) 등을 포함할 수 있다. 또한 일 실시 예에 있어서, 메모리(400)는 HDD(Hard Disk Drive), SSD(Solid State Drive), CF(Compact Flash), SD(Secure Digital), Micro-SD(Micro Secure Digital), Mini-SD(Mini Secure Digital), xD(extreme digital) 또는 Memory Stick 중 적어도 하나를 포함할 수도 있다. 일 실시 예에서, 메모리(400)는 프로세서(도 3의 500)에 의해 실행되는 프로그램들 및 복수의 인스트럭션들을 반영구적으로 또는 일시적으로 저장할 수 있다. 또한, 메모리(400)는 프로세서(도 3의 500)의 연산 또는 동작에 이용되는 다양한 정보 또는 데이터들을 저장할 수 있다.

본 개시의 예시적 실시 예에 따른 장치(10)에 의하면, 파라미터 획득 회로(300)가 계수 행렬 획득에 이용되는 자기 상관 행렬 및 상호 상관 벡터와 같은 메모리 다항식 모델링 정보를 복수의 주파수 구간들에 대한 주파수 구간 정보(FSI)를 기초로 획득함에 따라, 메모리(400)가 저장해야 하는 데이터의 양이 감소할 수 있다. 다시 말해, 장치(10)에서 전치 왜곡을 수행하는 데 필요한 메모리(400)의 저장 공간이 감소할 수 있다.

뿐만 아니라, 본 개시의 예시적 실시 예에 따른 장치(10)는, 적은 양의 메모리(400) 저장 공간 만을 이용해, 넓은 주파수 대역 상에서 다양하게 주어지는 주파수 대역에서 적응적으로 전치 왜곡을 수행할 수 있기 때문에, 장치(10)의 무선 통신의 신뢰성 또한 향상될 수 있다.

도 3은 본 개시의 예시적 실시 예에 따른 장치(20)를 나타낸다. 특히, 도 3은 도 1에 개시된 전치 왜곡 회로(100), 전력 증폭기(200), 파라미터 획득 회로(300) 및 메모리(400)의 일 구현 예를 나타내는 도면이다. 도 3의 전치 왜곡 회로(100), 전력 증폭기(200), 파라미터 획득 회로(300) 및 메모리(400)에 관해 도 1과 중복되는 설명은 생략한다.

장치(20)는 전력 증폭기(200), 메모리(400) 및 프로세서(500)를 포함할 수 있고, 프로세서(500)는 전치 왜곡 회로(100) 및 파라미터 획득 회로(300)를 포함할 수 있다.

프로세서(500)는 장치(10)의 전반적인 동작을 제어할 수 있으며, 일 예로서 프로세서(500)는 중앙 프로세싱 유닛(Central Processing Unit; CPU)일 수 있다. 프로세서(500)는 하나의 프로세서 코어(Single Core)를 포함하거나, 복수의 프로세서 코어들(Multi-Core)을 포함할 수 있다. 프로세서(500)는 메모리(400)에 저장된 프로그램들 및/또는 데이터를 처리 또는 실행할 수 있다. 일 실시 예에서, 프로세서(500)는 메모리(400)에 저장된 프로그램들을 실행함으로써 장치(20)의 다양한 기능을 제어하거나 다양한 연산을 수행할 수 있다.

본 개시의 예시적 실시 예에 따른 프로세서(500)는, 입력 신호(IS)에 전치 왜곡을 수행함으로써 전치 왜곡된 신호(PDS)를 생성할 수 있다. 일 실시 예에서, 프로세서(500)는, 메모리(400)에 저장된 복수의 구간들에 대한 주파수 구간 정보를 기초로 주어진 주파수 대역에 대응되는 메모리 다항식 모델링 정보를 획득할 수 있고, 획득된 메모리 다항식 모델링 정보를 기초로 파라미터 셋(PS)을 획득하고, 획득된 파라미터 셋(PS)을 기초로 입력 신호(IS)에 전치 왜곡을 수행할 수 있다.

본 개시의 예시적 실시 예에 따른 장치(20)에 의하면, 프로세서(500)가 계수 행렬 획득에 이용되는 자기 상관 행렬 및 상호 상관 벡터와 같은 메모리 다항식 모델링 정보를 복수의 주파수 구간들에 대한 주파수 구간 정보를 기초로 획득함에 따라, 메모리(400)가 저장해야 하는 데이터의 양이 감소할 수 있다. 다시 말해, 장치(20)에서 전치 왜곡을 수행하는 데 필요한 메모리(400)의 저장 공간이 감소할 수 있다.

뿐만 아니라, 본 개시의 예시적 실시 예에 따른 장치(20)는, 적은 양의 메모리(400) 저장 공간 만을 이용해, 넓은 주파수 대역 상에서 다양하게 주어지는 주파수 대역에서 적응적으로 전치 왜곡을 수행할 수 있기 때문에, 장치(20)의 무선 통신의 신뢰성 또한 향상될 수 있다.

도 4는 본 개시의 예시적 실시 예에 따른 전체 주파수 대역에 포함된 복수의 주파수 구간들(FS_1, FS_2, FS_3, FS_4, FS_5)을 나타낸다. 도 4는 도 1을 함께 참조하여 설명된다.

장치(10)는 장치(10)의 종류 또는 장치(10)에 주어지는 설정에 따라 특정 주파수 대역에서 동작할 수 있다. 도 4는 주파수 대역이 주어질 수 있는 모든 주파수를 포함하는 전체 주파수 대역(Entire Frequency Band)을 나타낸다. 예를 들어, 전체 주파수 대역은 제1 주파수(f_1)와 제6 주파수(f_6) 사이의 주파수 대역을 포함할 수 있다.

장치(10)는 전체 주파수 대역을 복수의 주파수 구간들(FS_1, FS_2, FS_3, FS_4, FS_5)로 구획(divide)할 수 있다. 주파수 구간들의 개수 및 주파수 구간이 갖는 주파수 폭(width)은 설명의 편의를 위한 예시적인 것일 뿐이며, 도 4에 개시된 것에 한정되지 않는다. 예를 들어, 제1 주파수 구간(FS_1)은 제1 주파수(f_1)와 제2 주파수(f_2) 사이의 주파수 구간을 나타낼 수 있으며, 제1 주파수 구간(FS_1)의 중심 주파수는 제1 중심 주파수(fc_1)일 수 있다. 마찬가지로, 제2 주파수 구간(FS_2)은 제2 주파수(f_2)와 제3 주파수(f_3) 사이의 주파수 구간을 나타낼 수 있으며, 제2 주파수 구간(FS_2)의 중심 주파수는 제2 중심 주파수(fc_2)일 수 있다. 동일한 방식에 의해 제3 주파수 구간(FS_3), 제4 주파수 구간(FS_4) 및 제5 주파수 구간(FS_5)에 대해서도 이해될 수 있을 것이다.

일 실시 예에서, 제1 주파수 구간(FS_1) 내지 제5 주파수 구간(FS_5)은 서로 동일한 주파수 폭을 가질 수 있다. 하지만 이에 제한되는 것은 아니며, 제1 주파수 구간(FS_1) 내지 제5 주파수 구간(FS_5)은 서로 다른 주파수 폭을 가질 수 있다. 예를 들어, 전체 주파수 대역에서 중앙 부근에 위치한 주파수 구간은 전체 주파수 대역에서 가장자리 부근에 위치한 주파수 구간에 비해 좁은 주파수 폭을 가질 수 있다.

일 실시 예에서, 장치(10)는 복수의 주파수 구간들(FS_1, FS_2, FS_3, FS_4, FS_5) 각각에 대한 메모리 다항식 모델링 정보를 획득할 수 있고, 장치(10) 내 메모리(400)는 복수의 주파수 구간들(FS_1, FS_2, FS_3, FS_4, FS_5) 각각에 대해 획득된 메모리 다항식 모델링 정보 및 복수의 주파수 구간들(FS_1, FS_2, FS_3, FS_4, FS_5) 각각의 중심 주파수를 주파수 구간 정보(FSI)로서 저장할 수 있다. 주파수 구간 정보(FSI)에 대해서는 도 7을 참조해 보다 자세히 설명된다.

도 5는 본 개시의 예시적 실시 예에 따른 전체 주파수 대역 및 주어진 주파수 대역을 나타낸다. 도 5는 특히, 도 4와 같이 구획된 전체 주파수 대역 상에 특정 주파수 대역이 주어진 경우를 나타낸다. 도 5는 도 1을 함께 참조하여 설명된다.

장치(10)는 장치(10)의 종류 또는 장치(10)에 대한 설정 등 다양한 요인에 따라 특정 주파수 대역에서 동작할 수 있는데, 상기 특정 주파수 대역을 주어진 주파수 대역(Given Frequency Band)이라 칭하기로 한다. 주어진 주파수 대역은 중심 주파수(fc)를 가질 수 있다.

도 5는 주어진 주파수 대역이 제3 주파수 구간(FS_3) 및 제4 주파수 구간(FS_4)에 걸쳐있는(span) 경우를 도시하지만, 이는 설명의 편의를 위한 예시적인 것으로서 이에 제한되지 않는다. 예를 들어, 주어진 주파수 대역은 다른 적어도 하나의 주파수 구간에 걸쳐있을 수 있다.

일 실시 예에서, 장치(10) 내 파라미터 획득 회로(300)는, 복수의 주파수 구간들(FS_1, FS_2, FS_3, FS_4, FS_5) 중 주어진 주파수 대역의 적어도 일부를 포함하는 적어도 하나의 주파수 대역을 판단할 수 있다. 예를 들어, 파라미터 획득 회로(300)는 제3 주파수 구간(FS_3) 및 제4 주파수 구간(FS_4)이 주어진 주파수 대역의 적어도 일부를 포함한다고 판단할 수 있다.

일 실시 예에서, 파라미터 획득 회로(300)는, 판단된 적어도 하나의 주파수 구간에 대응되는 메모리 다항식 모델링 정보를 기초로 주어진 주파수 대역에 대응되는 메모리 다항식 모델링 정보를 획득할 수 있다. 예를 들어, 파라미터 획득 회로(300)는, 제3 주파수 구간(FS_3)에 대응되는 메모리 다항식 모델링 정보 및 제4 주파수 구간(FS_4)에 대응되는 메모리 다항식 모델링 정보를 기초로 주어진 주파수 대역에 대응되는 메모리 다항식 모델링 정보를 획득할 수 있다. 메모리 다항식 모델링 정보 각각은, 위너 필터의 적용에 따라, 출력 신호(OS)에 기초한 중간 신호와 전치 왜곡된 신호(PDS) 차이의 크기를 최소화시키는 문제와 동치가 되는 행렬 방정식에 이용되는 자기 상관 행렬 및 상호 상관 벡터를 포함할 수 있다. 예를 들어, 메모리 다항식 모델링 정보 각각은 [수학식 4]의 자기 상관 행렬(A) 및 상호 상관 벡터(b)를 포함할 수 있다.

파라미터 획득 회로(300)가 주어진 주파수 대역에 대응되는 메모리 다항식 모델링 정보를 획득하는 방식에 대해 도 6을 참조하여 보다 자세히 설명된다.

도 6은 본 개시의 예시적 실시 예에 따른 파라미터 획득 회로(300)를 나타낸다. 파라미터 획득 회로(300)는, 도 1 및 도 3의 파라미터 획득 회로(300)에 대응될 수 있다. 도 6은 도 1 및 도 5를 함께 참조하여 설명된다.

파라미터 획득 회로(300)는 자기 상관 행렬 획득 회로(310), 상호 상관 벡터 획득 회로(320) 및 계수 행렬 획득 회로(330)를 포함할 수 있다.

자기 상관 행렬 획득 회로(310)는 복수의 주파수 구간들에 대한 주파수 구간 정보(FSI)를 기초로 주어진 주파수 대역에 대응되는 자기 상관 행렬(ACM)을 획득할 수 있고, 자기 상관 행렬(ACM)을 계수 행렬 획득 회로(330)에 제공할 수 있다.

상호 상관 벡터 획득 회로(320)는 복수의 주파수 구간들에 대한 주파수 구간 정보(FSI)를 기초로 주어진 주파수 대역에 대응되는 상호 상관 벡터(CCV)를 획득할 수 있고, 상호 상관 벡터(CCV)를 계수 행렬 획득 회로(330)에 제공할 수 있다.

계수 행렬 획득 회로(330)는, 주어진 주파수 대역에 대응되는 자기 상관 행렬(ACM) 및 주어진 주파수 대역에 대응되는 상호 상관 벡터(CCV)를 기초로 주어진 주파수 대역에 대응되는 계수 행렬(CM)을 획득할 수 있다. 예를 들어, 계수 행렬 획득 회로(330)는, 자기 상관 행렬(ACM)의 역행렬에 상호 상관 벡터(CCV)를 곱하는 연산을 수행함으로써 계수 행렬(CM)을 획득할 수 있다. 계수 행렬 획득 회로(330)는 계수행렬(CM)을 파라미터 셋(PS)으로서 출력할 수 있다.

도 7은 본 개시의 예시적 실시 예에 따른 주파수 구간 정보(FSI)를 나타낸다. 도 7은 도 1 및 도 5를 함께 참조하여 설명된다.

주파수 구간 정보(FSI)는 복수의 주파수 구간들 각각에 대응되는 주파수 구간 정보들(FSI_1, FSI_2, …, FSI_N) (단, N은 2 이상의 자연수)을 포함할 수 있다. 예를 들어, 전체 주파수 대역이 N개의 주파수 구간들로 구획되는 경우, 주파수 구간 정보(FSI)는 N개의 주파수 구간들 각각에 대응되는 주파수 구간 정보를 포함할 수 있다.

복수의 주파수 구간 정보들(FSI_1, FSI_2, …, FSI_N) 각각을 대표하여, 제1 주파수 구간 정보(FSI_1)에 대해 설명한다. 제1 주파수 구간 정보(FSI_1)는, 제1 주파수 구간에 대응되는 메모리 다항식 모델링 정보를 포함할 수 있고, 제1 주파수 구간의 제1 중심 주파수(fc_1)를 포함할 수 있다. 제1 주파수 구간에 대응되는 메모리 다항식 모델링은 제1 자기 상관 행렬(ACM_1) 및 제1 상호 상관 벡터(CCV_1)를 포함할 수 있다. 다시 말해, 제1 주파수 구간 정보(FSI_1)는 제1 자기 상관 행렬(ACM_1), 제1 상호 상관 벡터(CCV_1) 및 제1 중심 주파수(fc_1)를 포함할 수 있다. 도 6 및 도 7과 함께 이하의 도면들을 참조하여, 주어진 주파수 대역에 대응되는 메모리 다항식 모델링 정보를 획득하는 방법에 대해 구체적으로 설명된다.

도 8은 본 개시의 예시적 실시 예에 따른 장치의 신호 처리 방법의 순서도를 나타낸다. 도 8은 도 1을 함께 참조하여 설명된다.

장치(10)는 복수의 주파수 구간들 중 주어진 주파수 대역의 적어도 일부가 포함된 주파수 구간을 판단할 수 있다(S110). 예를 들어, 복수의 주파수 구간들은, 도 4와 같이, 전체 주파수 대역 상에서 구획된 주파수 구간들을 나타낼 수 있다. 일 실시 예에서, 장치(10)는 주어진 주파수 대역의 시작 주파수 및 종료 주파수를 기초로 주어진 주파수 대역의 적어도 일부가 포함된 주파수 구간을 판단할 수 있다. 예를 들어, 도 5를 함께 참조하면, 도 5와 같이 주파수 대역이 주어진 경우, 장치(10)는 주어진 주파수 대역이 제3 주파수 구간(FS_3) 및 제4 주파수 구간(FS_4)에 걸쳐있다고 판단할 수 있다.

장치(10)는 판단된 적어도 하나의 주파수 구간에 대응되는 주파수 구간 정보를 기초로, 자기 상관 행렬 및 상호 상관 벡터를 획득할 수 있다(S120). 다시 말해, 장치(10)는 판단된 적어도 하나의 주파수 구간에 대응되는 주파수 구간 정보를 기초로, 주어진 주파수 대역에 대응되는 메모리 다항식 모델링 정보를 획득할 수 있다. 예를 들어, 장치(10) 내 파라미터 획득 회로(300)는, 판단된 적어도 하나의 주파수 구간 각각에 대응되는 메모리 다항식 모델링 정보, 판단된 적어도 하나의 주파수 구간 각각에 대응되는 중심 주파수 및 주어진 주파수 대역의 중심 주파수를 기초로 주어진 주파수 대역에 대응되는 메모리 다항식 모델링 정보를 획득할 수 있다. 예를 들어, 파라미터 획득 회로(300)는, 판단된 적어도 하나의 주파수 구간 각각에 대응되는 자기 상관 행렬, 판단된 적어도 하나의 주파수 구간 각각에 대응되는 중심 주파수 및 주어진 주파수 대역의 중심 주파수를 기초로 주어진 주파수 대역에 대응되는 자기 상관 행렬을 획득할 수 있다. 마찬가지로, 파라미터 획득 회로(300)는, 판단된 적어도 하나의 주파수 구간 각각에 대응되는 상호 상관 벡터, 판단된 적어도 하나의 주파수 구간 각각에 대응되는 중심 주파수 및 주어진 주파수 대역의 중심 주파수를 기초로 주어진 주파수 대역에 대응되는 상호 상관 벡터를 획득할 수 있다.

장치(10)는 S120 단계에서 획득된 자기 상관 행렬 및 상호 상관 벡터를 기초로 얻어지는 계수 행렬을 기초로 전치 왜곡을 수행할 수 있다(S130). 예를 들어, 파라미터 획득 회로(300)는, 주어진 주파수 대역에 대응되는 자기 상관 행렬의 역행렬에 주어진 주파수 대역에 대응되는 상호 상관 벡터를 곱하는 연산을 수행함으로써 계수 행렬을 획득할 수 있고, 획득된 계수 행렬을 파라미터 셋(PS)으로서 전치 왜곡 회로(100)에 제공할 수 있다. 전치 왜곡 회로(100)는, 파라미터 셋(PS)을 기초로, 입력 신호(IS)에 대해 전치 왜곡을 수행함으로써 전치 왜곡된 신호(PDS)를 생성할 수 있다.

도 9는 본 개시의 예시적 실시 예에 따른 신호 처리 방법의 순서도를 나타낸다. 도 9는 특히, 도 8의 S120 단계의 세부적인 단계를 나타내는 순서도일 수 있다. 도 9는 도 1을 함께 참조하여 설명된다.

장치(10)는, 주어진 주파수 대역의 중심 주파수, 판단된 적어도 하나의 주파수 구간에 대응되는 중심 주파수 및 판단된 적어도 하나의 주파수 구간에 대응되는 자기 상관 행렬을 기초로, 주어진 주파수 대역에 대응되는 자기 상관 행렬을 획득할 수 있다(S220). 예를 들어, 파라미터 획득 회로(300)는, 주어진 주파수 대역의 중심 주파수, 판단된 적어도 하나의 주파수 구간에 대응되는 중심 주파수 및 판단된 적어도 하나의 주파수 구간에 대응되는 자기 상관 행렬을 기초로, 주어진 주파수 대역에 대응되는 자기 상관 행렬을 획득할 수 있다.

장치(10)는, 주어진 주파수 대역의 중심 주파수, 판단된 적어도 하나의 주파수 구간에 대응되는 중심 주파수 및 판단된 적어도 하나의 중심 주파수 구간에 대응되는 상호 상관 벡터를 기초로, 주어진 주파수 대역에 대응되는 상호 상관 벡터를 획득할 수 있다(S240). 예를 들어, 파라미터 획득 회로(300)는, 주어진 주파수 대역의 중심 주파수, 판단된 적어도 하나의 주파수 구간에 대응되는 중심 주파수 및 판단된 적어도 하나의 중심 주파수 구간에 대응되는 상호 상관 벡터를 기초로, 주어진 주파수 대역에 대응되는 상호 상관 벡터를 획득할 수 있다.

도 10은 본 개시의 예시적 실시 예에 따른 신호 처리 방법의 순서도를 나타낸다. 도 10은 특히, 도 9의 S220 단계의 세부적인 단계를 나타내는 순서도일 수 있다. 도 10은 도 1을 함께 참조하여 설명된다.

설명의 편의를 위해, 도 10은, 판단된 적어도 하나의 주파수 구간이 제1 주파수 구간 및 제2 주파수 구간을 포함하는 경우의 순서도를 도시한다.

장치(10)는, 주어진 주파수 대역에 대응되는 중심 주파수 및 제1 주파수 구간의 중심 주파수인 제1 중심 주파수를 기초로, 제1 주파수 이동 벡터를 획득할 수 있다(S322). 예를 들어, 파라미터 획득 회로(300)는, 주어진 주파수 대역에 대응되는 중심 주파수 및 제1 주파수 구간의 중심 주파수인 제1 중심 주파수를 기초로, 제1 주파수 이동 벡터를 획득할 수 있다. 일 실시 예에서, 제1 주파수 이동 벡터는 아래의 [수학식 7]에 의해 얻어질 수 있다. [수학식 7]에서, FSV_1은 제1 주파수 이동 벡터를 나타내고,

는 주어진 주파수 대역의 중심 주파수를 나타내고,

은 제1 중심 주파수를 나타내고,

은 샘플링 시간을 나타내고, K는 메모리 깊이를 나타낸다.

…

[수학식 7]에 대해 설명을 덧붙이자면, ee(x)는 중간 함수로 기능하며, Q가 비선형 차수라고 할 때, ee(x)는 K*Q개의 요소들을 갖는 벡터이다. 예를 들어, ee(x)는 1이 Q개 반복된 뒤,

이 Q개 반복된 뒤,

이 Q개 반복되는 형식으로 반복되다가, 마지막에

가 Q개 반복되는 벡터를 나타낸다.

장치(10)는, 제1 주파수 이동 벡터 및 제1 주파수 구간에 대응되는 제1 자기 상관 행렬을 기초로, 제1 임시 자기 상관 행렬을 획득할 수 있다(S324). 예를 들어, 파라미터 획득 회로(300)는, 제1 주파수 이동 벡터 및 제1 자기 상관 행렬을 기초로, 제1 임시 자기 상관 행렬을 획득할 수 있다. 일 실시 예에서, 제1 임시 자기 상관 행렬은 아래의 [수학식 8]에 의해 얻어질 수 있다. [수학식 8]에서,

은 제1 임시 자기 상관 행렬을 나타내고,

은 제1 자기 상관 행렬을 나타내고,

은 제1 주파수 이동 벡터를 나타난다.

[수학식 8]에 대해 설명을 덧붙이면, 윗 첨자로 T가 붙은 행렬은 Transpose 행렬을 의미할 수 있다. 연산 중 '·'은 행렬 곱셈을 나타낼 수 있고, '

'은 아다마르 곱셈(Hadamard Product) 연산을 나타낼 수 있다. 아다마르 곱셈은, 곱해지는 두 행렬들에서 동일한 위치에 대응되는 요소들을 곱하는 연산을 나타낼 수 있으며, 요소 별 곱셈(element-wise multiplication)이라 칭해질 수도 있다.

마찬가지로, 장치(10)는, 주어진 주파수 대역에 대응되는 중심 주파수 및 제2 주파수 구간의 중심 주파수인 제2 중심 주파수를 기초로, 제2 주파수 이동 벡터를 획득할 수 있다(S342). 예를 들어, 파라미터 획득 회로(300)는, 주어진 주파수 대역에 대응되는 중심 주파수 및 제2 주파수 구간의 중심 주파수인 제2 중심 주파수를 기초로, 제2 주파수 이동 벡터를 획득할 수 있다. 일 실시 예에서, 제2 주파수 이동 벡터는 아래의 [수학식 9]에 의해 얻어질 수 있다. [수학식 9]에서,

은 제2 주파수 이동 벡터를 나타내고,

는 주어진 주파수 대역의 중심 주파수를 나타내고,

은 제2 중심 주파수를 나타내고,

은 샘플링 시간을 나타내고, K는 메모리 깊이를 나타낸다.

…

[수학식 9]에 대해 설명을 덧붙이자면, ee(x)는 중간 함수로 기능하며, Q가 비선형 차수라고 할 때, ee(x)는 K*Q개의 요소들을 갖는 벡터이다. 예를 들어, ee(x)는 1이 Q개 반복된 뒤,

이 Q개 반복된 뒤,

이 Q개 반복되는 형식으로 반복되다가, 마지막에

가 Q개 반복되는 벡터를 나타낸다.

장치(10)는, 제2 주파수 이동 벡터 및 제2 주파수 구간에 대응되는 제2 자기 상관 행렬을 기초로, 제2 임시 자기 상관 행렬을 획득할 수 있다(S344). 예를 들어, 파라미터 획득 회로(300)는, 제2 주파수 이동 벡터 및 제2 자기 상관 행렬을 기초로, 제2 임시 자기 상관 행렬을 획득할 수 있다. 일 실시 예에서, 제2 임시 자기 상관 행렬은 아래의 [수학식 10]에 의해 얻어질 수 있다. [수학식 10]에서,

는 제2 임시 자기 상관 행렬을 나타내고,

은 제2 자기 상관 행렬을 나타내고,

은 제2 주파수 이동 벡터를 나타난다.

[수학식 10]에 대해 설명을 덧붙이면, 윗 첨자로 T가 붙은 행렬은 Transpose 행렬을 의미할 수 있다. 연산 중 '·'은 행렬 곱셈을 나타낼 수 있고, '

다시 말해, S322 단계 및 S324 단계를 포함하는, 제1 임시 자기 상관 행렬을 획득하는 단계인 S320 단계는, S342 단계 및 S344 단계를 포함하는, 제2 임시 자기 상관 행렬을 획득하는 단계인 S340 단계와 실질적으로 유사한 단계일 수 있다.

장치(10)는, 제1 임시 자기 상관 행렬 및 제2 임시 자기 상관 행렬을 기초로 주어진 주파수 대역에 대응되는 자기 상관 행렬을 획득할 수 있다(S360). 예를 들어, 파라미터 획득 회로(300)는, 제1 임시 자기 상관 행렬 및 제2 임시 자기 상관 행렬을 합산함으로써 주어진 주파수 대역에 대응되는 자기 상관 행렬을 획득할 수 있다. 주어진 주파수 대역에 대응되는 자기 상관 행렬은 [수학식 11]에 의해 얻어질 수 있다.

은 제1 임시 자기 상관 행렬을 나타내고,

는 제2 임시 자기 상관 행렬을 나타내고,

은 주어진 주파수 대역에 대응되는 자기 상관 행렬을 나타낸다.

도 11은 본 개시의 예시적 실시 예에 따른 신호 처리 방법의 순서도를 나타낸다. 도 11은 특히, 도 9의 S220 단계의 세부적인 단계를 나타내는 순서도일 수 있다. 도 11은 도 1을 함께 참조하여 설명된다.

설명의 편의를 위해, 도 11은, 판단된 적어도 하나의 주파수 구간이 제1 주파수 구간, 제2 주파수 구간 및 제3 주파수 구간을 포함하는 경우의 순서도를 도시한다.

도 11의 S320 단계는 도 10의 S320 단계와 실질적으로 동일할 수 있고, 도 11의 S340 단계는 도 10의 S340 단계와 실질적으로 동일할 수 있다.

장치(10)는, 주어진 주파수 대역에 대응되는 중심 주파수 및 제3 주파수 구간의 중심 주파수인 제3 중심 주파수를 기초로, 제3 주파수 이동 벡터를 획득할 수 있다(S352). 예를 들어, 파라미터 획득 회로(300)는, 주어진 주파수 대역에 대응되는 중심 주파수 및 제3 주파수 구간의 중심 주파수인 제3 중심 주파수를 기초로, 제3 주파수 이동 벡터를 획득할 수 있다. 세부적인 방식은 [수학식 7] 및 [수학식 9]와 유사한 방식에 의할 수 있다.

장치(10)는, 제3 주파수 이동 벡터 및 제3 주파수 구간에 대응되는 제3 자기 상관 행렬을 기초로, 제3 임시 자기 상관 행렬을 획득할 수 있다(S354). 예를 들어, 파라미터 획득 회로(300)는, 제3 주파수 이동 벡터 및 제3 자기 상관 행렬을 기초로, 제2 임시 자기 상관 행렬을 획득할 수 있다. 세부적인 방식은 [수학식 8] 및 [수학식 10]과 유사한 방식에 의할 수 있다.

다시 말해, S352 단계 및 S354 단계를 포함하는 S350 단계는, S320 단계 및 S340 단계와 실질적으로 유사한 단계일 수 있다.

장치(10)는, 제1 임시 자기 상관 행렬, 제2 임시 자기 상관 행렬 및 제3 임시 자기 상관 행렬을 기초로 주어진 주파수 대역에 대응되는 자기 상관 행렬을 획득할 수 있다(S370). 예를 들어, 파라미터 획득 회로(300)는, 제1 임시 자기 상관 행렬, 제2 임시 자기 상관 행렬 및 제3 임시 자기 상관 행렬을 합산함으로써 주어진 주파수 대역에 대응되는 자기 상관 행렬을 획득할 수 있다. 주어진 주파수 대역에 대응되는 자기 상관 행렬은 [수학식 12]에 의해 얻어질 수 있다.

은 제1 임시 자기 상관 행렬을 나타내고,

는 제2 임시 자기 상관 행렬을 나타내고,

은 제3 임시 자기 상관 행렬을 나타내고,

도 10을 참조해 주어진 주파수 대역이 2개의 주파수 구간에 걸쳐진 실시 예에 대해 설명되었고, 도 11을 참조해 주어진 주파수 대역이 3개의 주파수 구간에 걸쳐진 실시 예에 설명되었다. 도 10 및 도 11을 참조한 설명을 참조하여, 주어진 주파수 대역이 4개 이상의 주파수 구간에 걸쳐진 실시 예에 대해서도 동일한 방식에 의해 자기 상관 행렬을 획득하는 방법이 구현될 수 있을 것이다.

도 12는 본 개시의 예시적 실시 예에 따른 신호 처리 방법의 순서도를 나타낸다. 도 12는 특히, 도 9의 S240 단계의 세부적인 단계를 나타내는 순서도일 수 있다. 도 10은 도 1을 함께 참조하여 설명된다.

설명의 편의를 위해, 도 12는, 판단된 적어도 하나의 주파수 구간이 제1 주파수 구간 및 제2 주파수 구간을 포함하는 경우의 순서도를 도시한다.

장치(10)는, 주어진 주파수 대역에 대응되는 중심 주파수 및 제1 주파수 구간의 중심 주파수인 제1 중심 주파수를 기초로, 제1 주파수 이동 벡터를 획득할 수 있다(S422). 예를 들어, 파라미터 획득 회로(300)는, 주어진 주파수 대역에 대응되는 중심 주파수 및 제1 주파수 구간의 중심 주파수인 제1 중심 주파수를 기초로, 제1 주파수 이동 벡터를 획득할 수 있다. 일 실시 예에서, 제1 주파수 이동 벡터는 도 10과 관련된 설명의 [수학식 7]에 의해 얻어질 수 있다.

장치(10)는, 제1 주파수 이동 벡터 및 제1 주파수 구간에 대응되는 제1 상호 상관 벡터를 기초로, 제1 임시 상호 상관 벡터를 획득할 수 있다(S424). 예를 들어, 파라미터 획득 회로(300)는, 제1 주파수 이동 벡터 및 제1 상호 상관 벡터를 기초로, 제1 임시 상호 상관 벡터를 획득할 수 있다. 일 실시 예에서, 제1 상호 상관 벡터는 아래의 [수학식 13]에 의해 얻어질 수 있다. [수학식 13]에서,

은 제1 임시 상호 상관 벡터를 나타내고,

은 제1 상호 상관 벡터를 나타내고,

은 제1 주파수 이동 벡터를 나타난다.

[수학식 13]에 대해 설명을 덧붙이면, 윗 첨자로 T가 붙은 행렬은 Transpose 행렬을 의미할 수 있다. 연산 중 '·'은 행렬 곱셈을 나타낼 수 있고, '

마찬가지로, 장치(10)는, 주어진 주파수 대역에 대응되는 중심 주파수 및 제2 주파수 구간의 중심 주파수인 제2 중심 주파수를 기초로, 제2 주파수 이동 벡터를 획득할 수 있다(S442). 예를 들어, 파라미터 획득 회로(300)는, 주어진 주파수 대역에 대응되는 중심 주파수 및 제2 주파수 구간의 중심 주파수인 제2 중심 주파수를 기초로, 제2 주파수 이동 벡터를 획득할 수 있다. 일 실시 예에서, 제2 주파수 이동 벡터는 도 10과 관련된 설명의 [수학식 9]에 의해 얻어질 수 있다.

장치(10)는, 제2 주파수 이동 벡터 및 제2 주파수 구간에 대응되는 제2 상호 상관 벡터를 기초로, 제2 임시 상호 상관 벡터를 획득할 수 있다(S444). 예를 들어, 파라미터 획득 회로(300)는, 제2 주파수 이동 벡터 및 제2 상호 상관 벡터를 기초로, 제2 임시 상호 상관 벡터를 획득할 수 있다. 일 실시 예에서, 제2 임시 상호 상관 벡터는 아래의 [수학식 14]에 의해 얻어질 수 있다. [수학식 14]에서,

는 제2 임시 상호 상관 벡터를 나타내고,

은 제2 상호 상관 벡터를 나타내고,

은 제2 주파수 이동 벡터를 나타난다.

[수학식 14]에 대해 설명을 덧붙이면, 윗 첨자로 T가 붙은 행렬은 Transpose 행렬을 의미할 수 있다. 연산 중 '·'은 행렬 곱셈을 나타낼 수 있고, '

다시 말해, S422 단계 및 S424 단계를 포함하는, 제1 임시 상호 상관 벡터를 획득하는 단계인 S420 단계는, S442 단계 및 S444 단계를 포함하는, 제2 임시 상호 상관 벡터를 획득하는 단계인 S440 단계와 실질적으로 유사한 단계일 수 있다.

장치(10)는, 제1 임시 상호 상관 벡터 및 제2 임시 상호 상관 벡터를 기초로 주어진 주파수 대역에 대응되는 상호 상관 벡터를 획득할 수 있다(S460). 예를 들어, 파라미터 획득 회로(300)는, 제1 임시 상호 상관 벡터 및 제2 임시 상호 상관 벡터를 합산함으로써 주어진 주파수 대역에 대응되는 상호 상관 벡터를 획득할 수 있다. 주어진 주파수 대역에 대응되는 상호 상관 벡터는 [수학식 15]에 의해 얻어질 수 있다.

은 제1 임시 상호 상관 벡터를 나타내고,

는 제2 임시 상호 상관 벡터를 나타내고,

은 주어진 주파수 대역에 대응되는 상호 상관 벡터를 나타낸다.

도 12를 참조한 설명을 참조하여, 주어진 주파수 대역이 3개 이상의 주파수 구간에 걸쳐진 실시 예에 대해서도 동일한 방식에 의해 상호 상관 벡터를 획득하는 방법이 구현될 수 있을 것이다.

도 13은 본 개시의 예시적 실시 예에 따른 파라미터 획득 회로(300)를 나타낸다.

파라미터 획득 회로(300)는 자기 상관 행렬 획득 회로(310), 상호 상관 벡터 획득 회로(320) 및 계수 행렬 획득 회로(330)를 포함할 수 있다. 자기 상관 행렬 획득 회로(310), 상호 상관 벡터 획득 회로(320) 및 계수 행렬 획득 회로(330)에 관해 도 6과 중복되는 설명은 생략한다.

자기 상관 행렬 획득 회로(310)는 제1 구간 판단 회로(312), 제1 주파수 이동 벡터 획득 회로(314) 및 자기 상관 행렬 연산 회로(316)를 포함할 수 있다.

제1 구간 판단 회로(312)는, 복수의 주파수 구간들 중 주어진 주파수 대역의 적어도 일부를 포함하는 적어도 하나의 주파수 구간을 판단할 수 있다. 제1 구간 판단 회로(312)는, 판단된 구간 정보(DS)를 제1 주파수 이동 벡터 획득 회로(314)에 제공할 수 있다.

제1 주파수 이동 벡터 획득 회로(314)는, 판단된 구간 정보(DS)를 기초로, 주파수 구간 정보(FSI) 중 판단된 적어도 하나의 주파수 구간에 대응되는 주파수 구간 정보를 선택하고, 판단된 적어도 하나의 주파수 구간에 대응되는 주파수 구간 정보를 기초로 주파수 이동 벡터(FSV)를 생성할 수 있다. 예를 들어, 제1 주파수 이동 벡터 획득 회로(314)는, 도 10과 관련된 설명의 [수학식 7]에 따라 주파수 이동 벡터(FSV)를 생성할 수 있다.

자기 상관 행렬 연산 회로(316)는 주파수 이동 벡터(FSV)를 기초로 주어진 주파수 대역에 대응되는 자기 상관 행렬(ACM)을 획득할 수 있다. 예를 들어, 주어진 주파수 대역이 제1 주파수 구간 및 제2 주파수 구간에 걸쳐있는 경우, 자기 상관 행렬 연산 회로(316)는, 주파수 이동 벡터(FSV)를 기초로, 도 10의 S324 단계, S344 단계 및 S360 단계와 같은 방식을 통해 주어진 주파수 대역에 대응되는 자기 상관 행렬(ACM)을 획득할 수 있다.

상호 상관 벡터 획득 회로(320)는 제2 구간 판단 회로(322), 제2 주파수 이동 벡터 획득 회로(324) 및 상호 상관 벡터 연산 회로(326)를 포함할 수 있다.

제2 구간 판단 회로(322)는, 복수의 주파수 구간들 중 주어진 주파수 대역의 적어도 일부를 포함하는 적어도 하나의 주파수 구간을 판단할 수 있다. 제2 구간 판단 회로(322)는, 판단된 구간 정보(DS)를 제2 주파수 이동 벡터 획득 회로(324)에 제공할 수 있다.

제2 주파수 이동 벡터 획득 회로(324)는, 판단된 구간 정보(DS)를 기초로, 주파수 구간 정보(FSI) 중 판단된 적어도 하나의 주파수 구간에 대응되는 주파수 구간 정보를 선택하고, 판단된 적어도 하나의 주파수 구간에 대응되는 주파수 구간 정보를 기초로 주파수 이동 벡터(FSV)를 생성할 수 있다. 예를 들어, 제2 주파수 이동 벡터 획득 회로(324)는, 도 10과 관련된 설명의 [수학식 7]에 따라 주파수 이동 벡터(FSV)를 생성할 수 있다.

상호 상관 벡터 연산 회로(326)는 주파수 이동 벡터(FSV)를 기초로 주어진 주파수 대역에 대응되는 상호 상관 벡터(CCV)를 획득할 수 있다. 예를 들어, 주어진 주파수 대역이 제1 주파수 구간 및 제2 주파수 구간에 걸쳐있는 경우, 상호 상관 벡터 연산 회로(326)는, 주파수 이동 벡터(FSV)를 기초로, 도 12의 S424 단계, S444 단계 및 S460 단계와 같은 방식을 통해 주어진 주파수 대역에 대응되는 상호 상관 벡터(CCV)를 획득할 수 있다.

도 14는 본 개시의 예시적 실시 예에 따른 파라미터 획득 회로(300)를 나타낸다. 도 14는 특히, 파라미터 획득 회로(300)의 다른 구현 예를 나타낸다. 도 14는, 도 13의 구현 예에서, 구간 판단 회로 및 주파수 이동 벡터 획득 회로가 공유되는 실시 예를 도시한다.

파라미터 획득 회로(300)는, 자기 상관 행렬 획득 회로(310), 상호 상관 벡터 획득 회로(320), 계수 행렬 획득 회로(330), 구간 판단 회로(340) 및 주파수 이동 벡터 획득 회로(350)를 포함할 수 있다. 자기 상관 행렬 획득 회로(310), 상호 상관 벡터 획득 회로(320) 및 계수 행렬 획득 회로(330)에 관해 도 6과 중복되는 설명은 생략한다.

구간 판단 회로(340)는 도 13의 제1 구간 판단 회로(312) 및 제2 구간 판단 회로(322)와 실질적으로 기능이 동일할 수 있다. 다시 말해, 구간 판단 회로(340)는 복수의 주파수 구간들 중 주어진 주파수 대역의 적어도 일부를 포함하는 적어도 하나의 주파수 구간을 판단할 수 있다. 구간 판단 회로(340)는, 판단된 구간 정보(DS)를 주파수 이동 벡터 획득 회로(350)에 제공할 수 있다.

주파수 이동 벡터 획득 회로(350)는 도 13의 제1 주파수 이동 벡터 획득 회로(314) 및 제2 주파수 이동 벡터 획득 회로(324)와 실질적으로 기능이 동일할 수 있다.

도 14의 자기 상관 행렬 획득 회로(310)는 도 13의 자기 상관 행렬 연산 회로(316)와 실질적으로 기능이 동일할 수 있고, 도 14의 상호 상관 벡터 획득 회로(320)는 도 13의 상호 상관 벡터 연산 회로(326)와 실질적으로 기능일 동일할 수 있다.

도 15는 본 개시의 예시적 실시 예에 따른 전체 주파수 대역 및 복수의 주파수 구간들(FS_1, FS_2, FS_3, FS_4, FS_5)을 나타낸다. 도 15를 참조하면, 도 4와 달리, 복수의 주파수 구간들(FS_1, FS_2, FS_3, FS_4, FS_5) 각각의 주파수 폭이 모두 동일하지 않을 수 있다.

예를 들어, 전체 주파수 대역에서 중앙 부근에 위치한 주파수 구간의 주파수 폭은 전체 주파수 대역에서 가장 자리 부근에 위치한 주파수 구간의 주파수 폭보다 좁을 수 있다.

예를 들어, 제2 주파수 구간(FS_2), 제3 주파수 구간(FS_3) 및 제4 주파수 구간(FS_4)의 주파수 폭은 제1 주파수 폭(△f1)을 나타낼 수 있고, 전체 주파수 대역에서 가장 자리 부근에 위치한 제1 주파수 구간(FS_1) 및 제5 주파수 구간(FS_5)의 주파수 폭은 제2 주파수 폭(△f2)을 나타낼 수 있다. 일 실시 예에서, 제1 주파수 폭(△f1)은 제2 주파수 폭(△f2)보다 좁을 수 있다.

도 16은 본 개시의 예시적 실시 예에 따른 전체 주파수 대역 및 복수의 주파수 구간들(FS_1, FS_2, FS_3, FS_4, FS_5)을 나타낸다. 도 16을 참조하면, 도 4와 달리, 복수의 주파수 구간들(FS_1, FS_2, FS_3, FS_4, FS_5) 각각의 주파수 폭이 모두 동일하지 않을 수 있다.

예를 들어, 제3 주파수 구간(FS_3)의 주파수 폭은 제1 주파수 폭(△f1)을 나타낼 수 있고, 제2 주파수 구간(FS_2) 및 제4 주파수 구간(FS_4)의 주파수 폭은 제2 주파수 폭(△f2)을 나타낼 수 있고, 제1 주파수 구간(FS_1) 및 제5 주파수 구간(FS_5)의 주파수 폭은 제3 주파수 폭(△f3)을 나타낼 수 있다. 제1 주파수 폭(△f1)은 제2 주파수 폭(△f2) 보다 좁을 수 있고, 제2 주파수 폭(△f2)은 제3 주파수 폭(△f3) 보다 좁을 수 있다.

도 17은 본 개시의 예시적 실시 예에 따른 통신 장치(1000)를 나타낸다. 도 14에 도시된 바와 같이, 통신 장치(1000)는 ASIC(Application Specific Integrated Circuit)(1100), ASIP(Application Specific Instruction set Processor)(1300), 메모리(1500), 메인 프로세서(1700) 및 메인 메모리(1900)를 포함할 수 있다. ASIC(1100), ASIP(1300) 및 메인 프로세서(1700) 중 2개 이상은 상호 통신할 수 있다. 또한, ASIC(1100), ASIP(1300), 메모리(1500), 메인 프로세서(1700) 및 메인 메모리(1900) 중 적어도 2개 이상은 하나의 칩에 내장될 수 있다.

ASIP(1300)은 특정한 용도를 위하여 커스텀화된 집적 회로로서, 특정 어플리케이션을 위한 전용의 명령어 세트(instruction set)를 지원할 수 있고, 명령어 세트에 포함된 명령어를 실행할 수 있다. 메모리(1500)는 ASIP(1300)와 통신할 수 있고, 비일시적인 저장장치로서 ASIP(1300)에 의해서 실행되는 복수의 명령어들을 저장할 수도 있다. 예를 들면, 메모리(1500)는, 비제한적인 예시로서 RAM(Random Access Memory), ROM(Read Only Memory), 테이프, 자기디스크, 광학디스크, 휘발성 메모리, 비휘발성 메모리 및 이들의 조합과 같이, ASIP(1300)에 의해서 접근가능한 임의의 유형의 메모리를 포함할 수 있다.

메인 프로세서(1700)는 복수의 명령어들을 실행함으로써 통신 장치(1000)를 제어할 수 있다. 예를 들면, 메인 프로세서(1700)는 ASIC(1100) 및 ASIP(1300)를 제어할 수도 있고, MIMO 채널을 통해서 수신된 데이터를 처리하거나 통신 장치(1000)에 대한 사용자의 입력을 처리할 수도 있다. 메인 메모리(1900)는 메인 프로세서(1700)와 통신할 수 있고, 비일시적인 저장장치로서 메인 프로세서(1700)에 의해서 실행되는 복수의 명령어들을 저장할 수도 있다. 예를 들면, 메인 메모리(1900)는, 비제한적인 예시로서 RAM(Random Access Memory), ROM(Read Only Memory), 테이프, 자기디스크, 광학디스크, 휘발성 메모리, 비휘발성 메모리 및 이들의 조합과 같이, 메인 프로세서(1700)에 의해서 접근가능한 임의의 유형의 메모리를 포함할 수 있다.

전술된 본 개시의 예시적 실시예에 따른 송신기의 비선형성을 보상하는 방법은 도 14의 통신 장치(1000)에 포함된 구성요소들 중 적어도 하나에 의해서 수행될 수 있다. 예를 들면, 전술된 프로세서는 도 14의 ASIC(1100), ASIP(1300), 메모리(1500), 메인 프로세서(1700) 및 메인 메모리(1900) 중 적어도 하나에 포함될 수 있다. 일부 실시예들에서, 전술된 전력 증폭기의 비선형성을 보상하는 방법의 단계들 중 적어도 하나의 단계는 메모리(1500)에 저장된 복수의 명령어들로서 구현될 수 있다. 일부 실시예들에서, ASIP(1300)가 메모리(1500)에 저장된 복수의 명령어들을 실행함으로써 전력 증폭기의 비선형성을 보상하는 방법의 단계들 중 적어도 하나의 단계를 수행할 수 있다. 일부 실시예들에서, 전력 증폭기의 비선형성을 보상하는 방법의 단계들 중 적어도 하나의 단계는, 논리 합성 등을 통해서 설계된 하드웨어 블록으로 구현되어 ASIC(1100)에 포함될 수도 있다. 일부 실시 예들에서, 전력 증폭기의 비선형성을 보상하는 방법의 단계들 중 적어도 하나의 단계는 메인 메모리(1900)에 저장된 복수의 명령어들로서 구현될 수 있고, 메인 프로세서(1700)가 메인 메모리(1900)에 저장된 복수의 명령어들을 실행함으로써 전력 증폭기의 비선형성을 보상하는 방법의 단계들 중 적어도 하나의 단계를 수행할 수 있다.

이상에서와 같이 도면과 명세서에서 예시적인 실시 예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시 예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims

무선 통신을 수행하는 장치로서,
복수의 계수들을 포함하는 파라미터 셋에 기초하여 입력 신호에 전치 왜곡을 수행함으로써, 전치 왜곡된 신호를 생성하도록 구성되는 전치 왜곡 회로;
상기 전치 왜곡된 신호를 증폭함으로써 출력 신호를 생성하도록 구성되는 전력 증폭기; 및
복수의 주파수 구간(frequency section)들 각각에 대응되는 제1 메모리 다항식 모델링 정보를 기초로 운용 주파수 대역(operating frequency band)에 대응되는 제2 메모리 다항식 모델링 정보를 획득하고, 상기 제2 메모리 다항식 모델링 정보를 이용해 간접적 학습 구조에 따라 상기 파라미터 셋을 획득하도록 구성되는 파라미터 획득 회로를 포함하는 장치.
제1항에 있어서,
상기 파라미터 획득 회로는,
상기 복수의 주파수 구간들 중 상기 운용 주파수 대역의 적어도 일부가 포함된 적어도 하나의 주파수 구간을 판단하고, 판단된 적어도 하나의 주파수 구간에 대응되는 상기 제1 메모리 다항식 모델링 정보를 기초로 상기 제2 메모리 다항식 모델링 정보를 획득하도록 구성되는 것을 특징으로 하는 장치.
제2항에 있어서,
상기 제1 메모리 다항식 모델링 정보 및 상기 제2 메모리 다항식 모델링 정보 각각은,
위너 필터(Wiener Filter) 적용에 따라, 상기 출력 신호에 기초한 중간 신호와 상기 전치 왜곡된 신호 차이의 크기를 최소화시키는 문제와 동치가 되는 행렬 방정식에 이용되는 자기 상관 행렬 및 상호 상관 벡터를 포함하는 것을 특징으로 하는 장치.
제3항에 있어서,
상기 파라미터 획득 회로는,
상기 판단된 적어도 하나의 주파수 구간 각각에 대응되는 중심 주파수 및 상기 운용 주파수 대역의 중심 주파수를 기초로 적어도 하나의 주파수 이동 벡터(frequency shift vector)를 생성하고, 상기 판단된 적어도 하나의 주파수 구간에 대응되는 자기 상관 행렬 및 상기 적어도 하나의 주파수 이동 벡터를 기초로 상기 운용 주파수 대역에 대응되는 자기 상관 행렬을 획득하도록 구성되는 것을 특징으로 하는 장치.
제3항에 있어서,
상기 파라미터 획득 회로는,
상기 판단된 적어도 하나의 주파수 구간이 제1 주파수 구간 및 제2 주파수 구간을 포함할 때, 상기 제1 주파수 구간에 대응되는 제1 중심 주파수 및 상기 운용 주파수 대역의 중심 주파수를 기초로 제1 주파수 이동 벡터를 생성하고, 상기 제1 주파수 이동 벡터 및 상기 제1 주파수 구간에 대응되는 제1 자기 상관 행렬을 기초로 제1 임시 자기 상관 행렬을 획득하고,
상기 제2 주파수 구간에 대응되는 제2 중심 주파수 및 상기 운용 주파수 대역의 상기 중심 주파수를 기초로 제2 주파수 이동 벡터를 생성하고, 상기 제2 주파수 이동 벡터 및 상기 제2 주파수 구간에 대응되는 제2 자기 상관 행렬을 기초로 제2 임시 자기 상관 행렬을 획득하고,
상기 제1 임시 자기 상관 행렬 및 상기 제2 임시 자기 상관 행렬을 합하는 연산을 수행함으로써 상기 운용 주파수 대역에 대응되는 자기 상관 행렬을 획득하도록 구성되는 것을 특징으로 하는 장치.
제3항에 있어서,
상기 파라미터 획득 회로는,
상기 판단된 적어도 하나의 주파수 구간 각각에 대응되는 중심 주파수 및 상기 운용 주파수 대역의 중심 주파수를 기초로 적어도 하나의 주파수 이동 벡터를 생성하고,
상기 판단된 적어도 하나의 주파수 구간에 대응되는 상호 상관 벡터 및 상기 적어도 하나의 주파수 이동 벡터를 기초로 상기 운용 주파수 대역에 대응되는 상호 상관 벡터를 획득하도록 구성되는 것을 특징으로 하는 장치.
제3항에 있어서,
상기 파라미터 획득 회로는,
상기 판단된 적어도 하나의 주파수 구간이 제1 주파수 구간 및 제2 주파수 구간을 포함할 때, 상기 제1 주파수 구간에 대응되는 제1 중심 주파수 및 상기 운용 주파수 대역의 중심 주파수를 기초로 제1 주파수 이동 벡터를 생성하고, 상기 제1 주파수 이동 벡터 및 상기 제1 주파수 구간에 대응되는 제1 상호 상관 벡터를 기초로 제1 임시 상호 상관 벡터를 획득하고,
상기 제2 주파수 구간에 대응되는 제2 중심 주파수 및 상기 운용 주파수 대역의 상기 중심 주파수를 기초로 제2 주파수 이동 벡터를 생성하고, 상기 제2 주파수 이동 벡터 및 상기 제2 주파수 구간에 대응되는 제2 상호 상관 벡터를 기초로 제2 임시 상호 상관 벡터를 획득하고,
상기 제1 임시 상호 상관 벡터 및 상기 제2 임시 상호 상관 벡터를 합하는 연산을 수행함으로써 상기 운용 주파수 대역에 대응되는 상호 상관 벡터를 획득하도록 구성되는 것을 특징으로 하는 장치.
제1항에 있어서,
상기 제1 메모리 다항식 모델링 정보 및 상기 복수의 주파수 구간들 각각에 대응되는 중심 주파수를 포함하는 주파수 구간 정보(frequency section information)를 저장하는 메모리를 더 포함하는 것을 특징으로 하는 장치.
제1항에 있어서,
상기 복수의 주파수 구간들은, 동일한 주파수 폭(width)을 갖는 것을 특징으로 하는 장치.
제1항에 있어서,
상기 복수의 주파수 구간들 중 전체 주파수 대역에서 중앙 주파수 구간의 주파수 폭이 가장자리(edge) 주파수 구간의 주파수 폭보다 좁고, 상기 중앙 주파수 구간은 상기 전체 주파수 대역의 중심 주파수를 포함하고, 상기 가장자리 주파수 구간은 상기 전체 주파수 대역의 최대 주파수 및 최소 주파수 중 적어도 하나를 포함하는 것을 특징으로 하는 장치.
장치의 신호 처리 방법으로서,
전체 주파수 대역으로부터 구획된(divided) 복수의 주파수 구간들 중 운용 주파수 대역의 적어도 일부를 포함하는 적어도 하나의 주파수 구간을 판단하는 단계;
판단된 적어도 하나의 주파수 구간에 대응되는 주파수 구간 정보를 기초로, 상기 운용 주파수 대역에 대응되는 자기 상관 행렬 및 상기 운용 주파수 대역에 대응되는 상호 상관 벡터를 획득하는 단계; 및
상기 운용 주파수 대역에 대응되는 상기 자기 상관 행렬 및 상기 운용 주파수 대역에 대응되는 상기 상호 상관 벡터를 기초로 얻어지는 계수 행렬을 이용해 입력 신호에 대해 전치 왜곡을 수행함으로써 출력 신호를 생성하는 단계를 포함하는 장치의 신호 처리 방법.
제11항에 있어서,
상기 전체 주파수 대역을 동일한 간격으로 구획함으로써 상기 복수의 주파수 구간들을 구획하는 단계;
상기 복수의 주파수 구간들 각각에 대응되는 중심 주파수와 상기 복수의 주파수 구간들 각각에 대응되는 자기 상관 행렬 및 상호 상관 벡터를 상기 장치 내 메모리에 저장하는 단계를 더 포함하는 것을 특징으로 하는 장치의 신호 처리 방법.
제11항에 있어서,
상기 전체 주파수 대역의 중앙 부근의 주파수 구간의 주파수 폭이 상기 전체 주파수 대역에서 중앙으로부터 먼 주파수 구간의 주파수 폭보다 좁게 되도록 복수의 주파수 구간들을 구획하는 단계; 및
상기 복수의 주파수 구간들 각각에 대응되는 중심 주파수와 상기 복수의 주파수 구간들 각각에 대응되는 자기 상관 행렬 및 상호 상관 벡터를 상기 장치 내 메모리에 저장하는 단계를 더 포함하는 것을 특징으로 하는 장치의 신호 처리 방법.
제11항에 있어서,
상기 운용 주파수 대역에 대응되는 자기 상관 행렬 및 상기 운용 주파수 대역에 대응되는 상호 상관 벡터를 획득하는 단계는,
상기 판단된 적어도 하나의 주파수 구간 각각에 대응되는 중심 주파수 및 상기 운용 주파수 대역의 중심 주파수를 기초로 적어도 하나의 주파수 이동 벡터를 생성하는 단계; 및
상기 판단된 적어도 하나의 주파수 구간에 대응되는 자기 상관 행렬 및 상기 적어도 하나의 주파수 이동 벡터를 기초로 상기 운용 주파수 대역에 대응되는 자기 상관 행렬을 획득하는 단계를 더 포함하는 것을 특징으로 하는 장치의 신호 처리 방법.
제14항에 있어서,
상기 적어도 하나의 주파수 구간은 제1 주파수 구간 및 제2 주파수 구간을 포함하고,
상기 적어도 하나의 중심 주파수 이동 벡터를 생성하는 단계는,
상기 제1 주파수 구간에 대응되는 제1 중심 주파수 및 상기 운용 주파수 대역의 중심 주파수를 기초로 제1 주파수 이동 벡터를 생성하는 단계; 및
상기 제2 주파수 구간에 대응되는 제2 중심 주파수 및 상기 운용 주파수 대역의 중심 주파수를 기초로 제2 주파수 이동 벡터를 생성하는 단계를 포함하고,
상기 운용 주파수 대역에 대응되는 자기 상관 행렬을 획득하는 단계는,
상기 제1 주파수 이동 벡터 및 상기 제1 주파수 구간에 대응되는 제1 자기 상관 행렬을 기초로 제1 임시 자기 상관 행렬을 획득하는 단계;
상기 제2 주파수 이동 벡터 및 상기 제2 주파수 구간에 대응되는 제2 자기 상관 행렬을 기초로 제2 임시 자기 상관 행렬을 획득하는 단계; 및
상기 제1 임시 자기 상관 행렬 및 상기 제2 임시 자기 상관 행렬을 합하는 연산을 수행함으로써 상기 운용 주파수 대역에 대응되는 자기 상관 행렬을 획득하는 단계를 포함하는 것을 특징으로 하는 장치의 신호 처리 방법.
제15항에 있어서,
상기 제1 임시 자기 상관 행렬을 획득하는 단계는,
상기 제1 주파수 이동 벡터 및 트랜스포즈 된(transposed) 제1 주파수 이동 벡터에 벡터 곱셈을 수행하는 단계; 및
상기 제1 자기 상관 행렬과 상기 벡터 곱셈의 결과 행렬을 이용해 아다마르 곱셈(Hadamard product)을 수행함으로써 상기 제1 임시 자기 상관 행렬을 획득하는 단계를 포함하는 것을 특징으로 하는 장치의 신호 처리 방법.
제11항에 있어서,
상기 운용 주파수 대역에 대응되는 자기 상관 행렬 및 상기 운용 주파수 대역에 대응되는 상호 상관 벡터를 획득하는 단계는,
상기 판단된 적어도 하나의 주파수 구간 각각에 대응되는 중심 주파수 및 상기 운용 주파수 대역의 중심 주파수를 기초로 적어도 하나의 주파수 이동 벡터를 생성하는 단계; 및
상기 판단된 적어도 하나의 주파수 구간에 대응되는 상호 상관 벡터 및 상기 적어도 하나의 주파수 이동 벡터를 기초로 상기 운용 주파수 대역에 대응되는 상호 상관 벡터를 획득하는 단계를 더 포함하는 것을 특징으로 하는 장치의 신호 처리 방법.
제17항에 있어서,
상기 적어도 하나의 주파수 구간은 제1 주파수 구간 및 제2 주파수 구간을 포함하고,
상기 적어도 하나의 중심 주파수 이동 벡터를 생성하는 단계는,
상기 제1 주파수 구간에 대응되는 제1 중심 주파수 및 상기 운용 주파수 대역의 중심 주파수를 기초로 제1 주파수 이동 벡터를 생성하는 단계; 및
상기 제2 주파수 구간에 대응되는 제2 중심 주파수 및 상기 운용 주파수 대역의 중심 주파수를 기초로 제2 주파수 이동 벡터를 생성하는 단계를 포함하고,
상기 운용 주파수 대역에 대응되는 상호 상관 벡터를 획득하는 단계는,
상기 제1 주파수 이동 벡터 및 상기 제1 주파수 구간에 대응되는 제1 상호 상관 벡터를 기초로 제1 임시 상호 상관 벡터를 획득하는 단계;
상기 제2 주파수 이동 벡터 및 상기 제2 주파수 구간에 대응되는 제2 상호 상관 벡터를 기초로 제2 임시 상호 상관 벡터를 획득하는 단계; 및
상기 제1 임시 상호 상관 벡터 및 상기 제2 임시 상호 상관 벡터를 합하는 연산을 수행함으로써 상기 운용 주파수 대역에 대응되는 상호 상관 벡터를 획득하는 단계를 포함하는 것을 특징으로 하는 장치의 신호 처리 방법.
무선 통신을 수행하기 위한 장치로서,
복수의 주파수 구간들에 대한 복수의 주파수 구간 정보들 및 상기 장치의 동작을 위한 인스트럭션들을 저장하는 메모리;
상기 메모리에 저장된 상기 인스트럭션들 중 적어도 하나의 인스트럭션을 실행함으로써, 주어진 주파수 대역(given frequency band)에서 입력 신호에 대해 전치 왜곡을 수행하고, 전치 왜곡된 신호를 생성하는 프로세서; 및
상기 전치 왜곡된 신호를 증폭함으로써 출력 신호를 생성하도록 구성되는 전력 증폭기를 포함하고,
상기 프로세서는,
상기 복수의 주파수 구간들 중 상기 주어진 주파수 대역의 적어도 일부가 포함된 적어도 하나의 주파수 구간을 판단하고, 상기 복수의 주파수 구간 정보들 중 상기 판단된 적어도 하나의 주파수 구간에 대응되는 주파수 구간 정보를 이용해 획득되는 계수 행렬을 이용해 상기 입력 신호에 대해 전치 왜곡을 수행하는 것을 특징으로 하는 장치.
제19항에 있어서,
상기 복수의 주파수 구간 정보들 각각은,
상기 복수의 주파수 구간들 각각에 대응되는 중심 주파수, 자기 상관 행렬 및 상호 상관 벡터를 포함하는 것을 특징으로 하는 장치.