JP6098178B2 - 増幅装置、歪補償装置および歪補償方法 - Google Patents
増幅装置、歪補償装置および歪補償方法 Download PDFInfo
- Publication number
- JP6098178B2 JP6098178B2 JP2013006657A JP2013006657A JP6098178B2 JP 6098178 B2 JP6098178 B2 JP 6098178B2 JP 2013006657 A JP2013006657 A JP 2013006657A JP 2013006657 A JP2013006657 A JP 2013006657A JP 6098178 B2 JP6098178 B2 JP 6098178B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- coefficient
- amplifier
- signal
- signal output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3221—Predistortion by overamplifying in a feedforward stage the distortion signal to have a combined main signal and "negative" distortion to form the predistorted signal for a further stage. so that after amplification in the further stage only the amplified main signal remains
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
Description
(実施の形態1にかかる増幅装置の構成)
図1は、実施の形態1にかかる増幅装置の構成の一例を示す図である。図2は、図1に示した増幅装置における信号の流れの一例を示す図である。実施の形態1にかかる増幅装置100は、入力された信号を増幅して出力する増幅装置である。たとえば、増幅装置100は、無線信号等の信号を送信する送信装置において、送信対象の信号を増幅する増幅装置に適用することができる。
図3は、後段PD部の係数を設定する場合の信号の流れの一例を示す図である。図3において、図1,図2に示した部分と同様の部分については同一の符号を付して説明を省略する。増幅装置100の制御回路は、後段PD部102の係数を更新する場合に、図3に示すように、セレクタ109の入力を「2」に設定することにより、後段PD部102からの信号を参照信号として係数更新部114へ出力する。また、増幅装置100の制御回路は、セレクタ112の入力を「1」に設定することにより、ADC108から出力された信号をフィードバック信号として更新用PD部113へ出力する。
図4は、前段PD部の係数を設定する場合の信号の流れの一例を示す図である。図4において、図1,図2に示した部分と同様の部分については同一の符号を付して説明を省略する。増幅装置100の制御回路は、前段PD部101の係数を更新する場合に、図4に示すように、セレクタ109の入力を「3」に設定することにより、ADC108からの信号を参照信号として係数更新部114へ出力する。また、増幅装置100の制御回路は、セレクタ112の入力を「2」に設定することにより、ADC111から出力された信号をフィードバック信号として更新用PD部113へ出力する。
図6は、増幅装置による係数設定動作の一例を示すフローチャートである。増幅装置100は、前段PD部101および後段PD部102の係数設定動作として、たとえば以下の各ステップを実行する。以下の各ステップは、たとえば増幅装置100の図示しない制御回路によって実行される。
図7は、増幅装置のハードウェア構成の一例を示す図である。図7において、図1に示した部分と同様の部分については同一の符号を付して説明を省略する。図7に示すように、増幅装置100の前段PD部101、後段PD部102、セレクタ109、セレクタ112、更新用PD部113および係数更新部114は、たとえばデジタル回路700によって実現することができる。
(実施の形態2にかかる増幅装置の構成)
図8は、実施の形態2にかかる増幅装置の構成の一例を示す図である。図9は、図8に示した増幅装置における信号の流れの一例を示す図である。図8,図9において、図1,図2に示した部分と同様の部分については同一の符号を付して説明を省略する。
図10は、実施の形態2にかかる前段PD部の係数設定動作の一例を示すフローチャートである。実施の形態2にかかる増幅装置100は、たとえば図6に示したステップS601〜S605によって後段PD部102の係数設定動作を行った後に、前段PD部101の係数設定動作としてたとえば以下の各ステップを繰り返し実行する。
(実施の形態3にかかる増幅装置の構成)
図11は、実施の形態3にかかる増幅装置の構成の一例を示す図である。図12は、図11に示した増幅装置における信号の流れの一例を示す図である。図11,図12において、図8,図9に示した部分と同様の部分については同一の符号を付して説明を省略する。図11,図12に示すように、実施の形態3にかかる増幅装置100は、図8,図9に示した帯域判定部801に代えて平均電力算出部1101を備えている。平均電力算出部1101は、たとえば図7に示したデジタル回路700によって実現することができる。
図13は、実施の形態3にかかる前段PD部の係数設定動作の一例を示すフローチャートである。実施の形態3にかかる増幅装置100は、たとえば図6に示したステップS601〜S605によって後段PD部102の係数設定動作を行った後に、前段PD部101の係数設定動作としてたとえば以下の各ステップを繰り返し実行する。
(実施の形態4にかかる増幅装置の構成)
図14は、実施の形態4にかかる増幅装置の構成の一例を示す図である。図15は、図14に示した増幅装置における信号の流れの一例を示す図である。図14,図15において、図8,図9に示した部分と同様の部分については同一の符号を付して説明を省略する。図14,図15に示すように、実施の形態4にかかる増幅装置100は、図8,図9に示した帯域判定部801に代えて平均電力算出部1401を備えている。平均電力算出部1401は、たとえば図7に示したデジタル回路700によって実現することができる。
図16は、実施の形態4にかかる前段PD部の係数設定動作の一例を示すフローチャートである。実施の形態4にかかる増幅装置100は、たとえば図6に示したステップS601〜S605によって後段PD部102の係数設定動作を行った後に、前段PD部101の係数設定動作としてたとえば以下の各ステップを繰り返し実行する。
図17は、前段PD部の更新の前後における後段PD部の入力振幅のCCDFの一例を示す図である。図17において、横軸は後段PD部102の入力信号の相対電力を示し、縦軸はCCDF(Complementary Cumulative Distribution Function:相補累積確率分布)を示している。
前記第1補償部によって前置歪補償が行われた信号に第2係数に基づく特性を与える前置歪補償を行う第2補償部と、
前記第2補償部によって前置歪補償が行われた信号を増幅する第1増幅器と、
前記第1増幅器によって増幅された信号を増幅する第2増幅器と、
前記第1増幅器から出力された信号に基づいて前記第2係数を設定し、前記第1増幅器から出力された信号と、前記第2増幅器から出力された信号と、の差分に基づいて前記第1係数を設定する設定部と、
を備えることを特徴とする増幅装置。
前記設定部は、
前記第1増幅器から出力された信号と、前記第2増幅器から出力された信号と、の差分に基づいて前記第1係数を設定する第1制御状態と、
前記第1補償部から出力されたデジタルの信号と、前記第2増幅器から出力された信号と、の差分に基づいて前記第1係数を設定する第2制御状態と、
を切り替え可能であることを特徴とする付記1または2に記載の増幅装置。
前記設定部は、前記検出部によって所定の変動が検出された場合に前記第1制御状態となり、前記検出部によって所定の変動が検出されない場合に前記第2制御状態となることを特徴とする付記3に記載の増幅装置。
前記第2補償部から出力された信号を出力する第1経路と、前記第1増幅器から出力された信号を出力する第2経路と、を切り替え可能な第1セレクタと、
前記第1増幅器から出力された信号を出力する第3経路と、前記第2増幅器から出力された信号を出力する第4経路と、を切り替え可能な第2セレクタと、
前記第2セレクタから出力された信号に対して第3係数に基づく特性を与える歪補償を行う第3補償部と、
前記第3補償部によって歪補償が行われた信号と、前記第1セレクタから出力された信号と、の差分に基づいて前記第3係数を更新する更新部と、
前記第1セレクタを前記第1経路かつ前記第2セレクタを前記第3経路にして前記更新部によって更新された前記第3係数によって前記第2係数を設定し、前記第1セレクタを前記第2経路かつ前記第2セレクタを前記第4経路にして前記更新部によって更新された前記第3係数によって前記第1係数を設定する制御部と、
を備えることを特徴とする付記2〜6のいずれか一つに記載の増幅装置。
前記制御部は、
前記第1セレクタを前記第2経路かつ前記第2セレクタを前記第4経路にして前記更新部によって更新された前記第3係数によって前記第1係数を設定する第1制御状態と、
前記第1セレクタを前記第5経路かつ前記第2セレクタを前記第4経路にして前記更新部によって更新された前記第3係数によって前記第1係数を設定する第2制御状態と、
を切り替え可能であることを特徴とする付記7に記載の増幅装置。
前記設定部は、前記検出部によって所定の変動が検出された場合に前記第1制御状態となり、前記検出部によって所定の変動が検出されない場合に前記第2制御状態となることを特徴とする付記8に記載の増幅装置。
入力信号に第1係数に基づく特性を与える前置歪補償を行う第1補償部と、
前記第1補償部によって前置歪補償が行われた信号に第2係数に基づく特性を与える前置歪補償を行い、前置歪補償を行った信号を前記第1増幅器へ入力する第2補償部と、
前記第1増幅器から出力された信号に基づいて前記第2係数を設定し、前記第1増幅器から出力された信号と、前記第2増幅器から出力された信号と、の差分に基づいて前記第1係数を設定する設定部と、
を備えることを特徴とする歪補償装置。
前記第1補償部によって前置歪補償が行われた信号に第2係数に基づく特性を与える前置歪補償を行う第2補償部と、
前記第2補償部によって前置歪補償が行われた信号を増幅する第1増幅器と、
前記第1増幅器によって増幅された信号を増幅する第2増幅器と、
を備える増幅装置の歪補償方法であって、
前記第2補償部から出力された信号に基づいて前記第2係数を設定し、
前記第1増幅器から出力された信号と、前記第2増幅器から出力された信号と、の差分に基づいて前記第1係数を設定する、
ことを特徴とする歪補償方法。
101 前段PD部
102 後段PD部
103 DAC
104 アップコンバータ
105 ドライバ段アンプ
106 終段アンプ
107,110 ダウンコンバータ
108,111 ADC
109,112 セレクタ
113 更新用PD部
114 係数更新部
700 デジタル回路
801 帯域判定部
802 セレクタ制御部
1101,1401 平均電力算出部
1701,1702 CCDF特性
1703 信号ピーク部分
Claims (6)
- 入力信号に第1係数に基づく特性を与える前置歪補償を行う第1補償部と、
前記第1補償部から出力された信号に第2係数に基づく特性を与える前置歪補償を行う第2補償部と、
前記第2補償部から出力された信号を増幅する第1増幅器と、
前記第1増幅器から出力された信号を増幅する第2増幅器と、
前記第1増幅器から出力された信号に基づいて前記第2係数を設定し、前記第1増幅器から出力された信号と、前記第2増幅器から出力された信号と、の差分に基づいて前記第1係数を設定する設定部と、
を備えることを特徴とする増幅装置。 - 前記設定部は、
前記第1増幅器から出力された信号と、前記第2増幅器から出力された信号と、の差分に基づいて前記第1係数を設定する第1制御状態と、
前記第1補償部から出力された信号と、前記第2増幅器から出力された信号と、の差分に基づいて前記第1係数を設定する第2制御状態と、
を切り替え可能であることを特徴とする請求項1に記載の増幅装置。 - 前記入力信号の特性の変動を検出する検出部を備え、
前記設定部は、前記検出部によって所定の変動が検出された場合に前記第1制御状態となり、前記検出部によって所定の変動が検出されない場合に前記第2制御状態となることを特徴とする請求項2に記載の増幅装置。 - 前記設定部は、
前記第2補償部から出力された信号を出力する第1経路と、前記第1増幅器から出力された信号を出力する第2経路と、を切り替え可能な第1セレクタと、
前記第1増幅器から出力された信号を出力する第3経路と、前記第2増幅器から出力された信号を出力する第4経路と、を切り替え可能な第2セレクタと、
前記第2セレクタから出力された信号に対して第3係数に基づく特性を与える歪補償を行う第3補償部と、
前記第3補償部によって歪補償が行われた信号と、前記第1セレクタから出力された信号と、の差分に基づいて前記第3係数を更新する更新部と、
前記第1セレクタを前記第1経路かつ前記第2セレクタを前記第3経路にして前記更新部によって更新された前記第3係数によって前記第2係数を設定し、前記第1セレクタを前記第2経路かつ前記第2セレクタを前記第4経路にして前記更新部によって更新された前記第3係数によって前記第1係数を設定する制御部と、
を備えることを特徴とする請求項2または3に記載の増幅装置。 - 入力された信号を増幅する第1増幅器と、前記第1増幅器から出力された信号を増幅する第2増幅器と、の歪補償を行う歪補償装置において、
入力信号に第1係数に基づく特性を与える前置歪補償を行う第1補償部と、
前記第1補償部から出力された信号に第2係数に基づく特性を与える前置歪補償を行い、前置歪補償を行った信号を前記第1増幅器へ入力する第2補償部と、
前記第1増幅器から出力された信号に基づいて前記第2係数を設定し、前記第1増幅器から出力された信号と、前記第2増幅器から出力された信号と、の差分に基づいて前記第1係数を設定する設定部と、
を備えることを特徴とする歪補償装置。 - 入力信号に第1係数に基づく特性を与える前置歪補償を行う第1補償部と、
前記第1補償部から出力された信号に第2係数に基づく特性を与える前置歪補償を行う第2補償部と、
前記第2補償部から出力された信号を増幅する第1増幅器と、
前記第1増幅器から出力された信号を増幅する第2増幅器と、
を備える増幅装置の歪補償方法であって、
前記第2補償部から出力された信号に基づいて前記第2係数を設定し、
前記第1増幅器から出力された信号と、前記第2増幅器から出力された信号と、の差分に基づいて前記第1係数を設定する、
ことを特徴とする歪補償方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013006657A JP6098178B2 (ja) | 2013-01-17 | 2013-01-17 | 増幅装置、歪補償装置および歪補償方法 |
US14/156,203 US9263994B2 (en) | 2013-01-17 | 2014-01-15 | Amplifying device, distortion compensating device, and amplifying method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013006657A JP6098178B2 (ja) | 2013-01-17 | 2013-01-17 | 増幅装置、歪補償装置および歪補償方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014138323A JP2014138323A (ja) | 2014-07-28 |
JP6098178B2 true JP6098178B2 (ja) | 2017-03-22 |
Family
ID=51164695
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013006657A Expired - Fee Related JP6098178B2 (ja) | 2013-01-17 | 2013-01-17 | 増幅装置、歪補償装置および歪補償方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9263994B2 (ja) |
JP (1) | JP6098178B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ES2528065B1 (es) * | 2013-07-31 | 2015-11-13 | Acciona Windpower, S.A. | Sistema de control de potencia de una unidad de generación eléctrica |
CN104580044B (zh) * | 2014-12-29 | 2018-12-18 | 大唐移动通信设备有限公司 | 一种预失真处理方法和系统 |
JP6707883B2 (ja) * | 2016-02-05 | 2020-06-10 | 沖電気工業株式会社 | 送信機および歪補償方法 |
GB201613948D0 (en) * | 2016-08-15 | 2016-09-28 | Univ Surrey | Load modulation in signal transmission |
US10491443B1 (en) * | 2018-08-21 | 2019-11-26 | Phazr, Inc. | Methods and systems for selective crest factor reduction and digital pre-distortion in wireless transmitters |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6246286B1 (en) * | 1999-10-26 | 2001-06-12 | Telefonaktiebolaget Lm Ericsson | Adaptive linearization of power amplifiers |
JP4703874B2 (ja) | 2001-03-22 | 2011-06-15 | 三星電子株式会社 | 非線形歪み補償方法及び非線形歪み補償回路 |
US6931080B2 (en) * | 2001-08-13 | 2005-08-16 | Lucent Technologies Inc. | Multiple stage and/or nested predistortion system and method |
KR100518456B1 (ko) | 2003-10-10 | 2005-09-30 | 학교법인 포항공과대학교 | 전력 증폭기의 선형화를 위한 디지털 피드백 선형화 장치및 방법 |
JP2006246339A (ja) * | 2005-03-07 | 2006-09-14 | Mitsubishi Electric Corp | 多段型プレディストーション方式歪補償装置 |
JP2006279633A (ja) | 2005-03-30 | 2006-10-12 | Nec Corp | 歪み補償器及びその歪み補償方法 |
JP5142542B2 (ja) * | 2007-02-02 | 2013-02-13 | 株式会社東芝 | 歪み補償装置 |
CN100578922C (zh) * | 2007-12-17 | 2010-01-06 | 华为技术有限公司 | 高效功率放大器 |
JP5105309B2 (ja) * | 2008-07-15 | 2012-12-26 | 日本電気株式会社 | 電力増幅器、電力増幅器の非線形歪補正方法、無線通信装置 |
US8331879B2 (en) * | 2008-10-15 | 2012-12-11 | Research In Motion Limited | Multi-dimensional Volterra series transmitter linearization |
-
2013
- 2013-01-17 JP JP2013006657A patent/JP6098178B2/ja not_active Expired - Fee Related
-
2014
- 2014-01-15 US US14/156,203 patent/US9263994B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014138323A (ja) | 2014-07-28 |
US20140197885A1 (en) | 2014-07-17 |
US9263994B2 (en) | 2016-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4417174B2 (ja) | プリディストータ | |
US20220368360A1 (en) | Predistortion Circuit, Method For Generating A Predistorted Baseband Signal, Control Circuit For A Predistortion Circuit, Method To Determine Parameters For A Predistortion Circuit, And Apparatus And Method For Predistorting A Baseband Signal | |
US9099966B2 (en) | Dual time alignment architecture for transmitters using EER/ET amplifiers and others | |
JP5811929B2 (ja) | 無線装置、歪補償方法、及び歪補償プログラム | |
JP6098178B2 (ja) | 増幅装置、歪補償装置および歪補償方法 | |
JPWO2009090825A1 (ja) | プレディストータ | |
JP5049562B2 (ja) | 電力増幅器 | |
US8514019B2 (en) | Distortion compensation amplifier | |
JP2015026968A (ja) | 歪補償装置および歪補償方法 | |
US20100148862A1 (en) | Method and apparatus for enhancing performance of doherty power amplifier | |
JP4537187B2 (ja) | 増幅装置 | |
JP2017046122A (ja) | 歪補償装置 | |
JP6056956B2 (ja) | 通信装置及びその歪み抑制方法 | |
US8417193B2 (en) | Transmitting device and method for determining target predistortion setting value | |
JP2017188734A (ja) | 増幅装置 | |
JP6182973B2 (ja) | 信号増幅装置と歪み補償方法及び無線送信装置 | |
JP2010213170A (ja) | 増幅装置 | |
JP2006279775A (ja) | 歪み補償装置及び歪み補償方法 | |
JP2011135143A (ja) | プリディストーション方式の歪補償装置 | |
JP2006279633A (ja) | 歪み補償器及びその歪み補償方法 | |
JP5040924B2 (ja) | 歪補償装置 | |
JP2005341117A (ja) | 非線形歪補償装置 | |
KR20120070143A (ko) | 포락선 왜곡 감소 전력 증폭 장치 | |
JP2005236875A (ja) | フィードフォワード型歪補償増幅器 | |
US20180048267A1 (en) | Amplification device and method of amplifying signal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150903 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161018 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170206 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6098178 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |