JP4537187B2 - 増幅装置 - Google Patents

増幅装置 Download PDF

Info

Publication number
JP4537187B2
JP4537187B2 JP2004352642A JP2004352642A JP4537187B2 JP 4537187 B2 JP4537187 B2 JP 4537187B2 JP 2004352642 A JP2004352642 A JP 2004352642A JP 2004352642 A JP2004352642 A JP 2004352642A JP 4537187 B2 JP4537187 B2 JP 4537187B2
Authority
JP
Japan
Prior art keywords
power
amplifier
distortion
signal
distortion compensation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004352642A
Other languages
English (en)
Other versions
JP2006165856A (ja
Inventor
直樹 本江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2004352642A priority Critical patent/JP4537187B2/ja
Publication of JP2006165856A publication Critical patent/JP2006165856A/ja
Application granted granted Critical
Publication of JP4537187B2 publication Critical patent/JP4537187B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Description

本発明は、複数の増幅素子の出力信号を合成する構成を有する増幅装置に関するものである。
例えばW−CDMA(Wide-band Code Division Multiple Access :広帯域符号分割多元接続)方式を移動通信方式として採用する移動通信システムに備えられた基地局装置では、物理的に遠く離れた移動局装置の位置まで無線信号を到達させる必要があるため、信号を増幅器で大幅に増幅することが必要となる。この場合に、増幅器はアナログデバイスであるため、その入出力特性は非線形な関数となる。また、飽和点と呼ばれる増幅限界以降では、増幅器に入力される電力が増大しても出力電力がほぼ一定となる。このような非線形な出力によって非線形歪が発生させられることになる。増幅前の送信信号は希望信号帯域外の信号成分が帯域制限フィルタによって低レベルに抑えられるが、増幅器通過後の信号では非線形歪が発生して希望信号帯域外(隣接チャネル)へ信号成分が漏洩する。例えば、基地局装置では上記のように送信電力が大きいため、このような隣接チャネルへの漏洩電力の大きさは厳しく規定されており、こうしたことから、この隣接チャネルの漏洩電力を如何にして削減するかが大きな問題となっている。歪補償方式の一つにプリディストーション方式があり、近年では増幅効率を重要視するため、フィードフォワード方式に代わり主流になりつつある。プリディストーション方式は、増幅器の非線形特性であるAM−AM変換、PM−PM変換の逆特性を増幅器入力信号に予め与えることにより、増幅器の出力信号の歪を補償する方式である。
図10はプリディストーション方式を用いる増幅器の機能ブロックであり、その動作を説明する。入力信号は電力検出部101に入力され電力または振幅を検出し、メモリなどで構成される歪補償テーブル102の参照引数として対応付けられる。歪補償テーブル102には、プリディストーション方式で歪補償を行うためのテーブルが格納されている。テーブルは、補償対象となる増幅器の非線形特性の逆特性を有し、一般的に入力信号の電力または振幅を指標とするAM/AM特性(振幅),AM/PM特性(位相)である。プリディストータ103は、歪補償テーブル102の参照結果に従って入力信号の振幅,位相を制御するプリディストータである。プリディストーション方式で予め電力増幅器歪特性の逆特性の歪を与えられた信号は、増幅部104で増幅され、出力信号は歪補償された信号となる。制御部105は温度変化および経年変化などに適応するために歪補償テーブル102を更新する。
次に、歪補償テーブル102について説明する。歪補償テーブルはLUT(Look Up Table )と呼ばれることもあり、そのデバイスにはメモリ等が用いられる。電力検出部101の検出結果が例えば10ビットだった場合、歪補償テーブル102のメモリのアドレス数は210=1024となり、アドレス数が多くなるほど分解能は良くなるが、適応するための学習が困難になる。すなわち、2つの問題が発生する。その1つは、ある1アドレスを更新した場合の歪補償への影響度が小さくなり、フィードバック信号として帯域外の歪電力を用いる場合には、歪電力の差異が見分けにくくなるため平均化に非常に時間がかかるという問題である。他の一つは、フィードバック信号として復調したIQ信号を用いる場合には、各アドレスの学習に含まれる誤差が原因でテーブル全体を見ると微小な凹凸ができてしまうという問題である。補償対象の増幅器はアナログ素子であるため、入出力特性は滑らかな曲線となる。求める歪補償テーブルも滑らかなものが好ましいが、微小な凹凸が新たな歪を生み出してしまうことになる。
そこで一般的には、いくつかの点間を補間する方法が用いられる。図11にその例を示す。この例では、9点が、それぞれ128アドレスの間隔で配置されている。1点を更新すると主にその周辺が補間されて更新されるため、歪補償への影響度が大きくなる。これらの点間を滑らかな曲線で補間することによって、学習を実現している。また、別の例では、3乗,5乗,7乗,…といったべき級数によって近似する方法など、さまざまな補間、近似方法がある。
また、増幅効率を向上するために、ドハーティ増幅器(Doherty amplifier )のような複数の増幅素子の出力を合成する方法が用いられる。図12にドハーティ増幅器の構成例を、図13にドハーティ増幅器のAM/AM特性およびAM/PM特性を示す。ここで、(a)はキャリアアンプ301のAM/AM特性、(b)はピークアンプ302のAM/AM特性、(c)はキャリアアンプ301とピークアンプ302との合成AM/AM特性、(d)はキャリアアンプ301のAM/PM特性、(e)はピークアンプ302のAM/PM特性、(f)はキャリアアンプ301とピークアンプ302との合成AM/PM特性である。ドハーティ増幅器は2つの増幅素子で構成され、キャリアアンプ301とビークアンプ302の出力が合成される。例えば、キャリアアンプ301をABクラス動作,ピークアンプ302をCクラス動作させる。入力信号の振幅が小さい場合には、ドハーティ増幅器の出力はキャリアアンプ301の出力が支配的となり、ピークアンプはトランジスタがオフ状態のため電力の消費はない。一方、入力信号の振幅が大きい場合には、キャリアアンプが飽和領域に差し掛かるが、ピークアンプの出力が急激に大きくなるため、合成出力の飽和を回避することができる。従って、同じクラス、例えばAB級で動作する同じ増幅素子を合成するよりも増幅器の効率は向上する。通常、図中に示した経路長は1/4λ(λ:波長)で、最大出力時に結合点から両方の増幅器をみたインピーダンスが等しくなるように設計されている。
また、キャリアアンプ301およびピークアンプ302のそれぞれのバイアスの深さは、ドハーティ増幅器の性能(線形性,電源効率,利得,最大出力)、特に線形性を確保することができるように設計されている(特許文献1参照)。
特開2004−289504号公報
しかしながら、上記従来の増幅素子の合成方法では、ピークアンプ302の出力が急激に立ち上がり、増幅器の出力に影響を及ぼし始める点でAM/AM特性は変曲点を持つ。また、実際は理想的なインピーダンスにならないため、AM/PM特性も変曲点を持つ。従って、上記従来の歪補償テーブル生成の補間、または近似方法では変曲点を正確に表現することができない。正確に表現する方法としては、補間点数を増加するか、または近似曲線の次数を増加するという方法があるが、適応収束させるための時間が非常に長くなるという問題がある。
本発明の目的は、このような従来技術の欠点を解消して、歪補償テーブルの如き増幅器歪特性を生成のための補間点数、または、近似曲線の次数を増加することなしに、変曲点を正確に生成し、かつ、増幅器の効率を向上することができる増幅装置を提供することにある。
上記目的を達成するため、本発明に係る増幅器を用いるプリディストータでは、電力(振幅)検出部で検出した値が、閾値以下の場合にはピークアンプの電源を供給せず、閾値以上の場合にはピークアンプに電源を供給する。制御部は入力信号の電力(振幅)が、閾値以下に対応するテーブルと閾値以上に対応するテーブルとを個別に生成して合成することにより、増幅器の変曲点と歪補償テーブルの変曲点を完全に一致させることができ、増幅器で発生する歪の逆特性を正確に生成することができる。また、ピークアンプの出力が不要な閾値以下の領域では、ピークアンプの電源供給を完全に断つため、図7の斜線で示した部分の電力を消費せず、効率が向上する。
さらに、具体的には、本発明による増幅装置は、次の構成を有する。
(1)複数の増幅素子の各出力を合成して出力する増幅器を有する増幅装置において、
該増幅装置の入力信号の電力(振幅)が予め定めた閾値以下の場合には、前記複数の増幅素子のうち、当該増幅装置の入力信号が大きい時にのみ動作する少なくとも一つの増幅素子に供給する電源が遮断され、
前記増幅装置の入力信号の電力(振幅)が前記閾値以上の場合には当該少なくとも一つの増幅素子に電源が供給されるように構成され、
前記閾値は、当該増幅器による所望の信号出力特性上で、前記ピーク領域を支配する少なくとも一つの増幅素子の出力が支配的となる電力より低く(好ましくは、僅かに低く)設定されている構成を有している。
(2)前記増幅器は、ドハーティ増幅器であり、
前記増幅装置は更に、前記増幅器への入力信号に予歪を与えるプリディストータと、
前記プリディストータが与える予歪を、当該増幅装置の入力信号のレベルに対応付けて記憶する歪補償テーブルと、
前記増幅器の出力信号に含まれる歪が小さくなるように前記歪補償テーブルを更新する制御部と、
前記増幅装置の入力信号の電力(振幅)を検出し、前記予歪を読み出すためのアドレスを前記歪補償テーブルに与える電力検出部と、を備え、
前記制御部は、前記歪補償テーブルを前記閾値を用いて複数の区間に分割し、分割された区間毎に更新し、前記歪補償テーブルには前記複数の区間が結合されて記憶されているように構成することができる。
(3)前記閾値と前記区間を分割する位置は一致しているように構成することができる。
本発明に係る増幅器は、
(1)閾値以下の場合にピークアンプの電源供給を完全に遮断することで、増幅器の効率を向上することができる。
(2)また、例えば、歪補償テーブルの如き増幅器歪逆特性を分割して生成し、結合点を閾値に連動させることで、正確に変曲点を生成することができるので、歪補償性能を向上することができる。
図1に本発明の実施例を示す。図10と同じ構成要素には同じ番号を付してある。増幅部104は図12に示したドハーティ増幅器であるが、電源の供給を切り替えるスイッチング素子106が追加されている。図10と異なる点は、電力検出部101で検出した瞬時電力(振幅)の検出結果を制御部105に入力し、制御部105は瞬時電力(振幅)と閾値とを比較して、瞬時電力(振幅)が閾値以上の場合には、スイッチング素子106をオンにして電源を供給する(すなわち、ピークアンプ302を動作させる)。一方、瞬時電力(振幅)が閾値以下の場合はスイッチング素子106をオフにして電源を供給しない(すなわち、ピークアンプ302を動作させない)。閾値は、ドハーティ増幅器の性能が最良になるように設定されていることが好ましい。特に、線形性(歪量)の面で、閾値は図8の閾値2のように、ピークアンプ302に電源を供給する境界で直ちに増幅器出力に占めるピークアンプ302の出力が大きくなって、合成後のAM/AMが階段状にならないように、図8の閾値1のように余裕を持たせて低めに設定する方が好ましい。閾値1におけるキャリアアンプ301とピークアンプ302との出力電力の比は十分大きいので、ピークアンプ302が突然オンになっても、歪特性はほとんど階段状を示さない。
図2に制御部105の具体例1を示す。フィードバック信号として帯域外の歪電力を用いる方法である。フィードバック制御部601はBPF604で所望帯域の歪電力が抽出できるようにVCO602を制御する。増幅部104の出力信号の一部を、例えば方向性結合器で抽出したフィードバック信号は、ミキサ603で周波数変換され、BPF604で所望帯域が抽出される。周波数変換部605はA/D変換器606で信号を取り込めるようにDC付近の周波数に変換する。A/D変換器606でデジタル信号に変換された信号は歪量であり、テーブル更新部607に入力される。テーブル更新部607では、歪量が小さくなるような適応アルゴリズム(例えば摂動法)を用いて、歪補償テーブル102を更新する。また、電力検出部101で検出した瞬時電力(振幅)の検出結果を閾値比較部610で閾値と比較し、比較結果に応じてスイッチング素子106を制御する。
ピークアンプ302は、B級またはC級で動作させてはいるものの、やや小さい入力レベルで動作している時の電源効率はA級と同様に低く、また歪量の点でも不利になることもある。そのような時に、ピークアンプへの電源供給を断つことでドハーティ増幅器の総合効率を向上させることができる。
スイッチング素子106は、ピークアンプ302を実質的にオフにすることができるものであれば、何でもよく、例えば、ピークアンプ302への入力もオン/オフするもの、または、入力短絡してピークアンプがオンにならない程度に十分減衰させるようなものでもよい。
テーブル更新部607による代表点の更新(学習)を説明する。本実施例では代表点を摂動法により更新する。摂動法の簡単な形態では、ステップ1で、ある代表点の値に微小値を加え意図的にずらした値に更新する。次にステップ2で、更新された値に基づき後述する補間方法により分割された区間ごとに補間を行い、各区間の補間をつなぎ合わせ、その結果を歪補償テーブル102に書き出す。次にステップ3で、更新された歪補償テーブルにより歪補償が為されてその結果である歪量がA/D変換器606から入力される。次にステップ4で、入力された歪量(今回値)とステップ1で代表点の値に微小値を加える前の歪量(前回値)とを比較し、今回値の方が小さい場合はステップ1で微小値を加えた値を有効とし、今回値が大きい場合にはステップ1で微小値を加えた値を無効とし、且つ次回の更新のために微小値の少なくとも符号を反転する。以上のステップ1〜4を各代表点に対し行うことで全ての代表点の学習が行われる。今回値と前回値の比較は、電力値が(代表点の間隔と同程度の分解能で)等しい状態での歪量(今回値)が得られるのを待って比較するようにしても良く、或いはプリディストータ103の動作速度に比べ十分遅い間隔で得られた平均的な歪量で比較しても良い。また、微小値の絶対値は固定でもよく、或いは歪量の変化に応じて調整しても良い。
また、図3に制御部105の具体例2を示す。フィードバック信号として復調したIQ信号を用いる方法である。増幅部104の出力信号の一部を、例えば、方向性結合器で抽出したフィードバック信号は、周波数変換部605に入力され、A/D変換器606で信号を取り込めるようにDC付近の周波数に変換される。A/D変換器606でデジタル信号に変換された信号は、直交復調部608でIQデジタルデータに変換される。誤差検出部609は、直交復調部608と入力信号の差を求め、誤差信号として出力し、テーブル更新部607に入力される。テーブル更新部607では、歪量が小さくなるような適応アルゴリズム(例えば、MMSE:Minimum Mean Square Error など)を用いて、歪補償テーブル102を更新する。また、電力検出部101で検出した瞬時電力(振幅)の検出結果を閾値比較部610で閾値と比較し、比較結果に応じてスイッチング素子106を制御する。
その他の具体例として、図3の構成において、増幅部104出力の全帯域をテーブル更新部607にフィードバックし、FFT(Fast Fourier Transform:高速フーリェ変換)を行ってデジタルで歪量を検出する図2に示す具体例1に類似の方法でも実現可能である。
図4に本実施例による制御の具体例を示す。図は例としてAM/AMのテーブルを示してある。図4(a)に示すような入力電力小(閾値以下)と図4(b)に示すような入力電力大を、それぞれ独立に補間や近似曲線を使用して生成する。その後、結合して図4(c)に示すような一つのテーブルを生成する。ここで、結合時にテーブルの不連続点(階段状)が発生しないように、図4(a)または図4(b)のテーブルにオフセットを与えたり、結合部の近傍で重み付き移動平均を行ったりして、同一の点で結合させるのが望ましい。本実施例では、テーブルの結合部の電力をピークアンプの電源供給の閾値とほぼ一致させることにより、正確に歪補償テーブルを生成することができる。閾値は、固定的又は温度テーブルから読み出して与えることもできるが、後述するように、最適化されたテーブル結合位置に連動するようにする。
次に、テーブル更新部607による代表点の補間を説明する。本実施例では、代表点をルートナイキスト補間により補間する。ナイキスト補間は、ナイキスト特性を有する関数(例えばsinc関数)と代表点のFIR(有限の積和演算)により実現され、無線通信分野では無線信号(時系列信号)に対するオーバサンプリング後の補間方法として知られる。本実施例では例えば歪補償テーブル12の1024個のテーブル点を8個にグループ化して8乃至9個の代表点を等間隔(128点間隔)に設定し、その間隔は積和演算するナイキスト特性のゼロクロスする間隔と対応する。ルートナイキスト補間により、代表点を通過し且つ代表点を滑らかに結ぶ曲線になるようなテーブル値が得られる。補間は、振幅補償量と位相補償量、及び分割された区間ごとに夫々行う。
一般に、区間の分割位置すなわち結合位置は、代表点上とは限らず代表点と代表点の間に来る。そのため、各区間における補間は、少なくとも分割位置に到達するように外挿するか、分割位置の外側に、結合先の代表点とは独立に学習される代表点を設けて行う。
次に、テーブル更新部607によるテーブルの区間の分割を説明する。区間の分割は、最も分割がふさわしい位置を検出して行う。分割がふさわしい位置は、例えば動作点の異なる増幅器を組み合わせたことにより、歪補償テーブル102に曲率が急激に変化する点と言うことができ、以後変曲点と称するが、夫々の増幅器により温度や経年による変化の度合いが異なり、分割がふさわしい位置も緩やかではあるが変動するため、更新を行った方がよい。図5は分割位置(閾値)更新の動作を示すフローチャートであり、分割位置更新前と更新後の歪電力又は誤差を比較して、それらが小さくなるように収束させる摂動法の例である。分割位置が複数ある場合には、夫々の閾値について独立に図の制御を行う。
変曲点に対応する分割位置は、その前後で歪特性の態様が変化すること、すなわち分割位置以上でピークアンプ302の出力が急激に支配的になることを示している。ここで、支配的とは、もしその出力を取り除いた場合、合成出力に無視できない変化(例えば図8の閾値2のグラフにおける段差)が現れる状態であって、合成出力にしめる割合が半分程度であれば十分支配的と言うことができ、割合が1/4程度のものも含まれ得る。従って、分割位置とスイッチング素子106の閾値とはほぼ一致する。しかし、必ずしも完全に一致するものではなくドハーティ増幅器の性能を最適化するために、多少の差を与えることもある。その場合、分割位置が更新されたときは、その差または比あるいはそれらに準ずる値を一定に保つように、閾値も連動して更新する。また、閾値を図8の閾値2のように設定した場合、歪特性に確実に段差が生じるので、閾値と分割位置は一致する。その場合、テーブルの結合箇所の平滑化は行わないほうが良い。
これまでは、二つの増幅素子の合成の場合であり、従って、閾値が1つの場合について説明したが、三つ以上の増幅素子を合成する場合にも本発明が適用可能である。図6に三つの増幅素子301,302−1,302−2を合成する場合の構成例を示す。一つのキャリアアンプ301と二つのピークアンプ302−1,302−2で構成される。制御部105は二つの合成の場合と同様に、瞬時電力(振幅)と閾値とを比較して、スイッチング素子106−1,106−2をオンオフすることによって、ピークアンプ302−1,302−2の電源供給を制御する。
また、各ピークアンプ組立の閾値を持ち、電力(振幅)に対して段階的にそれぞれのピークアンプを制御しても良い。
このようにして、N個の増幅器の合成にも本発明を拡張することができる。
以上、本発明について説明してきたが、入力信号の瞬時電力(振幅)に対する閾値を持ち、増幅素子への電源供給を制御する増幅器であれば本発明に包含される。すなわち、スイッチング素子106などは電源供給を完全にON/OFFするものに限らず実質的にキャリアアンプの消費電力を低減することができる程度に電源電圧を低下させるように切り替えるものであってもよい。また、アンプ合成方法としてドハーティ増幅器について説明したが、実施例は他に多数考えられる。プリディストータについてもいくつかの例を示したが、他の形式のものを適宜採用しても良い。
図9は、実施例3に係るフィードフォワード型増幅装置(以後FF増幅器と呼ぶ)の構成図である。本実施例は、FF増幅器の主増幅器としてドハーティ増幅器を用い、歪検出ループのベクトル調整量を、入力レベルの閾値に応じて切り替えるようにした点で、実施例1や2と異なる。 図9において、401はFF増幅器への入力信号を分配する分配器であり、例えば3dBカプラ(ハイブリッド)で構成される。
402はベクトル調整器であり、分配器401で分配された入力信号の一方が入力され、制御入力により指定された減衰、及び移相を施して出力する。ベクトル調整器402は例えば、ダイオードの等価抵抗を利用した可変減衰器と、可変容量ダイオードを利用した可変移相器とを組み合わせて構成される。
403は、ベクトル調整器402から入力された信号を電力増幅する主増幅器である。主増幅器403はドハーティ増幅器であり、実施例1のようにピークアンプのオン/オフ制御を行っても良い。
404は、分配器401で分配された入力信号の残りの一方が入力され、ベクトル調整器402と主増幅器403で発生する遅延とほぼ等しい遅延を施して出力する遅延線である。
405は、主増幅器403の出力信号(進行波)の一部を取り出し、遅延線404の出力信号とほぼ等しいレベルで合成させて歪信号として出力する結合器である。以上の401から405の構成を歪検出ループと呼ぶ。
406は、結合器405から入力された歪信号に対し、制御入力により指定された減衰、及び移相を施して出力するベクトル調整器である。ベクトル調整器406は、例えばベクトル調整器402と同一構成である。
407は、ベクトル調整器406から入力された歪信号を電力増幅する副増幅器である。副増幅器407は通常、主増幅器より小型であり、本実施例においてはドハーティ型ではないとする。
408は、主増幅器403の出力信号(進行波)の大部分が入力され、ベクトル調整器406及び副増幅器407で発生する遅延とほぼ等しい遅延を施して出力する遅延線である。
409は、遅延線408の出力と、副増幅器407の出力を電力合成する合成器である。合成器409はウィルキンソン型,カプラ型(分布結合型),ハイブリッド型等、任意の種類のものを用いることができる。分布定数回路(線路)を用いて合成する際には、出力レベルの大きい主増幅器側の線路のインピーダンスを副増幅器側のそれより小さくすれば、副増幅器に求められる出力が増すものの、出力合計に対する合成損を3dB以下にすることができる。あるいは、入力−出力間をλ/4線路で接続し、入力端子間をλ線路で接続して入力端子間を絶縁した合成器409を構成し、出力端子へ入射する反射波をアイソレータで除去してもよい。
411は、FF増幅器への入力信号のレベル(電力)を検出し、閾値との比較結果に基づいて、切替制御信号を出力するレベル検出器である。入力信号は基本的に送信帯域のみに帯域制限されているので、単に信号の電力を検出すればよい。レベル検出器411は、例えば検波回路及び対数変換回路により達成される。
412は、結合器405の出力する歪信号のレベルを検出するレベル検出器である。レベル検出器412は、単にレベル検出器411から閾値との比較回路を除去した構成とし絶対レベルを検出しても良いが、図6で破線で示すようにレベル検出部411の検出したレベルも入力し、それに対する相対値(比)として検出した方がさらに好ましい。相対値は、レベルが対数化されているので減算により容易に得られる。また、歪信号の内、送信帯域のみ取り出してレベルを検出するようにしても良い。
421,422,423は、レベル検出部412等が検出したレベルに基づき、現在保持しているベクトル調整量を更新するベクトル更新部である。ベクトル更新部421,422,423は全て同じ構成としても良く、図6では、423のみ内部構成を図示してある。
431,432は切替器であり、レベル検出器411の出力する切替制御信号に基づき、レベル検出器411か412からの入力、及びベクトル調整器402への出力をそれぞれ、ベクトル更新部421又は422に接続する。
440は、FF増幅器の出力に含まれる隣接チャネル漏洩電力(ACP:Adjacent Channel leak Power )を検出するACP検出部である。隣接チャネルは、送信帯域の上側と下側があるが、どちらかレベルの大きい方を選択して用いても良く、或いは両方の和を用いても良い。ACPを検出する周波数帯は通常、送信帯域のすぐ外側(すなわち隣接し)に、送信帯域幅よりも狭く設定される。
次に、図9のFF増幅器の動作を説明する。まず、入力レベルが閾値より低く、切替器431,432がベクトル更新部421を選択している状態を仮定する。ベクトル更新部421はまず、現在保持しているベクトル調整量に微小量δを加算して、ベクトル調整量を更新しベクトル調整器402に出力する。歪検出ループは、ベクトル調整器402に与えられたベクトル制御量に従って歪信号を出力するが、ベクトル調整量が適切でないと、歪信号には送信帯域のキャリアも含まれるので、その電力がレベル検出部412で検出される。ベクトル更新部422は、レベル検出器412が検出したレベルが更新前より減少した場合、前回の更新を有効とし更にδを加算して更新を行い、増加した場合には前回の更新を無効とすると共に少なくともδの符号を反転する。δの絶対値は、検出レベルの収束具合や現在のベクトル調整量に応じて変更しても良く、それらが目標値以下に収束した場合には0にして更新動作を停止しても良い。以上の動作により、結合器405が主増幅器403の出力するキャリアを遅延線404の出力するそれと逆相で合成するように、ベクトル調整量が最適化されるので、歪検出ループはキャリアを抑圧し真の歪成分だけを歪信号として出力するようになる。
歪増幅ループも同様であり、ACPレベルが小さく検出される方向にベクトル調整器406に与えるベクトル調整量を更新することで、合成器409が歪信号を逆相で合成するので、歪増幅ループは歪を抑圧しキャリアだけを送信信号として出力するようになる。
ここで、入力レベルが閾値を超えると、主増幅器内のピークアンプが動作を始め、主増幅器の遅延(位相)量や利得が変化する。レベル検出部411は、主増幅器403の特性の変化に合わせて、ベクトル調整器402に与えるベクトル調整量をベクトル更新部422のものに切り替えるような切替制御信号を出力するので、ベクトル調整量はレベルに応じて適切な値に変更されることになる。ベクトル更新部422が保持するベクトル調整量は、入力レベルが閾値を超えた状態において、前述と同様に更新され最適化される。
本実施例によれば、FF増幅器にドハーティ増幅器を用いたときに、ドハーティ増幅器の特性に合わせてベクトル調整量を設定するので、歪を低減することができる。
本発明は、複数の増幅素子の出力を合成する構成を有しており、歪補償テーブルの生成、プリディストータの制御等の広範囲の技術分野に適用して、優れた効果を得ることが可能である。
本発明の実施例1を示す回路図である。 本発明に用いる制御部105の一例を示すブロック図である。 本発明に用いる制御部105の他の例を示すブロック図である。 歪補償テーブル生成の具体例を示す特性図であある。 図1に示し実施例1の動作を説明するためのフロー図である。 三つの増幅素子を合成する場合の本発明の実施例2を示す回路図である。 本発明による効率上昇の例を説明するための入出力特性図である。 本発明による閾値選択の動作を説明するための入出力特性図である。 フィードフォワード型増幅装置に適用した本発明の実施例3を示すブロック図である。 歪補償付き増幅器の従来例を示すブロック図である。 歪補償テーブル補間の従来例を示す入力電力対振幅制御量の特性図である。 ドハーティ増幅器の従来の構成を示す回路図である。 従来の合成増幅器の入出力特性図である。
符号の説明
101 電力検出部
102 歪補償テーブル,LUT,メモリ
103 プリディストータ
104 増幅部
105 制御部
106 スイッチング素子
301 キャリアアンプ
302,302−1,302−2 ピークアンプ
401 分配器
402 ベクトル調整器
403 主増幅器
404 遅延線
405 結合器
406 ベクトル調整器
407 副増幅器
408 遅延線
409 合成器
411 レベル検出器
412 レベル検出器
421,422,423 ベクトル更新部
431,432 切替器
440 ACP検出部
601 フィードバック制御部
602 VCO
603 ミキサ
604 BPF
605 周波数変換部
606 A/D変換器
607 テーブル更新部
608 直交復調部
609 誤差検出部
610 閾値比較部

Claims (1)

  1. 複数の増幅素子の各出力を合成して出力するドハーティ増幅器を有する増幅装置において、
    前記ドハーティ増幅器への入力信号に予歪を与えるプリディストータと、
    前記プリディストータが与える予歪を、当該増幅装置の入力信号の電力又は振幅に対応付けて記憶する歪補償テーブルと、
    前記ドハーティ増幅器の出力信号に含まれる歪が小さくなるように前記歪補償テーブルを更新する制御部と、
    前記増幅装置の入力信号の電力又は振幅を検出し、前記予歪を読み出すためのアドレスを前記歪補償テーブルに与える電力検出部と、
    を備え、
    当該増幅装置の入力信号の電力又は振幅が閾値以下の場合には、前記複数の増幅素子のうち、当該増幅装置の入力信号が大きい時にのみ動作する少なくとも一つのピーク増幅素子に供給する電源が遮断され、
    前記増幅装置入力信号の電力又は振幅が前記閾値以上の場合には前記少なくとも一つのピーク増幅素子に電源が供給されるように構成され、
    前記閾値は、前記ドハーティ増幅器による所望の信号出力特性上で、前記少なくとも一つのピーク増幅素子の出力が支配的となる電力又は振幅より低く設定され、
    前記制御部は、
    前記歪補償テーブル複数の区間に分割し、分割された区間毎に前記歪補償テーブルの更新を行うとともに、
    前記歪補償テーブルを複数の区間に分割する位置を、更新する前と更新した後の前記ドハーティ増幅器の出力信号に含まれる歪電力又は誤差を比較してそれらが小さくなるように、前記分割する位置の更新を行い、前記閾値を、更新される前記分割位置に連動して一致するように更新し、
    前記歪補償テーブルには前記複数の区間が結合されて記憶されている、
    ことを特徴とする増幅装置。
JP2004352642A 2004-12-06 2004-12-06 増幅装置 Expired - Fee Related JP4537187B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004352642A JP4537187B2 (ja) 2004-12-06 2004-12-06 増幅装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004352642A JP4537187B2 (ja) 2004-12-06 2004-12-06 増幅装置

Publications (2)

Publication Number Publication Date
JP2006165856A JP2006165856A (ja) 2006-06-22
JP4537187B2 true JP4537187B2 (ja) 2010-09-01

Family

ID=36667388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004352642A Expired - Fee Related JP4537187B2 (ja) 2004-12-06 2004-12-06 増幅装置

Country Status (1)

Country Link
JP (1) JP4537187B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4836253B2 (ja) * 2006-09-01 2011-12-14 ソニー・エリクソン・モバイルコミュニケーションズ株式会社 電力増幅装置および携帯電話端末
JP5049562B2 (ja) * 2006-11-17 2012-10-17 株式会社日立国際電気 電力増幅器
JP2008147857A (ja) * 2006-12-07 2008-06-26 Mitsubishi Electric Corp 高効率増幅器
JP4812643B2 (ja) * 2007-02-01 2011-11-09 株式会社日立国際電気 増幅装置
JP5217182B2 (ja) * 2007-02-22 2013-06-19 富士通株式会社 高周波増幅回路
US8019015B2 (en) * 2007-02-26 2011-09-13 Harris Corporation Linearization of RF power amplifiers using an adaptive subband predistorter
WO2008136124A1 (ja) * 2007-04-26 2008-11-13 Panasonic Corporation 増幅器
JP4986737B2 (ja) * 2007-06-26 2012-07-25 パナソニック株式会社 プリディストーション型歪補償増幅装置
JP2009111958A (ja) * 2007-11-01 2009-05-21 Hitachi Kokusai Electric Inc プリディストータ
JP2009171304A (ja) * 2008-01-17 2009-07-30 Japan Radio Co Ltd 歪補償装置
JP5205182B2 (ja) * 2008-09-09 2013-06-05 株式会社日立国際電気 歪補償増幅装置
JP5243192B2 (ja) 2008-11-12 2013-07-24 株式会社日立国際電気 増幅器
KR101128487B1 (ko) 2010-10-12 2012-06-21 포항공과대학교 산학협력단 전력 증폭기 선형화 방법 및 장치
CN102185571A (zh) * 2011-04-29 2011-09-14 中兴通讯股份有限公司 峰值放大器的导通控制方法、装置及多合体功率放大器
JP5486579B2 (ja) * 2011-11-21 2014-05-07 旭化成エレクトロニクス株式会社 ダブルソースフォロア回路
JP6021658B2 (ja) * 2013-01-29 2016-11-09 三菱電機株式会社 歪補償回路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124840A (ja) * 2000-10-13 2002-04-26 Mitsubishi Electric Corp ドハティ型増幅器
JP2002171135A (ja) * 2000-09-22 2002-06-14 Matsushita Electric Ind Co Ltd フィードフォワード増幅器
JP2003037451A (ja) * 2001-06-08 2003-02-07 Trw Inc マイクロ波増幅器を線形化するためのプリディストーション回路としてのドハーティ増幅器の応用
JP2004289504A (ja) * 2003-03-24 2004-10-14 Ntt Docomo Inc 高効率線形電力増幅器
JP2004297656A (ja) * 2003-03-28 2004-10-21 Toshiba Corp フィードフォワード型増幅器とこの増幅器を備えた無線通信機
JP2004343594A (ja) * 2003-05-19 2004-12-02 Nec Corp 非線形歪み補償送信装置および補償データ更新方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002171135A (ja) * 2000-09-22 2002-06-14 Matsushita Electric Ind Co Ltd フィードフォワード増幅器
JP2002124840A (ja) * 2000-10-13 2002-04-26 Mitsubishi Electric Corp ドハティ型増幅器
JP2003037451A (ja) * 2001-06-08 2003-02-07 Trw Inc マイクロ波増幅器を線形化するためのプリディストーション回路としてのドハーティ増幅器の応用
JP2004289504A (ja) * 2003-03-24 2004-10-14 Ntt Docomo Inc 高効率線形電力増幅器
JP2004297656A (ja) * 2003-03-28 2004-10-21 Toshiba Corp フィードフォワード型増幅器とこの増幅器を備えた無線通信機
JP2004343594A (ja) * 2003-05-19 2004-12-02 Nec Corp 非線形歪み補償送信装置および補償データ更新方法

Also Published As

Publication number Publication date
JP2006165856A (ja) 2006-06-22

Similar Documents

Publication Publication Date Title
JP4537187B2 (ja) 増幅装置
JP5591106B2 (ja) デジタルハイブリッドモード電力増幅器システム
JP4417174B2 (ja) プリディストータ
US6072364A (en) Adaptive digital predistortion for power amplifiers with real time modeling of memoryless complex gains
CA2557334C (en) Digital predistortion system and method for high efficiency transmitters
US8843089B2 (en) Pre-distortion for a radio frequency power amplifier
JP4033794B2 (ja) 高効率線形電力増幅器
US8040182B2 (en) Predistorter
US20090054016A1 (en) Apparatus and Method for Adaptive Cartesian Transmitter Linearization and Wireless Transmitter Employing the Same
US20140327481A1 (en) Digital hybrid mode power amplifier system
US8736365B2 (en) Broadband linearization module and method
US20050157814A1 (en) Wideband enhanced digital injection predistortion system and method
JP5807480B2 (ja) 前置歪み部を制御する装置及び方法、並びに電力制御状態を検出する方法
JP2002232325A (ja) プリディストーション歪み補償装置
JP5049562B2 (ja) 電力増幅器
WO2006033256A1 (ja) 歪補償増幅装置
JPWO2006087864A1 (ja) プリディストータ
JPWO2005124994A1 (ja) 高効率増幅器
US8514019B2 (en) Distortion compensation amplifier
CN108347226B (zh) 包络跟踪方法、系统及装置
JP2006237925A (ja) 無線送信増幅装置
JP6098178B2 (ja) 増幅装置、歪補償装置および歪補償方法
JP2008028746A (ja) 歪み補償装置
JP6056956B2 (ja) 通信装置及びその歪み抑制方法
JP2010226249A (ja) 増幅装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100608

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100617

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4537187

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140625

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees