JP6230277B2

JP6230277B2 - 歪補償装置

Info

Publication number: JP6230277B2
Application number: JP2013118382A
Authority: JP
Inventors: 昌寛三輪; 上村　和孝; 和孝上村; 桑山　毅; 毅桑山; 福地　稔栄; 稔栄福地; 健一三木
Original assignee: THE FURUKAW ELECTRIC CO., LTD.
Current assignee: THE FURUKAW ELECTRIC CO., LTD.
Priority date: 2013-06-05
Filing date: 2013-06-05
Publication date: 2017-11-15
Anticipated expiration: 2033-06-05
Also published as: JP2014236451A

Description

本発明は、歪補償装置に関するものである。

特許文献１には、デジタルプリディストーション（ＤＰＤ：デジタル歪補償）と、フィードフォワード（ＦＦ）とを用いた歪補償装置が開示されている。図４に示すように、特許文献１に開示された歪補償装置は、入力デジタル信号Ｓｉｎ（図中（Ａ）の矩形信号）に対して、デジタル歪補償部１１が入力信号の５倍程度に帯域を拡大し、（Ｂ）の特性を得る処理を実行する。フィルタ１２は、ダウンサンプリングに先行してデシメーションフィルタリングを行う。これにより、入力信号に対して帯域制限（（Ｃ）参照）がされる。ＤＡ１４は、フィルタ１２から出力されるデジタル信号を、アナログ信号に変換してメインアンプ２１に供給する。メインアンプ２１は、ＤＡ１４から供給されるアナログ信号を増幅して出力するが、メインアンプ２１は、歪特性を有しているので、（Ｄ）に示す信号が出力される。

メインアンプ２１からの出力信号は、差分器２２に供給されるとともに、遅延回路２４に供給される。差分器２２は、メインアンプ２１の出力信号と、ＤＡ１５から出力されて遅延回路２３によって位相が調整された入力信号との差分を求め、（Ｅ）に示す、（Ｄ）の歪に対応する信号を出力する。エラーアンプ２５は、差分器２２の出力を増幅し、ｓｅとして差分器２６に供給する。差分器２６は、メインアンプ２１から出力される（Ｄ）の信号を遅延回路２４によって遅延した信号と、エラーアンプ２５から出力される（Ｅ）の信号との差分を求めることで、（Ｆ）に示すような歪成分を有しない信号を得る。

特開２０１１−４４８３６号

ところで、特許文献１に開示された技術では、消費電力が大きいエラーアンプが必要になることから、回路規模が大きくなるとともに、製造コストが高くなるという問題点がある。

そこで、本発明は、回路規模が小さく、製造コストも安い歪補償装置を提供することを目的としている。

上記課題を解決するために、本発明は、デジタル信号を入力し、アナログ信号に変換する変換手段と、前記変換手段から出力される前記アナログ信号を増幅する増幅手段と、前記増幅手段が有する歪みを補償するために、前記変換手段に入力される前の前記デジタル信号の振幅および位相に対して前置歪補償処理を施すデジタル歪補償手段と、前記増幅手段が有する歪みを補償するために、前記増幅手段に入力される前の前記アナログ信号の振幅および位相に対して前置歪補償処理を施すアナログ歪補償手段と、前記デジタル歪補償手段および前記アナログ歪補償手段によって前置歪補償処理が施された信号を合成して前記増幅手段に入力する合成手段と、を有し、前記アナログ歪補償手段は、前記デジタル歪補償手段の入力信号と、前記増幅手段の出力信号の差分に基づいて前置歪補償処理を実行することを特徴とする。
このような構成によれば、回路規模が小さく、製造コストも安い歪補償装置を提供することができる。

また、本発明は、前記デジタル歪補償手段は、前記デジタル信号と前記増幅手段の出力信号の差分に基づいて前記前置歪補償処理を実行することを特徴とする。
このような構成によれば、入出力信号に基づいて、最適な内部設定を行うことができる。

また、本発明の一側面は、前記デジタル歪補償手段が処理を行う周波数帯域幅は、前記アナログ歪補償手段が処理を行う周波数帯域幅よりも狭いことを特徴とする。
このような構成によれば、デジタル歪補償手段の帯域幅を狭く設定することで、入手が容易な素子を用いることができる。

また、本発明の一側面は、前記デジタル歪補償手段から出力される信号の周波数帯域幅は、前記変換手段に入力されるデジタル信号の周波数帯域幅の２倍以下となるように設定されることを特徴とする。
このような構成によれば、デジタル歪補償手段に要求されるスペックを落とすことが可能になる。

本発明によれば、回路規模が小さく、製造コストも安い歪補償装置を提供することが可能となる。

本発明の実施形態に係る歪補償装置の構成例を示す図である。図１の実施形態の動作を説明するための図である。図１の実施形態の動作を説明するための図である。従来の歪補償装置の構成を示す図である。

つぎに、本発明の実施形態について説明する。

（Ａ）本発明の実施形態の構成の説明
図１は、本発明の実施形態に係る歪補償装置の構成例を示す図である。この図に示すように本実施形態の歪補償装置は、デジタル歪補償部（Digital Pre-distortion）１００、ＤＡＣ（Digital Analog Converter）１０１、ＤＡＣ１０２、ＡＤＣ（Analog to Digital Converter）１０３、ＢＰＦ（Band Pass Filter）１０４、ＢＰＦ１０５、加算器１０６、アナログ歪補償部１０７、およびを、メインアンプ１０８を有している。

デジタル歪補償部１００は、メインアンプ１０８の振幅および位相の伝達関数がＧという複素関数で表されるとすると、デジタル歪補償部１００は伝達関数Ｇの逆（複素共役）の特性を持つ伝達関数を用いて、入力されたデジタル信号を調整して出力するデジタル歪補償処理を実行する。ＤＡＣ１０１は、デジタル歪補償部１００から出力されるデジタル信号をアナログ信号に変換して出力する。なお、デジタル歪補償部１００から出力される信号の周波数帯域幅は、例えば、ＤＡＣ１０１に入力されるデジタル信号の周波数帯域幅の２倍以下となるように設定されている。

ＢＰＦ１０４は、ＤＡＣ１０１から出力されるアナログ信号の帯域幅を制限して加算器１０５に供給する。ＢＰＦ１０５は、メインアンプ１０８から出力される信号の帯域幅を制限してＡＤＣ１０３に供給する。ＡＤＣ１０３は、ＢＰＦ１０５から出力されるアナログ信号をデジタル信号に変換してデジタル歪補償部１００に供給する。アナログ歪補償部１０７は、メインアンプ１０８の振幅および位相に関する伝達関数Ｇの逆（複素共役）の特性を持つ伝達関数を用いて、入力されたアナログ信号を調整して出力するアナログ歪補償処理を実行する。加算器１０６は、ＢＰＦ１０４の出力信号と、アナログ歪補償部１０７の出力信号とを加算して出力する。メインアンプ１０８は、加算器１０６から出力される信号を所定のゲインで増幅して出力する。

（Ｂ）本発明の実施形態の動作の説明
つぎに、本発明の実施形態の動作を説明する。デジタル歪補償部１００には、（Ａ）に示すような周波数特性を有するデジタル信号が入力される。デジタル歪補償部１００は、入力されたデジタル信号に対して前置歪補償処理を施して出力する。より詳細には、デジタル歪補償部１００には、ＢＰＦ１０５によって帯域が制限され、ＡＤＣ１０３によってデジタル信号に変換されたメインアンプ１０８の出力信号と、歪補償装置への入力信号であるデジタル信号とが入力される。デジタル歪補償部１００は、これらの信号の差分が少なくなるようにパラメータを調整することにより、歪を低減できる最適な伝達特性を得ることができる。

デジタル歪補償部１００から出力されたデジタル信号はＤＡＣ１０１に入力され、そこでアナログ信号に変換されてＢＰＦ１０４に出力される。ＢＰＦ１０４は、ＤＡＣ１０１から出力されるアナログ信号の帯域幅を制限して出力する。例えば、ＢＰＦ１０４は、ＤＡＣ１０１から出力されるアナログ信号の帯域幅を、例えば、２００ＭＨｚに制限して出力する。この結果、ＢＰＦ１０４からは、（Ｂ）に示すような周波数特性を有する信号が出力される。

一方、ＤＡＣ１０２は、デジタル信号である入力信号をアナログ信号に変換し、アナログ歪補償部１０７に供給する。アナログ歪補償部１０７は、アナログ領域で歪を補償する処理を実行し、ＤＡＣ１０２から供給される入力信号に対して前置歪補償処理を施し、加算器１０６に供給する。より詳細には、アナログ歪補償部１０７は、メインアンプ１０８から出力される信号と、ＤＡＣ１０２から出力される入力信号を入力している。アナログ歪補償部１０７は、メインアンプ１０８から出力される出力信号と、ＤＡＣ１０２から供給される入力信号との差が少なくなるようにパラメータを設定し、前置歪補償処理を実行する。これにより、アナログ歪補償部１０７から出力される信号は、（Ｃ）に示す特性を有する。

加算器１０６は、ＢＰＦ１０４から出力されるデジタル領域で前置歪補償処理が施された信号と、アナログ歪補償部１０７から出力されるアナログ領域で前置歪補償処理が施された信号と加算し、メインアンプ１０８に供給する。メインアンプ１０８は、加算器１０６から出力される信号を所定のゲインで増幅して出力する。この結果、メインアンプ１０８から出力される信号は（Ｄ）に示すように歪特性が改善された信号となる。

図２および図３は、図１に示す実施形態の動作を簡単に説明する図である。図２（Ａ）は、歪補償装置において、歪補償しない場合にメインアンプ１０８から出力される信号の一例を示す図である。この図に示すように、歪補償を行わない場合には、３０〜５０ＭＨｚの帯域幅を有する信号の両サイドには約２００ＭＨｚの帯域幅にわたって、ハッチングが施された歪成分が付帯して出力される。

図２（Ｂ）は、デジタル歪補償部１００のみを動作させた場合のメインアンプ１０８の出力信号を示している。この図に示すように、デジタル歪補償部１００のみを動作させた場合、ハッチングが施された領域のうち、約１００ＭＨｚの範囲内の歪成分については十分に除去されているが１００ＭＨｚを超える歪成分については十分に除去されない。

図３（Ａ）は、アナログ歪補償部１０７のみを動作させた場合のメインアンプ１０８から出力される信号の周波数特性を示している。この図に示すように、アナログ歪補償部１０７のみを動作させた場合には、デジタル歪補償部１００に比較してより広い範囲の歪成分が減衰されているが、減衰量は十分とは言えない。

図３（Ｂ）は、デジタル歪補償部１００と、アナログ歪補償部１０７の双方を同時に動作させた場合のメインアンプ１０８から出力される信号の周波数特性を示している。この図に示すように、デジタル歪補償部１００と、アナログ歪補償部１０７の双方を同時に動作させた場合には、デジタル歪補償部１００とアナログ歪補償部１０７のそれぞれの特徴が相乗的に発揮され、歪成分が十分に除去されている。

以上に説明したように、本発明の実施形態によれば、デジタル領域で動作するデジタル歪補償部と、アナログ領域で動作するアナログ歪補償部とを設けるとともに、これらの出力を加算器１０６によって合成してメインアンプ１０８に供給するようにした。これにより、双方の特徴を相乗的に生かして、歪成分の少ない信号を得ることが可能になる。

また、以上の実施形態では、ＢＰＦ１０４，１０５によって帯域を制限するとともに、ＤＡＣ１０１、ＡＤＣ１０２、および、ＡＤＣ１０３として帯域幅が制限された（例えば、２００ＭＨｚ程度に制限された）素子を用いることで、装置の製造コストを低減することが可能となる。また、以上の実施形態では、図４の場合と比較してエラーアンプ２５等が不要になることから、回路規模を縮小するとともに、装置の製造コストを言することが可能になる。

なお、以上では、歪補償装置が調整された状態における動作について説明したが、調整については、例えば、以下のようにして行うことができる。

一例として、まず、デジタル歪補償部１００は動作を停止させ、アナログ歪補償部１０７だけを動作状態とする。このような状態において、アナログ歪補償部１０７に入力されるメインアンプ１０８の出力と、歪補償装置の入力であるＤＡＣ１０２の出力の差分を求め、この差分が小さくなるようにアナログ歪補償部１０７のパラメータを設定する。

つぎに、アナログ歪補償部１０７の動作を停止させ、デジタル歪補償部１００を動作状態とする。そして、デジタル歪補償部１００は、メインアンプ１０８から出力されてＢＰＦ１０５によって帯域が制限され、ＡＤＣ１０３によってデジタル信号に変換された信号と、歪補償装置への入力信号とを入力する。そして、これらの差分が小さくなるようにデジタル歪補償部１００のパラメータを設定する。

以上のように、一方の歪補償部の動作を停止し、他方の歪補償部の動作を行わせることで、それぞれの歪補償部の動作を最適化することができる。なお、以上では、アナログ歪補償部１０７の調整を先に行うようにしたが、デジタル歪補償部１００の調整を先に行うようにしてもよい。また、１回ずつの調整ではなく、複数回の調整を行うようにしてもよい。

（Ｅ）変形実施形態の説明
以上の実施形態は一例であって、本発明が上述したような場合のみに限定されるものでないことはいうまでもない。例えば、以上の実施形態では、ＢＰＦ１０１，ＢＰＦ１０５を設けるようにしたが、帯域幅の制限を行うことができれば、ＢＰＦ以外の特性を持つ素子を用いるようにしても良い。

また、以上の実施形態では、アナログ歪補償部１０７として使用するデバイスについては詳細な説明は行っていないが、例えば、アナログ歪補償部１０７の特性を有するＩＣ（Integrated Circuit）を用いることができる。このようにＩＣを用いることで回路規模をさらに縮小することができる。

また、以上の実施形態では、ＤＡＣ１０２の出力信号をアナログ歪補償部１０７の入力信号にしたが、例えば、ＤＡＣ１０１の出力信号を入力信号として用いるようにしてもよい。このような構成によれば、アナログ歪補償部１０７については、デジタル前置歪補償処理が施された信号を入力することでさらに特性を改善することができる。

１００デジタル歪補償部（デジタル歪補償手段）
１０１ＤＡＣ
１０２ＤＡＣ（変換手段）
１０３ＡＤＣ
１０４，１０５ＢＰＦ
１０６加算器（合成手段）
１０７アナログ歪補償部（アナログ歪補償手段）
１０８メインアンプ（増幅手段）

Claims

デジタル信号を入力し、アナログ信号に変換する変換手段と、
前記変換手段から出力される前記アナログ信号を増幅する増幅手段と、
前記増幅手段が有する歪みを補償するために、前記変換手段に入力される前の前記デジタル信号の振幅および位相に対して前置歪補償処理を施すデジタル歪補償手段と、
前記増幅手段が有する歪みを補償するために、前記増幅手段に入力される前の前記アナログ信号の振幅および位相に対して前置歪補償処理を施すアナログ歪補償手段と、
前記デジタル歪補償手段および前記アナログ歪補償手段によって前置歪補償処理が施された信号を合成して前記増幅手段に入力する合成手段と、
を有し、
前記アナログ歪補償手段は、前記デジタル歪補償手段の入力信号と、前記増幅手段の出力信号の差分に基づいて前置歪補償処理を実行することを特徴とする歪補償装置。
前記デジタル歪補償手段は、前記デジタル信号と前記増幅手段の出力信号の差分に基づいて前記前置歪補償処理を実行することを特徴とする請求項１に記載の歪補償装置。
前記デジタル歪補償手段が処理を行う周波数帯域幅は、前記アナログ歪補償手段が処理を行う周波数帯域幅よりも狭いことを特徴とする請求項１または２に記載の歪補償装置。
前記デジタル歪補償手段から出力される信号の周波数帯域幅は、前記変換手段に入力されるデジタル信号の周波数帯域幅の２倍以下となるように設定されることを特徴とする請求項１乃至３のいずれか１項に記載の歪補償装置。