JP4716306B2 - プレディストータ - Google Patents
プレディストータ Download PDFInfo
- Publication number
- JP4716306B2 JP4716306B2 JP2003079712A JP2003079712A JP4716306B2 JP 4716306 B2 JP4716306 B2 JP 4716306B2 JP 2003079712 A JP2003079712 A JP 2003079712A JP 2003079712 A JP2003079712 A JP 2003079712A JP 4716306 B2 JP4716306 B2 JP 4716306B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- amplifier
- nonlinear
- input signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Transmitters (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明はプレディストータ（低ひずみ増幅器）に関し、特に、衛星通信、地上マイクロ波通信、移動体通信、放送に使用するプレディストータ（低ひずみ増幅器）に関するものである。
【０００２】
【従来の技術】
従来のプレディストータは、分配器と、当該分配器に接続された遅延線路と入出力３次特性回路と、入出力３次特性に接続された非線形回路と、遅延回路の出力と非線形回路の出力とを合成する合成器と、合成器に接続された増幅器とから構成されている（例えば、特許文献１参照。）。
【０００３】
【特許文献１】
特開昭５５−１０７３０８号公報
【０００４】
上記のような構成の従来のプレディストータに入力した信号は、分配器により遅延線路および入出力３次特性回路へと分配される。入出力３次特性回路へ入力された信号は、さらに非線形回路に入力され、非線形回路に入力した信号は、増幅器が有する非線形特性とは逆の非線形特性が与えられて出力される。非線形回路の出力は、合成器において遅延線路の出力信号と合成され、入力信号と増幅器の逆の非線形ひずみ成分が加算されたプレディストーション信号となって増幅器へと入力する。ここで、合成器において非線形回路を通過する信号と、遅延線路を通過する信号の遅延、振幅、位相がそれぞれ一致するように、あらかじめ遅延線路における遅延、ベクトル調整器における振幅および位相の調整量が設定されているものとする。
【０００５】
上記特許文献１に記載のプレディストータでは、増幅器で発生する非線形ひずみとは逆のひずみ成分を入力信号とともに増幅器へ入力するため、増幅器で発生する非線形ひずみは入力信号中に含まれる逆ひずみ成分によってキャンセルされ、結果として線形増幅された入力信号のみが出力される。
【０００６】
このように、上記引用文献１に記載されている従来のプレディストータではプレディストーション信号として、増幅器で発生する非線形ひずみベクトルとは、逆位相、同振幅の非線形ひずみベクトルを発生するため、増幅器出力端では非線形ひずみ成分が全て打ち消されて、線形増幅された入力信号のみを得ることができる。
【０００７】
【発明が解決しようとする課題】
上述したように、従来のプレディストータでは、非線形回路において増幅器で発生する非線形ひずみとは逆の非線形ひずみを発生するため、増幅器の出力として線形増幅された入力信号を得ることができる。しかしながら、以上の説明は増幅器の非線形特性にメモリ効果のない理想的な場合には成立するが、増幅器の非線形特性にメモリ効果がある実際の場合には事情は異なってくる。
【０００８】
すなわち、メモリ効果のない非線形ひずみ（メモリレス非線形ひずみ）ベクトルは入力信号の中心周波数（fc）に対して対称に発生するが、通常の増幅器では、温度特性、デバイス構造、増幅器のバイアス回路等に起因する周波数特性があるため、メモリ効果がある非線形ひずみ（メモリ付き非線形ひずみ）ベクトルでは入力信号の中心周波数（fc）に対する対称性は保証されない。
【０００９】
従来のプレディストータでは、増幅器にはメモリ効果を考えずに、ただ単にメモリレス非線形ひずみを想定していたため、プレディストータではメモリレス非線形ひずみベクトルを発生していた。しかしながら、実際の増幅器ではメモリ付き非線形ひずみが発生するため、これに従来のプレディストータを適用すると増幅器で発生するメモリ付き非線形ひずみをキャンセルしきれずに誤差ベクトル（EL、EH）を残してしまい、この残留誤差ベクトルがひずみとして検出されてしまうという問題点があった。
【００１０】
この発明は、かかる問題点を解決するためになされたものであり、増幅器の非線形特性にメモリ効果がある場合においても、良好なひずみ補償性能を有するプレディストータを得ることを目的としている。
【００１１】
【課題を解決するための手段】
この発明は、デジタル化された入力信号を分配する分配器と、前記分配器に接続され、前記入力信号が分配されて、当該入力信号を所定時間だけ遅延させる第一および第二の遅延回路と、前記分配器に接続され、前記入力信号が分配されて、増幅器が有する非線形特性とは逆の非線形特性を前記入力信号に与える非線形回路と、前記非線形回路からの出力信号と前記第二の遅延回路からの出力信号とを合成することにより、前記非線形回路出力信号中に含まれる入力信号成分をキャンセルして前記非線形回路で発生する非線形ひずみ成分のみを抽出して出力する合成器と、抽出した前記非線形ひずみ成分に入力信号の中心周波数に対して非対称な周波数特性を与えて、メモリレス非線形ひずみをメモリ付き非線形ひずみに変換する第一のデジタルフィルタ回路と、前記第一のデジタルフィルタ回路の出力信号と前記第一の遅延回路の出力信号との合成信号を生成して、前記増幅器へ出力する第二の合成器と、前記入力信号および前記増幅器の出力信号とに基づいて、前記非線形回路中のパラメータを適応的に変化させる適応制御回路とを備え、前記適応制御回路では、前記増幅器の出力信号と前記分配器からの入力信号との誤差が最小になるように前記非線形回路のパラメータを制御することで、増幅器出力に含まれる非線形ひずみを最小化することを特徴とするプレディストータである。
【００１２】
【発明の実施の形態】
実施の形態１．
図１はこの発明に係わる実施の形態１によるプレディストータの構成図である。図において、１は入力端子、２は出力端子、３は増幅器、４は非線形回路、７は分配器、８，９は合成器、１０，１１は遅延回路、１２は信号に周波数特性を付加するフィルタである。
【００１３】
プレディストータの入力端子１に入力した信号は、分配器７により遅延回路１０、遅延回路１１および非線形回路４の３回路へと分配される。分配器７から非線形回路４に入力した信号は、増幅器３が有する非線形特性とは逆の非線形特性が与えられて出力され、合成器９において遅延回路１１からの線形出力信号と合成される。ここで、合成器９において増幅器３の出力信号中に含まれる入力信号成分がキャンセルされるように、過去の実験や計測に基づいて、遅延回路１１の遅延および通過位相を事前に設定するものとする。
【００１４】
合成器９の出力信号はフィルタ１２において周波数特性が付加されて、合成器８において遅延回路１０の出力信号と合成され、入力信号と増幅器の逆の非線形ひずみ成分が加算されたプレディストーション信号となって増幅器３へと入力する。ここで、合成器８においてフィルタ１２の出力信号と、遅延回路１０を通過する信号の遅延、振幅、位相がそれぞれ一致するように、過去の実験や計測に基づいて、遅延回路１０における遅延、振幅、位相を事前に設定するものとする。
【００１５】
図２に、本実施の形態のプレディストータが、増幅器３に発生したメモリ付き非線形ひずみをキャンセルする様子を示す。入力信号の周波数をｆ１，ｆ２とし、入力信号の中心周波数をｆｃとし、増幅器３で発生する非線形ひずみ周波数をｆｉｍＬ，ｆｉｍＨとする。
【００１６】
本プレディストータでは、まず、図２（ａ）に示すように、メモリ効果のない非線形ひずみ（メモリレス非線形ひずみ）ベクトルは入力信号の中心周波数ｆｃに対して対称に発生するが、合成器９において入力信号成分のみがキャンセルされるように非線形回路４の出力信号と遅延回路１１の出力信号とが合成されるため、合成器９の出力信号として、図２（ｂ）に示すように、信号成分キャンセル後に残るメモリレス非線形ひずみのみが出力される。合成器９から出力されるメモリレス非線形ひずみはフィルタ１２において周波数特性が付加され、フィルタ１２からは、図２（ｃ）に示すように、メモリ付き非線形ひずみが出力される。以上のプロセスによって発生した図２（ｃ）に示すメモリ付き非線形ひずみは、合成器８において遅延回路１０から出力される線形信号成分と合成され、図２（ｄ）に示すメモリ付き非線形ひずみからなるプレディストーション信号として増幅器３に入力される。
【００１７】
このようにして、図２（ｄ）に示すメモリ付き非線形ひずみからなるプレディストーション信号として増幅器３に入力されるので、増幅器３の出力端２では、増幅器３にて発生する図２（ｅ）に示すメモリ効果を有する非線形ひずみ成分が全て打ち消されて、図２（ｆ）に示す線形増幅された入力信号のみを得ることができる。
【００１８】
このようにして本実施の形態ではメモリ付き非線形ひずみからなるプレシストーション信号が増幅器３への入力信号となるため、非線形回路４およびフィルタ１２を適切に設計することで、増幅器３にて発生するメモリ効果を有する非線形ひずみをキャンセルすることが可能となるので、増幅器の非線形特性にメモリ効果がある場合においてもひずみ補償性能が劣化することなく、良好なひずみ補償を行うことができる。
【００１９】
実施の形態２．
図３はこの発明に係わる実施の形態２によるプレディストータの構成図である。図中、従来技術と同一のものは同一符号を付して説明する。図において、２０は方向性結合器、２１は遅延調整回路、２２は適応制御回路である。その他の構成は実施の形態１と同様なので重複する説明は省略する。
【００２０】
本実施の形態２では、分配器７により遅延回路１０、遅延回路１１、非線形回路４および遅延調整回路２１の４回路へと分配される。増幅器３の出力信号の一部は方向性結合器２０により取り出され、分配器７から取り出された入力信号と遅延が一致するように遅延時間調整回路２１にて調整が行われた後、増幅器３の出力信号と分配機７からの入力信号とは適応制御回路２２へと入力される。適応制御回路２２では、増幅器３の出力信号と分配器７からの入力信号との誤差が最小になるように非線形回路４のパラメータを制御する。
【００２１】
これにより、本実施の形態においては、温度特性などによって増幅器３の非線形特性に時間的変化が生じる場合にも、プレディストータのひずみ補償性能が劣化することなく常に高いひずみ補償性能を維持することが可能となる。その他の動作および効果については実施の形態１と同様である。
【００２２】
実施の形態３．
図４はこの発明に係わる実施の形態３によるプレディストータの構成図である。図中、従来技術と同一のものは同一符号を付して説明する。図において２３は適応制御回路である。その他の構成は実施の形態２と同様なので重複する説明は省略する。
【００２３】
本実施の形態３では、増幅器３の出力信号の一部は方向性結合器２０により取り出され、分配器７から取り出された入力信号と遅延が一致するように遅延時間調整回路２１にて調整が行われた後、増幅器３の出力信号と分配器７からの入力信号とは適応制御回路２２および適応制御回路２３へと入力される。適応制御回路２３では、増幅器３の出力信号と分配器７からの入力信号との誤差が最小になるようにフィルタ１２のパラメータを制御する。ここで、適応制御回路２２による非線形回路４のパラメータ制御と、適応制御回路２３によるフィルタ１２のパラメータ制御は時間的に分けておき、同時に非線形回路４とフィルタ１２のパラメータを制御しないようにしておく。
【００２４】
これにより、本実施の形態においては、温度特性などによって増幅器３のメモリ効果のある非線形特性に時間的変化が生じる場合にも、プレディストータのひずみ補償性能が劣化することなく常に高いひずみ補償性能を維持することが可能となる。その他の動作および効果については実施の形態２と同様である。
【００２５】
実施の形態４．
図５はこの発明に係わる実施の形態３によるプレディストータの構成図である。図中、従来技術と同一のものは同一符号を付して説明する。図において１３は合成器８と増幅器３との間に設けられたフィルタである。その他の構成は実施の形態３と同様なので重複する説明は省略する。
【００２６】
本実施の形態４では、合成器８から出力されるメモリ付き非線形ひずみからなるプレディストーション信号に対して、フィルタ１３によって更に線形な周波数特性が付加される。合成器８から出力信号は、既にメモリ効果のある非線形特性を有している。ここで言うメモリ効果のある非線形特性とは、非線形ひずみのみに周波数特性が付加されたものであり、線形な信号成分には周波数特性は付いていない。従って、本実施の形態ではフィルタ１３によって合成器８からの出力信号に線形な周波数特性を付加するため、線形な信号成分と既にメモリ効果が付加した非線形ひずみの両方に対して線形な周波数特性を付加することができる。
【００２７】
これにより、本実施の形態においては、メモリ付き非線形ひずみの他に線形な周波数特性が増幅器３にある場合にもひずみ補償を行うことが可能となる。その他の動作および効果については実施の形態３と同様である。
【００２８】
実施の形態５．
図６はこの発明に係わる実施の形態５によるプレディストータの構成図である。図中、従来技術と同一のものは同一符号を付して説明する。図において３０および３２はアナログデジタル変換器（ＡＤＣ）、３１はデジタルアナログ変換器（ＤＡＣ）、３３および３４はデジタルフィルタである。その他の構成は実施の形態４と同様なので重複する説明は省略する。
【００２９】
本実施の形態５では、線形な周波数特性を付加されたメモリ付き非線形ひずみからなるプレディストーション信号をデジタル回路で作成する。本実施の形態ではデジタル部で所望の特性を作成するため、所望の特性を作成するための自由度が増し、プレディストーションとして良好なひずみ補償性能を実現することが可能となる。その他の動作および効果については実施の形態４と同様である。
【００３０】
なお、本実施の形態においては、上述の実施の形態４の構成において線形な周波数特性を付加されたメモリ付き非線形ひずみからなるプレディストーション信号をデジタル回路で生成する例について説明したが、その場合に限らず、実施の形態１〜３のいずれの構成にも本実施の形態は適用可能である。
【００３１】
【発明の効果】
この発明は、デジタル化された入力信号を分配する分配器と、前記分配器に接続され、前記入力信号が分配されて、当該入力信号を所定時間だけ遅延させる第一および第二の遅延回路と、前記分配器に接続され、前記入力信号が分配されて、増幅器が有する非線形特性とは逆の非線形特性を前記入力信号に与える非線形回路と、前記非線形回路からの出力信号と前記第二の遅延回路からの出力信号とを合成することにより、前記非線形回路出力信号中に含まれる入力信号成分をキャンセルして前記非線形回路で発生する非線形ひずみ成分のみを抽出して出力する合成器と、抽出した前記非線形ひずみ成分に入力信号の中心周波数に対して非対称な周波数特性を与えて、メモリレス非線形ひずみをメモリ付き非線形ひずみに変換する第一のデジタルフィルタ回路と、前記第一のデジタルフィルタ回路の出力信号と前記第一の遅延回路の出力信号との合成信号を生成して、前記増幅器へ出力する第二の合成器と、前記入力信号および前記増幅器の出力信号とに基づいて、前記非線形回路中のパラメータを適応的に変化させる適応制御回路とを備え、前記適応制御回路では、前記増幅器の出力信号と前記分配器からの入力信号との誤差が最小になるように前記非線形回路のパラメータを制御することで、増幅器出力に含まれる非線形ひずみを最小化することを特徴とするプレディストータであるので、増幅器の非線形特性にメモリ効果がある場合においても、良好なひずみ補償性能を維持することができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１によるプレディストータの構成を示す構成図である。
【図２】 この発明の実施の形態１によるプレディストータの処理の流れを示す説明図である。
【図３】 この発明の実施の形態２によるプレディストータの構成を示す構成図である。
【図４】 この発明の実施の形態３によるプレディストータの構成を示す構成図である。
【図５】 この発明の実施の形態４によるプレディストータの構成を示す構成図である。
【図６】 この発明の実施の形態５によるプレディストータの構成を示す構成図である。
【符号の説明】
１ 入力端子、２ 出力端子、３ 増幅器、４ 非線形回路、７ 分配器、８，９ 合成器、１０，１１ 遅延回路、１２，１３ フィルタ、２０ 方向性結合器、２１ 遅延調整回路、２２，２３ 適応制御回路、３０，３２ ＡＤ変換回路、３１ ＤＡ変換回路、３３，３４ デジタルフィルタ回路。
【発明の属する技術分野】
この発明はプレディストータ（低ひずみ増幅器）に関し、特に、衛星通信、地上マイクロ波通信、移動体通信、放送に使用するプレディストータ（低ひずみ増幅器）に関するものである。
【０００２】
【従来の技術】
従来のプレディストータは、分配器と、当該分配器に接続された遅延線路と入出力３次特性回路と、入出力３次特性に接続された非線形回路と、遅延回路の出力と非線形回路の出力とを合成する合成器と、合成器に接続された増幅器とから構成されている（例えば、特許文献１参照。）。
【０００３】
【特許文献１】
特開昭５５−１０７３０８号公報
【０００４】
上記のような構成の従来のプレディストータに入力した信号は、分配器により遅延線路および入出力３次特性回路へと分配される。入出力３次特性回路へ入力された信号は、さらに非線形回路に入力され、非線形回路に入力した信号は、増幅器が有する非線形特性とは逆の非線形特性が与えられて出力される。非線形回路の出力は、合成器において遅延線路の出力信号と合成され、入力信号と増幅器の逆の非線形ひずみ成分が加算されたプレディストーション信号となって増幅器へと入力する。ここで、合成器において非線形回路を通過する信号と、遅延線路を通過する信号の遅延、振幅、位相がそれぞれ一致するように、あらかじめ遅延線路における遅延、ベクトル調整器における振幅および位相の調整量が設定されているものとする。
【０００５】
上記特許文献１に記載のプレディストータでは、増幅器で発生する非線形ひずみとは逆のひずみ成分を入力信号とともに増幅器へ入力するため、増幅器で発生する非線形ひずみは入力信号中に含まれる逆ひずみ成分によってキャンセルされ、結果として線形増幅された入力信号のみが出力される。
【０００６】
このように、上記引用文献１に記載されている従来のプレディストータではプレディストーション信号として、増幅器で発生する非線形ひずみベクトルとは、逆位相、同振幅の非線形ひずみベクトルを発生するため、増幅器出力端では非線形ひずみ成分が全て打ち消されて、線形増幅された入力信号のみを得ることができる。
【０００７】
【発明が解決しようとする課題】
上述したように、従来のプレディストータでは、非線形回路において増幅器で発生する非線形ひずみとは逆の非線形ひずみを発生するため、増幅器の出力として線形増幅された入力信号を得ることができる。しかしながら、以上の説明は増幅器の非線形特性にメモリ効果のない理想的な場合には成立するが、増幅器の非線形特性にメモリ効果がある実際の場合には事情は異なってくる。
【０００８】
すなわち、メモリ効果のない非線形ひずみ（メモリレス非線形ひずみ）ベクトルは入力信号の中心周波数（fc）に対して対称に発生するが、通常の増幅器では、温度特性、デバイス構造、増幅器のバイアス回路等に起因する周波数特性があるため、メモリ効果がある非線形ひずみ（メモリ付き非線形ひずみ）ベクトルでは入力信号の中心周波数（fc）に対する対称性は保証されない。
【０００９】
従来のプレディストータでは、増幅器にはメモリ効果を考えずに、ただ単にメモリレス非線形ひずみを想定していたため、プレディストータではメモリレス非線形ひずみベクトルを発生していた。しかしながら、実際の増幅器ではメモリ付き非線形ひずみが発生するため、これに従来のプレディストータを適用すると増幅器で発生するメモリ付き非線形ひずみをキャンセルしきれずに誤差ベクトル（EL、EH）を残してしまい、この残留誤差ベクトルがひずみとして検出されてしまうという問題点があった。
【００１０】
この発明は、かかる問題点を解決するためになされたものであり、増幅器の非線形特性にメモリ効果がある場合においても、良好なひずみ補償性能を有するプレディストータを得ることを目的としている。
【００１１】
【課題を解決するための手段】
この発明は、デジタル化された入力信号を分配する分配器と、前記分配器に接続され、前記入力信号が分配されて、当該入力信号を所定時間だけ遅延させる第一および第二の遅延回路と、前記分配器に接続され、前記入力信号が分配されて、増幅器が有する非線形特性とは逆の非線形特性を前記入力信号に与える非線形回路と、前記非線形回路からの出力信号と前記第二の遅延回路からの出力信号とを合成することにより、前記非線形回路出力信号中に含まれる入力信号成分をキャンセルして前記非線形回路で発生する非線形ひずみ成分のみを抽出して出力する合成器と、抽出した前記非線形ひずみ成分に入力信号の中心周波数に対して非対称な周波数特性を与えて、メモリレス非線形ひずみをメモリ付き非線形ひずみに変換する第一のデジタルフィルタ回路と、前記第一のデジタルフィルタ回路の出力信号と前記第一の遅延回路の出力信号との合成信号を生成して、前記増幅器へ出力する第二の合成器と、前記入力信号および前記増幅器の出力信号とに基づいて、前記非線形回路中のパラメータを適応的に変化させる適応制御回路とを備え、前記適応制御回路では、前記増幅器の出力信号と前記分配器からの入力信号との誤差が最小になるように前記非線形回路のパラメータを制御することで、増幅器出力に含まれる非線形ひずみを最小化することを特徴とするプレディストータである。
【００１２】
【発明の実施の形態】
実施の形態１．
図１はこの発明に係わる実施の形態１によるプレディストータの構成図である。図において、１は入力端子、２は出力端子、３は増幅器、４は非線形回路、７は分配器、８，９は合成器、１０，１１は遅延回路、１２は信号に周波数特性を付加するフィルタである。
【００１３】
プレディストータの入力端子１に入力した信号は、分配器７により遅延回路１０、遅延回路１１および非線形回路４の３回路へと分配される。分配器７から非線形回路４に入力した信号は、増幅器３が有する非線形特性とは逆の非線形特性が与えられて出力され、合成器９において遅延回路１１からの線形出力信号と合成される。ここで、合成器９において増幅器３の出力信号中に含まれる入力信号成分がキャンセルされるように、過去の実験や計測に基づいて、遅延回路１１の遅延および通過位相を事前に設定するものとする。
【００１４】
合成器９の出力信号はフィルタ１２において周波数特性が付加されて、合成器８において遅延回路１０の出力信号と合成され、入力信号と増幅器の逆の非線形ひずみ成分が加算されたプレディストーション信号となって増幅器３へと入力する。ここで、合成器８においてフィルタ１２の出力信号と、遅延回路１０を通過する信号の遅延、振幅、位相がそれぞれ一致するように、過去の実験や計測に基づいて、遅延回路１０における遅延、振幅、位相を事前に設定するものとする。
【００１５】
図２に、本実施の形態のプレディストータが、増幅器３に発生したメモリ付き非線形ひずみをキャンセルする様子を示す。入力信号の周波数をｆ１，ｆ２とし、入力信号の中心周波数をｆｃとし、増幅器３で発生する非線形ひずみ周波数をｆｉｍＬ，ｆｉｍＨとする。
【００１６】
本プレディストータでは、まず、図２（ａ）に示すように、メモリ効果のない非線形ひずみ（メモリレス非線形ひずみ）ベクトルは入力信号の中心周波数ｆｃに対して対称に発生するが、合成器９において入力信号成分のみがキャンセルされるように非線形回路４の出力信号と遅延回路１１の出力信号とが合成されるため、合成器９の出力信号として、図２（ｂ）に示すように、信号成分キャンセル後に残るメモリレス非線形ひずみのみが出力される。合成器９から出力されるメモリレス非線形ひずみはフィルタ１２において周波数特性が付加され、フィルタ１２からは、図２（ｃ）に示すように、メモリ付き非線形ひずみが出力される。以上のプロセスによって発生した図２（ｃ）に示すメモリ付き非線形ひずみは、合成器８において遅延回路１０から出力される線形信号成分と合成され、図２（ｄ）に示すメモリ付き非線形ひずみからなるプレディストーション信号として増幅器３に入力される。
【００１７】
このようにして、図２（ｄ）に示すメモリ付き非線形ひずみからなるプレディストーション信号として増幅器３に入力されるので、増幅器３の出力端２では、増幅器３にて発生する図２（ｅ）に示すメモリ効果を有する非線形ひずみ成分が全て打ち消されて、図２（ｆ）に示す線形増幅された入力信号のみを得ることができる。
【００１８】
このようにして本実施の形態ではメモリ付き非線形ひずみからなるプレシストーション信号が増幅器３への入力信号となるため、非線形回路４およびフィルタ１２を適切に設計することで、増幅器３にて発生するメモリ効果を有する非線形ひずみをキャンセルすることが可能となるので、増幅器の非線形特性にメモリ効果がある場合においてもひずみ補償性能が劣化することなく、良好なひずみ補償を行うことができる。
【００１９】
実施の形態２．
図３はこの発明に係わる実施の形態２によるプレディストータの構成図である。図中、従来技術と同一のものは同一符号を付して説明する。図において、２０は方向性結合器、２１は遅延調整回路、２２は適応制御回路である。その他の構成は実施の形態１と同様なので重複する説明は省略する。
【００２０】
本実施の形態２では、分配器７により遅延回路１０、遅延回路１１、非線形回路４および遅延調整回路２１の４回路へと分配される。増幅器３の出力信号の一部は方向性結合器２０により取り出され、分配器７から取り出された入力信号と遅延が一致するように遅延時間調整回路２１にて調整が行われた後、増幅器３の出力信号と分配機７からの入力信号とは適応制御回路２２へと入力される。適応制御回路２２では、増幅器３の出力信号と分配器７からの入力信号との誤差が最小になるように非線形回路４のパラメータを制御する。
【００２１】
これにより、本実施の形態においては、温度特性などによって増幅器３の非線形特性に時間的変化が生じる場合にも、プレディストータのひずみ補償性能が劣化することなく常に高いひずみ補償性能を維持することが可能となる。その他の動作および効果については実施の形態１と同様である。
【００２２】
実施の形態３．
図４はこの発明に係わる実施の形態３によるプレディストータの構成図である。図中、従来技術と同一のものは同一符号を付して説明する。図において２３は適応制御回路である。その他の構成は実施の形態２と同様なので重複する説明は省略する。
【００２３】
本実施の形態３では、増幅器３の出力信号の一部は方向性結合器２０により取り出され、分配器７から取り出された入力信号と遅延が一致するように遅延時間調整回路２１にて調整が行われた後、増幅器３の出力信号と分配器７からの入力信号とは適応制御回路２２および適応制御回路２３へと入力される。適応制御回路２３では、増幅器３の出力信号と分配器７からの入力信号との誤差が最小になるようにフィルタ１２のパラメータを制御する。ここで、適応制御回路２２による非線形回路４のパラメータ制御と、適応制御回路２３によるフィルタ１２のパラメータ制御は時間的に分けておき、同時に非線形回路４とフィルタ１２のパラメータを制御しないようにしておく。
【００２４】
これにより、本実施の形態においては、温度特性などによって増幅器３のメモリ効果のある非線形特性に時間的変化が生じる場合にも、プレディストータのひずみ補償性能が劣化することなく常に高いひずみ補償性能を維持することが可能となる。その他の動作および効果については実施の形態２と同様である。
【００２５】
実施の形態４．
図５はこの発明に係わる実施の形態３によるプレディストータの構成図である。図中、従来技術と同一のものは同一符号を付して説明する。図において１３は合成器８と増幅器３との間に設けられたフィルタである。その他の構成は実施の形態３と同様なので重複する説明は省略する。
【００２６】
本実施の形態４では、合成器８から出力されるメモリ付き非線形ひずみからなるプレディストーション信号に対して、フィルタ１３によって更に線形な周波数特性が付加される。合成器８から出力信号は、既にメモリ効果のある非線形特性を有している。ここで言うメモリ効果のある非線形特性とは、非線形ひずみのみに周波数特性が付加されたものであり、線形な信号成分には周波数特性は付いていない。従って、本実施の形態ではフィルタ１３によって合成器８からの出力信号に線形な周波数特性を付加するため、線形な信号成分と既にメモリ効果が付加した非線形ひずみの両方に対して線形な周波数特性を付加することができる。
【００２７】
これにより、本実施の形態においては、メモリ付き非線形ひずみの他に線形な周波数特性が増幅器３にある場合にもひずみ補償を行うことが可能となる。その他の動作および効果については実施の形態３と同様である。
【００２８】
実施の形態５．
図６はこの発明に係わる実施の形態５によるプレディストータの構成図である。図中、従来技術と同一のものは同一符号を付して説明する。図において３０および３２はアナログデジタル変換器（ＡＤＣ）、３１はデジタルアナログ変換器（ＤＡＣ）、３３および３４はデジタルフィルタである。その他の構成は実施の形態４と同様なので重複する説明は省略する。
【００２９】
本実施の形態５では、線形な周波数特性を付加されたメモリ付き非線形ひずみからなるプレディストーション信号をデジタル回路で作成する。本実施の形態ではデジタル部で所望の特性を作成するため、所望の特性を作成するための自由度が増し、プレディストーションとして良好なひずみ補償性能を実現することが可能となる。その他の動作および効果については実施の形態４と同様である。
【００３０】
なお、本実施の形態においては、上述の実施の形態４の構成において線形な周波数特性を付加されたメモリ付き非線形ひずみからなるプレディストーション信号をデジタル回路で生成する例について説明したが、その場合に限らず、実施の形態１〜３のいずれの構成にも本実施の形態は適用可能である。
【００３１】
【発明の効果】
この発明は、デジタル化された入力信号を分配する分配器と、前記分配器に接続され、前記入力信号が分配されて、当該入力信号を所定時間だけ遅延させる第一および第二の遅延回路と、前記分配器に接続され、前記入力信号が分配されて、増幅器が有する非線形特性とは逆の非線形特性を前記入力信号に与える非線形回路と、前記非線形回路からの出力信号と前記第二の遅延回路からの出力信号とを合成することにより、前記非線形回路出力信号中に含まれる入力信号成分をキャンセルして前記非線形回路で発生する非線形ひずみ成分のみを抽出して出力する合成器と、抽出した前記非線形ひずみ成分に入力信号の中心周波数に対して非対称な周波数特性を与えて、メモリレス非線形ひずみをメモリ付き非線形ひずみに変換する第一のデジタルフィルタ回路と、前記第一のデジタルフィルタ回路の出力信号と前記第一の遅延回路の出力信号との合成信号を生成して、前記増幅器へ出力する第二の合成器と、前記入力信号および前記増幅器の出力信号とに基づいて、前記非線形回路中のパラメータを適応的に変化させる適応制御回路とを備え、前記適応制御回路では、前記増幅器の出力信号と前記分配器からの入力信号との誤差が最小になるように前記非線形回路のパラメータを制御することで、増幅器出力に含まれる非線形ひずみを最小化することを特徴とするプレディストータであるので、増幅器の非線形特性にメモリ効果がある場合においても、良好なひずみ補償性能を維持することができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１によるプレディストータの構成を示す構成図である。
【図２】 この発明の実施の形態１によるプレディストータの処理の流れを示す説明図である。
【図３】 この発明の実施の形態２によるプレディストータの構成を示す構成図である。
【図４】 この発明の実施の形態３によるプレディストータの構成を示す構成図である。
【図５】 この発明の実施の形態４によるプレディストータの構成を示す構成図である。
【図６】 この発明の実施の形態５によるプレディストータの構成を示す構成図である。
【符号の説明】
１ 入力端子、２ 出力端子、３ 増幅器、４ 非線形回路、７ 分配器、８，９ 合成器、１０，１１ 遅延回路、１２，１３ フィルタ、２０ 方向性結合器、２１ 遅延調整回路、２２，２３ 適応制御回路、３０，３２ ＡＤ変換回路、３１ ＤＡ変換回路、３３，３４ デジタルフィルタ回路。
Claims (3)
- デジタル化された入力信号を分配する分配器と、
前記分配器に接続され、前記入力信号が分配されて、当該入力信号を所定時間だけ遅延させる第一および第二の遅延回路と、
前記分配器に接続され、前記入力信号が分配されて、増幅器が有する非線形特性とは逆の非線形特性を前記入力信号に与える非線形回路と、
前記非線形回路からの出力信号と前記第二の遅延回路からの出力信号とを合成することにより、前記非線形回路出力信号中に含まれる入力信号成分をキャンセルして前記非線形回路で発生する非線形ひずみ成分のみを抽出して出力する合成器と、
抽出した前記非線形ひずみ成分に入力信号の中心周波数に対して非対称な周波数特性を与えて、メモリレス非線形ひずみをメモリ付き非線形ひずみに変換する第一のデジタルフィルタ回路と、
前記第一のデジタルフィルタ回路の出力信号と前記第一の遅延回路の出力信号との合成信号を生成して、前記増幅器へ出力する第二の合成器と、
前記入力信号および前記増幅器の出力信号とに基づいて、前記非線形回路中のパラメータを適応的に変化させる適応制御回路と
を備え、
前記適応制御回路では、前記増幅器の出力信号と前記分配器からの入力信号との誤差が最小になるように前記非線形回路のパラメータを制御することで、増幅器出力に含まれる非線形ひずみを最小化する
ことを特徴とするプレディストータ。 - 前記入力信号または前記非線形回路の出力信号、および、前記増幅器の出力信号から得られる情報をもとに、前記第一のデジタルフィルタ回路中のパラメータを適応的に変化させる第２の適応制御回路を
さらに備え、
前記第２の適応制御回路では、前記増幅器の出力信号と前記分配器からの入力信号との誤差が最小になるように前記第一のデジタルフィルタのパラメータを制御し、
前記適応制御回路による前記非線形回路のパラメータ制御と、前記第２の適応制御回路による前記第一のデジタルフィルタのパラメータ制御は時間的に分けておき、非線形回路とデジタルフィルタのパラメータを同時に制御しないようにしておくことで、
増幅器出力に含まれる非線形ひずみを最小化する
ことを特徴とする請求項１に記載のプレディストータ。 - 線形な周波数特性を付与して出力する第二のデジタルフィルタ回路をさらに備え、
前記第一のデジタルフィルタ回路の出力信号と前記第一の遅延回路の出力信号との合成信号を前記第二のデジタルフィルタ回路への入力信号とし、前記第二のデジタルフィルタ回路の出力信号を増幅器への入力信号とする
ことを特徴とする請求項１または２に記載のプレディストータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003079712A JP4716306B2 (ja) | 2003-03-24 | 2003-03-24 | プレディストータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003079712A JP4716306B2 (ja) | 2003-03-24 | 2003-03-24 | プレディストータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004289542A JP2004289542A (ja) | 2004-10-14 |
| JP4716306B2 true JP4716306B2 (ja) | 2011-07-06 |
Family
ID=33293753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003079712A Expired - Lifetime JP4716306B2 (ja) | 2003-03-24 | 2003-03-24 | プレディストータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4716306B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4931551B2 (ja) * | 2006-10-27 | 2012-05-16 | パナソニック株式会社 | 歪み補償装置、増幅装置、歪み補償方法及び増幅方法 |
| KR101109861B1 (ko) * | 2008-01-15 | 2012-02-14 | 미쓰비시덴키 가부시키가이샤 | 전치 보상기 |
| JP5251565B2 (ja) | 2009-02-05 | 2013-07-31 | 富士通株式会社 | プリディストータ及びその遅延調整方法 |
| JP4918572B2 (ja) * | 2009-07-02 | 2012-04-18 | 株式会社日立国際電気 | プリディストーション方式歪補償機能付き増幅器 |
| US20200119699A1 (en) * | 2017-06-29 | 2020-04-16 | Mitsubishi Electric Corporation | Distortion compensation device |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05102739A (ja) * | 1991-10-04 | 1993-04-23 | Nec Corp | 電力増幅器 |
| JPH05315848A (ja) * | 1992-05-13 | 1993-11-26 | Mitsubishi Electric Corp | 低歪増幅回路 |
| JPH06196938A (ja) * | 1992-10-27 | 1994-07-15 | Sumitomo Electric Ind Ltd | 歪発生回路 |
| JPH0927718A (ja) * | 1995-07-11 | 1997-01-28 | Yagi Antenna Co Ltd | 歪特性改善回路 |
| JPH10145161A (ja) * | 1996-11-13 | 1998-05-29 | Nec Corp | プリディストーション自動調整回路 |
| JP2000216640A (ja) * | 1998-12-10 | 2000-08-04 | Nortel Networks Ltd | 線形増幅装置 |
| JP2001016047A (ja) * | 1999-06-28 | 2001-01-19 | Fujitsu Ltd | 歪み発生器、プリディストータおよび歪み補償器 |
| JP2001244752A (ja) * | 2000-02-28 | 2001-09-07 | Nippon Telegr & Teleph Corp <Ntt> | 歪補償回路 |
| JP2002057533A (ja) * | 2000-05-30 | 2002-02-22 | Matsushita Electric Ind Co Ltd | 前置歪み補償回路、低歪み電力増幅器、及びその制御方法 |
| JP2002141754A (ja) * | 2000-11-02 | 2002-05-17 | Matsushita Electric Ind Co Ltd | プリディストーション装置 |
| JP2002314346A (ja) * | 2001-04-10 | 2002-10-25 | Nec Eng Ltd | 電力増幅装置用歪み補償回路 |
| JP2002330032A (ja) * | 2001-04-27 | 2002-11-15 | Hitachi Kokusai Electric Inc | 歪み改善回路 |
| JP2002374129A (ja) * | 2001-04-10 | 2002-12-26 | Matsushita Electric Ind Co Ltd | プリディストーション歪み補償回路、プリディストーション歪み補償方法、プログラム、および媒体 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2741196B2 (ja) * | 1987-09-01 | 1998-04-15 | 泰蔵 飯島 | 補償フィルタ |
-
2003
- 2003-03-24 JP JP2003079712A patent/JP4716306B2/ja not_active Expired - Lifetime
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05102739A (ja) * | 1991-10-04 | 1993-04-23 | Nec Corp | 電力増幅器 |
| JPH05315848A (ja) * | 1992-05-13 | 1993-11-26 | Mitsubishi Electric Corp | 低歪増幅回路 |
| JPH06196938A (ja) * | 1992-10-27 | 1994-07-15 | Sumitomo Electric Ind Ltd | 歪発生回路 |
| JPH0927718A (ja) * | 1995-07-11 | 1997-01-28 | Yagi Antenna Co Ltd | 歪特性改善回路 |
| JPH10145161A (ja) * | 1996-11-13 | 1998-05-29 | Nec Corp | プリディストーション自動調整回路 |
| JP2000216640A (ja) * | 1998-12-10 | 2000-08-04 | Nortel Networks Ltd | 線形増幅装置 |
| JP2001016047A (ja) * | 1999-06-28 | 2001-01-19 | Fujitsu Ltd | 歪み発生器、プリディストータおよび歪み補償器 |
| JP2001244752A (ja) * | 2000-02-28 | 2001-09-07 | Nippon Telegr & Teleph Corp <Ntt> | 歪補償回路 |
| JP2002057533A (ja) * | 2000-05-30 | 2002-02-22 | Matsushita Electric Ind Co Ltd | 前置歪み補償回路、低歪み電力増幅器、及びその制御方法 |
| JP2002141754A (ja) * | 2000-11-02 | 2002-05-17 | Matsushita Electric Ind Co Ltd | プリディストーション装置 |
| JP2002314346A (ja) * | 2001-04-10 | 2002-10-25 | Nec Eng Ltd | 電力増幅装置用歪み補償回路 |
| JP2002374129A (ja) * | 2001-04-10 | 2002-12-26 | Matsushita Electric Ind Co Ltd | プリディストーション歪み補償回路、プリディストーション歪み補償方法、プログラム、および媒体 |
| JP2002330032A (ja) * | 2001-04-27 | 2002-11-15 | Hitachi Kokusai Electric Inc | 歪み改善回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004289542A (ja) | 2004-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6298097B1 (en) | Amplifier with wideband digital predistortion | |
| KR101636437B1 (ko) | 증폭 단에 대한 개선된 제어 루프 | |
| JP2003500875A (ja) | 分配補正放送送信システム | |
| JP2002506307A (ja) | 前置補償器 | |
| JP2001527312A (ja) | 広帯域予わい線形化方法及び装置 | |
| JP2003503867A (ja) | 増幅器を直線化する方法及び装置 | |
| JP2008271289A (ja) | 歪補償装置 | |
| US20090027119A1 (en) | Reduced distortion radio frequency amplifiers | |
| JP4716306B2 (ja) | プレディストータ | |
| JP4149666B2 (ja) | 電力増幅器および増幅方法 | |
| JP2004336448A (ja) | マルチポート増幅装置 | |
| US7196578B2 (en) | Amplifier memory effect compensator | |
| US6400223B1 (en) | Double carrier cancellation in wide band multi-carrier feed forward linearized power amplifier | |
| US7015753B2 (en) | Digital signal processing based implementation of a feed forward amplifier | |
| JP2008028746A (ja) | 歪み補償装置 | |
| JP3371837B2 (ja) | フィードフォワード増幅器及びその増幅方法 | |
| EP1394954A2 (en) | Transmitter | |
| JP2000216639A (ja) | フィ―ドフォワ―ド増幅器および信号を増幅する方法 | |
| JP2006203271A (ja) | 歪み発生回路および高周波回路 | |
| JP6230277B2 (ja) | 歪補償装置 | |
| WO2006069477A1 (fr) | Procede et equipement permettant de simuler une linearisation par predistorsion | |
| JP2006186838A (ja) | 歪生成器及び低歪増幅器 | |
| US6348838B1 (en) | Optimal power combining for balanced error correction amplifier | |
| JP2003229727A (ja) | 非線形歪補償回路 | |
| JP6490603B2 (ja) | プリディストーション回路及び通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080602 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080610 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090811 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091009 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100628 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110304 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110322 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110323 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4716306 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |