JP6490603B2 - プリディストーション回路及び通信装置 - Google Patents
プリディストーション回路及び通信装置 Download PDFInfo
- Publication number
- JP6490603B2 JP6490603B2 JP2016001274A JP2016001274A JP6490603B2 JP 6490603 B2 JP6490603 B2 JP 6490603B2 JP 2016001274 A JP2016001274 A JP 2016001274A JP 2016001274 A JP2016001274 A JP 2016001274A JP 6490603 B2 JP6490603 B2 JP 6490603B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- adjustment
- level adjustment
- predistortion circuit
- cos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
- Transmitters (AREA)
Description
図1は、第1の実施形態におけるプリディストーション回路1の構成例を示すブロック図である。プリディストーション回路1は、後段に設けられる増幅器のひずみ特性を3次の多項式で近似したひずみ特性に基づいて、ひずみをアナログ信号に与える。プリディストーション回路1は、増幅器において生じるひずみを抑圧するひずみをアナログ信号に事前に与えることにより、増幅器の線形特性を改善させる。
Vpd=vin+b3×vin^3 ・・・(1)
Vout=Vpd+a3×Vpd^3 ・・・(2)
Vout=(vin+b3×vin^3)+a3×(vin+b3×vin^3)^3
=vin+(b3+a3)vin^3+3×a3×b3×vin^5
+3×a3×b3^2×vin^7+a3×b3^3×vin^9 ・・・(3)
b3=-a3 ・・・(4)
vin=V×(cos((ω-Δω)t)+cos((ω+Δω)t)
=2×V×cos(Δωt)×cos(ωt)
=V(Δωt)×cos(ωt) ・・・(5)
Vout=V(Δωt)×cos(ωt)+a3×V(Δωt)^3×cos(ωt)^3
=V(Δωt)×cos(ωt)+a3×1/4×V(Δωt)^3×(3×cos(ωt)+cos(3ωt))
=(V(Δωt)+a3×3/4×V(Δωt)^3)×cos(ωt)
+a3×1/4×V(Δωt)^3×cos(3ωt) ・・・(6)
Vout(基本波)
=(2×V×cos(Δωt)+a3×3/4×8×V^3×cos(Δωt)^3)×cos(ωt)
=(2×V×cos(Δωt)+a3×6×V^3×(3/4×cos(Δωt)+1/4×a3×cos(3Δωt))×cos(ωt)
=(2×V+a3×9/2×V^3)×cos(Δωt)×cos(ωt)
+(a3×3/2×V^3)×cos(3Δωt) ×cos(ωt) ・・・(7)
IM1(low) =(V+9/4×a3×V^3)×cos(ωt− Δωt)
IM1(high)=(V+9/4×a3×V^3)×cos(ωt+ Δωt)
IM3(low) =(3/4×a3×V^3) ×cos(ωt−3Δωt) ・・・(8)
IM3(high)=(3/4×a3×V^3) ×cos(ωt+3Δωt)
Vout=V(Δωt)(cos(ωt))
+(b3+a3)×V(Δωt)^3×cos(ωt)^3
+3×a3×b3×V(Δωt)^5×cos(ωt)^5
+3×a3×b3^2×V(Δωt)^7×cos(ωt)^7
+a3×b3^3×V(Δωt)^9×cos(ωt)^9
= V(Δωt)×cos(ωt)
+(b3+a3)×V(Δωt)^3×1/4×(3×cos(ωt)+cos(3ωt))
+3×a3×b3×V(Δωt)^5×1/16×(10×cos(ωt)+5×cos(3ωt)+cos(5ωt))
+3×a3×b3^2×V(Δωt)^7×1/64×(35×cos(ωt)+21×cos(3ωt)+7×cos(5ωt)+cos(7ωt))
+a3×b3^3×V(Δωt)^9×1/256×(126×cos(ωt)+84×cos(3ωt)+36×cos(5ωt)+9×cos(7ωt)
+cos(9ωt)) ・・・(9)
Vout(基本波)=(V(Δωt)
+(b3+a3)×V(Δωt)^3×1/4×3
+3×a3×b3×V(Δωt)^5×1/16×10
+3×a3×b3^2×V(Δωt)^7×1/64×35
+a3×b3^3×V(Δωt)^9×1/256×126)×cos(ωt) ・・・(10)
Vout(基本波)=(2×V×cos(Δωt)
+8×(b3+a3)×V^3×1/4×3×1/4×(3×cos(Δωt)+cos(Δ3ωt))
+32×3×a3×b3×V^5×1/16×10×1/16×(10×cos(Δωt)+5×cos(Δ3ωt)+cos(Δ5ωt))
+128×3×a3×b3^2×V^7×1/64×35×1/64×(35×cos(Δωt)+21×cos(Δ3ωt)+7×cos(Δ5ωt)+cos(Δ7ωt))
+512×a3×b3^3×V^9×1/256×126)×1/256×(126×cos(Δωt)+84×cos(Δ3ωt)+36×cos(Δ5ωt)+9cos(Δ7ωt)+cos(Δ9ωt))×cos(ωt)
・・・(11)
Vout(基本波)(IM1)=[2×V
+8×(b3+a3)×V^3×1/4×3×1/4×3
+32×3×a3×b3×V^5×1/16×10×1/16×10
+128×3×a3×b3^2×V^7×1/64×35×1/64×35
+512×a3×b3^3×V^9×1/256×126×1/256×126]×cos(ωt)×cos(Δωt)
=[2×V
+9/2×(b3+a3)×V^3
+75/2×b3×V^5
+3675/32×a3×b3^2×V^7
+3969/32×a3×b3^3×V^9]×cos(ωt)×cos(Δωt) ・・・(12)
+32×3×a3×b3×V^5×1/16×10×1/16×5
+128×3×a3×b3^2×V^7×1/64×35×1/64×21
+512×a3×b3^3×V^9×1/256×126×1/256×84]×cos(ωt)×cos(Δ3ωt)
=[3/2×(b3+a3)×V^3
+75/4×a3×b3×V^5
+2205/32×a3×b3^2×V^7
+1323/16×a3×b3^3×V^9]×cos(ωt)×cos(Δ3ωt) ・・・(13)
IM1(low) =[V+9/4×(b3+a3)×V^3+75/4×b3×V^5+3675/64×a3×b3^2×V^7
+3969/64×a3×b3^3×V^9]×cos(ωt−Δωt)
IM1(high)=[V+9/4×(b3+a3)×V^3+75/4×b3×V^5+3675/64×a3×b3^2×V^7
+3969/64×a3×b3^3×V^9]×cos(ωt+Δωt)
IM3(low) =[3/4×(b3+a3)×V^3+75/8×a3×b3×V^5+2205/64×a3×b3^2×V^7
+1323/32×a3×b3^3×V^9]×cos(ωt−3Δωt)
IM3(high)=[3/4×(b3+a3)×V^3+75/8×a3×b3×V^5+2205/64×a3×b3^2×V^7
+1323/32×a3×b3^3×V^9]×cos(ωt+3Δωt)
・・・(14)
図5は、第2の実施形態におけるプリディストーション回路2の構成例を示すブロック図である。プリディストーション回路2は、第1の実施形態のプリディストーション回路1と同様に、後段に設けられる増幅器のひずみ特性を3次の多項式で近似したひずみ特性に基づいて、ひずみをアナログ信号に与える。プリディストーション回路2は、増幅器において生じるひずみを打ち消すひずみをアナログ信号に事前に与えることにより、増幅器の線形特性を改善させる。
図6は、第3の実施形態におけるプリディストーション回路3の構成例を示すブロック図である。プリディストーション回路3は、後段に設けられる増幅器のひずみ特性を5次の多項式で近似したひずみ特性に基づいて、ひずみをアナログ信号に与える。プリディストーション回路3は、増幅器において生じるひずみを打ち消すひずみをアナログ信号に事前に与えることにより、増幅器の線形特性を改善させる。
図7は、第4の実施形態における中継装置50の構成例を示すブロック図である。中継装置50には、第1の実施形態のプリディストーション回路1が用いられている。中継装置50は、例えば、受信した無線周波数帯(例えば、6GHz帯)の無線信号をデジタル信号に再生せずに増幅して送信する、非再生の中継方式の中継局である。中継装置50は、受信アンテナ51と、受信ユニット52と、プリディストーション回路1と、送信ユニット55と、送信アンテナ58とを備える。受信ユニット52は、ローノイズアンプ(LNA)53と、ダウンコンバータ54とを備える。送信ユニット55は、アップコンバータ56と、パワーアンプ(PA)57とを備える。
図8は、第5の実施形態における送信システム60の構成例を示すブロック図である。送信システム60には、第1の実施形態のプリディストーション回路1が用いられている。送信システム60は、例えば、放送局のスタジオなどの演奏所で生成された送信信号を、無線周波数帯の信号として送信(放送)するシステムである。送信システム60は、送信信号生成装置61と、送信装置62とを備える。送信信号生成装置61は、演奏所に設けられ、送信すべき情報(映像情報、音声情報)を含む送信信号を生成する。送信信号生成装置61は、生成した送信信号を、回線を介して送信装置62へ送信する。送信信号生成装置61は、送信装置62までの伝送における信号の劣化を避けるために、無線周波数帯よりも周波数の低い中間周波数帯(例えば、130MHz帯)の送信信号を生成し、送信する。
Claims (6)
- 入力されるアナログ信号を二乗した第1の二乗信号を算出する第1の乗算部と、
レベル調整を行うことにより前記第1の二乗信号から第1の調整信号を取得する第1のレベル調整部と、
レベル調整を行うことにより前記第1の二乗信号から第2の調整信号を取得する第2のレベル調整部と、
前記アナログ信号から90度の位相差を有する第1のアナログ信号と第2のアナログ信号を生成し、前記第1の調整信号と前記第1のアナログ信号との第1の乗算結果と、前記第2の調整信号と前記第2のアナログ信号との第2の乗算結果とを合成し、合成により得られた出力信号を出力するベクトル変調部と、
を備えるプリディストーション回路。 - 前記アナログ信号を減衰させた第1の減衰信号を出力する第1の減衰部、
を更に備え、
前記第1の乗算部は、
前記第1の減衰信号を二乗することで前記第1の二乗信号を算出する、
請求項1に記載のプリディストーション回路。 - 定電圧の第3の調整信号を出力する第3のレベル調整部と、
定電圧の第4の調整信号を出力する第4のレベル調整部と、
を更に備え、
前記ベクトル変調部は、
前記第1の調整信号と前記第3の調整信号とを合成して得られた信号を前記第1のアナログ信号に乗算し、
前記第2の調整信号と前記第4の調整信号とを合成して得られた信号を前記第2のアナログ信号に乗算する、
請求項1又は請求項2のいずれか一項に記載のプリディストーション回路。 - 前記第1の二乗信号を二乗することで第1の四乗信号を算出する第3の乗算部と、
レベル調整を行うことにより前記第1の四乗信号から第5の調整信号を取得する第5のレベル調整部と、
レベル調整を行うことにより前記第1の四乗信号から第6の調整信号を取得する第6のレベル調整部と、
を更に備え、
前記ベクトル変調部は、
前記第1の調整信号と前記第3の調整信号と前記第5の調整信号とを合成して得られた信号を前記第1のアナログ信号に乗算し、
前記第2の調整信号と前記第4の調整信号と前記第6の調整信号とを合成して得られた信号を前記第2のアナログ信号に乗算する、
請求項3に記載のプリディストーション回路。 - 前記アナログ信号を減衰させた第2の減衰信号を出力する第2の減衰部と、
前記第2の減衰信号を二乗することで第2の二乗信号を算出する第2の乗算部と、
を更に備え、
前記第2のレベル調整部は、
レベル調整を行うことにより前記第2の二乗信号から前記第2の調整信号を取得する、
請求項1から請求項4のいずれか一項に記載のプリディストーション回路。 - 請求項1から請求項5のいずれか一項に記載のプリディストーション回路と、
送信すべき情報を含む中間周波数帯のアナログ信号を前記プリディストーション回路へ出力する送信信号生成部と、
前記プリディストーション回路から出力される前記出力信号を無線周波数帯へ周波数変換して無線信号を出力するアップコンバータと、
前記無線信号を増幅してアンテナから送出する増幅器と、
を備え、
前記第1のレベル調整部と前記第2のレベル調整部とは、前記増幅器の特性に基づいたレベル調整を行う、
通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016001274A JP6490603B2 (ja) | 2016-01-06 | 2016-01-06 | プリディストーション回路及び通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016001274A JP6490603B2 (ja) | 2016-01-06 | 2016-01-06 | プリディストーション回路及び通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017123543A JP2017123543A (ja) | 2017-07-13 |
JP6490603B2 true JP6490603B2 (ja) | 2019-03-27 |
Family
ID=59305920
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016001274A Active JP6490603B2 (ja) | 2016-01-06 | 2016-01-06 | プリディストーション回路及び通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6490603B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9804835D0 (en) * | 1998-03-06 | 1998-04-29 | Wireless Systems Int Ltd | Predistorter |
GB0123494D0 (en) * | 2001-09-28 | 2001-11-21 | Roke Manor Research | Polynormial pre-disorter |
JP4976648B2 (ja) * | 2004-10-27 | 2012-07-18 | 株式会社エヌ・ティ・ティ・ドコモ | プリディストータ |
-
2016
- 2016-01-06 JP JP2016001274A patent/JP6490603B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017123543A (ja) | 2017-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4280787B2 (ja) | プリディストータ | |
JP5698419B2 (ja) | マルチバンド送信機における単一の電力増幅器のための線形化 | |
US9184710B2 (en) | Digital predistortion of a power amplifier for signals comprising widely spaced carriers | |
US20110235734A1 (en) | Active antenna array having a single dpd lineariser and a method for predistortion of radio signals | |
JP2017059963A (ja) | 無線装置及び歪みキャンセル方法 | |
JP4505238B2 (ja) | 歪補償回路 | |
US20110235748A1 (en) | Active antenna array having analogue transmitter linearisation and a method for predistortion of radio signals | |
JP2014533452A (ja) | デュアルバンド送信機におけるデジタル事前歪みのためのシステム及び方法 | |
US9596120B2 (en) | Signal transmission apparatus, distortion compensation apparatus, and signal transmission method | |
WO2005124994A1 (ja) | 高効率増幅器 | |
US20110095820A1 (en) | Method for pre-distorting a power amplifier and the circuit thereof | |
US6429740B1 (en) | High power amplifier linearization method using extended saleh model predistortion | |
JP4230944B2 (ja) | マルチポート増幅器および歪み補償方法 | |
US8929483B1 (en) | Multi-channel digital linearization | |
JP6490603B2 (ja) | プリディストーション回路及び通信装置 | |
JP2008048032A (ja) | 歪補償装置 | |
US8938027B2 (en) | Distortion compensation circuit, and transmission device using distortion compensation circuit and high-frequency power amplifier | |
JP6448881B1 (ja) | 歪補償装置 | |
JP2000261252A (ja) | 歪補償電力増幅回路 | |
JP2008028746A (ja) | 歪み補償装置 | |
US20070159245A1 (en) | Apparatus for calibrating non-linearity of radio frequency power amplifier | |
JP4399427B2 (ja) | 線形電力増幅方法、線形電力増幅器及びそのディジタルプリディストータ設定方法 | |
JP4084268B2 (ja) | 増幅装置 | |
WO2023028795A1 (zh) | 一种频率预失真装置和频率预失真方法 | |
KR20150042504A (ko) | 광대역 고선형 증폭기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170912 Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20170912 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180312 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6490603 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |