JP2016123095A - 前置歪み補償装置 - Google Patents
前置歪み補償装置 Download PDFInfo
- Publication number
- JP2016123095A JP2016123095A JP2015247732A JP2015247732A JP2016123095A JP 2016123095 A JP2016123095 A JP 2016123095A JP 2015247732 A JP2015247732 A JP 2015247732A JP 2015247732 A JP2015247732 A JP 2015247732A JP 2016123095 A JP2016123095 A JP 2016123095A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- value
- polynomial
- input signal
- predistortion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【課題】非線形な入出力特性を有する回路で生じる歪みをプリディストーション法に基づいて補償する前置歪み補償装置において、コストの大幅な増加を伴うことなく、環境条件に応じた回路の特性の変動に柔軟に追従できる前置歪み補償装置を提供する。
【解決手段】時系列nの順に与えられる入力信号の瞬時値x[n]がとり得る値と、入力信号が入力される回路101の温度Tとを変数として含む多項式の係数が格納された記憶手段2と、多項式の値を前置歪みとして適用し、瞬時値x[n]の入力信号に対する回路の非線形歪みを補償する補償手段2Mとを備える。多項式の係数は、瞬時値x[n]と、回路によって出力される信号y[n]との間における非直線性が所望の精度で最小となる値に予め設定されている。
【選択図】図1
【解決手段】時系列nの順に与えられる入力信号の瞬時値x[n]がとり得る値と、入力信号が入力される回路101の温度Tとを変数として含む多項式の係数が格納された記憶手段2と、多項式の値を前置歪みとして適用し、瞬時値x[n]の入力信号に対する回路の非線形歪みを補償する補償手段2Mとを備える。多項式の係数は、瞬時値x[n]と、回路によって出力される信号y[n]との間における非直線性が所望の精度で最小となる値に予め設定されている。
【選択図】図1
Description
本発明は、非線形な入出力特性を有する回路で生じる歪みをプリディストーション法に基づいて補償する前置歪み補償装置に関する。
例えば、パワーアンプ(被補償回路)からの出力信号の歪みを補償するため、プリディストータは、歪み補償用のプリディストーション信号を生成するためのルックアップテーブル(以下、「LUT」と略記する。)を備えている。また、歪み補償するためのメモリ量および計算量を低減でき、かつ、歪み補償の精度が高いプリディストータが知られている(例えば、特許文献1)。このプリディストータは、多項式係数算出部において、歪補償値算出部の歪補償多項式係数テーブルが保管する係数を適用した歪補償多項式に入力信号を代入して得た値と、入力信号とを乗算して入力レプリカ信号を生成する。また、多項式係数算出部において、歪補償値算出部の歪補償多項式係数テーブルが保管する係数を適用した歪補償多項式に出力信号を代入して得た値と、出力信号とを乗算して出力レプリカ信号を生成する。そして、多項式係数算出部において、入力レプリカ信号と出力レプリカ信号との差分を誤差とし、この誤差が最小となる歪補償多項式の係数を算出するものである。
また、小型低消費電力で歪み補償機能を有する、というマイクロ波送信装置が知られている(例えば、特許文献2)。このマイクロ波送信装置は、歪みを補償するための歪み補償パターンが温度ごとにLUTに記憶され、電力増幅器の温度に対応する歪み補償パターンをLUTから選択、取得して、この歪み補償パターンに従って歪みを補償するものである。
ところで、特許文献1のプリディストータでは、温度変化に追従するためには、多項式係数算出部が常時動作して多項式の係数を更新等する必要があり、短時間で演算可能な高コストで高消費電力の演算回路を要する。さらに、パワーアンプの歪みをモニタする回路が必要となる。また、特許文献2のマイクロ波送信装置では、歪み補償パターンを温度ごとにLUTに記憶する必要があるため、膨大な容量のLUTを要し、高コストとなる。
本発明は、コストの大幅な増加を伴うことなく、環境条件に応じた回路の特性の変動に柔軟に追従できる前置歪み補償装置を提供することを目的とする。
請求項1に記載の発明では、記憶手段に、時系列nの順に与えられる入力信号の瞬時値x[n]がとり得る値と、前記入力信号が入力される回路の温度Tとを変数として含む多項式の係数が格納される。補償手段は、前記多項式の値を前置歪みとして適用し、前記瞬時値x[n]の入力信号に対する前記回路の非線形歪みを補償する。前記多項式の係数は、前記瞬時値x[n]と、前記回路によって出力される信号y[n]との間における非直線性が所望の精度で最小となる値に予め設定される。
すなわち、回路の前置歪み補償に供される前置歪みは、入力信号の瞬時値x[n]だけではなく、その回路の温度Tも変数として含む多項式の値として与えられるが、このような多項式に含まれる各項の係数は、該当する回路の非直線性が所定の精度で最小となる値に予め設定される。
請求項2に記載の発明では、記憶手段には、時系列nの順に与えられる入力信号の瞬時値x[n]がとり得る値と、前記入力信号が入力される回路の温度Tとを変数として含む多項式の係数が格納される。補償手段は、前記多項式の値を前置歪みとして適用し、前記瞬時値x[n]の入力信号に対する前記回路の非線形歪みを補償する。係数更新手段は、前記瞬時値x[n]と、前記回路によって出力される信号y[n]との間における非直線性が所望の精度で最小となる値に、前記多項式の係数を更新する。
すなわち、回路の前置歪み補償に供される前置歪みは、入力信号の瞬時値x[n]だけではなく、その回路の温度Tも変数として含む多項式の値として与えられるが、このような多項式に含まれる各項の係数は、該当する回路の非直線性が所定の精度で最小となる値に維持される。
すなわち、回路の前置歪み補償に供される前置歪みは、入力信号の瞬時値x[n]だけではなく、その回路の温度Tも変数として含む多項式の値として与えられるが、このような多項式に含まれる各項の係数は、該当する回路の非直線性が所定の精度で最小となる値に維持される。
請求項3に記載の発明では、記憶手段には、時系列nの順に与えられる入力信号の瞬時値x[n]がとり得る値と、前記入力信号が入力される回路の温度Tと、前記回路の利得Gとを変数として含む多項式の係数が格納される。補償手段は、前記多項式の値を前置歪みとして適用し、前記瞬時値x[n]の入力信号に対する前記回路の非線形歪みを補償する。前記多項式の係数は、前記瞬時値x[n]と、前記回路によって出力される信号y[n]との間における非直線性が前記回路の利得Gにおいて所望の精度で最小となる値に予め設定される。
すなわち、回路の前置歪み補償に供される前置歪みは、入力信号の瞬時値x[n]だけではなく、その回路の温度Tおよび利得Gも変数として含む多項式の値として与えられるが、このような多項式に含まれる各項の係数は、該当する回路の非直線性が所定の精度で最小となる値に予め設定される。
請求項4に記載の発明では、記憶手段には、時系列nの順に与えられる入力信号の瞬時値x[n]がとり得る値と、前記入力信号が入力される回路の温度Tと、前記回路の利得Gとを変数として含む多項式の係数が格納される。補償手段は、前記多項式の値を前置歪みとして適用し、前記瞬時値x[n]の入力信号に対する前記回路の非線形歪みを補償する。係数更新手段は、前記瞬時値x[n]と、前記回路によって出力される信号y[n]との間における非直線性が前記回路の利得Gにおいて所望の精度で最小となる値に、前記多項式の係数を更新する。
すなわち、回路の前置歪み補償に供される前置歪みは、入力信号の瞬時値x[n]だけではなく、その回路の温度Tおよび利得Gも変数として含む多項式の値として与えられるが、このような多項式に含まれる各項の係数は、該当する回路の非直線性が所定の精度で最小となる値に維持される。
請求項5に記載の発明では、請求項1ないし請求項4の何れか1項に記載の前置歪み補償装置において、前記補償手段は、前記回路の始動時、または前記回路の温度Tが既定の閾値thを下回ったときに、前記多項式に前記記憶手段に格納された係数より優先して予め与えられた係数を適用することにより、前記前置歪みを得る。
すなわち、回路の非直線性は、その回路の放熱機構の熱容量や熱的な均衡の遅れに起因して生じ得る無用な劣化が軽減される。
請求項6に記載の発明では、請求項2または請求項4に記載の前置歪み補償装置において、前記更新手段は、前記回路の温度Tと外気温度との差が少ないほど、高い頻度で前記多項式の係数を更新する。
すなわち、回路の温度Tが外気温度に対して大きな差がない始動直後には、その回路の稼働が定常状態となるまでの期間に亘って、係数の更新が頻度高く行われる。
請求項7に記載の発明では、記憶手段に、時系列nの順に与えられる入力信号の瞬時値x[n]とx[n]の前後の時刻の瞬時値のいずれかを含む複数の先行遅延瞬時値がとり得る値と、前記入力信号が入力される回路の温度Tとを変数として含む多項式の係数が格納される。補償手段は、前記多項式の値を前置歪みとして適用し、前記瞬時値x[n]の入力信号に対する前記回路の非線形歪みを補償する。前記多項式の係数は、前記瞬時値x[n]と、前記回路によって出力される信号y[n]との間における非直線性が所望の精度で最小となる値に予め設定される。
請求項8に記載の発明では、記憶手段に、時系列nの順に与えられる入力信号の瞬時値x[n]とx[n]の前後の時刻の瞬時値のいずれかを含む複数の先行遅延瞬時値がとり得る値と、前記入力信号が入力される回路の温度Tとを変数として含む多項式の係数が格納される。補償手段は、前記多項式の値を前置歪みとして適用し、前記瞬時値x[n]の入力信号に対する前記回路の非線形歪みを補償する。係数更新手段は、前記瞬時値x[n]と、前記回路によって出力される信号y[n]との間における非直線性が所望の精度で最小となる値に、前記多項式の係数を更新する。
請求項9に記載の発明では、記憶手段に、時系列nの順に与えられる入力信号の瞬時値x[n]とx[n]の前後の時刻の瞬時値のいずれかを含む複数の先行遅延瞬時値がとり得る値と、前記入力信号が入力される回路の温度Tと、前記回路の利得Gとを変数として含む多項式の係数が格納される。補償手段は、前記多項式の値を前置歪みとして適用し、前記瞬時値x[n]の入力信号に対する前記回路の非線形歪みを補償する。前記多項式の係数は、前記瞬時値x[n]と、前記回路によって出力される信号y[n]との間における非直線性が前記回路の利得Gにおいて所望の精度で最小となる値に予め設定される。
請求項10に記載の発明では、記憶手段に、時系列nの順に与えられる入力信号の瞬時値x[n]とx[n]の前後の時刻の瞬時値のいずれかを含む複数の先行遅延瞬時値がとり得る値と、前記入力信号が入力される回路の温度Tと、前記回路の利得Gとを変数として含む多項式の係数が格納される。補償手段は、前記多項式の値を前置歪みとして適用し、前記瞬時値x[n]の入力信号に対する前記回路の非線形歪みを補償する。係数更新手段は、前記瞬時値x[n]と、前記回路によって出力される信号y[n]との間における非直線性が前記回路の利得Gにおいて所望の精度で最小となる値に、前記多項式の係数を更新する。
請求項1に記載の発明によれば、回路の温度Tやその回路に与えられる入力信号の瞬時値x[n]に対応した値が記憶手段に予め格納されるべき情報のサイズが小さく抑えられ、しかも、既定の環境条件や経年に追従した前置歪み補償が実現される。
請求項2に記載の発明によれば、回路の温度Tやその回路に与えられる入力信号の瞬時値x[n]に対応した値が記憶手段に予め格納されるべき情報のサイズが小さく抑えられ、しかも、環境条件や経年に広範に追従した前置歪み補償が実現される。
請求項3に記載の発明によれば、回路の温度Tおよび利得Gと、その回路に与えられる入力信号の瞬時値x[n]との何れにも対応した値が記憶手段に予め格納されるべき情報のサイズが小さく抑えられ、しかも、既定の環境条件や経年に追従した前置歪み補償が実現される。
請求項4に記載の発明によれば、回路の温度Tおよび利得Gと、その回路に与えられる入力信号の瞬時値x[n]との何れにも対応した値が記憶手段に予め格納されるべき情報のサイズが小さく抑えられ、しかも、環境条件や経年に広範に追従した前置歪み補償が実現される。
請求項5に記載の発明によれば、回路の前置歪み補償は、その回路の稼働が定常状態に収束するまでの過渡的な期間であっても、無用に劣化することなく安定に実現される。
請求項6に記載の発明によれば、回路が定常状態に移行する期間における前置歪み補償が精度よく実現される。
請求項7〜10に記載の発明によれば、入力信号の瞬時値x[n]のみならず、瞬時値x[n]とx[n]の前後の時刻の瞬時値のいずれかを含む複数の先行遅延瞬時値を用いて回路の歪み補償を行うため、メモリ効果(過去の入力信号の影響を受けて生じる回路の歪み特性)を補うことができる。このため、回路がメモリ効果を有する場合にも、より精度高く非線形歪みを補償することが可能となる。
以下、この発明を図示の実施の形態に基づいて説明する。
(実施の形態1)
図1は、この実施の形態に係る前置歪み補償装置1を含むDPD(Digital Pre−Distortion)アンプを示す概略ブロック図である。
図1は、この実施の形態に係る前置歪み補償装置1を含むDPD(Digital Pre−Distortion)アンプを示す概略ブロック図である。
図において、二乗器(|x[n]|2)2Sの入力と、乗算器2Mの一方の入力とには、時系列nの順に対応する瞬時値x[n]の列として与えられる入力信号が与えられる。このような二乗器2Sの出力は、丸め器(丸め)2Rを介してルックアップテーブル(LUT)(以下、単に「LUT」と称する)2の一方の入力に接続され、そのLUT2の出力は乗算器2Mの他方の入力に接続される。このような乗算器2Mの出力はデジタル/アナログ変換器(DAC)102を介してパワーアンプ(PA)101の入力に接続され、そのパワーアンプ101の出力には、アナログの出力信号が得られる。なお、このような出力信号については、以下では、デジタル領域における瞬時値を時系列nに対応したy[n]と表記する。
また、温度センサ4は上記パワーアンプ101に密に熱結合し、その一方の出力はLUT更新部3の一方の入力に接続される。LUT更新部3の出力は、既述のLUT2の他方の入力に接続される。
一方、係数決定部5は、アナログ/デジタル変換器(ADC)51と共に、図1に点線で示すように、活線挿抜に対応した図示されないコネクタを介して各部と連係する「治具」として、以下の通りに構成される。
(1)係数決定部5の第一の入力には、既述の温度センサ4の他方の出力が接続される。
(2)係数決定部5の第二の入力には、既述の乗算器2Mの出力が接続される。
(3)アナログ/デジタル変換器51の入力には、パワーアンプ101の出力が接続される。
(4)係数決定部5の第三の入力には、アナログ/デジタル変換器51の出力が接続される。
(5)係数決定部5の出力は、LUT更新部3の他方の入力に接続される。
(1)係数決定部5の第一の入力には、既述の温度センサ4の他方の出力が接続される。
(2)係数決定部5の第二の入力には、既述の乗算器2Mの出力が接続される。
(3)アナログ/デジタル変換器51の入力には、パワーアンプ101の出力が接続される。
(4)係数決定部5の第三の入力には、アナログ/デジタル変換器51の出力が接続される。
(5)係数決定部5の出力は、LUT更新部3の他方の入力に接続される。
以下、図1を参照して本実施形態の動作を説明する。
本発明の特徴は、本実施形態では、以下の点にある。
(a)パワーアンプ101で生じる非直線歪みの補償に適用される「前置歪み」は、既述の瞬時値x[n]と、そのパワーアンプ101の温度Tとに対する多項式f(|x[n]|,T)としてモデル化される。ここに、多項式f(|x[n]|,T)は、その多項式f(|x[n]|,T)の項毎にそれぞれ乗じられる係数c0,0、c1,0、c0,1、c1,1、c2,0、c0,2と、瞬時値x[n]と、温度Tとに対して下式で与えられる。
本発明の特徴は、本実施形態では、以下の点にある。
(a)パワーアンプ101で生じる非直線歪みの補償に適用される「前置歪み」は、既述の瞬時値x[n]と、そのパワーアンプ101の温度Tとに対する多項式f(|x[n]|,T)としてモデル化される。ここに、多項式f(|x[n]|,T)は、その多項式f(|x[n]|,T)の項毎にそれぞれ乗じられる係数c0,0、c1,0、c0,1、c1,1、c2,0、c0,2と、瞬時値x[n]と、温度Tとに対して下式で与えられる。
(b)本実施形態において「プリディストーション法」に基づいて行われるべき歪み補償の過程では、パワーアンプ101の出力信号(瞬時値y[n]の列として与えられる)の成分に関する分析や監視が行われず、このような出力信号に代えて上記温度Tが監視される。
本実施形態では、製造時(出荷前)に、既述の「治具」が適用され、かつLUT2の出力が「1」に固定されると共に、入力信号の瞬時値x[n]がそのダイナミックレンジの全域(主要な範囲)で増減する状態(以下、「多項式生成状態」という)において、下記の「多項式生成」が行われる。
本実施形態では、製造時(出荷前)に、既述の「治具」が適用され、かつLUT2の出力が「1」に固定されると共に、入力信号の瞬時値x[n]がそのダイナミックレンジの全域(主要な範囲)で増減する状態(以下、「多項式生成状態」という)において、下記の「多項式生成」が行われる。
〔多項式生成〕
(1)図1に示す構成要素の内、少なくとも、温度センサ4とパワーアンプ101とが恒温槽などに入れられ、かつ熱的な定常状態が確保可能な低い速度で温度Tが複数通りの離散的な値に順次設定される。
(2)その過程では、係数決定部5は、温度センサ4によって計測されるこれらの離散的な温度T毎に、入力信号の瞬時値x[n]に応じてデジタル/アナログ変換器102に入力される信号u[n](=x[n]・1)と、この信号u[n]に応じてパワーアンプ101から出力される出力信号(瞬時値y[n]の列として与えられる)との差(以下、「誤差e[n]」という)の2乗の期待値
が最小二乗法や逐次最小二乗法の下で最小となる値として、上記係数c0,0、c1,0、c0,1、c1,1、c2,0、c0,2を算出する。
(1)図1に示す構成要素の内、少なくとも、温度センサ4とパワーアンプ101とが恒温槽などに入れられ、かつ熱的な定常状態が確保可能な低い速度で温度Tが複数通りの離散的な値に順次設定される。
(2)その過程では、係数決定部5は、温度センサ4によって計測されるこれらの離散的な温度T毎に、入力信号の瞬時値x[n]に応じてデジタル/アナログ変換器102に入力される信号u[n](=x[n]・1)と、この信号u[n]に応じてパワーアンプ101から出力される出力信号(瞬時値y[n]の列として与えられる)との差(以下、「誤差e[n]」という)の2乗の期待値
(3)係数決定部5は、このようにして求められた係数cをLUT更新部3に適宜引き渡す。
(4)LUT更新部3は、既述の多項式f(|x[n]|,T)に、上記係数cと、温度センサ4によって計測された温度(以下、「カレント温度」という)Tとが代入されてなる多項式(以下、「カレント多項式」という)f′(|x[n]|,T)を適宜生成し、そのカレント温度Tに対応づけて蓄積する。
(4)LUT更新部3は、既述の多項式f(|x[n]|,T)に、上記係数cと、温度センサ4によって計測された温度(以下、「カレント温度」という)Tとが代入されてなる多項式(以下、「カレント多項式」という)f′(|x[n]|,T)を適宜生成し、そのカレント温度Tに対応づけて蓄積する。
一方、このような「多項式生成」の工程が完了すると、上記「多項式生成状態」が解除され、かつ「治具」の適用が解除されることにより、各部は「通常状態」に遷移する。
〔通常状態における各部の連係〕
LUT更新部3は、下記の3通りの時点の何れにおいても、下記の「LUT更新処理」を行う。
・「多項式生成」が完了して「通常状態」に遷移した時点
・LUT更新部3に実際にとり得る温度T毎に適応した「カレント多項式」が蓄積されている状態で始動した時点
・「通常状態」において、カレント温度Tが既定値(カレント温度に応じて設定される変数であってもよい)を超えて低下し、または上昇した時点
LUT更新部3は、下記の3通りの時点の何れにおいても、下記の「LUT更新処理」を行う。
・「多項式生成」が完了して「通常状態」に遷移した時点
・LUT更新部3に実際にとり得る温度T毎に適応した「カレント多項式」が蓄積されている状態で始動した時点
・「通常状態」において、カレント温度Tが既定値(カレント温度に応じて設定される変数であってもよい)を超えて低下し、または上昇した時点
「LUT更新処理」は、LUT更新部3が行う下記の処理(1)、(2)として実現される。
(1)入力信号の瞬時値x[n]をその瞬時値x[n]がとり得る離散値の全てに順次設定し、これらの離散値のそれぞれと、上記カレント温度とが代入されたカレント多項式の値を算出する。なお、このようなカレント多項式に含まれる項の内、温度Tを含む項については、カレント温度Tが既述の「多項式生成」の過程で恒温槽によって設定された温度Tmと異なる場合であっても、そのカレント温度Tが直接代入されることによって生成される。
(2)図2に示すように、LUT2の記憶領域の内、個々の離散値(=0,1,…,q,…,(2q−1))に等しいアドレス(以下、「LUTアドレス」という)に対応した記憶領域に、既述の通りに算出されたカレント多項式の値(=f(0,T)、f(1,T)、…、f(q0.5,T)、…、f((2q−1)0.5,T))(以下、「格納値」という)を一括して格納する。
また、「通常状態」の内、上記「LUT更新処理」が行われない状態では、各部は、LUT2の記憶領域の内容が確定していることを前提として以下の通りに連係することにより、パワーアンプ101の非直線性に起因して生じる歪みを「プリディストーション法」に基づいて補償する。
(1)入力信号の瞬時値x[n]をその瞬時値x[n]がとり得る離散値の全てに順次設定し、これらの離散値のそれぞれと、上記カレント温度とが代入されたカレント多項式の値を算出する。なお、このようなカレント多項式に含まれる項の内、温度Tを含む項については、カレント温度Tが既述の「多項式生成」の過程で恒温槽によって設定された温度Tmと異なる場合であっても、そのカレント温度Tが直接代入されることによって生成される。
(2)図2に示すように、LUT2の記憶領域の内、個々の離散値(=0,1,…,q,…,(2q−1))に等しいアドレス(以下、「LUTアドレス」という)に対応した記憶領域に、既述の通りに算出されたカレント多項式の値(=f(0,T)、f(1,T)、…、f(q0.5,T)、…、f((2q−1)0.5,T))(以下、「格納値」という)を一括して格納する。
また、「通常状態」の内、上記「LUT更新処理」が行われない状態では、各部は、LUT2の記憶領域の内容が確定していることを前提として以下の通りに連係することにより、パワーアンプ101の非直線性に起因して生じる歪みを「プリディストーション法」に基づいて補償する。
二乗器2Sは、時系列nの順に与えられる入力信号の瞬時値x[n]を2乗することにより、その入力信号の瞬時電力(=|x[n]|2)を算出する。
丸め器2Rは、このような瞬時電力に所定の丸め(スケーリング)を施すことによって、LUT2のアドレスとの整合を図る。
LUT2は、その記憶領域の内、上記整合の下で与えられるアドレスに対応した記憶領域の格納値を読み出し、既述の前置歪みf(|x[n]|,T)として乗算器2Mに与える。
乗算器2Mは、下式に示すように、時系列の順に与えられる入力信号の瞬時値x[n]と上記前置歪みf(|x[n]|,T)との積として、信号時系列nに対応した瞬時値u[n]の列として与えられる信号を生成する。
u[n]=x[n]・f(|x[n]|,T)
u[n]=x[n]・f(|x[n]|,T)
デジタル/アナログ変換器102はその信号u[n]の列をアナログ信号に変換し、パワーアンプ101はそのアナログ信号を電力増幅することにより出力信号を生成する。
すなわち、入力信号の瞬時値x[n]およびパワーアンプ101のカレント温度Tに対する多項式f(|x[n]|,T)として「前置歪み」がモデル化され、かつ、出力信号の瞬時値y[n]が実時間による信号処理や分析の対象となることなく「プリディストーション法」による歪み補償が実現される。
すなわち、入力信号の瞬時値x[n]およびパワーアンプ101のカレント温度Tに対する多項式f(|x[n]|,T)として「前置歪み」がモデル化され、かつ、出力信号の瞬時値y[n]が実時間による信号処理や分析の対象となることなく「プリディストーション法」による歪み補償が実現される。
また、このような「前置歪み」を与える多項式f(|x[n]|,T)は、LUT更新部3の処理量の余剰分により精度や応答性の確保が可能である限り、そのLUT更新部3とLUT2の連係の下で以下の通りに行われるデジタル信号処理により求められる。
(1)既述の係数c0,0、c1,0、c0,1、c1,1、c2,0、c0,2およびカレント温度Tのみに対応付けられてLUT更新部3に格納されるが、そのLUT更新部3に、入力信号の瞬時値x[n]に対応づけられては格納されない。
(2)パワーアンプ101の出力信号の瞬時値y[n]に比べて変化し得る頻度が大幅に低いカレント温度Tの変化に応じて更新される。
(3)LUT2の格納値は、カレント温度Tが初期化されあるいは更新された時点で、そのカレント温度Tおよび上記係数c0,0、c1,0、c0,1、c1,1、c2,0、c0,2が代入されてなる多項式f(|x[n]|,T)に、入力信号の瞬時値がとり得る既知の値が個別に代入されることによって、一括して設定(更新)される。
(1)既述の係数c0,0、c1,0、c0,1、c1,1、c2,0、c0,2およびカレント温度Tのみに対応付けられてLUT更新部3に格納されるが、そのLUT更新部3に、入力信号の瞬時値x[n]に対応づけられては格納されない。
(2)パワーアンプ101の出力信号の瞬時値y[n]に比べて変化し得る頻度が大幅に低いカレント温度Tの変化に応じて更新される。
(3)LUT2の格納値は、カレント温度Tが初期化されあるいは更新された時点で、そのカレント温度Tおよび上記係数c0,0、c1,0、c0,1、c1,1、c2,0、c0,2が代入されてなる多項式f(|x[n]|,T)に、入力信号の瞬時値がとり得る既知の値が個別に代入されることによって、一括して設定(更新)される。
すなわち、カレント温度Tの変化に対して柔軟かつ精度よく追従した歪み補償が以下のような好適な利点の下で実現される。
(1)LUT更新部3に確保されるべき記憶領域のサイズが低く抑えられる。
(2)LUT2の格納値を更新するためにLUT更新部3が行うべき処理は、頻繁に瞬時値y[n]が変化する出力信号ではなく、上述したように変化し得る頻度が大幅に低いカレント温度Tの監視の下で、そのカレント温度Tが初期化されたり更新されたりした時点に単発で起動される。
したがって、本実施形態によれば、従来例に比べて、ハードウェア規模が大幅に増加することなく、かつ大きな処理量を要することなく、安価に高い精度による前置歪み補償が実現される。
(1)LUT更新部3に確保されるべき記憶領域のサイズが低く抑えられる。
(2)LUT2の格納値を更新するためにLUT更新部3が行うべき処理は、頻繁に瞬時値y[n]が変化する出力信号ではなく、上述したように変化し得る頻度が大幅に低いカレント温度Tの監視の下で、そのカレント温度Tが初期化されたり更新されたりした時点に単発で起動される。
したがって、本実施形態によれば、従来例に比べて、ハードウェア規模が大幅に増加することなく、かつ大きな処理量を要することなく、安価に高い精度による前置歪み補償が実現される。
なお、上記「LUT更新処理」は、下記の(1)のみ、または(1),(2)の双方の形態で実行されてもよい。
(1)本実施形態に係る前置歪み補償装置1やパワーアンプ101に電源が投入された直後の数分間(以下、「定常状態への遷移期間」という)には、パワーアンプ101の温度Tの急激な変化に対する即応性や精度の確保のために、頻度高く実行される。
(2)このような頻度が、時系列の順に、あるいはカレント温度Tの変化率の推移に適応して徐々に低く設定される。
また、本実施形態では、LUT2の記憶領域は、1通りのカレント温度Tのみに対応している。
(1)本実施形態に係る前置歪み補償装置1やパワーアンプ101に電源が投入された直後の数分間(以下、「定常状態への遷移期間」という)には、パワーアンプ101の温度Tの急激な変化に対する即応性や精度の確保のために、頻度高く実行される。
(2)このような頻度が、時系列の順に、あるいはカレント温度Tの変化率の推移に適応して徐々に低く設定される。
また、本実施形態では、LUT2の記憶領域は、1通りのカレント温度Tのみに対応している。
しかし、カレント温度TがT′に変化したときに、そのカレント温度Tに対応したLUT2の格納値が前置歪みの生成に適用されることが回避されるべき場合には、本実施形態は、以下の通りに構成されてもよい。
(1)LUT2の記憶領域が、カレント温度Tに対応した「カレント記憶領域」と、これに後続して異なる温度とにそれぞれ対応した「代替の記憶領域」として構成される。
(2)LUT更新部3が行う「LUT更新処理」では、上記T′に対応した格納値が求められ、かつ「代替の記憶領域」に格納された後に、その「代替の記憶領域」が「カレント記憶領域」に切り替えられる。
(1)LUT2の記憶領域が、カレント温度Tに対応した「カレント記憶領域」と、これに後続して異なる温度とにそれぞれ対応した「代替の記憶領域」として構成される。
(2)LUT更新部3が行う「LUT更新処理」では、上記T′に対応した格納値が求められ、かつ「代替の記憶領域」に格納された後に、その「代替の記憶領域」が「カレント記憶領域」に切り替えられる。
さらに、LUT2の記憶領域は、例えば、入力信号がバースト信号のように間欠的に断続する信号として与えられ、かつ「LUT更新処理」によって更新された格納値がそのバースト信号のポーズ期間に更新される場合には、本実施形態のように、1通りのカレント温度Tのみに対応した1つの記憶領域として構成されてもよい。
また、本実施形態では、上記「治具」は、予め組み込まれてもよい。
また、本実施形態では、上記「治具」は、予め組み込まれてもよい。
(実施の形態2)
図4は、この実施の形態に係る前置歪み補償装置1を含むDPDアンプを示す概略ブロック図である。この実施の形態では、パワーアンプ101の入力側に可変利得アンプ103が設けられている場合(VGAを用いた送信電力制御がある場合)において、LUT参照範囲制御部(LUT参照範囲制御手段)6を備える。この実施の形態と、後続する実施形態3〜6とでは、図1に示す構成要素と同じ構成要素については、同一符号を付することで、その説明を省略する。
図4は、この実施の形態に係る前置歪み補償装置1を含むDPDアンプを示す概略ブロック図である。この実施の形態では、パワーアンプ101の入力側に可変利得アンプ103が設けられている場合(VGAを用いた送信電力制御がある場合)において、LUT参照範囲制御部(LUT参照範囲制御手段)6を備える。この実施の形態と、後続する実施形態3〜6とでは、図1に示す構成要素と同じ構成要素については、同一符号を付することで、その説明を省略する。
LUT参照範囲制御部6は、可変利得アンプ103の利得gに応じてLUT2の参照範囲を調整する。すなわち、可変利得アンプ103の利得gに応じてパワーアンプ101の入力電力範囲が変化するため、これに併わせて、可変利得アンプ103の利得gに応じてLUT2の参照範囲(LUT2に入力される入力信号(x[n])の範囲)を調整するものであり、可変利得アンプ103の利得gがLUT参照範囲制御部6に入力されるようになっている。
そして、例えば、図5に示すように、可変利得アンプ103の利得gが1倍のときのパワーアンプ101の入力電力範囲をW1、LUT2の参照範囲をW2とした場合、可変利得アンプ103の利得gが0.5倍の場合、パワーアンプ101の入力電力範囲がW1の半分のW3となり、LUT2の参照範囲をW2の半分のW4とするものである。
このような実施の形態によれば、可変利得アンプ103が設けられている場合に、LUT参照範囲制御部6によって可変利得アンプ103の利得gに応じてLUT2の参照範囲が調整されるため、可変利得アンプ103の利得gに応じて適正に(無用な補償を行わずに)歪みを補償することが可能となる。
(実施の形態3)
図6は、この実施の形態に係る前置歪み補償装置1を含むDPDアンプを示す概略ブロック図である。この実施の形態では、パワーアンプ101の入力側に可変利得アンプ103が設けられている場合(VGAを用いた送信電力制御がある場合)において、LUT更新部3の補償多項式が、可変利得アンプ103の利得gも変数とするものである。
図6は、この実施の形態に係る前置歪み補償装置1を含むDPDアンプを示す概略ブロック図である。この実施の形態では、パワーアンプ101の入力側に可変利得アンプ103が設けられている場合(VGAを用いた送信電力制御がある場合)において、LUT更新部3の補償多項式が、可変利得アンプ103の利得gも変数とするものである。
すなわち、補償多項式は、下式に示すように、可変利得アンプ103の利得gが反映され、入力信号(x[n])と温度Tと利得gの3つを変数として含む多項式であり、予め各温度および各利得における入力信号と出力信号とに基づいて、係数・多項式が決定されている。
そして、可変利得アンプ103の利得gがLUT更新部3に入力され、LUT更新部3において、入力された利得gを変数・入力値として補償多項式に従って各プリディストーション信号を算出して、LUT2を更新するものである。
このような実施の形態によれば、可変利得アンプ103が設けられている場合に、可変利得アンプ103の利得gも変数とする補償多項式に基づいてLUT2が更新されるため、可変利得アンプ103の利得gに応じたLUT2に従って、適正に歪みを補償することが可能となる。
(実施の形態4)
図7は、この実施の形態に係る前置歪み補償装置1を含むDPDアンプを示す概略ブロック図である。この実施の形態では、主として、適応DPD−LUT生成部(適応LUT更新手段)71とLUT選択更新部72とを備える点で、実施の形態1と構成が異なる。また、固定DPD−LUT生成部3は、実施の形態1におけるLUT更新部3と同等の構成・機能を有する。
図7は、この実施の形態に係る前置歪み補償装置1を含むDPDアンプを示す概略ブロック図である。この実施の形態では、主として、適応DPD−LUT生成部(適応LUT更新手段)71とLUT選択更新部72とを備える点で、実施の形態1と構成が異なる。また、固定DPD−LUT生成部3は、実施の形態1におけるLUT更新部3と同等の構成・機能を有する。
適応DPD−LUT生成部71は、動作中におけるパワーアンプ101の入力信号と出力信号とに基づいて適応補償多項式を決定し、この適応補償多項式に基づいてLUT2を更新する。
具体的には、特開2010−028766号公報に記載された技術と同等の構成であり、ここでは詳細な説明は省略するが、
補償多項式の係数を算出する多項式係数算出部と、
補償多項式の係数を保管する歪補償多項式係数テーブルを有しており、入力信号に基づく歪補償多項式係数テーブルが保管する係数を適用した補償多項式で歪み補償値を算出する歪補償値算出部と、を備え、
多項式係数算出部は、歪補償値算出部の歪補償多項式係数テーブルが保管する係数を適用した補償多項式に入力信号を代入して得た値と、入力信号とを乗算して入力レプリカ信号を生成し、歪補償値算出部の歪補償多項式係数テーブルが保管する係数を適用した補償多項式に出力信号を代入して得た値と、出力信号とを乗算して出力レプリカ信号を生成し、入力レプリカ信号と出力レプリカ信号との誤差が最小となる補償多項式の係数を算出する、ものである。また、適応補償多項式の係数の算出・決定は、定期的あるいは任意時に行われるようになっている。
具体的には、特開2010−028766号公報に記載された技術と同等の構成であり、ここでは詳細な説明は省略するが、
補償多項式の係数を算出する多項式係数算出部と、
補償多項式の係数を保管する歪補償多項式係数テーブルを有しており、入力信号に基づく歪補償多項式係数テーブルが保管する係数を適用した補償多項式で歪み補償値を算出する歪補償値算出部と、を備え、
多項式係数算出部は、歪補償値算出部の歪補償多項式係数テーブルが保管する係数を適用した補償多項式に入力信号を代入して得た値と、入力信号とを乗算して入力レプリカ信号を生成し、歪補償値算出部の歪補償多項式係数テーブルが保管する係数を適用した補償多項式に出力信号を代入して得た値と、出力信号とを乗算して出力レプリカ信号を生成し、入力レプリカ信号と出力レプリカ信号との誤差が最小となる補償多項式の係数を算出する、ものである。また、適応補償多項式の係数の算出・決定は、定期的あるいは任意時に行われるようになっている。
LUT選択更新部72は、固定DPD−LUT生成部3によってLUT2を更新するか、適応DPD−LUT生成部71によってLUT2を更新するかを選択する処理部であり、所定時に適応DPD−LUT生成部71によってLUT2を更新するようになっている。例えば、起動時・コールドスタート時や、温度が急変化するときなどには、固定DPD−LUT生成部3によってLUT2を更新するよう選択する。これにより、適応DPD−LUT生成部71は、非常に低速で処理することが可能となり、低消費電力化および低コスト化が可能となる。また、適応DPD−LUT生成部71の適応補償多項式の係数を算出・決定した際の温度(適応DPD−LUT生成部71でLUT2を生成した際の温度)が、現時点のパワーアンプ101の温度と所定値以上離れている場合には、固定DPD−LUT生成部3によってLUT2を更新するよう選択する。一方、上記の状態・条件でない場合(例えば、パワーアンプ101の温度変化が小さい定常時)には、適応DPD−LUT生成部71によってLUT2を更新するよう選択する。
このような実施の形態によれば、所定時、例えば、パワーアンプ101の温度変化が小さい定常時には、動作中における入力信号と出力信号とに基づいて決定された適応補償多項式によってLUT2が更新される。このため、実際の動作状況に適応・適合したLUT2によって、より適正に歪みを補償することが可能となる。また、温度変化が小さい定常時に動作するため、高コストで高消費電力の演算回路を要しない。
(実施の形態5)
この実施の形態では、前置歪み補償装置1の動作中におけるパワーアンプ101の温度と入力信号と出力信号(実測値)に基づいて、補償多項式を更新する多項式更新手段を備える。すなわち、実施の形態1〜4では、補償多項式を決定・更新する多項式更新手段としての係数決定部5とアナログ/デジタル変換器51を製造時のみに備え(実施の形態4では、アナログ/デジタル変換器51を常時備え)、動作中・使用中には取り外しているが、係数決定部5とアナログ/デジタル変換器51を動作中においても備える。そして、定期的に、任意時に、あるいは温度が所定の値にわたって低下または上昇した場合などに、実測値に基づいて係数cijを算出・決定して、補償多項式を更新・変更する。
この実施の形態では、前置歪み補償装置1の動作中におけるパワーアンプ101の温度と入力信号と出力信号(実測値)に基づいて、補償多項式を更新する多項式更新手段を備える。すなわち、実施の形態1〜4では、補償多項式を決定・更新する多項式更新手段としての係数決定部5とアナログ/デジタル変換器51を製造時のみに備え(実施の形態4では、アナログ/デジタル変換器51を常時備え)、動作中・使用中には取り外しているが、係数決定部5とアナログ/デジタル変換器51を動作中においても備える。そして、定期的に、任意時に、あるいは温度が所定の値にわたって低下または上昇した場合などに、実測値に基づいて係数cijを算出・決定して、補償多項式を更新・変更する。
このような実施の形態によれば、動作中におけるパワーアンプ101の温度と入力信号と出力信号とに基づいて、補償多項式(係数)が順次更新されるため、実際の動作状況(実測値)に適応・適合したLUT2によって、より適正に歪みを補償することが可能となる。すなわち、ハードウェアの規模や消費電力の節減を図った上で、環境および入力信号の多様な形態に対して、柔軟かつ高精度に歪み補償することが可能となる。
(実施の形態6)
図8は、この実施の形態に係る前置歪み補償装置1をモデリングに使用した場合を示す概略ブロック図である。この実施の形態は、モデリング対象81のパワーアンプ101の特性を模擬するシステムであり、実施の形態1と同様の補償多項式を用いたLUT更新部3を有するシミュレータ82を備える。
図8は、この実施の形態に係る前置歪み補償装置1をモデリングに使用した場合を示す概略ブロック図である。この実施の形態は、モデリング対象81のパワーアンプ101の特性を模擬するシステムであり、実施の形態1と同様の補償多項式を用いたLUT更新部3を有するシミュレータ82を備える。
そして、モデリング対象81のパワーアンプ101からの出力y1(t)と、シミュレータ82のLUT更新部3によって更新されたLUT2に基づいて歪み補償された出力y2(t)とを比較することで、パワーアンプ101の特性を模擬するものである。このような実施の形態によれば、温度に対するパワーアンプ101の特性を適正に模擬することができるものである。
ここで、温度Tに代えて、瞬時電力(=|x[n]|2)を基準にして模擬を行ってもよく、この場合、補償多項式の係数は、項「c」と既知の瞬時電力(=|x[n]|2)とで定まる。また、デジタル信号に対してシミュレーションする場合には、アナログ/デジタル変換器51とデジタル/アナログ変換器102は不要である。さらに、シミュレータ82に対して温度センサ4からの温度を入力せずに、所望の温度を任意に入力してもよい。
なお、上述した各実施形態では、「プリディストーション法」に基づく歪み補償の対象は、パワーアンプ101に限定されず、補償されるべき歪みが「振幅」、「位相」、「遅延」、「温度」などの多項式で表すことが可能な非線形性を有するならば、如何なる回路であってもよい。
また、上述した各実施形態では、LUT2の記憶領域が複数の記憶領域として冗長に構成され、これらの記憶領域に対する読み・書きが同時に行われることが回避可能である場合には、例えば、入力信号の生成に適用される変調方式の変更、あるいはその入力信号のレベルの変動(跳躍)に同期してLUT2の適切な更新が確度高く行われることによって、多様な変調方式や多元接続方式に対する柔軟な適応が可能である。
さらに、上述した各実施形態では、パワーアンプ101の温度と、外気温度との差が小さいほど、高い頻度で既述の多項式の係数を更新することにより、そのパワーアンプ101が定常状態に移行する期間における前置歪み補償が精度よく実現されてもよい。
また、上述した各実施形態では、LUT2には、入力信号の瞬時電力に対応した前置歪みの値が予め格納されているが、このような「前置歪み」の値は、LUT更新部3によって与えられる係数cおよび温度Tで特定される多項式に、その瞬時電力が適宜代入されることによって、求められてもよい。
(実施の形態7)
図9は、この実施の形態に係る前置歪み補償装置1を含むDPDアンプを示す概略ブロック図である。この実施の形態では、入力信号の瞬時値x[n]のみならず、瞬時値x[n]とx[n]の前後の時刻の瞬時値のいずれかを含む複数の先行遅延瞬時値を用いて歪みを補償する点で、実施の形態1と構成が異なる。
図9は、この実施の形態に係る前置歪み補償装置1を含むDPDアンプを示す概略ブロック図である。この実施の形態では、入力信号の瞬時値x[n]のみならず、瞬時値x[n]とx[n]の前後の時刻の瞬時値のいずれかを含む複数の先行遅延瞬時値を用いて歪みを補償する点で、実施の形態1と構成が異なる。
ここで、この実施の形態では、瞬時値x[n−p0]とその前(過去・遅延)の時刻の瞬時値x[n−p1]…x[n−pm]を先行遅延瞬時値としているが、瞬時値x[n−p0]とその後(将来・先行)の時刻の瞬時値を先行遅延瞬時値としたり、瞬時値x[n−p0]を含まない前後の時刻の瞬時値を先行遅延瞬時値としたりしてもよい。また、先行遅延瞬時値の数mや時間幅は、補償対象であるパワーアンプ101の特性や、必要な補償特性、演算回路のハードウェア規模などに基づいてシミュレーション等によって設定される。
この実施の形態では、瞬時値x[n]が入力される複数の第1遅延器2P0〜2Pmと、丸め器2Rの出力値が入力される複数の第2遅延器2Q0〜2Qmと、複数のLUT20〜LUT2mを備える。さらに、各第1遅延器2P0〜2Pmの出力値と各LUT20〜LUT2mの出力値とがそれぞれ入力される複数の乗算器2M0〜2Mmと、各乗算器2M0〜2Mmの出力値が入力される加算部9を備える。
第1遅延器2P0〜2Pmに瞬時値x[n]が入力されると、各第1遅延器2P0〜2Pmは、瞬時値x[n]を含む過去の瞬時値x[n−p0]…x[n−pm]をそれぞれ生成して、各乗算器2M0〜2Mmに出力する。同様に、第2遅延器2Q0〜2Qmに丸め器2Rの出力値が入力されると、各第2遅延器2Q0〜2Qmは、瞬時値x[n]を含む過去の瞬時値x[n−q0]…x[n−qm]をそれぞれ生成して、各LUT20〜LUT2mに出力する。
各LUT20〜LUT2mにおいて、パワーアンプ101で生じる歪みの補償に適用される「前置歪み」は、それぞれの先行遅延瞬時値x[n−q0]…x[n−qm]と、そのパワーアンプ101の温度Tとに対する、例えば次のような多項式としてモデル化される。
このようにして求めた多項式係数を、係数決定部5からLUT更新部3に適宜引き渡したり、LUT更新部3がカレント多項式を適宜生成したりすることは、実施の形態1と同様である。
各LUT20〜LUT2mは、実施の形態1と同様に、アドレスに対応した記憶領域の格納値を読み出し、前置歪みf0(|x[n−q0]|,T) …fm(|x[n−qm]|,T)として各乗算器2M0〜2Mmに出力する。
各乗算器2M0〜2Mmは、先行遅延瞬時値x[n−p0]…x[n−pm]と前置歪みf0(|x[n−q0]|,T) …fm(|x[n−qm]|,T)とをそれぞれで乗算して、その乗算値を加算部9に入力する。そして、加算部9は、各乗算値を加算・積算した瞬時値u[n]をデジタル/アナログ変換器102に入力する。その後の処理は、実施の形態1と同様である。
このように、この実施の形態によれば、入力信号の瞬時値x[n]のみならず、瞬時値x[n]とx[n]の前後の時刻の瞬時値のいずれかを含む複数の先行遅延瞬時値x[n−p0]…x[n−pm]を用いて、パワーアンプ101の歪みを補償するため、メモリ効果(過去の入力信号の影響を受けて生じる回路の非直線性)を補うことができる。このため、パワーアンプ101がメモリ効果を有する場合にも、より精度高く歪みを補償することが可能となる。ここで、先行遅延瞬時値x[n−p0]…x[n−pm]を実施の形態1に適用する場合について説明したが、他の実施の形態2〜6にも適用可能である。
以上、この発明の実施の形態について説明したが、具体的な構成は、上記の実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があっても、この発明に含まれる。
1 前置歪み補償装置
2 ルックアップテーブル(LUT)
2M 乗算器
2R 丸め器(丸め)
2S 二乗器(|x[n]|2)
3 LUT更新部
4 温度センサ
5 係数決定部
51 アナログ/デジタル変換器
6 LUT参照範囲制御部
71 適応DPD−LUT生成部
72 LUT選択更新部
81 モデリング対象
82 シミュレータ
101 パワーアンプ
103 可変利得アンプ
2 ルックアップテーブル(LUT)
2M 乗算器
2R 丸め器(丸め)
2S 二乗器(|x[n]|2)
3 LUT更新部
4 温度センサ
5 係数決定部
51 アナログ/デジタル変換器
6 LUT参照範囲制御部
71 適応DPD−LUT生成部
72 LUT選択更新部
81 モデリング対象
82 シミュレータ
101 パワーアンプ
103 可変利得アンプ
Claims (10)
- 時系列nの順に与えられる入力信号の瞬時値x[n]がとり得る値と、前記入力信号が入力される回路の温度Tとを変数として含む多項式の係数が格納された記憶手段と、
前記多項式の値を前置歪みとして適用し、前記瞬時値x[n]の入力信号に対する前記回路の非線形歪みを補償する補償手段とを備え、
前記多項式の係数は、
前記瞬時値x[n]と、前記回路によって出力される信号y[n]との間における非直線性が所望の精度で最小となる値に予め設定された
ことを特徴とする前置歪み補償装置。 - 時系列nの順に与えられる入力信号の瞬時値x[n]がとり得る値と、前記入力信号が入力される回路の温度Tとを変数として含む多項式の係数が格納された記憶手段と、
前記多項式の値を前置歪みとして適用し、前記瞬時値x[n]の入力信号に対する前記回路の非線形歪みを補償する補償手段と、
前記瞬時値x[n]と、前記回路によって出力される信号y[n]との間における非直線性が所望の精度で最小となる値に、前記多項式の係数を更新する係数更新手段と
を備えたことを特徴とする前置歪み補償装置。 - 時系列nの順に与えられる入力信号の瞬時値x[n]がとり得る値と、前記入力信号が入力される回路の温度Tと、前記回路の利得Gとを変数として含む多項式の係数が格納された記憶手段と、
前記多項式の値を前置歪みとして適用し、前記瞬時値x[n]の入力信号に対する前記回路の非線形歪みを補償する補償手段とを備え、
前記多項式の係数は、
前記瞬時値x[n]と、前記回路によって出力される信号y[n]との間における非直線性が前記回路の利得Gにおいて所望の精度で最小となる値に予め設定された
ことを特徴とする前置歪み補償装置。 - 時系列nの順に与えられる入力信号の瞬時値x[n]がとり得る値と、前記入力信号が入力される回路の温度Tと、前記回路の利得Gとを変数として含む多項式の係数が格納された記憶手段と、
前記多項式の値を前置歪みとして適用し、前記瞬時値x[n]の入力信号に対する前記回路の非線形歪みを補償する補償手段と、
前記瞬時値x[n]と、前記回路によって出力される信号y[n]との間における非直線性が前記回路の利得Gにおいて所望の精度で最小となる値に、前記多項式の係数を更新する係数更新手段と
を備えたことを特徴とする前置歪み補償装置。 - 請求項1ないし請求項4の何れか1項に記載の前置歪み補償装置において、
前記補償手段は、
前記回路の始動時、または前記回路の温度Tが既定の閾値thを下回ったときに、前記多項式に前記記憶手段に格納された係数より優先して予め与えられた係数を適用することにより、前記前置歪みを得る
ことを特徴とする前置歪み補償装置。 - 請求項2または請求項4に記載の前置歪み補償装置において、
前記更新手段は、
前記回路の温度Tと外気温度との差が少ないほど、高い頻度で前記多項式の係数を更新する
ことを特徴とする前置歪み補償装置。 - 時系列nの順に与えられる入力信号の瞬時値x[n]とx[n]の前後の時刻の瞬時値のいずれかを含む複数の先行遅延瞬時値がとり得る値と、前記入力信号が入力される回路の温度Tとを変数として含む多項式の係数が格納された記憶手段と、
前記多項式の値を前置歪みとして適用し、前記瞬時値x[n]の入力信号に対する前記回路の非線形歪みを補償する補償手段とを備え、
前記多項式の係数は、
前記瞬時値x[n]と、前記回路によって出力される信号y[n]との間における非直線性が所望の精度で最小となる値に予め設定された
ことを特徴とする前置歪み補償装置。 - 時系列nの順に与えられる入力信号の瞬時値x[n]とx[n]の前後の時刻の瞬時値のいずれかを含む複数の先行遅延瞬時値がとり得る値と、前記入力信号が入力される回路の温度Tとを変数として含む多項式の係数が格納された記憶手段と、
前記多項式の値を前置歪みとして適用し、前記瞬時値x[n]の入力信号に対する前記回路の非線形歪みを補償する補償手段と、
前記瞬時値x[n]と、前記回路によって出力される信号y[n]との間における非直線性が所望の精度で最小となる値に、前記多項式の係数を更新する係数更新手段と
を備えたことを特徴とする前置歪み補償装置。 - 時系列nの順に与えられる入力信号の瞬時値x[n]とx[n]の前後の時刻の瞬時値のいずれかを含む複数の先行遅延瞬時値がとり得る値と、前記入力信号が入力される回路の温度Tと、前記回路の利得Gとを変数として含む多項式の係数が格納された記憶手段と、
前記多項式の値を前置歪みとして適用し、前記瞬時値x[n]の入力信号に対する前記回路の非線形歪みを補償する補償手段とを備え、
前記多項式の係数は、
前記瞬時値x[n]と、前記回路によって出力される信号y[n]との間における非直線性が前記回路の利得Gにおいて所望の精度で最小となる値に予め設定された
ことを特徴とする前置歪み補償装置。 - 時系列nの順に与えられる入力信号の瞬時値x[n]とx[n]の前後の時刻の瞬時値のいずれかを含む複数の先行遅延瞬時値がとり得る値と、前記入力信号が入力される回路の温度Tと、前記回路の利得Gとを変数として含む多項式の係数が格納された記憶手段と、
前記多項式の値を前置歪みとして適用し、前記瞬時値x[n]の入力信号に対する前記回路の非線形歪みを補償する補償手段と、
前記瞬時値x[n]と、前記回路によって出力される信号y[n]との間における非直線性が前記回路の利得Gにおいて所望の精度で最小となる値に、前記多項式の係数を更新する係数更新手段と
を備えたことを特徴とする前置歪み補償装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014260351 | 2014-12-24 | ||
JP2014260351 | 2014-12-24 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016123095A true JP2016123095A (ja) | 2016-07-07 |
Family
ID=56329171
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015247732A Pending JP2016123095A (ja) | 2014-12-24 | 2015-12-18 | 前置歪み補償装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016123095A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018166325A (ja) * | 2017-03-02 | 2018-10-25 | 住友電気工業株式会社 | 歪補償装置及び歪補償方法 |
CN109560778A (zh) * | 2018-12-24 | 2019-04-02 | 电子科技大学 | 一种高速跳频预失真系统与方法 |
WO2019082304A1 (ja) * | 2017-10-25 | 2019-05-02 | 三菱電機株式会社 | 歪み補償回路、送信機及び歪み補償方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09153849A (ja) * | 1995-11-30 | 1997-06-10 | Fujitsu Ltd | 無線装置 |
JP2002299966A (ja) * | 2001-03-29 | 2002-10-11 | Nec Mobiling Ltd | 電力増幅装置及びそれを用いた送信装置 |
JP2003298429A (ja) * | 2002-03-29 | 2003-10-17 | Matsushita Electric Ind Co Ltd | 非線形歪補償装置 |
JP2004128922A (ja) * | 2002-10-03 | 2004-04-22 | Hitachi Kokusai Electric Inc | 歪補償装置 |
JP2005033535A (ja) * | 2003-07-14 | 2005-02-03 | Fujitsu Ten Ltd | 無線装置 |
JP2006345490A (ja) * | 2005-05-12 | 2006-12-21 | Sony Ericsson Mobilecommunications Japan Inc | 歪み補償装置及び無線通信装置 |
JP2010183310A (ja) * | 2009-02-05 | 2010-08-19 | Fujitsu Ltd | プリディストータ及びその遅延調整方法 |
JP2011171840A (ja) * | 2010-02-16 | 2011-09-01 | Sumitomo Electric Ind Ltd | 増幅装置とこれを備えた無線送信装置、及び、増幅装置の利得調整方法 |
-
2015
- 2015-12-18 JP JP2015247732A patent/JP2016123095A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09153849A (ja) * | 1995-11-30 | 1997-06-10 | Fujitsu Ltd | 無線装置 |
JP2002299966A (ja) * | 2001-03-29 | 2002-10-11 | Nec Mobiling Ltd | 電力増幅装置及びそれを用いた送信装置 |
JP2003298429A (ja) * | 2002-03-29 | 2003-10-17 | Matsushita Electric Ind Co Ltd | 非線形歪補償装置 |
JP2004128922A (ja) * | 2002-10-03 | 2004-04-22 | Hitachi Kokusai Electric Inc | 歪補償装置 |
JP2005033535A (ja) * | 2003-07-14 | 2005-02-03 | Fujitsu Ten Ltd | 無線装置 |
JP2006345490A (ja) * | 2005-05-12 | 2006-12-21 | Sony Ericsson Mobilecommunications Japan Inc | 歪み補償装置及び無線通信装置 |
JP2010183310A (ja) * | 2009-02-05 | 2010-08-19 | Fujitsu Ltd | プリディストータ及びその遅延調整方法 |
JP2011171840A (ja) * | 2010-02-16 | 2011-09-01 | Sumitomo Electric Ind Ltd | 増幅装置とこれを備えた無線送信装置、及び、増幅装置の利得調整方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018166325A (ja) * | 2017-03-02 | 2018-10-25 | 住友電気工業株式会社 | 歪補償装置及び歪補償方法 |
WO2019082304A1 (ja) * | 2017-10-25 | 2019-05-02 | 三菱電機株式会社 | 歪み補償回路、送信機及び歪み補償方法 |
CN109560778A (zh) * | 2018-12-24 | 2019-04-02 | 电子科技大学 | 一种高速跳频预失真系统与方法 |
CN109560778B (zh) * | 2018-12-24 | 2020-06-16 | 电子科技大学 | 一种高速跳频预失真系统与方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4801074B2 (ja) | 信号プリディストーションに関する装置と方法 | |
KR20070012197A (ko) | 입력 신호를 증폭시키기 위한 전자 회로, 전력 증폭기 및전치 왜곡 방법 | |
JP2013542696A (ja) | タップ出力の正規化を伴う非線形モデル | |
US20100001795A1 (en) | Baseband Predistortion Device And Method | |
JP2007221244A (ja) | 歪補償装置及び歪補償方法 | |
JP2007221245A (ja) | 歪補償装置及び歪補償方法 | |
JP2010136123A (ja) | 歪補償装置 | |
KR101386239B1 (ko) | 비선형 왜곡의 보상을 위한 전치 왜곡 장치 및 방법 | |
JP2016123095A (ja) | 前置歪み補償装置 | |
JP6010422B2 (ja) | 長期記憶効果の存在下で非線形成分について信号をプリディストーションする方法、システム、コンピュータ可読媒体 | |
JP2009303225A (ja) | プレディストーション装置、システム及び方法 | |
US20070139108A1 (en) | Method and apparatus for performing digital pre-distortion | |
CN106068460B (zh) | 用于对被测设备进行测试的测试装置和方法 | |
JP5299958B2 (ja) | プリディストータ | |
JP5160344B2 (ja) | プリディストータ | |
JP5238461B2 (ja) | プリディストータ | |
JP2011176686A (ja) | 前置歪み補償回路及び電力増幅器のメモリ効果歪み補償方法 | |
JP6720697B2 (ja) | 歪補償回路、歪補償方法及び送信装置 | |
KR100991494B1 (ko) | 디지털 전치왜곡 방법 및 그 장치 | |
US7863975B2 (en) | Method for calibrating a power amplifier and device using the same | |
JP2006295440A (ja) | 歪補償装置および遅延量制御方法 | |
JP2015192422A (ja) | 無線送信装置 | |
EP3061185B1 (en) | Pre-distortion based power control | |
JP5221260B2 (ja) | プリディストータ | |
JP6021658B2 (ja) | 歪補償回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190723 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200204 |