JP2011176686A - 前置歪み補償回路及び電力増幅器のメモリ効果歪み補償方法 - Google Patents
前置歪み補償回路及び電力増幅器のメモリ効果歪み補償方法 Download PDFInfo
- Publication number
- JP2011176686A JP2011176686A JP2010040134A JP2010040134A JP2011176686A JP 2011176686 A JP2011176686 A JP 2011176686A JP 2010040134 A JP2010040134 A JP 2010040134A JP 2010040134 A JP2010040134 A JP 2010040134A JP 2011176686 A JP2011176686 A JP 2011176686A
- Authority
- JP
- Japan
- Prior art keywords
- distortion compensation
- memory effect
- amplitude component
- power amplifier
- modulated wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
- Transmitters (AREA)
Abstract
【課題】より少ないハードウエア構成で確実に電力増幅器におけるメモリ効果歪みを低減できる前置歪み補償回路及び電力増幅器のメモリ効果歪み補償方法を得る。
【解決手段】電力増幅器５０のメモリ効果歪みを補償するメモリ効果歪み補償部２０を電力増幅器５０の前段に設け、またメモリ効果歪み補償部２０に与えるメモリ効果歪み補償係数Ｃ２を算出するメモリ効果歪み補償係数演算部４０を設け、メモリ効果歪み補償部２０は、メモリ効果歪み補償係数演算部４０で算出されたメモリ効果歪み補償係数Ｃ２を格納するルックアップテーブルを有し、非線形歪み補償された変調波信号Ｘ２(t)の振幅成分を算出するとともに、算出した振幅成分を所定時間だけ遅延させた遅延成分を求め、求めた振幅成分とその遅延成分の差を計算して振幅成分の勾配を求め、求めた勾配に応じたメモリ効果歪み補償係数Ｃ２を非線形歪み補償された変調波信号Ｘ２(t)に加算する。
【選択図】図１
【解決手段】電力増幅器５０のメモリ効果歪みを補償するメモリ効果歪み補償部２０を電力増幅器５０の前段に設け、またメモリ効果歪み補償部２０に与えるメモリ効果歪み補償係数Ｃ２を算出するメモリ効果歪み補償係数演算部４０を設け、メモリ効果歪み補償部２０は、メモリ効果歪み補償係数演算部４０で算出されたメモリ効果歪み補償係数Ｃ２を格納するルックアップテーブルを有し、非線形歪み補償された変調波信号Ｘ２(t)の振幅成分を算出するとともに、算出した振幅成分を所定時間だけ遅延させた遅延成分を求め、求めた振幅成分とその遅延成分の差を計算して振幅成分の勾配を求め、求めた勾配に応じたメモリ効果歪み補償係数Ｃ２を非線形歪み補償された変調波信号Ｘ２(t)に加算する。
【選択図】図１
Description
本発明は、電力増幅器におけるメモリ効果歪みを低減する前置歪み補償回路及び電力増幅器のメモリ効果歪み補償方法に関する。
テレビ用送信機や移動体通信等の大電力送信装置では、低いレベルの送信信号を生成してそれを電力増幅器(ＰＡ：Power Amplifier)によって所要の電力まで増幅するようにしている。この電力増幅器は、入力する送信信号を線形に増幅して出力するだけでなく、入力信号のレベルによって増幅度(Gain)が変化するために非線形特性を持つ信号を出力する。
ところで、上述した電力増幅器では、非線形特性を持つ信号の出力によって信号品質が低下するため、予め非線形特性と逆の特性を持つ信号を送信信号に付加することで、信号品質を向上させる技術が広く用いられている。さらに、近年では電力増幅器の非線形特性に対する補償だけでなく、電力増幅器のメモリ効果歪みに対して前置歪み補償(ＰＤ:Pre-Distortion)を施し、電力増幅器の出力特性の改善や、必要バックオフを低減させる技術が検討されている(例えば、特許文献１参照）。
メモリ効果歪みとは、変調波信号のレベル（変調波信号の振幅成分）の瞬時変化量に起因する歪み成分として定義され、発生メカニズムは数多く検討されている（例えば、非特許文献１参照）。
また、電源電圧の変動要因が電力増幅器に入力する変調波信号の振幅成分の時間的変化により発生することが明らかとなっている（例えば、非特許文献２及び非特許文献３参照）。即ち、メモリ効果歪みは、電力増幅器に入力する変調波信号の振幅成分の時間的変化と相関があるということが言える。したがって、この変化に対応する歪みと逆の特性を持つ歪みを変調波信号に予め付加することで、その歪みをキャンセルすることが可能である。変調波信号の信号レベルの時間的変化は、変調波信号の振幅成分の勾配で表すことができる。変調波信号の振幅成分の勾配は、変調波信号の振幅成分を微小時間遅らせた信号との差をとることで簡単に計算することが可能である。
なお電力増幅器におけるメモリ効果歪みに対応した前置歪み補償回路は、加減算器やルックアップテーブル(ＬＵＴ：Look Up Table)の他に、乗算器等を多数使用して構成されている（例えば、特許文献２参照）。
偶数次ひずみの影響を受ける増幅器に対する適応プレディストータ型ひずみ補償 電子情報通信学会論文誌C Vol.J87-C No.1 pp49-53
メモリ効果を有する電力増幅器に対するディジタルプレディストータ. 電子情報通信学会論文誌B Vol.J88-B No.10 pp2062-2071
通信用パワーアンプの広帯域非線形モデリングとその応用 電子情報通信学会論文誌C Vol.J90-C No.12 pp882-893
しかしながら、上述した特許文献２で開示された電力増幅器の歪補償回路は、加減算器やルックアップテーブルの他に、多数の乗算器を使用して構成されているため、ハードウエアコストが高くつき、さらに回路規模が増大するという課題がある。即ち、電力増幅器の歪補償回路は変調波信号を直接扱うため、実時間で動作する必要があり、高速で動作するデバイスが必要であるが、高速で動作するデバイスは一般的に高価である。乗算器は通常でも高価であるが、高速で動作するものは更に高価になる。この高価な乗算器を多数使用することで必然的にハードウエアコストが高くついてしまう。
本発明は係る事情に鑑みてなされたものであり、より少ないハードウエア構成で確実に電力増幅器におけるメモリ効果歪みを低減できる前置歪み補償回路及び電力増幅器のメモリ効果歪み補償方法を提供することを目的とする。
上記目的を達成するために、本発明は、入力した変調波信号に非線形歪み補償係数を付加して電力増幅器の入力信号レベルに対する利得の変化である前記電力増幅器の非線形特性を補償する非線形歪み補償部と、予め変調波振幅成分の勾配に応じた前記電力増幅器のメモリ効果歪みと逆の特性を有するメモリ効果歪み補償係数を有し、前記非線形歪み補償部で非線形歪み補償された変調波信号の振幅成分を算出するとともに、算出した振幅成分を所定時間だけ遅延させた遅延成分を求め、さらに前記振幅成分と前記遅延成分の差を計算して前記振幅成分の勾配を求め、求めた勾配に応じた前記メモリ効果歪み補償係数を前記非線形歪み補償された変調波信号に加算するメモリ効果歪み補償部と、入力した変調波信号及び前記電力増幅器の出力信号に基づき前記非線形歪み補償係数を算出する非線形歪み補償係数演算部と、を備えた前置歪み補償回路である。
また本発明は、入力した変調波信号に非線形歪み補償係数を付加して電力増幅器の入力信号レベルに対する利得の変化である前記電力増幅器の非線形特性を補償する第１の非線形歪み補償工程と、予め変調波振幅成分の勾配に応じた前記電力増幅器のメモリ効果歪みと逆の特性を有するメモリ効果歪み補償係数を有し、前記第１の非線形歪み補償工程で非線形歪み補償された変調波信号の振幅成分を算出するとともに、算出した振幅成分を所定時間だけ遅延させた遅延成分を求め、さらに前記振幅成分と前記遅延成分の差を計算して前記振幅成分の勾配を求め、求めた勾配に応じた前記メモリ効果歪み補償係数を前記非線形歪み補償された変調波信号に加算するメモリ効果歪み補償工程と、入力した変調波信号及び前記電力増幅器の出力信号に基づき前記非線形歪み補償係数を算出する非線形歪み補償係数演算工程と、を備えた電力増幅器のメモリ効果歪み補償方法である。
本発明によれば、電力増幅器の入力電力の瞬時変化成分に対する歪みを補償するので、電力増幅器のメモリ効果歪みを低減できる。また、乗算器を使用することなく構成できるので、乗算器を多用する歪補償回路よりも回路規模を少なくできるとともに、ハードウエアコストを低く抑えることができる。
以下、本発明を実施するための好適な実施の形態について、図面を参照して詳細に説明する。
図１は、本発明の一実施の形態に係る前置歪み補償回路の概略構成を示すブロック図である。同図において、本実施の形態の前置歪み補償回路１は、主にルックアップテーブルと加減算器を使用し、電力増幅器５０におけるメモリ効果歪みを低減させるものであり、非線形歪み補償部１０と、メモリ効果歪み補償部２０と、非線形歪み補償係数演算部３０と、メモリ効果歪み補償係数補償部４０とを備えて構成される。
図１は、本発明の一実施の形態に係る前置歪み補償回路の概略構成を示すブロック図である。同図において、本実施の形態の前置歪み補償回路１は、主にルックアップテーブルと加減算器を使用し、電力増幅器５０におけるメモリ効果歪みを低減させるものであり、非線形歪み補償部１０と、メモリ効果歪み補償部２０と、非線形歪み補償係数演算部３０と、メモリ効果歪み補償係数補償部４０とを備えて構成される。
非線形歪み補償部１０は、電力増幅器５０の非線形特性を補償するものであり、変調波信号Ｘ１(t)を入力するとともに、非線形歪み補償係数演算部３０で算出された非線形歪み補償係数Ｃ１を入力し、非線形歪み補償係数Ｃ１を変調波信号Ｘ１(t)に付加して非線形補償し、非線形補償した変調波信号Ｘ２(t)を出力する。ここで、電力増幅器５０の非線形特性とは電力増幅器５０の入力信号レベルに対する利得（ゲイン）の変化である。
メモリ効果歪み補償部２０は、電力増幅器５０のメモリ効果（電力増幅器５０の入力信号の時間的変化に対する歪み）を補償するものであり、非線形歪み補償部１０から出力された変調波信号Ｘ２(t)を入力するとともに、メモリ効果歪み補償係数演算部４０で算出されたメモリ効果歪み補償係数（歪み補償の量）Ｃ２を入力し、メモリ効果歪み補償係数Ｃ２を変調波信号Ｘ２(t)に付加してメモリ効果歪み補償し、メモリ効果歪み補償した変調波信号Ｘ３(t)を出力する。
図２は、メモリ効果歪み補償部２０の概略構成を示すブロック図である。同図において、メモリ効果歪み補償部２０は、第１の振幅成分検出回路２１と、第１の遅延器２２と、第１の減算器２３と、ルックアップテーブル(ＬＴ)２４と、加算器２５とを備えて構成される。第１の振幅成分検出回路２１は、非線形歪み補償された変調波信号Ｘ２(t)の振幅成分を算出し、算出した振幅成分の信号を出力する。第１の遅延器２２は、第１の振幅成分検出回路２１から出力された信号を時間τだけ遅延させる。第１の減算器２３は、第１の振幅成分検出回路２１から出力された変調波信号Ｘ２(t)の振幅成分と、第１の遅延器２２で遅延された変調波信号Ｘ２(t)の振幅成分の遅延成分との差分を算出して出力する。変調波信号のＸ２(t)の振幅成分とその遅延成分の差分を計算することで、変調波信号Ｘ２(t)の振幅成分の勾配を算出することができる。
ルックアップテーブル２４は、予め変調波振幅成分の勾配に応じた電力増幅器５０のメモリ効果歪みと逆の特性を有するメモリ効果歪み補償係数Ｃ２を格納し、変調波信号Ｘ２(t)の振幅成分の勾配に応じたメモリ効果歪み補償係数Ｃ２を出力する。メモリ効果歪み補償係数Ｃ２はメモリ効果歪み補償係数演算部４０で算出された値が用いられる。加算器２５は、変調波信号Ｘ２(t)にルックアップテーブル２４から読み出されたメモリ効果歪み補償係数Ｃ２を加算する。
図１に戻り、非線形歪み補償係数演算部３０は、非線形歪み補償部１０及びメモリ効果歪み補償係数演算部４０の夫々で用いられる非線形歪み補償係数Ｃ１を算出する。即ち、非線形歪み補償係数演算部３０は、変調波信号Ｘ１(t)を入力するとともに、電力増幅器５０の出力信号Ｙ１(t)を入力し、非線形歪み補償部１０及びメモリ効果歪み補償係数演算部４０の夫々で用いられる非線形歪み補償係数Ｃ１を算出する。
メモリ効果歪み補償係数演算部４０は、メモリ効果歪み補償部２０で用いられるメモリ効果歪み補償係数Ｃ２を算出する。即ち、メモリ効果歪み補償係数演算部４０は、非線形歪み補償部１０から出力された変調波信号Ｘ２(t)を入力するとともに、非線形歪み補償係数演算部３０で算出された非線形歪み補償係数Ｃ１を入力し、さらに電力増幅器５０の出力信号Ｙ１(t)を入力し、変調波信号Ｘ２(t)と非線形補償係数Ｃ１と出力信号Ｙ１(t)とを基にメモリ効果歪み補償係数Ｃ２を算出する。
図３は、メモリ効果歪み補償係数演算部４０の概略構成を示すブロック図である。同図において、メモリ効果歪み補償係数演算部４０は、非線形歪み補償回路４１と、第２の振幅成分検出回路４２と、第２の遅延器４３と、第２の減算器４４と、第３の減算器４５と、統計処理部４６とを備えて構成される。非線形歪み補償回路４１は、図１に示す非線形歪み補償部１０と同じ回路構成を有する。非線形歪み補償回路４１は、非線形歪み補償係数Ｃ１を電力増幅器５０の出力信号Ｙ１(t)に付加して出力信号Ｙ１(t)の非線形歪み補償する。第２の振幅成分検出回路４２、第２の遅延器４３及び第２の減算器４４は、図２に示す第１の振幅成分検出回路２１、第１の遅延器２２及び第１の減算器２３と同じものであり、これにより第２の減算器４４からは、変調波信号Ｘ２(t)の振幅成分の勾配が出力される。
第３の減算器４５は、変調波信号Ｘ２(t)と、非線形歪み補償回路４１で非線形歪み補償処理された電力増幅器５０の出力信号Ｙ１(t)との差分を計算する。即ち、電力増幅器５０の入出力の誤差成分を計算する。その差分は非線形成分を含まず、メモリ効果歪みに起因するものだけが抽出される。統計処理部回路４６は、変調波信号の振幅成分の勾配に対する誤差信号のデータを大量に保持し、第２の減算器４４から出力された変調波信号Ｘ２(t)の振幅成分の勾配と第３の減算器４５から出力された差分信号との関係をＮ（Ｎ：整数）次の関数として近似する。この近似が即ち電力増幅器５０のメモリ効果歪みの伝達関数となる。この伝達関数の逆特性となる補償係数を求めて出力する。なお、この統計処理回路４６はＬＭＳ(Least Mean Square)アルゴリズム等他の方法を用いて補償係数を求めることも可能である。
なお、メモリ効果歪み補償部２０とメモリ効果歪み補償係数演算部４０を詳細に説明したが、非線形歪み補償部１０、非線形歪む補償係数演算部３０及び電力増幅器５０は当業者にとって良く知られており、またそれらは本発明とは直接関係ないので、その詳細な構成は省略する。
次に、本実施の形態の前置歪み補償回路１の動作を説明する。
電力増幅を行う目的の信号である変調波信号Ｘ１(t)が、非線形歪み補償部１０に与えられると、非線形歪み補償部１０は、電力増幅器５０の非線形特性（電力増幅器５０の入力電力に対する利得特性）に起因する成分の逆特性を変調波信号Ｘ１(t)に付加する。変調波信号Ｘ１(t)に付加する非線形歪み補償係数Ｃ１は非線形歪み補償係数演算部３０により与えられる。
電力増幅を行う目的の信号である変調波信号Ｘ１(t)が、非線形歪み補償部１０に与えられると、非線形歪み補償部１０は、電力増幅器５０の非線形特性（電力増幅器５０の入力電力に対する利得特性）に起因する成分の逆特性を変調波信号Ｘ１(t)に付加する。変調波信号Ｘ１(t)に付加する非線形歪み補償係数Ｃ１は非線形歪み補償係数演算部３０により与えられる。
非線形歪み補償部１０で非線形歪み補償された後の変調波信号Ｘ２(t)がメモリ効果歪み補償部２０に与えられ、メモリ効果歪み補償部２０は、電力増幅器５０のメモリ効果歪み特性（電力増幅器５０の入力電力の瞬時変化量に対する歪み特性）と逆特性を変調波信号Ｘ２(t)に付加する。変調波信号Ｘ２(t)に付加するメモリ効果歪み補償係数Ｃ２はメモリ効果歪み補償係数演算部４０から与えられる。
メモリ効果歪み補償部２０では、第１の振幅成分検出部２１が変調波信号Ｘ２(t)の振幅成分を検出し、第１の遅延器２２がその信号を時間τだけ遅延し、第１の演算器２３が変調波信号Ｘ２(t)の振幅成分とその遅延成分との差分を算出する。変調波信号Ｘ２(t)の振幅成分とその遅延成分の差が計算されることで、変調波信号Ｘ２(t)の振幅成分の勾配が得られる。得られた振幅成分の勾配に応じたメモリ効果歪み補償係数がロックアップテーブル２４から読み出されて、第１の加算器２５がそれを変調波信号Ｘ２(t)に付加する。これら一連の動作により、変調波信号Ｘ１(t)にメモリ効果歪み補償が施される。
このように本実施の形態の前置歪み補償回路１によれば、メモリ効果歪みを補償するメモリ効果歪み補償部２０を電力増幅器５０の前段に設け、またメモリ効果歪み補償部２０に与えるメモリ効果歪み補償係数Ｃ２を算出するメモリ効果歪み補償係数演算部４０を設け、メモリ効果歪み補償部２０は、予め変調波振幅成分の勾配に応じた電力増幅器５０のメモリ効果歪みと逆の特性を有するメモリ効果歪み補償係数を格納したルックアップテーブル２４と、非線形歪み補償部１０で非線形歪み補償された変調波信号Ｘ２(t)の振幅成分を算出する第１の振幅成分検出回路２１と、第１の振幅成分検出回路２１で算出された変調波信号Ｘ２(t)の振幅成分を所定時間だけ遅延させる第１の遅延器２２と、第１の振幅成分検出回路２１で算出された変調波信号Ｘ２(t)の振幅成分と第１の遅延器２２で得られた遅延成分との差を計算して変調波信号Ｘ２(t)の振幅成分の勾配を得る第１の減算器２３と、第１の減算器２３で得られた変調波信号Ｘ２(t)の振幅成分の勾配に応じたメモリ効果歪み補償係数Ｃ２をルックアップテーブル２４から読み出し、それを非線形歪み補償された変調波信号Ｘ２(t)に加算する加算器２５と、を備えた。したがって、電力増幅器５０の入力電力の瞬時変化成分に対する歪みを補償することで、電力増幅器５０のメモリ効果歪みを低減できる。また、乗算器を使用することなく構成できるので、乗算器を多用する歪補償回路よりも回路規模を少なくできるとともに、ハードウエアコストを低く抑えることができる。
また、メモリ効果歪み補償係数演算部４０においても、乗算器を使用することなく構成できるので、乗算器を多用する歪補償回路よりも回路規模を少なくできるとともに、ハードウエアコストを低く抑えることができる。
本発明は、テレビ放送用の送信機や携帯電話の基地局等の電力増幅器等への適用が可能である。
１ 前置歪み補償回路
１０ 非線形補償部
２０ メモリ効果歪み補償部
２１ 第１の振幅成分検出回路
２２ 第１の遅延器
２３ 第１の減算器
２４ ルックアップテーブル
２５ 加算器
３０ 非線形補償係数演算部
４０ メモリ効果歪み補償係数演算部
４１ 非線形歪み補償回路
４２ 第２の振幅成分検出回路
４３ 第２の遅延器
４４ 第２の減算器
４５ 第３の減算器
４６ 統計処理回路
５０ 電力増幅器
１０ 非線形補償部
２０ メモリ効果歪み補償部
２１ 第１の振幅成分検出回路
２２ 第１の遅延器
２３ 第１の減算器
２４ ルックアップテーブル
２５ 加算器
３０ 非線形補償係数演算部
４０ メモリ効果歪み補償係数演算部
４１ 非線形歪み補償回路
４２ 第２の振幅成分検出回路
４３ 第２の遅延器
４４ 第２の減算器
４５ 第３の減算器
４６ 統計処理回路
５０ 電力増幅器
Claims (10)
- 入力した変調波信号に非線形歪み補償係数を付加して電力増幅器の入力信号レベルに対する利得の変化である前記電力増幅器の非線形特性を補償する非線形歪み補償部と、
予め変調波振幅成分の勾配に応じた前記電力増幅器のメモリ効果歪みと逆の特性を有するメモリ効果歪み補償係数を有し、前記非線形歪み補償部で非線形歪み補償された変調波信号の振幅成分を算出するとともに、算出した振幅成分を所定時間だけ遅延させた遅延成分を求め、さらに前記振幅成分と前記遅延成分の差を計算して前記振幅成分の勾配を求め、求めた勾配に応じた前記メモリ効果歪み補償係数を前記非線形歪み補償された変調波信号に加算するメモリ効果歪み補償部と、
入力した変調波信号及び前記電力増幅器の出力信号に基づき前記非線形歪み補償係数を算出する非線形歪み補償係数演算部と、
を備えた前置歪み補償回路。 - 前記メモリ効果歪み補償部は、
予め変調波振幅成分の勾配に応じた前記電力増幅器のメモリ効果歪みと逆の特性を有するメモリ効果歪み補償係数を格納したルックアップテーブルと、
前記非線形歪み補償部で非線形歪み補償された変調波信号の振幅成分を算出する第１の振幅成分検出回路と、
前記第１の振幅成分検出回路で算出された前記変調波信号の振幅成分を所定時間だけ遅延させる第１の遅延器と、
前記第１の振幅成分検出回路で算出された前記変調波信号の振幅成分と前記第１の遅延器で得られた前記遅延成分との差を計算して前記変調波信号の振幅成分の勾配を得る第１の減算器と、
前記第１の減算器で得られた前記変調波信号の振幅成分の勾配に応じたメモリ効果歪み補償係数を前記ルックアップテーブルから読み出し、それを前記非線形歪み補償された変調波信号に加算する加算器と、
を備えた請求項１に記載の前置歪み補償回路。 - 前記非線形歪み補償された変調波信号、前記非線形歪み補償係数及び前記電力増幅器の出力信号に基づいて前記メモリ効果歪み補償係数を算出し、それを前記メモリ効果歪み補償部に与えるメモリ効果歪み補償係数演算部
を備えた請求項１又は請求項２に記載の前置歪み補償回路。 - 前記メモリ効果歪み補償係数演算部は、
前記電力増幅器の出力信号に前記非線形歪み補償部で算出された非線形歪み補償係数を付加して前記電力増幅器の入力信号レベルに対する利得の変化である前記電力増幅器の非線形特性を補償する非線形歪み補償回路と、
前記非線形歪み補償部で非線形歪み補償された変調波信号の振幅成分を算出する第２の振幅成分検出回路と、
前記第２の振幅成分検出回路で算出された前記変調波信号の振幅成分を所定時間だけ遅延させる第２の遅延器と、
前記第２の振幅成分検出回路で算出された前記変調波信号の振幅成分と前記第２の遅延器で得られた前記遅延成分との差を計算して前記変調波信号の振幅成分の勾配を得る第２の減算器と、
前記非線形歪み補償部で非線形歪み補償された変調波信号と前記非線形歪み補償回路で非線形歪み補償された前記電力増幅器の出力信号との差を計算する第３の減算器と、
前記第２の減算器で計算された変調波信号の振幅成分の勾配と前記第３の減算器で計算された前記電力増幅器の入出力信号の誤差信号について統計処理を施し、メモリ効果歪み補償係数を得る統計処理回路と、
を備えた請求項１乃至請求項３のいずれかに記載の前置歪み補償回路。 - 前記統計処理回路は、
変調波振幅成分の勾配に対する誤差信号のデータを多数保持し、前記変調波振幅成分の勾配と誤差信号との関係をＮ（Ｎ：整数）次の関数として近似して前記電力増幅器のメモリ効果歪みの伝達関数を求め、求めた伝達関数の逆特性となるメモリ効果歪み補償係数を得る請求項４に記載の前置歪み補償回路。 - 入力した変調波信号に非線形歪み補償係数を付加して電力増幅器の入力信号レベルに対する利得の変化である前記電力増幅器の非線形特性を補償する第１の非線形歪み補償工程と、
予め変調波振幅成分の勾配に応じた前記電力増幅器のメモリ効果歪みと逆の特性を有するメモリ効果歪み補償係数を有し、前記第１の非線形歪み補償工程で非線形歪み補償された変調波信号の振幅成分を算出するとともに、算出した振幅成分を所定時間だけ遅延させた遅延成分を求め、さらに前記振幅成分と前記遅延成分の差を計算して前記振幅成分の勾配を求め、求めた勾配に応じた前記メモリ効果歪み補償係数を前記非線形歪み補償された変調波信号に加算するメモリ効果歪み補償工程と、
入力した変調波信号及び前記電力増幅器の出力信号に基づき前記非線形歪み補償係数を算出する非線形歪み補償係数演算工程と、
を備えた電力増幅器のメモリ効果歪み補償方法。 - 前記メモリ効果歪み補償工程は、
予め変調波振幅成分の勾配に応じた前記電力増幅器のメモリ効果歪みと逆の特性を有するメモリ効果歪み補償係数を記憶するメモリ効果歪み補償係数記憶工程と、
前記第１の非線形歪み補償工程で非線形歪み補償された変調波信号の振幅成分を算出する第１の振幅成分検出工程と、
前記第１の振幅成分検出工程で算出された前記変調波信号の振幅成分を所定時間だけ遅延させる第１の遅延工程と、
前記第１の振幅成分検出工程で算出された前記変調波信号の振幅成分と前記第１の遅延工程で得られた前記遅延成分との差を計算して前記変調波信号の振幅成分の勾配を得る第１の減算工程と、
前記第１の減算工程で得られた前記変調波信号の振幅成分の勾配に応じたメモリ効果歪み補償係数を前記メモリ効果歪み補償係数記憶工程より取得し、それを前記第１の非線形歪み補償工程で非線形歪み補償された変調波信号に加算する第１の加算工程と、
を備えた請求項６に記載の電力増幅器のメモリ効果歪み補償方法。 - 前記非線形歪み補償された変調波信号、前記非線形歪み補償係数及び前記電力増幅器の出力信号に基づいて前記メモリ効果歪み補償係数を算出し、それを前記メモリ効果歪み補償工程に与えるメモリ効果歪み補償係数演算工程を備えた請求項６又は請求項７に記載の電力増幅器のメモリ効果歪み補償方法。
- 前記メモリ効果歪み補償係数演算工程は、
前記電力増幅器の出力信号に前記第１の非線形歪み補償工程で算出された非線形歪み補償係数を付加して前記電力増幅器の入力信号レベルに対する利得の変化である前記電力増幅器の非線形特性を補償する第２の非線形歪み補償工程と、
前記第１の非線形歪み補償工程で非線形歪み補償された変調波信号の振幅成分を算出する第２の振幅成分検出工程と、
前記第２の振幅成分検出工程で算出された前記変調波信号の振幅成分を所定時間だけ遅延させる第２の遅延工程と、
前記第２の振幅成分検出工程で算出された前記変調波信号の振幅成分と前記第２の遅延工程で得られた前記遅延成分との差を計算して前記変調波信号の振幅成分の勾配を得る第２の減算工程と、
前記第１の非線形歪み補償工程で非線形歪み補償された変調波信号と前記第２の非線形歪み補償工程で非線形歪み補償された前記電力増幅器の出力信号との差を計算する第３の減算工程と、
前記第２の減算工程で計算された変調波信号の振幅成分の勾配と前記第３の減算工程で計算された前記電力増幅器の入出力信号の誤差信号について統計処理を施し、メモリ効果歪み補償係数を得る統計処理工程と、
を備えた請求項６乃至請求項８のいずれかに記載の電力増幅器のメモリ効果歪み補償方法。 - 前記統計処理工程は、変調波振幅成分の勾配に対する誤差信号のデータを多数保持し、前記変調波振幅成分の勾配と誤差信号との関係をＮ（Ｎ：整数）次の関数として近似して前記電力増幅器のメモリ効果歪みの伝達関数を求め、求めた伝達関数の逆特性となるメモリ効果歪み補償係数を得る請求項９に記載の電力増幅器のメモリ効果歪み補償方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010040134A JP5387445B2 (ja) | 2010-02-25 | 2010-02-25 | 前置歪み補償回路及び電力増幅器のメモリ効果歪み補償方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010040134A JP5387445B2 (ja) | 2010-02-25 | 2010-02-25 | 前置歪み補償回路及び電力増幅器のメモリ効果歪み補償方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011176686A true JP2011176686A (ja) | 2011-09-08 |
| JP5387445B2 JP5387445B2 (ja) | 2014-01-15 |
Family
ID=44689118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010040134A Expired - Fee Related JP5387445B2 (ja) | 2010-02-25 | 2010-02-25 | 前置歪み補償回路及び電力増幅器のメモリ効果歪み補償方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5387445B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014103175A1 (ja) * | 2012-12-26 | 2014-07-03 | パナソニック株式会社 | 歪み補償装置及び歪み補償方法 |
| WO2019174051A1 (en) * | 2018-03-16 | 2019-09-19 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and arrangement for compensating memory effects in power amplifier |
| WO2020044831A1 (ja) * | 2018-08-29 | 2020-03-05 | 住友電気工業株式会社 | 歪補償装置、無線通信機、プリディストータ、歪補償方法、及びコンピュータプログラム |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006087864A1 (ja) * | 2005-02-17 | 2006-08-24 | Hitachi Kokusai Electric Inc. | プリディストータ |
| WO2008053535A1 (fr) * | 2006-10-31 | 2008-05-08 | Panasonic Corporation | Circuit de compensation de distorsion |
| JP2009219167A (ja) * | 2009-07-02 | 2009-09-24 | Hitachi Kokusai Electric Inc | プリディストーション方式歪補償機能付き増幅器 |
| JP2010004305A (ja) * | 2008-06-20 | 2010-01-07 | Japan Radio Co Ltd | 歪補償回路 |
-
2010
- 2010-02-25 JP JP2010040134A patent/JP5387445B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006087864A1 (ja) * | 2005-02-17 | 2006-08-24 | Hitachi Kokusai Electric Inc. | プリディストータ |
| WO2008053535A1 (fr) * | 2006-10-31 | 2008-05-08 | Panasonic Corporation | Circuit de compensation de distorsion |
| JP2010004305A (ja) * | 2008-06-20 | 2010-01-07 | Japan Radio Co Ltd | 歪補償回路 |
| JP2009219167A (ja) * | 2009-07-02 | 2009-09-24 | Hitachi Kokusai Electric Inc | プリディストーション方式歪補償機能付き増幅器 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014103175A1 (ja) * | 2012-12-26 | 2014-07-03 | パナソニック株式会社 | 歪み補償装置及び歪み補償方法 |
| JP2014127829A (ja) * | 2012-12-26 | 2014-07-07 | Panasonic Corp | 歪み補償装置及び歪み補償方法 |
| US9531332B2 (en) | 2012-12-26 | 2016-12-27 | Panasonic Corporation | Distortion-compensation device and distortion-compensation method |
| WO2019174051A1 (en) * | 2018-03-16 | 2019-09-19 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and arrangement for compensating memory effects in power amplifier |
| EP3766174A4 (en) * | 2018-03-16 | 2021-11-17 | Telefonaktiebolaget LM Ericsson (publ.) | METHOD AND ARRANGEMENT FOR COMPENSATION OF STORAGE EFFECTS IN A POWER AMPLIFIER |
| WO2020044831A1 (ja) * | 2018-08-29 | 2020-03-05 | 住友電気工業株式会社 | 歪補償装置、無線通信機、プリディストータ、歪補償方法、及びコンピュータプログラム |
| US11791776B2 (en) | 2018-08-29 | 2023-10-17 | Sumitomo Electric Industries, Ltd. | Distortion compensation device, wireless communicator, predistorter, distortion compensation method, and computer program |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5387445B2 (ja) | 2014-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4835241B2 (ja) | ディジタルプリディストーション送信機 | |
| JP4417174B2 (ja) | プリディストータ | |
| KR100724934B1 (ko) | 광대역 전력 증폭기를 위한 디지털 전치 왜곡 장치 및 방법 | |
| JP4280787B2 (ja) | プリディストータ | |
| JP5402817B2 (ja) | 電力増幅器のメモリ効果キャンセラ、無線送信機 | |
| JP5811929B2 (ja) | 無線装置、歪補償方法、及び歪補償プログラム | |
| JP5420887B2 (ja) | 歪補償装置 | |
| JP5664116B2 (ja) | 電力増幅装置及びその歪補償係数更新方法及び送信装置 | |
| US20130329833A1 (en) | Modeling Digital Predistorter | |
| JP2009111958A (ja) | プリディストータ | |
| KR20050108160A (ko) | 전력 증폭기에 디지털 전치 왜곡 장치 및 방법 | |
| JPWO2009090825A1 (ja) | プレディストータ | |
| JP5056490B2 (ja) | 歪み補償係数更新装置および歪み補償増幅器 | |
| JP2011176689A (ja) | 算出装置、歪み補正装置、増幅装置および算出方法 | |
| KR20040071556A (ko) | 복소 벡터 곱셈을 이용하는 다항식형 전치보상기 및 방법 | |
| JP6054739B2 (ja) | 歪み補償装置及び歪み補償方法 | |
| WO2013153485A1 (en) | Digital predistorter (dpd) structure based on dynamic deviation reduction (ddr)-based volterra series | |
| JP2019201347A (ja) | 歪み補償装置及び歪み補償方法 | |
| JP5303809B2 (ja) | 歪補償装置 | |
| JP4918572B2 (ja) | プリディストーション方式歪補償機能付き増幅器 | |
| JP5387445B2 (ja) | 前置歪み補償回路及び電力増幅器のメモリ効果歪み補償方法 | |
| KR20120054369A (ko) | 메모리 다항식 모델을 이용하는 전치 왜곡 장치, 그것의 전치 왜곡 방법, 및 전치 왜곡 장치를 포함하는 시스템 | |
| WO2008053535A1 (fr) | Circuit de compensation de distorsion | |
| KR100991494B1 (ko) | 디지털 전치왜곡 방법 및 그 장치 | |
| JP5339083B2 (ja) | ディジタル歪補償方法及び回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130110 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130904 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130910 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130923 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5387445 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |