JP4704936B2 - プリディストータ - Google Patents
プリディストータ Download PDFInfo
- Publication number
- JP4704936B2 JP4704936B2 JP2006062532A JP2006062532A JP4704936B2 JP 4704936 B2 JP4704936 B2 JP 4704936B2 JP 2006062532 A JP2006062532 A JP 2006062532A JP 2006062532 A JP2006062532 A JP 2006062532A JP 4704936 B2 JP4704936 B2 JP 4704936B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- predistorter
- distortion
- amplifier
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
- Transmitters (AREA)
Description
電力検出部11は、入力信号を入力され、瞬時電力または瞬時振幅(エンベロープ)を検出する。
歪補償テーブル12は、プリディストーション方式で歪補償を行うためのテーブルを格納する。テーブルは、補償対象となる増幅器の非線形特性の逆特性を表しており、AM/AM特性(振幅)、AM/PM特性(位相)を、電力検出部11で検出された電力等に対応付けて記憶している。
歪付与部13は、電力検出部11で検出された電力等を参照引数として歪補償テーブル12から読み出された補償値に従って、入力信号の振幅、位相を補償する。
プリディストーション方式で予め電力増幅器歪特性の逆特性の歪を与えられた信号は、増幅部4で増幅され、電力増幅器で発生する歪と相殺されるため出力信号は歪の補償された信号となる。
制御部5は温度変化および経年変化などに適応するために歪補償テーブル12を更新する。
本例のプリディストータは、Envelope detector21と、LUT(Look Up Table)22と、複素乗算器23とから構成される。
Envelope detector21は、電力検出部11に相当し、I(In-phase)成分及びQ(Quadrature-phase)成分からなるデジタル複素信号を入力し、√(I2+Q2)を演算してエンベロープを検出する。
LUT22は、歪補償テーブル12に相当し、本例では歪補償テーブルが複素ベクトルの形式で格納されている。Envelope detector21の検出結果をLUT22の引数(アドレス)とし、対応する歪補償用複素ベクトルを出力する。
複素乗算器23は、歪付与部13に相当し、プリディストータの入力信号と前記複素ベクトルを複素乗算してプリディストーション処理を行う。
メモリレスPD31は、例えば図2に示したプリディストータであり、その出力はメモリPD32に入力される。メモリPD32は、エンベロープ検出部321と、LUT322と、遅延部323と、加算器324と、複素乗算器325と、加算器326から構成される。
LUT322は、メモリ効果によって発生する歪を補償するための値が格納されており、参照引数に対応した値を遅延部323と加算器324に出力する。
加算器324は、LUT322から直接出力されたテーブル値と、遅延部323で遅延されたテーブル値との差分を計算し、複素乗算器325に出力する。
複素乗算器325は、加算器324が出力した差分と、メモリレスPD31の出力信号とを複素乗算して、加算器326に出力する。この出力は、メモリ効果によって発生した歪の逆特性である。
加算器326は、複素乗算器325の出力をメモリレスPD31の出力信号と加算し、メモリPD出力信号として出力となる。
こうして出力した信号は電力増幅器のAM/AM特性、AM/PM特性、および、メモリ効果によって発生した歪を補償するための特性を予め電力増幅器の入力信号に与えることができ、電力増幅器の出力信号の歪を補償することができる。
また、現在の送信信号電力と、現在及び直前の送信信号電力の差分とに基づいて歪補償係数テーブルの参照アドレスを発生する歪補償装置が知られる(例えば、特許文献5参照。)。
また、複数のテーブルに記憶される非線形特性を異なる遅延で合成してフィードバックすることでメモリ効果に対しプリディスト−ションするものが知られる(例えば、特許文献6参照。)。
図9にドハティ増幅器の電力対負荷特性の一例を示す。一般的に負荷変調の特性は、入力電力に対し非線形である。
瞬時電力が小さい場合、図4の実線矢印で示すように、ピーク増幅器42はオフ状態なので出力インピーダンスは開放となる。キャリア増幅器41の負荷インピーダンスは、出力負荷R0/2がインピーダンス変換されて2R0となる。この負荷インピーダンスでは電力効率が高くなる。
一方、瞬時電力が大きい場合、キャリア増幅器41とピーク増幅器42も動作する。図4の破線矢印で示すように、出力負荷R0/2はインピーダンス変換されて、それぞれの増幅器の負荷インピーダンスはR0となる。
これらの中間の電力の場合は、それぞれの負荷インピーダンスは入力電力に対し滑らかに遷移する。その遷移は通常単調であるが、非線形である。以上説明したように、負荷変調が起こることによって、ドハティ増幅器全体の出力で見た各増幅素子の合成係数は変化する。
しかし、それぞれの増幅素子において、メモリ効果は独立に発生している。つまり各増幅素子において、後述する電源電圧変動は異なり、発生する歪がドハティ合成出力へ現れる割合も負荷変調に依存して異なる。従って、単に合成係数を用いて合成された逆特性を使って過去の信号との演算を行うと誤差が発生し、メモリ効果によって発生する歪の補償性能が劣化してしまうという問題がある。
LUT(P) = α(P)・MemCa(P)+β(P)・MemPe(P) (式2)
従って、(式2)のLUT320を用いて付加される信号Mem(P(nT)、P((n-1)T))は、電力P(・)の関数として(式3)のように表される。
それぞれの増幅素子で発生する歪を補償する信号に合成係数を乗じて合成した信号を用いて、前記プリディストータの入力信号に予歪を付加するプリディストータ。
前記検出された電力を引数として参照される歪補償特性を格納する第1及び第2のテーブルと、
前記第1のテーブルから出力されたテーブル値を遅延させる第1の遅延部と、
前記第1のテーブルから出力されたテーブル値から前記遅延したテーブル値を減算する第1の加算器と、
前記第2のテーブルから出力されたテーブル値を遅延させる第2の遅延部と、
前記第2のテーブルから出力されたテーブル値から前記遅延したテーブル値を減算する第2の加算器と、
前記第1及び第2のテーブルに対応する、前記検出された電力を引数として参照される非線形な合成係数が格納された第3のテーブルと、
前記検出された電力を引数として前記第3のテーブル部から出力された、前記第1のテーブルに対応するテーブル値と、前記第1の加算器の出力信号とを乗算する第3の乗算器と、
前記検出された電力を引数として前記第3のテーブル部から出力された、前記第2のテーブルに対応するテーブル値と、前記第2の加算器の出力信号とを乗算する第4の乗算器と、
前記第3及び第4の乗算器から出力された信号を加算する第3の加算器と、
前記第3の出力信号をプリディストータの入力信号に乗算する複素乗算器と、
を備えるプリディストータ。
現在及び過去の前記検出値に応じて、履歴特性若しくは周波数特性を有する非線形歪を生成する複数の履歴付非線形歪発生部と、
現在の前記検出値に応じて非線形の重みを発生し、その重み用いて前記履歴付非線形歪発生部が発生した歪を合成し、歪補償値として出力する非線形重み付合成部と、
前記非線形重み付合成部の出力に従い、前記入力信号に予歪を付与する歪付与部と、を有するプリディストータ。
また、前記複数の増幅素子のメモリ効果による非線形歪が、履歴性関数と非履歴性関数の積として近似できる場合に、前記増幅器で発生する歪を補償することを特徴とする。
エンベロープ検出部301は、その検出結果をLUT327、328、329へアドレス値として出力する。
LUT327は、キャリア増幅器とピーク増幅器のそれぞれの合成係数を、エンベロープ検出部301の検出値に対応付けるテーブルを格納する。合成係数は複素数であり、通常はキャリア増幅器とピーク増幅器とで異なる値を持ち、その和は任意の電力に於いてモデル上では1となるが、実装上は1からずれることもある。
LUT328は、従来のメモリPDでキャリア増幅器のメモリ効果によって発生する歪の補償を行う場合に相当するテーブルを格納する。一方LUT329は、従来のメモリPDでピーク増幅器のメモリ効果によって発生する歪の補償を行う場合に相当するテーブルを格納する。LUT328、329は、エンベロープ検出部321により指定されたアドレスのテーブル値をそれぞれ出力する。
乗算器334は、LUT327から出力されたキャリア増幅器の合成係数と、加算器332の出力とを乗算する。乗算器335も同様に、LUT327から出力されたピーク増幅器の合成係数と、加算器333の出力とを乗算する。
遅延器337は、メモリPDへの入力信号を、信号がエンベロープ検出器301から複素乗算器325までを通過する遅延と同じ時間だけ遅延させて、複素乗算器325と加算器326へ出力する。
複素乗算器325は、加算器336の出力と、遅延器337の出力とを複素乗算して、加算器乗326に出力する。
加算器326は、複素乗算器325の出力と、遅延器337の出力とを加算して、メモリPDの出力とする。
なお、LUT327、328、329が格納するテーブル値は、適応アルゴリズムを用いれば最適値に更新される。
非特許文献1のように、偶数次歪が増幅素子の電源電圧(バイアス電圧)を変動させ、基本波成分を再変調するモデルを想定すると、電源電圧VDDの変動ΔVは(式4)のように表される。
ただし、PAin(・)は電力増幅器への入力信号、|PAin(・)|はその入力信号の包絡線(振幅)、I(・)はドレイン電流、Lは電源電圧変動を引き起こすインダクタンス(定数)である。
ΔVは明らかに、過去の状態の影響を受ける履歴特性を有する。
Mem1 (ΔV, |PAin(nT)|) :キャリア増幅器のメモリ効果歪
Mem2 (ΔV, |PAin(nT)|) :ピーク増幅器のメモリ効果歪 (式5)
これ以降は時間や電力の関数であることの表記を省略する(PAin(nT)を単にPAinと表記する)。
LUT1(|PDin(nT)|)−LUT1(|PDin((n-1)T)|)=−Mem1
LUT2(|PDin(nT)|)−LUT2(|PDin((n-1)T)|)=−Mem2 (式7)
を満たすように設定する。
すると、図5のメモリPDの出力PDoutは、
PDout=x−α・x・Mem1+β・x・Mem2 (式9)
となる。
−Mem1<<1 、 −Mem2<<1 (式14)
I(|PDout(nT)|) ≒I(|PDin(nT)|)
(式15)
が成り立つので、(式13)の右辺第1項以外は非常に小さい値となり、次のようになる。
PAout ≒ (A+B)・(α+β)・x = Gain・K・PDin (式16)
PDout=x−x・Mem
に代入しても(式16)は得られず、無視できない誤差項が残るのは明らかである。
なお、増幅部4としてドハティ増幅器を例に挙げたが、増幅素子の出力を合成する構成について、その種類は問わない。
(メモリPD出力) = (メモリPD入力) + (メモリPD入力)×(逆特性1)
= (メモリPD入力)×{1+(逆特性1)}
(メモリPD出力) = (メモリPD入力)×(逆特性2)
従って、(逆特性2)={1+(逆特性1)}とすれば、本例と実施例1とは等価であり、同じ効果が得られることは容易に理解できる。或いは、本例の加算器336の出力に1.0を定数として加える構成とすれば、実施例1と実施例2のLUT327、328、329の内容は等しくなる。
電力検出部11は、入力信号の瞬時振幅x=|PDin(nT)|をサンプル毎(T周期毎)に時系列に検出し、履歴付き非線形歪発生部14、15および非線形重み付き合成部16へ出力する。
履歴付非線形歪発生部14が発生する非線形歪D14は、複数のサンプルのxの関数としてLUTや多項式若しくはそれらの組み合わせを用いて生成され、一例として(式17)で表される。
また本実施例によれば、履歴付きの歪発生部と、履歴なしの重み合成部の2段構成としたことで、半分以下のハードウェア規模で同等の歪補償を行うことができる。
D/A変換器62は、プリディストータ300の出力信号をアナログ信号に変換する。
アップコンバータ63は、D/A変換器62の出力信号をRF周波数に変換し、増幅部4に出力する。
ミキサ66は、フィードバック信号をダウンコンバートする。
BPF(Band Pass Filter)67は、ダウンコンバートされたフィードバック信号から不要波を除去し、A/D変換器68に出力する。
A/D変換器68は、BPF67からの信号をデジタル信号に変換し、制御部50に出力する。
本例ではデジタルプリディストータの例を示したが、 IF帯やRF帯で同様の動作を行うプリディストータでも良い。
12…歪補償テーブル
13…歪付与部
14…履歴付非線形歪発生部
15…履歴付非線形歪発生部
16…非線形重み付合成部
17…遅延部
21…Envelope detector
22…LUT(Look Up Table)
23…複素乗算器
3、300…プリディストータ
31…メモリレスPD
32…メモリPD(従来)
321…Envelope detector
322…LUT
323…遅延器
324…加算器
325…複素乗算器
326…加算器
327、328、329…LUT
33…メモリPD
330、331、337…遅延部
332、333、336…加算器
334、335…乗算器
4…増幅部
41…キャリア増幅器
42…ピーク増幅器
5、50…制御部
62…D/A変換器
63…アップコンバータ
65…方向性結合器
66…ミキサ
67…BPF
68…A/D変換器
Claims (6)
- 複数の増幅素子の出力を合成する増幅器で発生する歪を補償するプリディストータであって、
それぞれの増幅素子で発生する歪を補償する信号に、プリディストータの入力信号の関数である合成係数を乗じて合成した信号を用いて、前記入力信号に予歪を付加するプリディストータ。 - 前記増幅器はドハティ増幅器であって、前記複数の増幅素子はそれぞれ異なる入出力特性を有し、前記複数の増幅素子から発せられ合成された歪を補償する予歪を付加することを特徴とする請求項1記載のプリディストータ。
- 前記合成係数が、負荷変調の影響を受けた前記増幅素子のそれぞれのインピーダンスと関連付けられる特性を有することを特徴とする請求項1又は2記載のプリディストータ。
- 入力信号の電力(または振幅)を検出する電力検出部と、
前記検出された電力を引数として参照される歪補償特性を格納する第1及び第2のテーブルと、
前記第1のテーブルから出力されたテーブル値を遅延させる第1の遅延部と、
前記第1のテーブルから出力されたテーブル値から前記遅延したテーブル値を減算する第1の加算器と、
前記第2のテーブルから出力されたテーブル値を遅延させる第2の遅延部と、
前記第2のテーブルから出力されたテーブル値から前記遅延したテーブル値を減算する第2の加算器と、
前記第1及び第2のテーブルに対応する、前記検出された電力を引数として参照される合成係数が格納された第3のテーブルと、
前記検出された電力を引数として前記第3のテーブル部から出力された、前記第1のテーブルに対応するテーブル値と、前記第1の加算器の出力信号とを乗算する第3の乗算器と、
前記検出された電力を引数として前記第3のテーブル部から出力された、前記第2のテーブルに対応するテーブル値と、前記第2の加算器の出力信号とを乗算する第4の乗算器と、
前記第3及び第4の乗算器から出力された信号を加算する第3の加算器と、
前記第3の出力信号をプリディストータの入力信号に乗算する複素乗算器と、
を備えるプリディストータ。 - 入力信号の瞬時値もしくは瞬時振幅もしくは瞬時電力を検出値として出力する電力検出部と、
現在及び過去の前記検出値に応じて、履歴特性若しくは周波数特性を有する非線形歪を生成する複数の履歴付非線形歪発生部と、
現在の前記検出値に応じて非線形の重みを発生し、その重み用いて前記履歴付非線形歪発生部が発生した歪を合成し、歪補償値として出力する非線形重み付合成部と、
前記非線形重み付合成部の出力に従い、前記入力信号に予歪を付与する歪付与部と、を有するプリディストータ。 - 第2のプリディストータを前記プリディストータの前段に新たに設け、前記プリディストータと直列接続したことを特徴とする請求項1乃至5記載のプリディストータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006062532A JP4704936B2 (ja) | 2006-03-08 | 2006-03-08 | プリディストータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006062532A JP4704936B2 (ja) | 2006-03-08 | 2006-03-08 | プリディストータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007243549A JP2007243549A (ja) | 2007-09-20 |
JP4704936B2 true JP4704936B2 (ja) | 2011-06-22 |
Family
ID=38588644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006062532A Expired - Fee Related JP4704936B2 (ja) | 2006-03-08 | 2006-03-08 | プリディストータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4704936B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009111958A (ja) * | 2007-11-01 | 2009-05-21 | Hitachi Kokusai Electric Inc | プリディストータ |
JP4996502B2 (ja) * | 2008-02-20 | 2012-08-08 | 日本無線株式会社 | 歪補償回路及びプリディストーション型歪補償増幅器 |
JP5048593B2 (ja) * | 2008-06-20 | 2012-10-17 | 日本無線株式会社 | 送信機 |
KR101616873B1 (ko) | 2008-12-23 | 2016-05-02 | 삼성전자주식회사 | 디지털 앰프의 소요 전력량 예측 장치 및 그 방법 |
JP2010278992A (ja) * | 2009-06-01 | 2010-12-09 | Panasonic Corp | Rf増幅装置 |
JP5870505B2 (ja) * | 2011-04-28 | 2016-03-01 | 富士通株式会社 | 歪補償装置及び歪補償方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11177470A (ja) * | 1997-12-10 | 1999-07-02 | Matsushita Electric Ind Co Ltd | 非線形歪補償装置 |
JP2003037451A (ja) * | 2001-06-08 | 2003-02-07 | Trw Inc | マイクロ波増幅器を線形化するためのプリディストーション回路としてのドハーティ増幅器の応用 |
JP2003516013A (ja) * | 1999-11-24 | 2003-05-07 | テレフォンアクチーボラゲット エル エム エリクソン(パブル) | 無線周波数信号の発生方法と装置 |
JP2004222151A (ja) * | 2003-01-17 | 2004-08-05 | Nec Corp | ドハーティ増幅器 |
JP2004289504A (ja) * | 2003-03-24 | 2004-10-14 | Ntt Docomo Inc | 高効率線形電力増幅器 |
JP2005101908A (ja) * | 2003-09-25 | 2005-04-14 | Hitachi Kokusai Electric Inc | プリディストーション方式歪補償機能付き増幅器 |
WO2005124994A1 (ja) * | 2004-06-18 | 2005-12-29 | Mitsubishi Denki Kabushiki Kaisha | 高効率増幅器 |
-
2006
- 2006-03-08 JP JP2006062532A patent/JP4704936B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11177470A (ja) * | 1997-12-10 | 1999-07-02 | Matsushita Electric Ind Co Ltd | 非線形歪補償装置 |
JP2003516013A (ja) * | 1999-11-24 | 2003-05-07 | テレフォンアクチーボラゲット エル エム エリクソン(パブル) | 無線周波数信号の発生方法と装置 |
JP2003037451A (ja) * | 2001-06-08 | 2003-02-07 | Trw Inc | マイクロ波増幅器を線形化するためのプリディストーション回路としてのドハーティ増幅器の応用 |
JP2004222151A (ja) * | 2003-01-17 | 2004-08-05 | Nec Corp | ドハーティ増幅器 |
JP2004289504A (ja) * | 2003-03-24 | 2004-10-14 | Ntt Docomo Inc | 高効率線形電力増幅器 |
JP2005101908A (ja) * | 2003-09-25 | 2005-04-14 | Hitachi Kokusai Electric Inc | プリディストーション方式歪補償機能付き増幅器 |
WO2005124994A1 (ja) * | 2004-06-18 | 2005-12-29 | Mitsubishi Denki Kabushiki Kaisha | 高効率増幅器 |
Also Published As
Publication number | Publication date |
---|---|
JP2007243549A (ja) | 2007-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4280787B2 (ja) | プリディストータ | |
JP4394409B2 (ja) | プリディストーション方式歪補償機能付き増幅器 | |
JP5137973B2 (ja) | プレディストータ | |
JP4467319B2 (ja) | プリディストータ | |
JP5251757B2 (ja) | ベースバンド・プレディストーション装置及び方法 | |
JP5603785B2 (ja) | 増幅装置 | |
KR20050108160A (ko) | 전력 증폭기에 디지털 전치 왜곡 장치 및 방법 | |
JP5505001B2 (ja) | 歪補償装置、増幅装置、送信装置および歪補償方法 | |
JPWO2007046370A1 (ja) | 非線形歪検出方法及び歪補償増幅装置 | |
JP4704936B2 (ja) | プリディストータ | |
JP5056490B2 (ja) | 歪み補償係数更新装置および歪み補償増幅器 | |
JP5049562B2 (ja) | 電力増幅器 | |
JP2011199429A (ja) | 歪補償装置、増幅装置、送信装置および歪補償方法 | |
JP4918572B2 (ja) | プリディストーション方式歪補償機能付き増幅器 | |
US8295790B2 (en) | Apparatus and method for pre-distorting and amplifying a signal | |
JP2012191451A (ja) | 電力増幅装置、送信機及び電力増幅装置制御方法 | |
JP2010183525A (ja) | プリディストータ | |
JP2008028746A (ja) | 歪み補償装置 | |
US20070159245A1 (en) | Apparatus for calibrating non-linearity of radio frequency power amplifier | |
JP2016127577A (ja) | 歪補償装置及び歪補償方法 | |
JP2011176686A (ja) | 前置歪み補償回路及び電力増幅器のメモリ効果歪み補償方法 | |
US11050391B2 (en) | Distortion compensation apparatus and distortion compensation method | |
KR101952207B1 (ko) | 동일하지 않은 지연수에 대한 절대 입력 신호의 합을 이용하는 디지털 전치 왜곡 장치 및 방법 | |
Aslan | Adaptive digital predistortion for power amplifier linearization | |
JP2012065154A (ja) | 歪み補償の装置および方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080331 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100616 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110215 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110310 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4704936 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |