JP4996502B2

JP4996502B2 - 歪補償回路及びプリディストーション型歪補償増幅器

Info

Publication number: JP4996502B2
Application number: JP2008038665A
Authority: JP
Inventors: 肩吾對馬
Original assignee: Japan Radio Co Ltd
Current assignee: Japan Radio Co Ltd
Priority date: 2008-02-20
Filing date: 2008-02-20
Publication date: 2012-08-08
Anticipated expiration: 2028-02-20
Also published as: JP2009200693A

Description

本発明は、非線形特性を有する増幅器への入力信号に前置歪を与えることで歪補償を行う歪補償回路及びプリディストーション型歪補償増幅器に関する。

プリディストーション型歪補償増幅器においては、増幅器の非線形特性により増幅器からの出力信号に生じる歪成分を打ち消すためのプリディストーション（前置歪）を増幅器への入力信号に予め与えることで歪補償が行われる。増幅器からの出力信号中に残留する歪成分を低減するためには、増幅器への入力信号に与えるプリディストーションの特性を増幅器の入出力特性の逆特性に近づける必要がある。プリディストーションの特性を増幅器の入出力特性の逆特性に近づけるために、増幅器の入出力特性の逆特性を入力信号の多項式で近似し、増幅器からの出力信号中に残留する歪成分が低減するように多項式の各係数を決定することが行われている。

ただし、増幅器の歪特性はメモリ効果の影響を受けることがあり、増幅器からの出力信号に生じる歪成分の周波数特性が非対称となることで、歪補償量が制限されることがある。入力信号の瞬時値のみを考慮した多項式近似では、周波数特性が非対称となる歪成分を補償することは困難である。

周波数特性が非対称となる歪成分を補償するために、複数時刻での入力信号を考慮した多項式を用いてプリディストーションを入力信号に与える関連技術が提案されており、その一例が下記特許文献１に開示されている。この関連技術においては、現サンプル時刻ｎにおける入力信号をｘ(ｎ)、時刻ｎよりｋサンプル前（ｋは０以上の整数）の時刻(ｎ−ｋ)における入力信号をｘ(ｎ−ｋ)とすると、以下の（１）式で表される多項式により、入力信号ｘ(ｎ)にプリディストーションを与えたプリディストーション信号ｙ(ｎ)を演算している。（１）式において、入力信号ｘ(ｎ−ｋ)、プリディストーション信号ｙ(ｎ)、及び歪補償係数Ａ_l,kは、いずれも複素数であり、歪補償係数Ａ_l,kについては、増幅器からの出力信号中に残留する歪成分が低減するように、例えば最小二乗法等を用いて決定する。

（１）式で表される多項式によりプリディストーション信号ｙ(ｎ)を演算することで、プリディストーション信号ｙ(ｎ)に周波数特性を付与することが可能となり、周波数特性が非対称となる歪成分を補償することが可能となる。

（１）式で表されるプリディストーション信号ｙ(ｎ)を生成するための歪補償回路の構成を図７に示す。図７では、（１）式の多項式における(ｌ＋１)次の項の総和を演算するための構成を示しているが、実際には、以下に説明する、べき乗演算部１５２、乗算器１５４、遅延素子１５６−１〜１５６−４、及び乗算器１５８−１〜１５８−５の構成が、（１）式の多項式における各次数の項の総和を演算するために、各次数毎に対応して複数設けられる。

べき乗演算部１５２は、入力信号ｘ(ｎ)の絶対値（振幅レベル）のｌ乗（べき乗数）|ｘ(ｎ)|^lを演算して出力する。乗算器１５４は、入力信号ｘ(ｎ)とべき乗数|ｘ(ｎ)|^lとの積|ｘ(ｎ)|^l・ｘ(ｎ)を演算して出力する。カスケード接続された遅延素子１５６−１〜１５６−４は、複数通りの１以上のｋの値に関して、ｋサンプル分遅延させた信号|ｘ(ｎ)|^l・ｘ(ｎ)を信号|ｘ(ｎ−ｋ)|^l・ｘ(ｎ−ｋ)として出力する。図７に示す構成では、遅延素子１５６−１からは信号|ｘ(ｎ)|^l・ｘ(ｎ)を１サンプル分遅延させた信号|ｘ(ｎ−１)|^l・ｘ(ｎ−１)が出力され、遅延素子１５６−２からは信号|ｘ(ｎ)|^l・ｘ(ｎ)を２サンプル分遅延させた信号|ｘ(ｎ−２)|^l・ｘ(ｎ−２)が出力され、遅延素子１５６−３からは信号|ｘ(ｎ)|^l・ｘ(ｎ)を３サンプル分遅延させた信号|ｘ(ｎ−３)|^l・ｘ(ｎ−３)が出力され、遅延素子１５６−４からは信号|ｘ(ｎ)|^l・ｘ(ｎ)を４サンプル分遅延させた信号|ｘ(ｎ−４)|^l・ｘ(ｎ−４)が出力される。各遅延素子１５６−１〜１５６−４では、複素数|ｘ(ｎ)|^l・ｘ(ｎ)を遅延させる処理が行われる。

乗算器１５８−１〜１５８−５は、歪補償係数Ａ_l,kと信号|ｘ(ｎ−ｋ)|^l・ｘ(ｎ−ｋ)との積Ａ_l,k・|ｘ(ｎ−ｋ)|^l・ｘ(ｎ−ｋ)を複数通りの０以上のｋの値に関してそれぞれ演算して出力する。図７に示す構成では、乗算器１５８−１は、歪補償係数Ａ_l,0と乗算器１５４からの信号|ｘ(ｎ)|^l・ｘ(ｎ)との積Ａ_l,0・|ｘ(ｎ)|^l・ｘ(ｎ)を演算し、乗算器１５８−２は、歪補償係数Ａ_l,1と遅延素子１５６−１からの信号|ｘ(ｎ−１)|^l・ｘ(ｎ−１)との積Ａ_l,1・|ｘ(ｎ−１)|^l・ｘ(ｎ−１)を演算し、乗算器１５８−３は、歪補償係数Ａ_l,2と遅延素子１５６−２からの信号|ｘ(ｎ−２)|^l・ｘ(ｎ−２)との積Ａ_l,2・|ｘ(ｎ−２)|^l・ｘ(ｎ−２)を演算し、乗算器１５８−４は、歪補償係数Ａ_l,3と遅延素子１５６−３からの信号|ｘ(ｎ−３)|^l・ｘ(ｎ−３)との積Ａ_l,3・|ｘ(ｎ−３)|^l・ｘ(ｎ−３)を演算し、乗算器１５８−５は、歪補償係数Ａ_l,4と遅延素子１５６−４からの信号|ｘ(ｎ−４)|^l・ｘ(ｎ−４)との積Ａ_l,4・|ｘ(ｎ−４)|^l・ｘ(ｎ−４)を演算する。各乗算器１５８−１〜１５８−５では、複素数Ａ_l,kと複素数|ｘ(ｎ−ｋ)|^l・ｘ(ｎ−ｋ)との乗算が行われる。

加算器１６０は、各乗算器１５８−１〜１５８−５で演算された積Ａ_l,k・|ｘ(ｎ−ｋ)|^l・ｘ(ｎ−ｋ)（図７に示す構成ではｋ＝０〜４）の総和を演算することで、歪補償係数Ａ_l,kと信号|ｘ(ｎ−ｋ)|^l・ｘ(ｎ−ｋ)との畳み込み和ΣＡ_l,k・|ｘ(ｎ−ｋ)|^l・ｘ(ｎ−ｋ)を演算する。畳み込み和ΣＡ_l,k・|ｘ(ｎ−ｋ)|^l・ｘ(ｎ−ｋ)は、複数通りのｌの値に関してそれぞれ演算される。そして、加算器１６０は、各ｌの値毎に演算された畳み込み和ΣＡ_l,k・|ｘ(ｎ−ｋ)|^l・ｘ(ｎ−ｋ)の総和を演算することで、（１）式の多項式で表されるプリディストーション信号ｙ(ｎ)を生成して出力する。このように、図７に示す構成では、畳み込み演算（ＦＩＲフィルタ）を利用してプリディストーション信号ｙ(ｎ)を生成している。

特開２００６−２７９７８０号公報特開２００４−３２０５９８号公報特開２００２−５７５３３号公報

図７に示す歪補償回路の構成では、各乗算器１５８−１〜１５８−５による乗算が複素数同士の乗算となるため、各乗算器１５８−１〜１５８−５の回路規模が大型化する。複数時刻での入力信号ｘ(ｎ−ｋ)を考慮した多項式を用いてプリディストーション信号ｙ(ｎ)を生成する場合は、より多くの時刻での入力信号ｘ(ｎ−ｋ)を考慮するほど乗算器の数が増大し、また、多項式の次数が増大するほど乗算器の数が増大する。したがって、図７に示す歪補償回路の構成では、回路規模を小型化することは困難である。

本発明は、複数時刻での入力信号を考慮した多項式を用いて前置歪を入力信号に与える歪補償回路及びプリディストーション型歪補償増幅器において、回路規模を削減することを目的とする。

本発明に係る歪補償回路及びプリディストーション型歪補償増幅器は、上述の目的を達成するために以下の手段を採った。

本発明に係る歪補償回路は、非線形特性を有する増幅器からの出力信号中に残留する歪成分が低減するよう増幅器への入力信号に前置歪を歪補償係数に基づいて与えた前置歪信号を生成する前置歪補償部を備え、前置歪補償部で生成された前置歪信号が増幅器で増幅される歪補償回路であって、前置歪補償部は、現サンプルにおける入力信号をｘ(ｎ)、ｋサンプル前（ｋは０以上の整数）における入力信号をｘ(ｎ−ｋ)、ｌを０以上の整数、ｌ及びｋの値に対応する歪補償係数をＡ_l,kとすると、歪補償係数Ａ_l,kとべき乗数|ｘ(ｎ−ｋ)|^lとの畳み込み和の総和を複数通りのｌ及びｋの値に関して演算する畳み込み演算部と、畳み込み演算部で演算された畳み込み和の総和とｍサンプル分（ｍは０以上の整数）遅延させた入力信号ｘ(ｎ−ｍ)との積を演算することで前記前置歪信号を生成する乗算部と、を有することを要旨とする。

本発明の一態様では、畳み込み演算部は、１以上のｋの値に関して、ｋサンプル分遅延させたべき乗数|ｘ(ｎ)|^lをべき乗数|ｘ(ｎ−ｋ)|^lとして出力する遅延素子と、歪補償係数Ａ_l,kとべき乗数|ｘ(ｎ−ｋ)|^lとの積を複数通りのｌ及びｋの値に関してそれぞれ演算する乗算器と、乗算器で演算された各積の総和を演算することで歪補償係数Ａ_l,kとべき乗数|ｘ(ｎ−ｋ)|^lとの畳み込み和の総和を演算する加算器と、を含むことが好適である。この態様では、畳み込み演算部は、乗算器へ供給するべき乗数|ｘ(ｎ−ｋ)|^lを選択するセレクタをさらに含むことが好適である。

本発明の一態様では、畳み込み演算部は、入力信号の絶対値|ｘ(ｎ−ｋ)|またはそのべき乗数|ｘ(ｎ−ｋ)|²に対する、複数通りのｌの値に関する歪補償係数Ａ_l,kとべき乗数|ｘ(ｎ−ｋ)|^lとの積Ａ_l,k×|ｘ(ｎ−ｋ)|^lの総和の関係を用いて、入力信号の絶対値|ｘ(ｎ−ｋ)|またはそのべき乗数|ｘ(ｎ−ｋ)|²に対応する当該積Ａ_l,k×|ｘ(ｎ−ｋ)|^lの総和を複数通りのｋの値に関してそれぞれ演算するテーブル演算部と、テーブル演算部で演算された各積Ａ_l,k×|ｘ(ｎ−ｋ)|^lの総和を積算することで前記畳み込み和の総和を演算する加算器と、を含むことが好適である。

本発明の一態様では、畳み込み演算部は、複数通りの偶数ｌの値に関して前記畳み込み和の総和を演算することが好適である。

また、本発明に係るプリディストーション型歪補償増幅器は、非線形特性を有する増幅器と、増幅器からの出力信号中に残留する歪成分が低減するよう増幅器への入力信号に前置歪を歪補償係数に基づいて与えた前置歪信号を生成する歪補償回路と、を備え、歪補償回路で生成された前置歪信号を増幅器で増幅するプリディストーション型歪補償増幅器であって、前記歪補償回路が、本発明に係る歪補償回路であることを要旨とする。

本発明によれば、複数時刻での入力信号ｘ(ｎ−ｋ)（ｋは０以上の整数）を考慮した多項式を用いて前置歪を入力信号に与える場合に、歪補償係数Ａ_l,kとべき乗数|ｘ(ｎ−ｋ)|^lとの畳み込み和を演算することで、畳み込み演算部における演算を複素数とスカラーとの演算にすることができる。その結果、畳み込み演算部の回路規模を削減することができ、全体の回路規模を削減することができる。

以下、本発明を実施するための形態（以下実施形態という）を図面に従って説明する。

図１，２は、本発明の実施形態に係る歪補償回路を備えるプリディストーション型歪補償増幅器の構成の概略を示す図である。本実施形態に係るプリディストーション型歪補償増幅器は、非線形特性を有する増幅器（電力増幅器）１２からの出力信号中に残留する歪成分を低減させるためのプリディストーション（前置歪）を増幅器１２への入力信号に予め与えることで歪補償を行うものである。

制御部１４においては、所定のサンプル周期毎に生成されたディジタル信号（データ系列）である入力信号ｘ(ｎ)が前置歪補償部１６に入力される。ここでのｎはディジタル信号のサンプル時刻を表す。入力信号ｘ(ｎ)は、実部（同相成分Ｉ(ｎ)）と虚部（直交成分Ｑ(ｎ)）とを有する複素信号（変調信号）であり、変調に応じた周波数帯域幅を有する。入力信号ｘ(ｎ)は、同相成分Ｉ(ｎ)と直交成分Ｑ(ｎ)とを用いて以下の（２）式で表すことが可能である。また、入力信号ｘ(ｎ)は、ベースバンド信号であってもよいし、ＩＦ信号であってもよい。

ｘ(ｎ)＝Ｉ(ｎ)＋ｊ・Ｑ(ｎ) （２）

前置歪補償部１６は、増幅器１２への入力信号ｘ(ｎ)にプリディストーション（前置歪）を与えたプリディストーション信号（前置歪信号）ｙ(ｎ)を生成して出力する。前置歪補償部１６で前置歪が与えられたプリディストーション信号（ディジタル信号）ｙ(ｎ)は、Ｄ／Ａコンバータ１８を介して制御部１４から出力されることで、アナログ信号ｙ(ｔ)に変換されて出力される。ここでのｔはアナログ信号の時刻を表す。なお、前置歪補償部１６で与える前置歪の詳細については後述する。

ミキサ２０は、制御部１４（Ｄ／Ａコンバータ１８）から供給されたプリディストーション信号ｙ(ｔ)に発振器２２から出力された発振信号を混合することで、このプリディストーション信号ｙ(ｔ)をＲＦ信号にアップコンバートして出力する。増幅器１２は、ミキサ２０から供給されたＲＦ信号、つまり前置歪が与えられたプリディストーション信号ｙ(ｔ)を増幅して出力端子ＯＵＴへ出力する。増幅器１２で増幅されるプリディストーション信号ｙ(ｔ)は変調に応じた周波数帯域幅を有するＲＦ信号となる。増幅器１２の入出力特性は非線形特性であるため、増幅器１２で信号を増幅する際に歪が発生し、増幅器１２からの出力信号ｚ(ｔ)には、増幅された入力信号成分（以下主信号成分とする）の他に歪成分も含まれる。そこで、増幅器１２の非線形特性に起因して生じる歪成分を打ち消すために、前置歪補償部１６で前置歪を増幅器１２への入力信号ｘ(ｎ)に予め与えておく。その際には、前置歪補償部１６で与える前置歪の特性を増幅器１２の入出力特性の逆特性に一致させることで、増幅器１２からの出力信号ｚ(ｔ)に生じる歪成分を打ち消すことができる。以下、前置歪補償部１６で増幅器１２への入力信号ｘ(ｎ)に前置歪を与えるための構成について説明する。

現サンプル時刻ｎにおける入力信号をｘ(ｎ)、時刻ｎよりｋサンプル前（ｋは０以上の整数）の時刻(ｎ−ｋ)における入力信号をｘ(ｎ−ｋ)、時刻ｎよりｍサンプル前（ｍは０以上の整数）の時刻(ｎ−ｍ)における入力信号をｘ(ｎ−ｍ)とすると、前置歪補償部１６は、以下の（３）式で表される多項式によりプリディストーション信号ｙ(ｎ−ｍ)を演算する。（３）式において、Ａ_l,kは、歪補償係数であり、ｌ及びｋの値に対応してそれぞれ設定される複素数である。

（３）式から、増幅器１２の入出力特性の逆特性に相当するｙ(ｎ−ｍ)／ｘ(ｎ−ｍ)（以下、伝達関数とする）は、以下の（４）式で表される。ただし、（３）式、（４）式では、必ずしも０から(Ｌ−１)（Ｌは２以上の整数）までのすべてのｌの値に関してＡ_l,k・|ｘ(ｎ−ｋ)|^lの値を積算する必要はなく、例えば偶数のみのｌの値に関してＡ_l,k・|ｘ(ｎ−ｋ)|^lの値を積算してｙ(ｎ−ｍ)、ｙ(ｎ−ｍ)／ｘ(ｎ−ｍ)の値を演算してもよい。また、（３）式、（４）式では、必ずしも０から(Ｋ−１)（Ｋは２以上の整数）までのすべてのｋの値に関してＡ_l,k・|ｘ(ｎ−ｋ)|^lの値を積算しなくてもよい。

前述のように、増幅器１２の歪特性がメモリ効果の影響を受けると、増幅器からの出力信号ｚ(ｔ)に生じる歪成分の周波数特性が非対称となるが、（３）式で表される多項式によりプリディストーション信号ｙ(ｎ−ｍ)を演算することで、プリディストーション信号ｙ(ｎ−ｍ)に周波数特性を付与することが可能となり、周波数特性が非対称となる歪成分を補償することが可能となる。ただし、前述の（１）式は、プリディストーション信号ｙ(ｎ)自体に周波数特性を付与しているのに対して、本実施形態の（３）式は、伝達関数ｙ(ｎ−ｍ)／ｘ(ｎ−ｍ)に周波数特性を付与している点で（１）式と異なる。

（３）式で表されるプリディストーション信号ｙ(ｎ−ｍ)（（４）式で表される伝達関数ｙ(ｎ−ｍ)／ｘ(ｎ−ｍ)）を生成するための前置歪補償部１６の構成例を図２に示す。図２では、（４）式で表される多項式ｙ(ｎ−ｍ)／ｘ(ｎ−ｍ)におけるｌ次の項の総和（Ａ_l,0・|ｘ(ｎ)|^l＋Ａ_l,1・|ｘ(ｎ−１)|^l＋…）を演算するための構成を示しているが、実際には、以下に説明する、べき乗演算部５２、遅延素子５６−１〜５６−４、及び乗算器５８−１〜５８−５の構成が、|ｘ(ｎ−ｋ)|の多項式ｙ(ｎ−ｍ)／ｘ(ｎ−ｍ)における各次数の項の総和を演算するために、各次数（ただし０次を除く）毎に対応して複数設けられる。

べき乗演算部５２は、入力信号ｘ(ｎ)に基づいて、入力信号ｘ(ｎ)の絶対値（振幅レベル）のｌ乗（べき乗数）|ｘ(ｎ)|^lを演算して出力する。カスケード接続された遅延素子５６−１〜５６−４は、複数通りの１以上のｋの値に関して、ｋサンプル分遅延させたべき乗数|ｘ(ｎ)|^lをべき乗数|ｘ(ｎ−ｋ)|^lとして出力する。図２に示す構成例では、遅延素子５６−１からは信号|ｘ(ｎ)|^lを１サンプル分遅延させた信号|ｘ(ｎ−１)|^lが出力され、遅延素子５６−２からは信号|ｘ(ｎ)|^lを２サンプル分遅延させた信号|ｘ(ｎ−２)|^lが出力され、遅延素子５６−３からは信号|ｘ(ｎ)|^lを３サンプル分遅延させた信号|ｘ(ｎ−３)|^lが出力され、遅延素子５６−４からは信号|ｘ(ｎ)|^lを４サンプル分遅延させた信号|ｘ(ｎ−４)|^lが出力される。各遅延素子５６−１〜５６−４では、スカラー量（実数）|ｘ(ｎ)|^lを遅延させる処理が行われる。

乗算器５８−１〜５８−５は、歪補償係数Ａ_l,kとべき乗数|ｘ(ｎ−ｋ)|^lとの積Ａ_l,k・|ｘ(ｎ−ｋ)|^lを複数通りの０以上のｋの値に関してそれぞれ演算して出力する。図２に示す構成例では、乗算器５８−１は、歪補償係数Ａ_l,0とべき乗演算部５２からの信号|ｘ(ｎ)|^lとの積Ａ_l,0・|ｘ(ｎ)|^lを演算し、乗算器５８−２は、歪補償係数Ａ_l,1と遅延素子５６−１からの信号|ｘ(ｎ−１)|^lとの積Ａ_l,1・|ｘ(ｎ−１)|^lを演算し、乗算器５８−３は、歪補償係数Ａ_l,2と遅延素子５６−２からの信号|ｘ(ｎ−２)|^lとの積Ａ_l,2・|ｘ(ｎ−２)|^lを演算し、乗算器５８−４は、歪補償係数Ａ_l,3と遅延素子５６−３からの信号|ｘ(ｎ−３)|^lとの積Ａ_l,3・|ｘ(ｎ−３)|^lを演算し、乗算器５８−５は、歪補償係数Ａ_l,4と遅延素子５６−４からの信号|ｘ(ｎ−４)|^lとの積Ａ_l,4・|ｘ(ｎ−４)|^lを演算する。各乗算器５８−１〜５８−５では、複素数Ａ_l,kとスカラー量（実数）|ｘ(ｎ−ｋ)|^lとの乗算が行われる。

加算器６０は、各乗算器５８−１〜５８−５で演算された積Ａ_l,k・|ｘ(ｎ−ｋ)|^l（図２に示す構成例ではｋ＝０〜４）を積算してその総和を演算することで、歪補償係数Ａ_l,kとべき乗数|ｘ(ｎ−ｋ)|^lとの畳み込み和ΣＡ_l,k・|ｘ(ｎ−ｋ)|^lを演算する。図２に示す構成例では、畳み込み和ΣＡ_l,k・|ｘ(ｎ−ｋ)|^lは、Ａ_l,0・|ｘ(ｎ)|^l＋Ａ_l,1・|ｘ(ｎ−１)|^l＋…＋Ａ_l,4・|ｘ(ｎ−４)|^lとなる。ただし、遅延素子５６−１〜５６−４及び乗算器５８−１〜５８−５の個数については、任意に設定することが可能であり、畳み込み和ΣＡ_l,k・|ｘ(ｎ−ｋ)|^lを演算する際に積算する信号Ａ_l,k・|ｘ(ｎ−ｋ)|^lの個数については、任意に設定することが可能である。このように、べき乗演算部５２と遅延素子５６−１〜５６−４と乗算器５８−１〜５８−５と加算器６０とを含んで、畳み込み和ΣＡ_l,k・|ｘ(ｎ−ｋ)|^lを演算する畳み込み演算部を構成することが可能である。

畳み込み演算部（べき乗演算部５２と遅延素子５６−１〜５６−４と乗算器５８−１〜５８−５）は、|ｘ(ｎ−ｋ)|の多項式ｙ(ｎ−ｍ)／ｘ(ｎ−ｍ)における各次数（ただし０次を除く）毎に対応して複数設けられており、歪補償係数Ａ_l,kとべき乗数|ｘ(ｎ−ｋ)|^lとの積Ａ_l,k・|ｘ(ｎ−ｋ)|^lは複数通りのｌ及びｋの値に関してそれぞれ演算される。そして、加算器６０では、畳み込み和ΣＡ_l,k・|ｘ(ｎ−ｋ)|^lは、複数通りのｌの値に関してそれぞれ演算される。例えば、べき乗演算部５２と遅延素子５６−１〜５６−４と乗算器５８−１〜５８−５とを多項式ｙ(ｎ−ｍ)／ｘ(ｎ−ｍ)における偶数次数（２次、４次、…）毎に対応して設け、複数通りの偶数ｌの値（０，２，４，…）のそれぞれに関して畳み込み和ΣＡ_l,k・|ｘ(ｎ−ｋ)|^lを演算することも可能である。ただし、ｌ＝０に対応する畳み込み和ΣＡ_l,k・|ｘ(ｎ−ｋ)|^lは、単に各歪補償係数Ａ_0,k（図２に示す構成例ではＡ_0,0〜Ａ_0,4）の総和となる。そして、加算器６０は、各ｌの値毎に演算された畳み込み和ΣＡ_l,k・|ｘ(ｎ−ｋ)|^lを積算してその総和を演算することで、（４）式の多項式で表される伝達関数ｙ(ｎ−ｍ)／ｘ(ｎ−ｍ)を生成して出力する。このように、図２に示す構成では、畳み込み演算（ＦＩＲフィルタ）を利用して伝達関数ｙ(ｎ−ｍ)／ｘ(ｎ−ｍ)を生成しており、各歪補償係数Ａ_l,kがＦＩＲフィルタのタップ係数に相当する。なお、伝達関数ｙ(ｎ−ｍ)／ｘ(ｎ−ｍ)の演算の際には、各ｋの値毎に演算された積Ａ_l,k・|ｘ(ｎ−ｋ)|^lを先に積算することもできるし、各ｌの値毎に演算された積Ａ_l,k・|ｘ(ｎ−ｋ)|^lを先に積算することもできる。

遅延素子６１は、ｍサンプル分遅延させた入力信号ｘ(ｎ)を入力信号ｘ(ｎ−ｍ)として出力する。乗算器６２は、加算器６０で各ｌの値毎に演算された畳み込み和ΣＡ_l,k・|ｘ(ｎ−ｋ)|^lの総和（伝達関数ｙ(ｎ−ｍ)／ｘ(ｎ−ｍ)）と入力信号ｘ(ｎ−ｍ)との積ｙ(ｎ−ｍ)／ｘ(ｎ−ｍ)・ｘ(ｎ−ｍ)を演算することで、（３）式の多項式で表されるプリディストーション信号ｙ(ｎ−ｍ)を生成して出力する。なお、図２は、遅延素子６１が入力信号ｘ(ｎ)を２サンプル分遅延させる（ｍの値が２である）例を示しているが、遅延素子６１で入力信号ｘ(ｎ)を遅延させる時間（ｍの値）については（例えばｍ≧１の範囲で）任意に設定することができる。あるいは、遅延素子６１を省略する（ｍの値を０に設定する）ことも可能である。

次に、各歪補償係数Ａ_l,kを演算するための構成例について説明する。図１に示すように、増幅器１２と出力端子ＯＵＴとの間には方向性結合器（カプラ）３４が設けられており、増幅器１２からの出力信号ｚ(ｔ)の一部が方向性結合器３４により抽出される。ミキサ３６は、方向性結合器３４により抽出された出力信号ｒｅｓｐ(ｔ)に発振器２２から出力された発振信号を混合することで、この出力信号（ＲＦ信号）ｒｅｓｐ(ｔ)をＩＦ信号またはベースバンド信号にダウンコンバートして出力する。ミキサ３６の出力側に設けられたフィルタ３８により、ミキサ３６から出力された信号のうち低周波成分（ＩＦ成分またはベースバンド成分）のみが抽出される。フィルタ３８を通過した後の出力信号ｒｅｓｐ(ｔ)は、Ａ／Ｄコンバータ４０によりアナログ信号からディジタル信号（データ系列）ｒｅｓｐ(ｎ)に変換されてから制御部１４内の加算器４２に供給される。また、加算器４２には、前置歪が与えられる前の入力信号ｘ(ｎ)も、遅延器４４を通過させてから供給される。加算器４２は、Ａ／Ｄコンバータ４０から供給された出力信号ｒｅｓｐ(ｎ)と遅延器４４を介して供給された入力信号ｘ(ｎ)とを加算した信号を出力する。加算器４２による加算の際には、Ａ／Ｄコンバータ４０からの出力信号ｒｅｓｐ(ｎ)中に含まれる主信号成分と遅延器４４からの入力信号ｘ(ｎ)とが互いに打ち消し合うように方向性結合器３４の結合度または制御部１４の利得、及び遅延器４４の遅延量を設定することで、増幅器１２からの出力信号ｚ(ｔ)中に残留している歪成分が抽出されて加算器４２から出力される。

前置歪演算部４６は、加算器４２で抽出された歪成分（以下、抽出歪信号とする）のレベル、すなわち増幅器１２からの出力信号ｚ(ｔ)中に残留する歪成分のレベルが低減するように、各歪補償係数Ａ_l,kを決定する。例えば、抽出歪信号のレベルが低減する方向に各歪補償係数Ａ_l,kを更新する摂動法を用いることができる。また、抽出歪信号のレベルが最小となるための各歪補償係数Ａ_l,kを最小二乗法を用いて算出することもできる。このように、増幅器１２からの出力信号ｚ(ｔ)中に残留する歪成分のレベルが低減するよう増幅器１２への入力信号ｘ(ｎ)に与える前置歪（各歪補償係数Ａ_l,k）が補正されることで、経時変化や温度変化等により増幅器１２の入出力特性が変化しても歪補償性能の維持が図られる。

前述のプリディストーション信号ｙ(ｎ)自体に周波数特性を付与している図７の構成では、各乗算器１５８−１〜１５８−５による乗算が複素数同士の乗算となるため、各乗算器１５８−１〜１５８−５の回路規模が大型化する。そして、各遅延素子１５６−１〜１５６−４での遅延処理が複素数を遅延させる処理となるため、各遅延素子１５６−１〜１５６−４の回路規模が大型化する。複数時刻での入力信号ｘ(ｎ−ｋ)を考慮した多項式を用いてプリディストーション信号ｙ(ｎ)を生成する場合は、より多くの時刻での入力信号ｘ(ｎ−ｋ)を考慮するほど、乗算器１５８−１〜１５８−５及び遅延素子１５６−１〜１５６−４の個数が増大し、また、多項式の次数が増大するほど、乗算器１５４、乗算器１５８−１〜１５８−５、及び遅延素子１５６−１〜１５６−４の個数が増大する。したがって、図７の構成では、回路規模を小型化することは困難である。

これに対して伝達関数ｙ(ｎ−ｍ)／ｘ(ｎ−ｍ)に周波数特性を付与している本実施形態の構成では、伝達関数ｙ(ｎ−ｍ)／ｘ(ｎ−ｍ)による多項式の次数がプリディストーション信号ｙ(ｎ)による多項式の次数よりも１次低くなるため、図７の構成の乗算器１５４を省略することが可能となる。さらに、各乗算器５８−１〜５８−５による乗算が複素数と実数との乗算となるため、各乗算器５８−１〜５８−５の回路規模を削減することができる。そして、各遅延素子５６−１〜５６−４での遅延処理が実数を遅延させる処理となるため、各遅延素子５６−１〜５６−４の回路規模を削減することができる。したがって、本実施形態の構成によれば、増幅器１２のメモリ効果に起因して周波数特性が非対称となる歪成分を補償することができるとともに、回路規模を削減して小型化を図ることができる。さらに、畳み込み和ΣＡ_l,k・|ｘ(ｎ−ｋ)|^lを偶数のみのｌの値に関してそれぞれ演算することで、畳み込み演算部（べき乗演算部５２と遅延素子５６−１〜５６−４と乗算器５８−１〜５８−５）の個数を削減することができ、回路規模をさらに削減することができる。なお、増幅器１２のメモリ効果は信号の包絡線変動の影響によりバイアスラインが変動し、信号が変調されることが原因の１つと考えられる。この考えに基づけば、伝達関数ｙ(ｎ−ｍ)／ｘ(ｎ−ｍ)に周波数特性を付与している本実施形態の構成はきわめて妥当であると考えられる。

本実施形態の構成（図２に示す構成）による歪補償効果を実測により確認した結果を図３に示す。図３は、増幅器１２からの出力信号電力の周波数特性を実測した結果を示しており、本実施形態の構成（メモリ効果対応）との比較対象として、歪補償を行わない場合（歪補償なし）の実測結果と、入力信号の瞬時値のみを考慮して歪補償を行う場合（メモリ効果非対応）の実測結果も図示している。ただし、図３において、横軸の周波数は、中心周波数を０とする正規化周波数である。図３に示すように、入力信号の瞬時値のみを考慮して歪補償を行う場合（メモリ効果非対応の場合）は、増幅器からの出力信号に生じる歪成分の周波数特性が非対称となって歪補償量が制限されるが、本実施形態の構成により、周波数特性が非対称となる歪成分を補償することができ、歪補償性能を向上できていることがわかる。さらに、前述の図７に示す構成による歪補償効果を実測により確認した結果を図４に示す。本実施形態の構成によれば、図７に示す構成と比較して、図３，４に示すように同等の歪補償性能を維持しながら、回路規模を削減することが可能となる。

次に、本実施形態の他の構成例について説明する。

本実施形態では、図５に示すように、乗算器５８−１〜５８−５へ供給する信号（べき乗数）|ｘ(ｎ−ｋ)|^lを選択するセレクタ６４を設けることもできる。図５に示す構成例によれば、べき乗演算部５２または遅延素子５６−１〜５６−８から乗算器５８−１〜５８−５へ供給する信号（べき乗数）|ｘ(ｎ−ｋ)|^lをセレクタ６４により選択し、ＦＩＲフィルタのタップ位置を選択することで、乗算器５８−１〜５８−５の個数を削減することができ、回路規模の更なる削減を図ることができる。一般的なＦＩＲフィルタは急峻な周波数特性を得るためにすべての遅延素子出力を畳み込み演算に利用することが多いが、入力信号ｘ(ｎ)に与える前置歪特性はゆるやかな周波数特性で十分なことが多いため、乗算器５８−１〜５８−５の個数を削減することが可能となる。

また、図６に示す構成例では、図２に示す構成例と比較して、乗算器５８−１〜５８−５の代わりに、テーブル演算器６８−１〜６８−５が設けられている。テーブル演算器６８−１〜６８−５は、べき乗数|ｘ(ｎ−ｋ)|²に対する、複数通りの偶数ｌの値に関する歪補償係数Ａ_l,kとべき乗数|ｘ(ｎ−ｋ)|^lとの積Ａ_l,k×|ｘ(ｎ−ｋ)|^lの総和の関係を表すＬＵＴ（ルックアップテーブル）を用いて、べき乗数|ｘ(ｎ−ｋ)|²に対応するこの積Ａ_l,k×|ｘ(ｎ−ｋ)|^lの総和を複数通りのｋの値に関してそれぞれ演算する。図６に示す構成例では、テーブル演算器６８−１は、信号|ｘ(ｎ)|²と信号Ａ_l,0・|ｘ(ｎ)|^lの総和との関係を表すＬＵＴにおいて、べき乗演算部５２からの信号|ｘ(ｎ)|²に対応する信号Ａ_l,0・|ｘ(ｎ)|^lの総和を演算し、テーブル演算器６８−２は、信号|ｘ(ｎ−１)|²と信号Ａ_l,1・|ｘ(ｎ−１)|^lの総和との関係を表すＬＵＴにおいて、遅延素子５６−１からの信号|ｘ(ｎ−１)|²に対応する信号Ａ_l,1・|ｘ(ｎ−１)|^lの総和を演算し、テーブル演算器６８−３は、信号|ｘ(ｎ−２)|²と信号Ａ_l,2・|ｘ(ｎ−２)|^lの総和との関係を表すＬＵＴにおいて、遅延素子５６−２からの信号|ｘ(ｎ−２)|²に対応する信号Ａ_l,2・|ｘ(ｎ−２)|^lの総和を演算し、テーブル演算器６８−４は、信号|ｘ(ｎ−１)|²と信号Ａ_l,3・|ｘ(ｎ−３)|^lの総和との関係を表すＬＵＴにおいて、遅延素子５６−３からの信号|ｘ(ｎ−３)|²に対応する信号Ａ_l,3・|ｘ(ｎ−３)|^lの総和を演算し、テーブル演算器６８−５は、信号|ｘ(ｎ−４)|²と信号Ａ_l,4・|ｘ(ｎ−４)|^lの総和との関係を表すＬＵＴにおいて、遅延素子５６−４からの信号|ｘ(ｎ−４)|²に対応する信号Ａ_l,4・|ｘ(ｎ−４)|^lの総和を演算する。ここでのＬＵＴは、スカラー量（実数）|ｘ(ｎ−ｋ)|²と複素数（Ａ_l,k・|ｘ(ｎ−ｋ)|^lの総和）との関係を表す。そして、加算器６０は、テーブル演算器６８−１〜６８−５で演算された積Ａ_l,k・|ｘ(ｎ−ｋ)|^lの総和（図６に示す構成例ではｋ＝０〜４）を積算してその合計値を演算することで、歪補償係数Ａ_l,kとべき乗数|ｘ(ｎ−ｋ)|^lとの畳み込み和の総和（伝達関数ｙ(ｎ−ｍ)／ｘ(ｎ−ｍ)）を演算する。ＬＵＴは制御部１４内の記憶装置に記憶されており、前置歪演算部４６は、加算器４２からの抽出歪信号（増幅器１２からの出力信号ｚ(ｔ)中に残留する歪成分）のレベルが低減するように、記憶装置に記憶されたＬＵＴを更新する。

図６に示す構成例によれば、ＬＵＴを用いて歪補償係数Ａ_l,kとべき乗数|ｘ(ｎ−ｋ)|^lとの積Ａ_l,k・|ｘ(ｎ−ｋ)|^lの総和を演算することで、伝達関数ｙ(ｎ−ｍ)／ｘ(ｎ−ｍ)による多項式の次数をより高次まで容易に拡張することが可能となる。なお、図６に示す構成例でも、遅延素子５６−１〜５６−４及びテーブル演算器６８−１〜６８−５の個数については、任意に設定することが可能であり、畳み込み和の総和を演算する際に積算する信号Ａ_l,k・|ｘ(ｎ−ｋ)|^lの個数については、任意に設定することが可能である。

さらに、図６に示す構成例では、テーブル演算器６８−１〜６８−５は、入力信号の絶対値|ｘ(ｎ−ｋ)|に対する、複数通りのｌの値に関する歪補償係数Ａ_l,kとべき乗数|ｘ(ｎ−ｋ)|^lとの積Ａ_l,k・|ｘ(ｎ−ｋ)|^lの総和の関係を表すＬＵＴ（ルックアップテーブル）を用いて、入力信号の絶対値|ｘ(ｎ−ｋ)|に対応するこの積Ａ_l,k・|ｘ(ｎ−ｋ)|^lの総和を複数通りのｋの値に関してそれぞれ演算することもできる。その場合は、べき乗演算部５２に代えて、入力信号ｘ(ｎ)を基に入力信号の絶対値（振幅レベル）|ｘ(ｎ)|を演算する絶対値演算部を設ける。そして、遅延素子５６−１〜５６−４は、複数通りの１以上のｋの値に関して、ｋサンプル分遅延させた絶対値|ｘ(ｎ)|を絶対値|ｘ(ｎ−ｋ)|として出力する。

以上、本発明を実施するための形態について説明したが、本発明はこうした実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において、種々なる形態で実施し得ることは勿論である。

本発明の実施形態に係る歪補償回路を備えるプリディストーション型歪補償増幅器の構成の概略を示す図である。本発明の実施形態に係る歪補償回路の構成の概略を示す図である。本発明の実施形態に係る歪補償回路による歪補償効果を実測により確認した結果を示す図である。関連技術に係る歪補償回路による歪補償効果を実測により確認した結果を示す図である。本発明の実施形態に係る歪補償回路の他の構成の概略を示す図である。本発明の実施形態に係る歪補償回路の他の構成の概略を示す図である。関連技術に係る歪補償回路の構成の概略を示す図である。

符号の説明

１２増幅器、１４制御部、１６前置歪補償部、１８Ｄ／Ａコンバータ、２０，３６ミキサ、２２発振器、３４方向性結合器、３８フィルタ、４０Ａ／Ｄコンバータ、４２，６０加算器、４４遅延器、４６前置歪演算部、５２べき乗演算部、５６−１〜５６−４，６１遅延素子、５８−１〜５８−５，６２乗算器、６４セレクタ、６８−１〜６８−５テーブル演算器。

Claims

非線形特性を有する増幅器からの出力信号中に残留する歪成分が低減するよう増幅器への入力信号に前置歪を歪補償係数に基づいて与えた前置歪信号を生成する前置歪補償部を備え、前置歪補償部で生成された前置歪信号が増幅器で増幅される歪補償回路であって、
前置歪補償部は、
現サンプルにおける入力信号をｘ(ｎ)、ｋサンプル前（ｋは０以上の整数）における入力信号をｘ(ｎ−ｋ)、ｌを０以上の整数、ｌ及びｋの値に対応する歪補償係数をＡ_l,kとすると、歪補償係数Ａ_l,kとべき乗数|ｘ(ｎ−ｋ)|^lとの畳み込み和の総和を複数通りのｌ及びｋの値に関して演算する畳み込み演算部と、
畳み込み演算部で演算された畳み込み和の総和とｍサンプル分（ｍは０以上の整数）遅延させた入力信号ｘ(ｎ−ｍ)との積を演算することで前記前置歪信号を生成する乗算部と、
を有する、歪補償回路。
請求項１に記載の歪補償回路であって、
畳み込み演算部は、
１以上のｋの値に関して、ｋサンプル分遅延させたべき乗数|ｘ(ｎ)|^lをべき乗数|ｘ(ｎ−ｋ)|^lとして出力する遅延素子と、
歪補償係数Ａ_l,kとべき乗数|ｘ(ｎ−ｋ)|^lとの積を複数通りのｌ及びｋの値に関してそれぞれ演算する乗算器と、
乗算器で演算された各積の総和を演算することで歪補償係数Ａ_l,kとべき乗数|ｘ(ｎ−ｋ)|^lとの畳み込み和の総和を演算する加算器と、
を含む、歪補償回路。
請求項２に記載の歪補償回路であって、
畳み込み演算部は、乗算器へ供給するべき乗数|ｘ(ｎ−ｋ)|^lを選択するセレクタをさらに含む、歪補償回路。
請求項１に記載の歪補償回路であって、
畳み込み演算部は、
入力信号の絶対値|ｘ(ｎ−ｋ)|またはそのべき乗数|ｘ(ｎ−ｋ)|²に対する、複数通りのｌの値に関する歪補償係数Ａ_l,kとべき乗数|ｘ(ｎ−ｋ)|^lとの積Ａ_l,k×|ｘ(ｎ−ｋ)|^lの総和の関係を用いて、入力信号の絶対値|ｘ(ｎ−ｋ)|またはそのべき乗数|ｘ(ｎ−ｋ)|²に対応する当該積Ａ_l,k×|ｘ(ｎ−ｋ)|^lの総和を複数通りのｋの値に関してそれぞれ演算するテーブル演算部と、
テーブル演算部で演算された各積Ａ_l,k×|ｘ(ｎ−ｋ)|^lの総和を積算することで前記畳み込み和の総和を演算する加算器と、
を含む、歪補償回路。
請求項１〜４のいずれか１に記載の歪補償回路であって、
畳み込み演算部は、複数通りの偶数ｌの値に関して前記畳み込み和の総和を演算する、歪補償回路。
非線形特性を有する増幅器と、増幅器からの出力信号中に残留する歪成分が低減するよう増幅器への入力信号に前置歪を歪補償係数に基づいて与えた前置歪信号を生成する歪補償回路と、を備え、歪補償回路で生成された前置歪信号を増幅器で増幅するプリディストーション型歪補償増幅器であって、
前記歪補償回路が、請求項１〜５のいずれか１に記載の歪補償回路である、プリディストーション型歪補償増幅器。