JP4865596B2 - 無線受信装置 - Google Patents

Description

デジタル変調方式の受信装置および無線装置において、高周波部の歪みを補償する技術に関し、
特に、無線機受信系回路に等化器を実装する無線機の受信回路のハードウェアに起因する受信信号歪みの補正を行う技術に関する。

デジタル移動通信に適用する無線受信機では、送信された信号を再生するために、信号増幅回路や、周波数変換回路や、所望の周波数帯域を抽出するフィルタ回路等が必要になる。
これら回路を構成するアナログ素子は本質的に歪み発生の要因となるが、その中でも特にフィルタにおける振幅、群遅延等の周波数特性は大きな劣化要因となる。
また無線システムの容量増加を目的として、チャネル配置間隔を狭小化した場合に、前記フィルタにおける劣化が著しいということが知られている。
このような受信回路歪みをアナログ的に調整する事は容易ではなく、そのために必要になるコストは少なくない。

また、デジタル変調方式の受信装置において、IF（中間周波数）帯域（またはベースバンド帯域）に周波数変換を行う高周波部のフィルタが、信号通過帯域内での振幅特性が均一でなく、群遅延歪みにより位相特性が線形でなくなるといった歪み特性を持ち、このままベースバンド信号処理を行うと、符号間干渉によりビット誤り率増大など受信特性が劣化する。
このため、歪み特性を補償するためのデジタルフィルタをベースバンド部に設けており、補償特性を決めるフィルタの係数はROMに格納している。

ここで、受信機のデジタル信号処理部においてロールオフフィルタ等により構成される受信フィルタの係数に、あらかじめ代表的な受信回路の歪み特性の逆特性を畳み込んでおいて、受信部の信号処理を行う等の対策が行われている。
しかしながら前記従来の対策方式により、無線機を生産した場合、アナログ素子のばらつきにより、全ての製品で最適な受信性能を確保する事はむずかしいという問題がある。

そこで、伝搬環境としてマルチパスを想定する場合は、等化器を受信機に実装する事がある。
等化器は伝搬路において発生する歪みを補正する機能をもつが、特に周波数選択性フェージングとよばれるような、複数の伝搬路間の経路長差が大きく、伝送シンボル周期に対し、伝搬時間のばらつき（遅延分散）が無視できない場合に、等化器の適用が有効である。
等化器は前述のような伝搬路歪みを補正するだけでなく、無線機の受信回路の歪みを補正する事ができるので、等化器を実装する受信機では前述のような受信フィルタ係数の補正による受信回路歪み補償は不要になる。
しかしながら、たとえば携帯無線端末のように低消費電力である事が要求される無線装置においては、等化器機能を停止して長時間使用するような使い方も想定されるので、受信回路歪み補償は必要である。

従来の無線受信機に関する技術として、例えば特許文献１に示すものがある。

特開2006-115261

上記高周波部のフィルタはアナログ回路のため、部品の個体差により特性にバラつきがある。
上記ROMに格納するデジタルフィルタの係数を、ある代表の1台の受信装置に対して最適化し、全ての受信装置に共通で使用する場合、高周波部フィルタ特性のバラつきが大きいと、アンマッチとなり十分な補償効果が得られない。
移動通信で広く採用されているπ/4シフトQPSKの変調方式の場合は、上記アンマッチによる受信特性への影響は小さく問題無いが、固定通信で主に採用されている多値の直交振幅変調方式（16QAM, 64QAM, 256QAMなど）ではその影響が特に大きい。

このような場合は、受信装置毎に上記デジタルフィルタの係数を最適化し、この係数を書換え可能な不揮発性メモリ（フラッシュメモリやEEPROMなど）に格納する。
デジタルフィルタ係数の最適化は、ベースバンド部入力信号をデジタルのデータとして受信装置から取り出し、パソコンなど用いてデジタルフィルタ係数を算出し、算出した係数を受信装置の不揮発性メモリに書込むため、手順が複雑である。
このため、1台毎に最適化を行うと、製造時の1台あたりの調整時間が長くなってしまうばかりでなく、ヒューマンエラーにより間違った係数を書込んでしまう可能性がある。
本発明においては、受信回路に使用する部品個別の性能ばらつきにより発生する受信性
能の劣化をなくす事ができる、受信回路歪み補償方式の無線受信装置を提供する事を目的とする。

上記課題を解決するため請求項１に記載の発明は、デジタル変調方式の無線受信装置であって、係数を変更可能なFIRデジタルフィルタと、適応等化器と、等化器係数を格納する書換え可能な不揮発性メモリを有する無線受信装置であって、前記適応等化器で算出した等化器係数を、該不揮発性メモリに格納するトレーニング機能と、受信装置立上げ時に、前記不揮発性メモリから算出した等化器係数を読出し、受信フィルタ係数と当該等化器係数との畳込み演算を行う演算手段と、該畳込み演算結果を前記FIRデジタルフィルタの係数として前記不揮発性メモリに記憶する機能とを有することを特徴とする。

上記課題を解決するため請求項２に記載の発明は、不揮発性メモリと、複素フィルタ化された受信フィルタと、等化器と、を備えた無線受信装置であって、前記受信フィルタの係数を、前記不揮発性メモリ内の複数の係数セットから選択する選択手段と、前記受信フィルタ出力を、前記等化器に入力し、等化処理を実行する手段と、受信信号の係数収束後得られる補正フィルタ係数と受信フィルタ係数との畳み込みにより受信回路歪み補償特性を含んだ受信フィルタ係数を算出する算出手段とを備え、該算出結果を前記不揮発性メモリに保存し、以降の通信において、該算出した係数を使用することを特徴とする。

上記課題を解決するため、前記適応等化器がトランスバーサル等化器であってもよい。

上記課題を解決するため、上記無線受信装置に送信装置を備えてもよい。

また、上記課題を解決するため本発明は、受信装置内部に、係数を変更可能なFIRデジタルフィルタと、適応等化器と、書換え可能な不揮発性メモリを有し、該適応等化器で算出した等化器係数を、該不揮発性メモリに格納するトレーニング機能と、立上げ時に、該不揮発性メモリから該算出した係数を読出し、該読み出した係数と、ルートロールオフ特性のフィルタ係数との畳込み演算を行い、該畳込み演算結果を、該FIRデジタルフィルタの係数とする機能とを有するものである
。
また、上記適応等化器は、トランスバーサル等化器である。

また、上記課題を解決するため本発明は、受信フィルタを複素フィルタ化してあり、不揮発性メモリを装備しており、受信フィルタの係数は、不揮発性メモリ内の複数の係数セットから選択可能である無線機であって、前記受信フィルタ出力を、等化器に入力し、等化処理を実行する無線機であって、係数収束後得られる補正フィルタ係数と受信フィルタ係数との畳み込みにより、受信回路歪み補償特性を含んだ受信フィルタ係数を算出して、不揮発性メモリに保存し、以降、通常の通信において、本係数を使用する受信回路の歪み補償方式を提供するものである。

また、このような無線機において、受信回路歪み補償用係数算出時と、通常通信中の等化処理時とで、等化器タップ長、または、等化フィルタ構造、または、タップ内データ更新、または、係数更新アルゴリズム、または、係数更新ステップサイズ、のいずれか、または全ての条件を切り換えられることにより、より効率の良い受信回路の歪み補償係数算出方式とするものである。

本発明によれば、受信装置毎に補償特性を最適化することができるため、全ての個体で良好な受信性能を得ることができる。
また、マルチパス干渉軽減の目的で適応等化器を内蔵している受信装置においても、上記FIRデジタルフィルタで高周波部のフィルタ特性を補償するため、適応等化器の性能をマルチパス干渉軽減に最大限に割当てられる。
更に、トレーニング処理は、受信装置内部で自動的に行うため、調整作業に要する時間が短縮され、製造の効率が上がり、ヒューマンエラーによる係数の書き間違えも発生しない。

また、本発明によれば、等化器を実装する無線機の調整時に、各々の無線機に最適な受信回路歪み補償係数を算出できるので、無線機の受信性能を、高いレベルで均一化することができる。しかも、本発明実装に際してハードウェア規模を増大する必要もない。
また、アナログ素子特性のばらつきを吸収できるので、素子選定条件の緩和が可能になる無線機のコストダウンにも繋がる。

本発明の実施の形態（第１実施例）について図面を参照しながら説明する。
図1は、本発明の実施の形態（第１実施例）による受信装置の一実施例を示すブロック図である。
なお、図1は、受信部のみで構成された受信装置であるが、送信部を含んだ送受信装置であっても良い。
受信装置は主に、高周波部102、デジタル信号処理部122、制御部123と書換え可能な不揮発性メモリ120で構成される。
デジタル信号処理部122は、例えばデジタル信号処理用のプロセッサ(DSP)のソフトウェアで構成され、制御部123は、例えばマイコンのソフトウェアで構成される。

高周波部102は、受信信号入力端子101より入力された受信信号の周波数をIF（中間周波数）帯域へ周波数変換し、帯域外の信号周波数成分を除去し、A/D変換器103へ入力する。
デジタル信号処理部122は、DCオフセット除去部104により、A/D変換器103より入力されるデジタル信号から固定値を減算することによりDCオフセットを除去し、直交復調部105によりベースバンド帯域へ周波数変換し、LPF 106により直交復調による不要周波数成分を除去し、受信フィルタ108により、ルートロールオフ特性の波形整形と、高周波部における歪み特性の補償を行い、判定復号部111により変調されたデータを復号する。
また、適応等化器ONモードで動作時は、判定復号部111と並列に適応等化器112を動作させ、高周波部から入力される信号の符号間干渉を除去しながら変調されたデータを復号する。
復号データは判定復号部111と適応等化器112の双方から出力されるため、スイッチ113により選択してチャネルコーデック部121へ出力する。
適応等化器OFFモード時は端子(a)と(c)を接続し、適応等化器ONモード時は、端子(b)と(c)を接続する。

A/D変換器103でのサンプリングレートは、シンボルレートをf_b（f_bはシンボル周期をTとしてf_b=1/T）としてf_s1=32f_bである。
LPF 106と受信フィルタ108との間にダウンサンプラ107を挿入し、受信フィルタ108のサンプリングレートをf_s2=4f_bに落とす。
更に、判定復号部111では、シンボルタイミングでの信号のみ必要とするため、ダウンサンプラ109でサンプリングレートをf_s3=f_bに落とす。
また、受信フィルタ108と適応等化器の間にダウンサンプラ110を挿入し、サンプリングレートをf_s4=2f_bに落とす。
なお、上記各サンプリングレートf_s1, f_s2, f_s4は一例であり、これらがf_bの整数倍で、かつf_s1≧f_s2≧f_s4であれば、任意に決めて良い。ただし、f_s4は、f_s4≧2f_bであることが望ましい。

チャネルコーデック部121はデジタル信号処理部122に含まれ、判定復号したデータから情報が含まれる部分のみ抽出し、必要により誤り訂正を行い、受信データ出力端子114へその結果を出力する。
デジタル信号処理部122は更に、係数を格納するRAM 115、ルートロールオフ特性（図面ではRROFと表記）のフィルタ係数を格納するROM 118、等化器の係数とルートロールオフ特性フィルタ係数との畳込み演算を行う畳込み演算部117、スイッチ116, 119で構成される。
制御部123は、PC接続端子126を介してPC（パソコン）と接続し、PCから受信装置へのコマンド入力や、受信装置からPCへの状態表示などのユーザインタフェース機能と、デジタル信号処理部122に対する処理の制御と、不揮発性メモリ120に対する書込み、読込み機能を有する。

図２は、本発明の実施の形態（第１実施例）の適応等化器の詳細を示したブロック図である。
適応等化器112の構成は、トランスバーサル等化器であり、タップ数をN（例えばN=11）とし、N-1個の遅延回路202-1〜N-1、N個の複素乗算器203-1〜N、複素加算器204、判定部205、スイッチ206、複素減算器207、係数更新部208で構成される。
遅延回路202-1〜N-1の遅延時間は、図1のf_s4=2f_bに合わせて、シンボル周期の半分T/2である。
つまり、遅延回路202-1の出力u₁はT/2だけ過去の入力信号で、遅延回路202-2の出力u₂はTだけ過去の入力信号、以下同様にして、遅延回路202-N-1の出力u_N-1は、(N-1)T/2だけ過去の入力信号である。
複素乗算器203-1は、入力端子201からの入力信号u₀と等化器係数h₀の複素共役h^* ₀との積h^* ₀u₀を演算し、複素乗算機203-2は、遅延回路202-1出力u₁と等化器係数h₁の複素共役（複素共役=虚数部の符号を反転すること）h^* ₁との積h^* ₁u₁を演算し、以下同様にして、複素乗算機203-Nは、遅延回路202-N-1出力u_N-1と等化器係数h_N-1の複素共役h^* _N-1との積h^* _N-1u_N-1を演算する。
なお、等化器係数h₀, h₁, …,h_N-1は係数更新部208より入力される。
複素加算器204は、複素乗算器203-1〜Nの出力の総和演算を複素数で行い、この出力が適応等化器のフィルタ出力となる。

判定部205は、複素加算器204の出力の判定復号を行い、判定復号した符号を判定符号出力端子210へ出力すると共に、判定したシンボルをスイッチ206の端子(a)に入力する。
入力端子201に入力される信号は、フレーム構造となっており、その中には、後述する既知シンボル区間とデータ区間がある。
スイッチ206は、既知シンボル区間の場合は、端子(b)と(c)を接続し、ROM 209に格納されている参照シンボルを選択し、データ区間の場合は、端子(a)と(c)を接続し、判定部205からの判定シンボルを選択し、いずれかを複素減算器207へ入力する。
複素減算器207は、スイッチ206出力と複素加算器204出力の差を複素数で演算することにより等化誤差を求め、係数更新部208へ入力する。
係数更新部は、係数更新アルゴリズムを用いて等化器係数h₀, h₁, …, h_N-1を更新する。係数更新アルゴリズムとしては、LMS（Least Mean Squares: 最小2乗平均）やRLS（Recursive Least Means: 再帰最小2乗）などを用いる。
図1の構成では、適応等化器112は、高周波部102の歪み特性を補償するフィルタ係数の算出に用いると共に、通常の使用時のマルチパス干渉の補償にも用いる。

ここで図5は、本発明の実施の形態（第１実施例）による無線区間信号フォーマットを示し、具体的には、電波産業会標準規格ARIB STD-T86（市町村デジタル同報通信システム）の無線区間信号フォーマットで、TDMAの1スロット（同システムでは、1フレーム80msを6スロットに分割し、1スロットは80ms/6≒13.33ms）を示している。
同図(a)が制御用物理チャネル、(b)が通信用物理チャネル、(c)が同期バーストの信号フォーマットである。
(a)の制御用物理チャネルと(c)の同期バーストの既知シンボル区間は、AGCプリアンブルAPまたは固定パターンFPと同期ワードSWで、(b)の通信用物理チャネルの既知シンボル区間は、同期ワードSWのみとなる。

次に、図6及び、図1と図3を用いて、トレーニングの動作を説明する。
図3は、本発明の実施の形態（第１実施例）のトレーニング動作を示すシーケンス図である。
図6は、本発明の実施の形態（第１実施例）のトレーニングを行う場合の受信装置の接続系統図を示し、
高周波部による歪み特性を測定し、この特性を補償する係数を書換え可能な不揮発性メモリに記憶させるトレーニングを行う場合の、受信装置の接続系統図である。
トレーニングを行う場合は、受信装置の受信信号入力端子（図1の受信信号入力端子101）に、標準信号発生器を接続し、図5に示すフォーマットの変調信号を入力し、PC接続端子（図1のPC接続端子126）には、PC（パソコン）を接続する。

図３のステップ301でPCよりトレーニングコマンドが入力されると、制御部123は、ステップ302で受信状態に設定されているかを確認する。
設定されていない場合は、PCにNGと応答し、終了させる。
これは、コマンドの誤入力による誤動作を防ぐためである。つまり、ステップ301の前に受信コマンドを入力しておく必要がある。
ステップ302で、受信状態に設定されている場合は、信号線124を介してデジタル信号処理部122へトレーニング指示を出す（ステップ303）。
指示を受けるとデジタル信号処理部122は、スイッチ116の端子(a)と(c)を接続し、ROM118に格納されたルートロールオフ特性（図面ではRROFと表記している）のフィルタ係数をRAM115に格納し、受信フィルタ108の特性をルートロールオフ特性にし（ステップ304）、適応等化器ONモードにし、適応等化器112を動作させる（ステップ305）。
ステップ305からT₁=10秒（T₁の値は一例として10秒としたが、等化器の係数更新アルゴリズムの収束特性に応じて任意に決めて良い）経過した後、適応等化器112の係数と等化誤差を取得する（ステップ306）。
ステップ306で取得した等化誤差が-20dB以下（一例として-20dB以下としたが、所望の性能に応じて判定条件は任意に決めて良い）であればステップ308以降の処理を行い、そうでなければステップ311以降の処理を行なう（ステップ307）。

ステップ307で等化誤差≦-20dBと判断した場合は、スイッチ119の端子(a)と(c)を接続し、畳込み演算部117により、等化器係数とルートロールオフ特性フィルタ係数との畳込み演算を行い、スイッチ116の端子(b)と(c)を接続し、畳込んだ係数をRAM 115に格納し、受信フィルタ108に高周波部102における歪みに対する補償特性を持たせる（ステップ308）。
続いて、この時得られた等化器係数を制御部123に出力すると共に、信号線125を介して、等化誤差を通知し（ステップ309）と、トレーニング完了の通知（ステップ310）を制御部123に対して行い、続いてステップ313の処理を行う。
ステップ307で等化誤差＞-20dBと判断した場合は、信号線125を介して、等化誤差の通知（ステップ311）と、トレーニングNGの通知（ステップ312）を制御部123に対して行い、続いてステップ313の処理を行う。
ステップ313では、等化器ON/OFFモードを元の状態（ステップ305より前の状態）に戻す。

制御部123は、ステップ314において、デジタル信号処理部122よりトレーニング完了通知（ステップ310）またはトレーニングNG通知（ステップ312）の何れかが通知されているか確認し、通知されるまで待機する。
但し、T₂=15秒経過しても（T₂の値は一例として15秒としたが、任意に決めて良い）デジタル信号処理部122からの通知が無い場合は、強制終了する。
ステップ315において、
デジタル信号処理部122よりトレーニング完了通知（ステップ310）を受けている場合は、ステップ316以降の処理を行い、そうでなければステップ318の処理を行う。
ステップ316において（トレーニング完了通知を受けている場合）、デジタル信号処理部122の適応等化器112から受け取った等化器係数を不揮発性メモリ120に書込み、ステップ317において、PCに対して等化誤差とOKであることを通知する。
ステップ318において（トレーニングNG通知を受けている場合）、PCに対して等化誤差とNGであることを通知する。
トレーニングを行う時の作業は、PCより受信コマンドとトレーニングコマンドを入力するだけで良く、これにより高周波部の歪み特性に適応した等化器係数が、不揮発性メモリ120に記憶され、トレーニングが完了する。

次に、図1と図4を用いて、立上げ時の動作を説明する。
図4は、本発明の実施の形態（第１実施例）の立上げ時動作を示すシーケンス図を示し、具体的には、デジタル信号処理部122がデジタル信号処理プロセッサ(DSP)である場合のシーケンス図であるが、論理回路による構成としても良い。
受信装置の電源が投入されるか、装置がリセットされると、制御部123はデジタル信号処理部122にプログラムをダウンロードし（ステップ401）、デジタル信号処理部122はプログラムを起動し（ステップ402）、制御部123に対してブート完了であること通知する（ステップ403）。

ステップ403の後は、途中を省略しているが、ここでは受信周波数の設定や送信部の設定（送信部を内蔵している場合）等を行う。
制御部123は、不揮発性メモリ120から等化器係数を読み込み（ステップ404）、読み込んだ等化器係数の転送（ステップ405）と、受信フィルタ初期化指示（ステップ406）を信号線124を介してデジタル信号処理部122に対して行う。
デジタル信号処理部122は、制御部123から受信フィルタ初期化指示を受けると、スイッチ119の端子(b)と(c)を接続し、畳込み演算部117で、制御部123から受け取った等化器係数と、ルートロールオフ特性のフィルタ係数との畳込み演算を行い、スイッチ116の端子(b)と(c)を接続し、畳込んだ係数をRAM 115へ格納し、受信フィルタ108に高周波部102の歪み補償特性を持たせ（ステップ407）、信号線125を介して、受信フィルタ初期化完了通知を、制御部123に通知する（ステップ408）。

以上の処理により、受信装置を立ち上げる毎に、その受信装置に適した周波数特性の補償が行われる。
一例として、図１０に代表特性で補償した場合の受信コンスタレーション波形を示し、図１１にトレーニングを行った後の受信コンスタレーション波形を示す（変調方式は16QAM）。
代表特性を用いる場合は、高周波部歪み特性のバラつきにより、代表特性とアンマッチとなり、符号間干渉により波形が発散しているが（図１０）、トレーニングを行うことにより符号間干渉が無くなり、コンスタレーション波形の発散がなくなることが分かる（図１１）。

図1の構成では、適応等化器112をマルチパス干渉軽減の目的でも動作させるが、上記受信フィルタ108で高周波部102のフィルタ特性を補償するため、適応等化器112の性能をマルチパス干渉軽減に最大限に割当てられる。
また、図1の受信装置で、消費電力を抑える目的で適応等化器OFFモードにする場合や、エリア調査等を目的としたビット誤り率測定で、適応等化器の方式による優劣が出ないように適応等化器OFFモードとする場合がある。
上述のトレーニングを行うことにより、高周波部の歪み特性が補償されるため、適応等化器OFFモードでも受信性能の劣化が無くなる。
特にエリア調査等を目的としたビット誤り率測定の場合、マルチパス干渉による符号間干渉のみとなるため、正確なエリア調査が可能となる。
更に、トレーニング処理は、受信装置内部で自動的に行うため、調整作業に要する時間が短縮され、製造の効率が上がると共に、ヒューマンエラーによる係数の書き間違えも発生しない。

以上、本発明の第１実施例によれば、係数を変更可能なFIRデジタルフィルタと、適応等化器と、等化器係数を格納する書換え可能な不揮発性メモリを有し、該適応等化器で算出した等化器係数を、該不揮発性メモリに格納するトレーニング機能と、受信装置立上げ時に、該不揮発性メモリから該算出した等化器係数を読出し、ルートロールオフ特性のフィルタ係数と、該等化器係数との畳込み演算を行い、該畳込み演算結果を、該FIRデジタルフィルタの係数とする機能とを有するデジタル変調方式の受信装置を提供することができる。
また、上記の適応等化器は、具体的にはトランスバーサル等化器が好適である。
また、上記の受信装置に、送信機能を備えることで、例えば車載に搭載するに好適な無線送受信機とできる。

つぎに本発明の実施の形態（第２実施例）について説明する。
図７は、本発明の実施の形態（第２実施例）のＩＦ等化および、ＩＦ等化係数算出方式を示し、
無線機の受信回路の構成例である。
図８は、本発明の実施の形態（第２実施例）の等化器の詳細を示すブロック構成図である。
図中の７００はアンテナ、７０２は無線機のＲＦ／ＩＦ部、７０３はＡＤ変換器である。
アンテナ７００にて受信した信号は、RF/IF部７０２にて増幅、周波数変換、帯域制限等の受信処理を行った後、ＡＤ変換器７０３にてデジタル信号に変換される。
以降は、デジタル信号処理となり、７０４は直交復調部、７０６は受信フィルタ、である。
この受信フィルタ７０６の構造は、複素フィルタになっている。
なお、係数は、受信フィルタ係数格納用の不揮発性メモリ７０７-1、７07-2に格納するが、係数メモリA７07-1は受信回路のハードウェアが理想的な状態で最適な性能が得られるように設計されたフィルタ係数セットを格納しており、一方、係数メモリB７07-2は、受信回路の歪み特性を補正するための成分を含むフィルタ係数セットを格納する。

前記不揮発性メモリ出力はセレクタ７０５において、外部より設定する動作モードに応じて切り替えて前記受信フィルタ７06の係数として設定される。
具体的には、動作モードが“測定”の場合は係数メモリAの出力がフィルタ係数セットとして選択され、一方、動作モードが“運用”の場合は係数メモリBの出力がフィルタ係数セットとして選択される。
前記動作モードの設定は、ハードウェア的なスイッチを用いても良いし、外部に接続するマイコンやパソコンから制御しても良い。
受信フィルタで波形整形された信号は等化器７08に入力される。
この等化器７０８は、動作モードが“運用”（通常動作時）であれば、マルチパス遅延の等化を担う処理ブロックであり、その内部は、例えば、図８に示すように、遅延器８０１、乗算器８０２、加算器８０３からなる複素フィルタ部と、現在の係数を、等化誤差と遅延器内のデータ系列に基づき更新する、係数更新処理部８０５により構成されている。
なお、等化器８０８が、等化処理可能な状態になるためには、タイミング同期部７１２、ＡＦＣ処理部７１３、ＡＧＣ処理部７１４が、それぞれ適切な制御状態になっている必要があるが、その具体的手段は本発明の本質ではないため、詳細の説明は省略する。
７０９は検波・復号部で、通常通信時に、等化器７０８の出力を処理し、復号データを得るために動作させる。

次に、受信回路の歪み特性を測定する方法について説明する。
この場合は、動作モードは“測定”として、係数メモリA７07-1に保存された係数セットを受信フィルタ係数として受信フィルタ７06を動作させる。
まず、アンテナ７００の代わりに、基準信号発生器７０１を接続する。
図９は、本発明の実施の形態（第２実施例）の基準信号発生部の信号フォーマット例であり、具体的には、基準信号発生器７０１で出力する信号のフォーマット例を示す。
図９において、フレーム中に、固定データ区間と通信用データ区間が存在するが、固定データは、タイミング同期部７１２、ＡＦＣ処理部７１３、ＡＧＣ処理部７１４、および、等化器７０８の処理を行う上で、既知パターンである必要がある。
一方、通信用データ区間は、既知パターンである必要はないが、仮に既知パターンであれば、等化器７０８は、全て既知パターンによる係数更新処理が可能になる。
基準信号発生器７０１の出力は、前述のようなフォーマットで構成されるデータを元に、実際の運用で使用する変調方式で変調をかけた変調信号である。
前記変調信号は変調波帯域内の周波数特性はフラットであるが、ＲＦ／ＩＦ部７０２を通過した段階では、個々のハードウェア固有の周波数特性を持つようになる。
これを、補償特性を含まない受信フィルタ係数でフィルタリングし、等化器７０８に入力することにより、等化器７０８内部の等化係数は、前記個々のハードウェア固有の周波数特性を補償する値に向かって収束動作を開始する。

ここで、収束状態を評価する必要が生じるが、これを行うのが、等化誤差評価部７１０である。
等化誤差評価部７１０では、等化器７０８が出力する等化誤差と、あらかじめ設定したしきい値を比較し、等化誤差レベルがしきい値を下回った段階で係数収束完了とみなし、その時点の等化係数を受信回路歪み補正係数として記憶するように、係数算出部７11に指示をだす。
この後、係数算出部７１１では、前記、受信回路歪み補正係数と係数メモリAに保存された理想的な受信回路特性で最適化設計された受信フィルタ係数との畳み込み演算を行い、受信回路歪み補正特性を含んだ受信フィルタ係数を算出する。
算出結果は、係数メモリ７０７-2の所定空間に保存する。
以上が、受信回路の歪み特性を測定する方法であるが、この一連の処理（この説明の例では“測定”モード）は、無線機製造後に一度実行すればよい。

次に通常の動作である“運用”モードについて説明する。
この場合は、動作モードは“運用”として、係数メモリB７07-2に保存された係数セットを受信フィルタ係数として受信フィルタ７06を動作させる。
この”運用”モードでは等化誤差評価部７10や係数算出部７11は動作を停止してよい。
以上に述べたように、本発明によれば受信回路の周波特性を測定して、各装置個別に最適な受信フィルタ係数を構成する事が出来る。
また、前記周波数特性の測定はほとんど既存の機能を用いて実現可能であり、特に等化器をDSP等のソフトウェアで実現する場合には、付加回路不要で実現できる利点がある。

以上、本発明の第２実施例は、等化器を装備した無線機であり、受信フィルタを複素フィルタ化してあり、不揮発性メモリを装備しており、受信フィルタの係数は、不揮発性メモリ内の複数の係数セットから選択可能である無線機であって、前記受信フィルタ出力を、等化器に入力し、等化処理を実行する。
次に、係数収束後得られる補正フィルタ係数と受信フィルタ係数との畳み込みにより、受信回路歪み補償特性を含んだ受信フィルタ係数を算出して、不揮発性メモリに保存する。
以降、通常の通信において、本係数を使用する受信回路の歪み補償方式を提供するものである。

また、このような無線機において、受信回路歪み補償用係数算出時と、通常通信中の等化処理時とで、等化器タップ長、または、等化フィルタ構造、または、タップ内データ更新、または、係数更新アルゴリズム、または、係数更新ステップサイズ、のいずれか、または全ての条件を切り換えられることにより、より効率の良い受信回路の歪み補償係数算出方式とするものである。
または、ＩＦ等化係数算出時に、係数の初期値を、既に算出した値とし、複数回トレーニングを繰り返すことにより、係数の収束精度を向上させる受信回路の歪み補償係数算出方式とするものである。
このように、本発明の第２実施例では、周波数選択性フェージング対策として、実装した等化器を受信回路の歪み補償係数算出のために転用することである。

本発明の実施の形態（第１実施例）による受信装置の一実施例を示すブロック図。 本発明の実施の形態（第１実施例）の適応等化器の詳細を示したブロック図。 本発明の実施の形態（第１実施例）のトレーニング動作を示すシーケンス図。 本発明の実施の形態（第１実施例）の立上げ時動作を示すシーケンス図。 本発明の実施の形態（第１実施例）による無線区間信号フォーマットを示す図。 本発明の実施の形態（第１実施例）のトレーニングを行う場合の受信装置の接続系統図。 本発明の実施の形態（第２実施例）のＩＦ等化および、ＩＦ等化係数算出方式。 本発明の実施の形態（第２実施例）の等化器の詳細を示すブロック構成図。 本発明の実施の形態（第２実施例）の基準信号発生部の信号フォーマット例の図。 代表特性で補償した場合の受信コンスタレーション波形。 本発明の実施の形態（第１実施例）のトレーニングを行った後の受信コンスタレーション波形。

符号の説明

101:受信信号入力端子、102:高周波部、103: A/D（アナログ−デジタル変換器）、104:DCオフセット除去部、105:直交復調部、106:LPF、107,109,110:ダウンサンプラ、108:受信フィルタ、111:判定復号部、112:適応等化器、113,116,119:スイッチ、114:受信データ出力端子、115:RAM、117:畳込み演算部、118:ROM、120:書換え可能な不揮発性メモリ、121:チャネルコーデック部、122:デジタル信号処理部、123:制御部、124:信号線（制御部→デジタル信号処理部）、125:信号線（デジタル信号処理部→制御部）、126:PC接続端子、
201:入力端子、202-1〜N-1:遅延回路、203-1〜N:複素乗算器、204:複素加算器、205:判定部、206:スイッチ、207:複素減算器、208:係数更新部
、210:判定符号出力端子、
７00：アンテナ、７01：基準信号発生器、７02：ＲＦ／ＩＦ部、７03：ＡＤ変換器、７04：直交復調部、７05：係数算出制御部、７06：受信フィルタ（複素フィルタ）、７07-1：不揮発性メモリ（受信フィルタ係数格納用メモリA）、７07-2：不揮発性メモリ（受信フィルタ係数格納用メモリB）、７08：等化器、７09：検波・復号部、７10：等化誤差評価部、７1１：係数算出部、７12：タイミング同期部、７13：ＡＦＣ処理部、７14：ＡＧＣ処理部、
８01：遅延器、８02：乗算器、８03：加算器、８04：加算器（減算器）、８05：係数更新処理部。

Claims (2)

1. 係数を変更可能な受信フィルタであるFIRデジタルフィルタと、該FIRデジタルフィルタの後段に設けられた適応等化器と、等化器係数を格納する書換え可能な不揮発性メモリを有する無線受信装置であって、
   前記適応等化器で標準信号発生器から入力された信号に基づいて等化誤差を求め、該等化誤差と所定アルゴリズムにより算出した等化器係数を、該不揮発性メモリに格納するトレーニング機能と、
   受信装置立上げ時に、前記不揮発性メモリから算出した等化器係数を読出し、予め保持されたルートロールオフ特性のフィルタ係数と当該等化器係数との畳込み演算を行う演算手段と、
   該畳込み演算結果を前記FIRデジタルフィルタの係数とする機能とを有することを特徴とする無線受信装置。
2. 不揮発性メモリと、複素フィルタ化された受信フィルタと、等化器と、を備えた無線受信装置であって、
   前記受信フィルタ出力を、前記等化器に入力し、等化処理を実行する手段と、
   前記等化器が出力する等化誤差と予め設定したしきい値とを比較し係数収束完了を判断する評価手段と、
   前記評価手段が係数収束完了と判断した時点の等化係数である補正フィルタ係数と予め保持された受信フィルタ係数との畳み込みにより受信回路歪み補償特性を含んだ受信フィルタ係数を算出する算出手段とを備え、
   該算出結果を前記不揮発性メモリに保存し、以降の通信において、該算出した受信フィルタ係数を前記受信フィルタの係数として使用することを特徴とする無線受信装置。

Images