JP3874688B2

JP3874688B2 - 歪補償装置

Info

Publication number: JP3874688B2
Application number: JP2002095145A
Authority: JP
Inventors: 広吉石川; 和男長谷; 泰之大石; 徳郎久保; 一浜田; 伸和札場; 充晴濱野; 徹佐々木; 裕紀菅野; 耕一花田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2002-03-29
Filing date: 2002-03-29
Publication date: 2007-01-31
Anticipated expiration: 2022-03-29
Also published as: US6757525B1; JP2003298666A

Description

【０００１】
【発明の属する技術分野】
本発明は、歪補償装置に関し、特に無線通信システム等で用いられる電力増幅器や低雑音増幅器等において線形変調信号を増幅する際に発生する歪を補償する装置に関するものである。
【０００２】
線形変調信号を増幅する電力増幅器等においては、図19(1)の電力入出力特性に示すように、入力電力が一定値を超えると、特性Aに示す如く非線形の歪領域を呈する。この歪領域の電力増幅器における送信周波数f_o周辺の周波数スペクトラムは、同図(2)の特性Dに示すように、そのサイドローブが持ち上がり、隣接チャネルへ漏洩し隣接妨害を起こしてしまう。
【０００３】
従って、同図(1)に示す線形特性Bを得るためには、予め特性Cを与え、同図(2)に示すような歪補償後の特性Eを得る必要がある。
【０００４】
【従来の技術】
このように、増幅器の入力信号に対して増幅器の歪特性と逆の特性を予め付加しておくことにより増幅器の出力において歪が除去された所望の線形信号を得るための歪補償方式の一つとして図20に示すような適応プリディストータ型歪補償装置が一般に知られている。
【０００５】
図中、1は送信信号(以下、参照信号と称することがある。)S_Tを電力増幅して出力信号S_Oを発生する電力増幅器であり、出力信号S_Oは、フィードバック信号S_Fとして送信信号S_Tと共に減算器2に送られ、ここで得られた両者の差分が適応歪補償係数生成部3へ送られる。
【０００６】
そして、適応歪補償係数生成部3ではその時の送信信号S_Tの電力又は振幅に基づき歪補償係数hを生成し、この歪補償係数hを送信信号S_Tに対して乗算器4において乗算することにより、プリディストータ信号を生成し、これを電力増幅器1の入力とすることにより、電力増幅器1の出力歪を補償するものである。
【０００７】
この適応プリディストータ型歪補償装置の詳細が図21においてその従来例(1)(基本方式)として示されている。
この従来例(1)においては、図20に概念的に示した歪補償装置における適応歪補償係数生成部3が、共役複素数を発生するインバータ14と、乗算器15〜17と、加算器18と、アドレス発生部19と、歪補償テーブル20とで構成されている。なお、乗算器4,15,16は複素乗算器である。
【０００８】
また、図20には示されていないが、電力増幅器1と乗算器4との間には、変調器MODが接続されており、この変調器MODは、LPF(ローパスフィルタ)5と、D/A(ディジタル/アナログ)変換器6と局部発振器7と乗算器8とで構成されており、乗算器4からLPF5を経由したベースバンドのプリディストータ信号をIF(中間周波数)信号に変換している。
【０００９】
また、電力増幅器１と減算器2との間にはディジタル直交復調器DEMが設けられており、この復調器DEMは、A/D変換器9と局部発振器11と複素乗算器12とLPF13とで構成されており、IFフィードバック信号S_Fをベースバンド信号S_FBに変換して減算器2に与えている。
【００１０】
図22は、図21に示したディジタル直交復調器DEMの構成例を示したもので、乗算器12は、複素乗算器121と122とで構成されており、それぞれ局部発振器11からの信号cosωtとsinωtとにより、A/D変換器9からのIFフィードバック信号▲１▼を信号▲２▼に変換している。
【００１１】
ただし、この信号▲２▼には高周波成分も含まれるので、それぞれLPF131及び132でベースバンドのみの信号▲３▼を抽出して、それぞれフィードバック信号S_FBのIch及びQchを生成し、減算器2に与えている。
図21における補償すべき歪量の推定は、以下の式の演算により行われれる。
【００１２】
【数１】

【００１３】
ここでx(t)は入力ベースバンド信号、f(p)は電力増幅器1自体の歪関数、h_n(p)は更新される歪補償係数、μはステップサイズ・パラメータである。更に、上記の式において、x、y、f、h、u、eは複素数、*は共役複素数を表わす。また、u(t)は、式(4)に示すとおり、電力増幅器1の振幅歪があまり大きくないものと仮定して近似する。
【００１４】
上記の条件において、上記の式の意味を説明する。
式(1)のh_n(p)は、更新される推定歪補償係数であり、歪補償係数を記憶するテーブル20への入力である。電力増幅器１の出力y(t)から、共役複素数生成回路であるインバータ14によりy*(t)を得る。従って、乗算器15の出力は、一時点前の推定歪補償係数をh_n-1(p)とすると、y*(t)h_n-1(p)となる。
【００１５】
乗算器15の出力は、更に乗算器16で減算器2の出力e(t)と乗算され、y*(t)h_n-1(p)e(t)となる。更に、これに、乗算器17でステップサイズ・パラメータμが乗算される。
従って、更新される推定歪補償係数h_n(p)=μy*(t)h_n-1(p)e(t)+ h_n-1(p)となる。
【００１６】
ここで、y*(t)h_n-1(p)=u*(t)とすると、歪補償係数h_n(p)は上記の式(1)のように表わされる。
また、e(t)は、式(2)に示されるように減算器2の出力であり、入力x(t)と出力y(t)との誤差である。更に、式(3)のu(t)は、電力増幅器1の振幅歪が余り大きくなく、式(4)のように仮定して近似される。従って、u*(t)の共役複素数u(t)は、式(3)のように表わされる。
【００１７】
ここで、式(6)は、アドレス発生部19が、入力信号x(t)の電力の大きさを求める回路であることを意味する。これを入力の振幅を求める回路とする場合は、式(6)は│x(t)│で表わされる。あるいは電力または振幅の関数とする場合は、それぞれg(│x(t)│²),g(│x(t)│)で表わされる。
【００１８】
更に、アドレス発生部19により求められた値は、歪補償係数h_n(p)を記憶するテーブル20に対する書込/読出時のアドレスになる。
この書込更新と、入力信号x(t)への推定歪補償係数h_n(p)の乗算を別個に行う場合は、系への遅延の影響なしに常にプリディストーションが可能である。
【００１９】
このようにして、上記の従来例(1)においては歪補償テーブルを参照して歪補償係数h_n(p)を発生し、これを送信信号S_Tに乗算することにより、予めプリディストータ信号を発生し、以って図19(1)に示すような特性Cの信号により電力増幅器1の特性をBのように補正するものである。
【００２０】
一方、主信号(送信信号)と補償信号(電力増幅器の歪補償成分)とを分離して扱うことにより、変調器におけるD/A変換器を高速化し、ダイナミックレンジを有効に利用する方式として、図23に示すような補償信号分離方式と称される従来例(2)が既に提案されている。
【００２１】
この従来例(2)においては、図示の如く、送信信号を主信号としてLPF51とD/A変換器61とを経由して加算器63に与え、他方、この送信信号を乗算器72とLPF51とD/A変換器62とを経由して加算器63に補償信号として与え、以って加算器63からの出力をプリディストータ信号として乗算器8に与えている点が従来例(1)と異なっている。
【００２２】
また、歪補償テーブル20と乗算器70との間には送信信号自体を減算するために、歪補償テーブル20から出力された歪補償係数h_n(p)から係数1+j0を減算するための加算器71が設けられている点も従来例(1)と異なっている。
【００２３】
【発明が解決しようとする課題】
上記の従来例(1)においては、送信信号とフィードバック信号の位相差は０〜360°の範囲でランダムに発生する。今、電力増幅器1に歪が無く、送信信号とフィードバック信号の位相が一致した場合を仮定すると、歪補償動作(歪補償係数生成)が開始された場合、歪補正係数h_n(p)は常に1+j0を出力することになり、このときのプリディストータ信号は、以下の式で表わすことができる。
【００２４】
送信信号×歪補償係数＝(TxIch+jTxQch)(1+j0)=TxIch+jTxQch ・・・式(7)
また、歪補償動作が行われない状態で送信信号とフィードバック信号の位相差が180°である場合(逆位相)、歪補償動作後の歪補償係数は、-１+j0となるので、このときのプリディストータ信号は、以下の式で表わすことができる。
【００２５】
送信信号×歪補償係数＝(TxIch+jTxQch)(-1+j0)=-TxIch-jTxQch ・・・式(8)
このようにして歪補償動作が実行されるが、収束した後の歪補償係数h_n(p)をベクトル表示すると図24のようになる。
そして、この歪補償係数h_n(p)の初期値を図示の如く1+j0と仮定した場合、送信信号とフィードバック信号との位相差が大きくなるにつれて初期値と収束後の所望の歪補償係数との差が大きくなるので上記の従来例(1)では歪補償係数の収束が遅くなってしまうという問題があった。
【００２６】
また、従来例(2)の場合には、送信信号とフィードバック信号との位相差が0°のとき、補償信号成分は0であるが、送信信号とフィードバック信号の位相差が180°のときは、図19(1)及び図24に示したように、補償信号は主信号に対して位相が180°反転した振幅2倍の信号となる。
【００２７】
図25には、振幅歪6ｄB(振幅2倍まで補正)を考慮した場合の主信号と補償信号の表現範囲を示している。すなわち、歪補償動作が行われないとき、送信信号とフィードバック信号の位相差が大きくなるに従い、同図(1)の主信号に対して補償信号の表現範囲は大きくなり、位相差180°のとき最大となる。
【００２８】
今仮に、変調器MODにおけるD/A変換器6の入力ビット数を16ビット(-32768〜+32767)としたとき、送信信号とフィードバック信号間の位相調整を行わない場合、補償信号の表現範囲は同図(3)に示すようになり、同図(2)に示す位相差0°の場合(位相調整を行った場合)の2倍の表現範囲を持つことになる。
【００２９】
位相差180°の信号を考慮して、D/A変換器6の入力に16ビットを割り当てた場合、位相差0°の同図(2)に示す信号は半分(-32768/2〜+32767/2=-16384〜+16383)の15ビットで表現せざるを得なくなってしまう。
このように、いずれの従来例の場合においても、特にW-CDMAなどに用いる電力増幅器では原信号が符号多重された振幅変動の大きな信号であることに加えて、直接スペクトラム拡散変調により広帯域信号となっているため、D/A変換器に高いビット精度とともに高速の変換速度が要求され、かかる要求が満たされない場合には歪補償特性に劣化が生じてしまう。
【００３０】
従って、本発明は、参照信号と歪を発生する回路のフィードバック信号との誤差が小さくなるように該参照信号を基準として適応アルゴリズムを用いて歪補償係数を演算し該参照信号に乗ずることにより該歪を補償する適応プリディストータ型歪補償装置において、送信信号とフィードバック信号の位相を常に一致させることにより、歪補償係数の初期値と収束後の係数が常に近い状態で動作させることができ、以って収束時間が短縮できるとともに、D/A変換器の有効ビット数をフルに利用できるようにすることを目的とする。
【００３１】
【課題を解決するための手段】
上記の目的を達成するため、本発明に係る歪補償装置は、参照信号とフィードバック信号の位相差を小さくする移相値を求め、該移相値により該参照信号又はフィードバック信号の位相を補正する位相調整回路を設けたことを特徴としている。(請求項1/付記1)
すなわち本発明では、図1に基本構成として示すように、図21に示した従来例(1)の復調器(DEM)における局部発振器11に対して、移相値ω1を設定するための位相調整回路10を設けたものである。
【００３２】
移相値ω1は、参照信号(送信信号)S_Tの位相とフィードバック信号S_Fの位相を合わせるための値であり、この移相値ω１により、図示の如くフィードバック信号の位相を補正して参照信号S_Tに合わせた後に歪補償係数の演算を行わせるようにしている。なお、図示の例ではフィードバック信号の位相に対して補正を行ったが、参照信号S_Tに対しても同様に位相補正を行って誤差信号を減算器2から歪補正係数生成部3に与え、歪補償係数を求めることも同様に可能である。
【００３３】
上記の位相調整回路は、上記の歪補償係数からのみ上記の移相値を求めることができる。(請求項2/付記2)
この場合、該歪補償係数の実部が正で虚部の絶対値が所定値以下の時は位相合わせを特に行う必要がないので、この場合を除いて虚部の符号に基づいて移相値を求めることができる。(付記3)
すなわち、歪補償係数の実部が正で虚部の絶対値が所定の閾値以下の場合以外は参照信号とフィードバック信号との位相差が大きいので位相調整のための移相値を求め、これに基づいて参照信号又はフィードバック信号の位相を補正した後に該歪補償係数の演算を行わせればよい。
【００３４】
また、上記の位相調整回路は、参照信号とフィードバック信号との相関より該移相値を求めてもよい。(請求項3/付記4)
すなわち、両信号の位相が一致している場合には、相関演算結果の実部が最大値を取り虚部は0となるので、これとは逆の虚部が正又は負になる場合について上記と同様に移相値を求め、上記の位相補正並びにこれに基づいた歪補償係数の演算を行うものである。
【００３５】
また、上記の位相調整回路は、該虚部の符号を加算するアップ／ダウン・カウンタと、該アップ／ダウン・カウンタのカウント値が一定値に達したか否かを判定する位相更新判定回路と、該カウント値が一定値に達したことを該位相更新判定回路が判定したときに該移相値を更新する位相カウンタと、を含むことができる。(付記5)
上記の位相更新判定回路は、位相の調整段階(進行度合)に応じて上記の一定値を変化させることができる。(付記６)
すなわち、位相調整を開始した直後は上記の一定値、すなわち小さい時定数で高速に位相補正を行う必要があるが、位相補正の進行が進むにつれてその時定数を大きくし、安定度を増すようにすることができる。
【００３６】
さらに、上記の位相調整回路は該参照信号と該フィードバック信号との該誤差より該移相値を求めることができる。(請求項4/付記7)
すなわち、参照信号とフィードバック信号の誤差は、両者の位相がずれるに従って値が大きくなるので、この誤差信号が最小となる移相値を複数の値の中から選んで最適な移相値とすることができるようにしている。
【００３７】
さらに、上記の位相調整回路は、該歪補償係数の更新の有無を判定し、更新が有ったときのみ上記の歪補償係数に基づいて移相値を求めることができ、あるいは歪補償係数の更新が無かった時には、上記の参照信号とフィードバック信号の相関又は誤差により移相値を求めることができる。(付記8,9)
すなわち、歪補償係数の更新の「有/無」に基づいて、歪補償係数の更新がある場合は上記の歪補償係数を用いた位相調整を実施し、歪補償係数の更新が停止している場合は上記の参照信号及びフィードバック信号の相関値を用いた位相調整か又は誤差信号を用いた位相調整を実施することになる。
【００３８】
さらに、上記の位相調整回路は位相調整初期段階において、参照信号とフィードバック信号の位相差を複素平面の象限判定により求めることができる。(請求項5/付記10)
さらに、参照信号とフィードバック信号の位相差は、複素平面の象限判定と実部と虚部の大小判定により精度よく求めることができる。(付記11)
すなわち、参照信号又はフィードバック信号の実部の符号ビットと虚部の符号ビット並びに実部と虚部の大小を比較した時の判定結果を用いれば、参照信号が360°の内のどの角度範囲の位相に有るかが分かるので、同様にしてフィードバック信号も求めれば、両者間の位相差が求められることとなり、この初期の位相差だけ両信号の位相を合わせれば位相補正開始時には一度の試行により所定の角度範囲内に位相差を追い込むことが可能となる。
【００３９】
以上述べた歪補償装置は、図1又は図21に示したような、歪補償係数を参照信号に乗算して得たプリディストータ信号を歪発生回路としての電力増幅器1に直接入力する基本方式だけではなく、図23に示した補償信号分離方式、すなわち参照信号に乗算して得た補償信号を該参照信号に加算して該プリディストータ信号とし、歪発生回路に入力する方式においても同様に適用できる。
【００４０】
【発明の実施の形態】
実施例 (1)
図2は、本発明に係る歪補償装置の実施例(1)を示したもので、この実施例では、歪補償係数を用いて位相調整回路10により位相調整を行うものである。
【００４１】
この実施例においては、歪補償係数生成部3における歪補償テーブル20から得られる歪補償係数h_n(p)に基づいて移相値ω1を算出し、これに基づいて電力増幅器1からのフィードバック信号S_Fに対して位相補正を行い、この位相補正が行われたフィードバック信号S_FBと送信信号(参照信号)S_Tとの減算器2による誤差を小さくするように歪補償係数生成部3が歪補償係数h_n(p)を更新するものである。
【００４２】
これは歪補償装置が動作を開始すると歪補償係数は収束して行き、或るベクトル(図24参照)を向き、このベクトルを係数1+j0の方向に向ける制御を行うことを示している。
図3は、このような実施例(1)の制御概念を示したものである。まず、同図(1)に示すように、歪補償係数の実部が負の場合には初期値1+j0からの位相差が大きいため全て位相調整を行う必要がある。
【００４３】
また、歪補償係数の実部が正であってなおかつその虚部が閾値Bより大きい場合にはやはり初期値との位相差が大きいので位相調整を行う必要がある。従って、歪補償係数の実部が正でかつ虚部が閾値B以下である場合のみ位相補正が行われないようにしている。
【００４４】
すなわち、
▲１▼歪補償係数の実部の符号を調べ→符号が負ならば位相を変える、
▲２▼歪補償係数の虚部の絶対値を閾値と比べ→閾値より大きければ位相を変える、
▲３▼上記の条件▲１▼▲２▼により位相を変化させる場合→虚部の符号から位相回転方向を決める、
という方法を採用している。
【００４５】
このような歪補償係数の符号ビット及び虚部と閾値との関係に基づく位相更新情報をまとめたものが同図(2)の表に示されている。すなわち、上述の如く、歪補償係数の実部の符号が正であって虚部が正の場合、なおかつその虚部が閾値Bより大きい場合には位相を正の方向(同図(1)参照)に更新する情報が生成され、閾値B以下である場合には位相更新情報は生成されない。
【００４６】
また、虚部が負の場合においてはその絶対値が閾値Bより大きい場合のみ負の方向に位相更新を行うが、閾値B以下の場合には位相更新は行わない。さらに歪補償係数の実部が負の場合には、虚部の符号に基づいて位相更新情報の符号(補正方向)も生成されることとなる。
【００４７】
図4には、図3に示した制御概念を実施するための構成例が示されている。図4(1)には図3に示した位相更新情報を生成するためのフローチャートが示されている。
すなわち、歪補償係数h_r+jh_iの内、実部h_rが正であるか否かを判定し（ステップS1）、h_r≧0の場合には閾値Bの設定を行い（ステップS2）、さらに虚部h_iの絶対値が閾値Bより大きいか否かを判定する（ステップS3）。
【００４８】
この結果、虚部h_iが閾値B 以下であるときには位相更新情報は0であり位相更新は行われないが、閾値Bより大きいことが分かったときには、実部h_rが負である場合と同様に今度は虚部h_iが正であるか否かを判定する（ステップS4）。
この結果、h_i≧0であることが分かったときには、正方向の位相更新情報とし（ステップS５）、h_i＜0の場合には負方向の位相更新情報を生成する（ステップS5〜S7）。
【００４９】
図4(2)は、同図(1)により生成された位相更新情報（ステップS7）に基づいて平均化処理を行い、移相値ω1を生成する位相更新回路例を示している。
すなわち、この位相更新回路は、位相更新情報の内、位相更新の有無を示すビットをイネーブル信号とし、位相の回転方向を決める+/-ビットをアップ/ダウン入力端子U/Dに入力する16ビットのアップ/ダウン・カウンタ21と、このアップ/ダウン・カウンタ21の出力値、すなわちカウンタ値が所定の閾値を超えたか否かを判定して位相回転情報(1ビット)を出力する位相更新判定回路22と、この位相更新判定回路22から出力された位相回転情報+/-を、位相更新判定情報(1ビット)をイネーブル信号として、カウントする位相カウンタ23とで構成されており、位相更新判定回路22から位相カウンタ23への位相更新判定情報はアップ/ダウン・カウンタ21のリセット信号となっている。
【００５０】
動作において、同図(1)の更新情報が更新「無」を示している場合にはカウンタ21は何ら動作せず、移相値ω１は変化しない。この更新情報が「有」である場合、イネーブル信号“１”がカウンタ21の端子Eに与えられると、この時の位相回転情報+/-がカウンタ21のU/D入力に与えられる。
【００５１】
これによりカウンタ21はアップ方向又はダウン方向にインクリメント又はデクリメントして行く。この出力を位相更新判定回路22において閾値Thと比較する。従って、カウンタ21のカウント値が閾値Thを超えるまでの時間が時定数となり、この時定数を超えた場合にのみ位相更新を行うように位相カウンタ23に＋方向又は−方向の制御ビットを与え、これにより移相値ω1が更新される。
【００５２】
このようにして、位相更新情報が更新されてもすぐに位相更新が行われる訳ではなく、閾値Thで決まる時定数に基づいて移相値ω1を更新している。
図5は、図4(2)に示した位相更新回路の変形例を示しており、この例では、同図のアップ/ダウン・カウンタ21が16ビットカウンタを用いているのに対し、Nビットのアップ/ダウン・カウンタを用いている点が異なっている。
【００５３】
すなわち、回路設計時において、このアップ/ダウン・カウンタ21のカウンタ段数を変えることにより、このカウンタ21のカウント値に対応して位相更新判定回路22における閾値Thを可変にすることができ、以って種々の時定数を与えることが可能となる。
【００５４】
図6は、図4及び図5に示した位相更新回路のさらに別の変形例を示している。この例では、上記の位相更新判定回路22を、Nビット・カウンタ21のNビットの内の上位4ビットを入力するセレクタ24と、セレクタ24に接続されたXビット・カウンタ25と、セレクタ24の出力とNビット・カウンタ21のMSBビットを入力して位相カウンタ23への更新イネーブル信号(1ビット)を出力する排他的論理否定和(ExNOR)回路26で構成されている。
【００５５】
また、カウンタ25は、回路26から位相カウンタ23への更新イネーブル信号を同様にイネーブル信号として端子Eに入力し、上位3ビットの制御信号をセレクタ24に与えており、カウンタ21からのMSBビットは位相カウンタ23の位相更新ビットとなっている。
【００５６】
図7は、図6に示した位相更新回路におけるカウンタ2１とセレクタ24とその出力の関係をより具体的に示したものである。すなわちNビット・カウンタ21におけるMSB-1〜MSB-4の上位4ビットがセレクタ24に被選択信号として与えられ、Xビット・カウンタ23からはMSBビットとMSB-1,MSB-2の上位3ビットが選択制御信号として与えられ、セレクタ24の出力端子Cからの出力信号は真理値表26に示す信号となる。
【００５７】
この構成例は、位相調整を、その調整段階に応じて「高速な追従を重視した位相調整」と「高速性よりも安定性を重視した位相調整」とに使い分けるものである。「高速な位相追従」を必要とする場合は、アップ/ダウン・カウンタ21のカウンタ段数Nを予め下げることで対応し、「安定性を重視した位相追従」の場合はカウンタ段数Nを予め上げて制御を行うものである。
【００５８】
このため、位相調整を開始した直後は位相調整の時定数を小さくして、高速な位相補正を行い、位相補正の進行が進むにつれて時定数を大きくし、安定度を増すような構成としている。
まず、位相設定要求が上がるとNビット・カウンタ21は回路26の出力信号によりリセットされ、かつXビット・カウンタ25はイネーブル状態になる。
【００５９】
そして、Xビット・カウンタ23からのMSB-1〜MSB-2の3ビットの出力信号は真理値表26に示すように、最初はいずれも“０”であるため、セレクタ24への制御信号は“000”となってNビット・カウンタ21の出力端子A0によって示されるMSB-4ビットが出力端子Cから出力される。
【００６０】
次に、カウンタ23に回路26から更新イネーブル信号が入力された時、インクリメントされて、制御信号は“001”となるが、この場合もやはり真理値表26に従いNビット・カウンタ21のA0出力端子からMSB-4ビットが選択されてセレクタ24の出力端子Cから出力されることとなる。
【００６１】
このような動作を繰り返した後、制御信号が“100”になった時には今度は真理値表26によりNビット・カウンタ21の出力端子A1からのMSB-3ビットがセレクタ24によって選択され、その出力端子Cから出力されることとなる。
これは、カウンタ段数をMSB-4からMSB-3に上げたことになり、以って、この位相更新判定回路22としても時定数が大きくなったことを示している。
【００６２】
このような動作を繰り返し、Xビット・カウンタ23の出力信号が“111”になった時点でNビット・カウンタ21の出力端子A3からのMSB-1ビットがセレクタ24によって選択されて、その出力端子Cから出力され、この時点で動作が停止する。
図8は、この実施例(1)において、図1及び図2に示した復調器DEMの構成例を示したものである。この構成例と、図5に示した従来の構成例とを比較すると、局部発振器11から複素乗算器121及び122への信号がそれぞれ、移相値ω1を含むcos(ωt+ω1)及びsin(ωt+ω1)になっている点が異なっており、その他の点は同様である。
【００６３】
従って、この移相値ω1を含む局部発振器11からの信号によって乗算器121及び122で複素乗算することにより移相値ω1を含むベースバンド信号▲３▼がそれぞれIch及びQchに得られ、これらが減算器2にフィードバック信号S_FBとして与えられることになる。
【００６４】
なお、この復調器DEMは、以下の各実施例においても同様に用いることができる。
実施例 (2)
図9は、本発明に係る歪補償装置の実施例(2)を示したもので、この実施例では送信信号及びフィードバック信号を用いた位相調整回路10により位相調整を行うものである。
【００６５】
すなわち、図示のように、位相調整回路10は、減算器２に入力される送信信号S_T及びフィードバック信号S_FBを入力し、両者の相関値を演算して、移相値ω1を得る方式を採用している。
図10には、この実施例(2)の位相調整回路例が示されている。すなわち、この位相調整回路10は、同図(1)に示す位相更新情報生成部としての複素乗算器102と、同図(2)に示す位相更新回路とで構成されている。
【００６６】
複素乗算器102は、4つの乗算器1021〜1024と2つの加算器1025, 1026で構成され、送信信号S_TにおけるIチャネル信号Ｔ_xIch及びT_xQchを乗算器1021と1022にそれぞれ入力するとともに、乗算器1023と1024にも入力する。
一方、フィードバック信号S_FBのIチャネル信号R_xIchとR_xQchがインバータ101に与えられ、ここで共役複素数に変換されて、送信信号S_Tと同様に乗算器1021,1022,1023, 1024に与えられる。
【００６７】
そして、これらの送信信号S_Tとフィードバック信号S_FBを乗算器1021と1022での乗算結果が加算器1025に与えられて実部の相関結果が得られ、乗算器1023と1024の乗算結果が加算器1026に与えられて虚部の相関結果が得られることになる。これを式で示すと次のとおりである。
【００６８】
【数２】

【００６９】
そして、虚部の相関結果（MSBビット）の位相更新情報+/-を用いて上記の実施例(1)のように移相値ω1の更新を行う。
この場合の位相更新回路例が同図(2)に示されており、この回路例と図4(2)に示した回路例との相違は16ビット・アップ/ダウン・カウンタ21のイネーブル入力端子Eが常に“１”に固定されている点である。すなわち、虚部の更新情報により位相更新制御を行う場合には必ずカウンタ21を動作させるためである。
【００７０】
上記の式(9)から分かることは、送信信号S_Tとフィードバック信号S_FBの位相が一致している場合（上記の式（９)におけるθ=0）には、演算した相関値の実部が最大値を取り、虚部は“0”となる。従って、両信号の位相がずれているときは、その虚部の符号ビットは、必ず正又は負になる筈であり、この符号ビットをカウンタ21において蓄積し、これを位相更新判定回路22で上記と同様に閾値Thで判定した後、閾値Thを越えたものについてのみ位相カウンタ23をインクリメントし、移相値ω1を更新するものである。
【００７１】
図11は、上記の実施例(2)の変形例を示しており、上記の相関演算による位相調整回路10と異なる点は、位相調整回路10で求めた両信号の位相差を、フィードバック信号S_FBではなく送信信号S_Tの位相回転により補正する点である。このため、位相調整回路10から得られた移相値ω1は複素乗算器32に直接与えられ、以って位相回転された送信信号S_Tが減算器に2に与えられることとなる。
【００７２】
なお、このように複素乗算器32を送信信号側に設ける点は、この実施例に限らず本発明の全ての実施例において共通に適用できるものである。
また、複素乗算器32は、減算器2の入力側ではなく、フィルタ5の前段または後段に挿入してもよい。これも全ての実施例に適用される。
【００７３】
実施例 (3)
図12は、本発明に係る歪補償装置の実施例(3)を示したものであり、この実施例では減算器2から出力される誤差信号e(t)を用いて移相値ω1を求める位相調整回路10を用いている。
【００７４】
すなわち、この減算器2からの誤差信号e(t)は、送信信号S_T及びフィードバック信号S_FBの位相がずれるに従って値が大きくなることに着目し、誤差信号e(t)が最小になるポイントを最適位相値として移相値ω１を求めるようにしたものである。
【００７５】
図13は、この実施例(3)の位相調整回路例を動作フローチャートで示したもので、この例では、移相値ω1としていくつかの調査対象値を設定し、各移相値を設定したときの誤差信号e(t)の所定回数累積加算を行い、誤差信号e(t)が最少となった移相値ω1を最適位相として採用するものである。
【００７６】
すなわち、まずいくつかの移相値候補の中から、或る移相値ω1をまず初期設定し（ステップS11）、この状態で誤差信号e(t)を取り込み（ステップS12）、その電力計算を行い（ステップS13）、さらに累積加算を行う（ステップS14）。そしてこの累積加算が所定回数行われた否かを判定し（ステップS15）、所定回数が行われるまでステップS12〜S15を繰り返す。
【００７７】
所定回数の累積加算が終わった後は、この累積値を格納し（ステップS16）、さらに調査対象の誤差累積がすべて完了したか否かを判定し（ステップS17）、完了していない時はステップS11に戻って移相値ω1を別の調査対象の値に変更し（ステップS11）、上記のステップS12〜S17を調査対象の誤差累積が完了するまで実行する。
【００７８】
そして、全ての調査対象の誤差累積値を得た後、この累積値の中で最小であったω1を移相値として設定する（ステップS18）。
実施例の切替
ここで、上記の実施例(1)は歪補償係数を用いて位相調整を行うものであり、また、実施例(2)及び(3)は歪補償係数を用いないで位相調整を行うものである。従って、特に実施例(2)及び(3)の場合には歪補償係数の更新が行われているか否かは制御に大きな影響を及ぼす。
【００７９】
そこで、図14はこのような歪補償係数の更新の有無によって位相調整方法、すなわち実施例を切り替えようとするものである。すなわち、歪補償係数を用いて位相調整を行う実施例(1)の場合には歪補償係数の更新があること（ステップS20）を前提に、歪補償係数による位相調整を行う（ステップS22）。
【００８０】
一方、実施例(2)又は(3)の場合には歪補償係数の更新があった時にそれぞれ相関演算又は誤差による位相調整を行うと制御が収束しない状態が発生し得るので、これらの実施例(2)又は(3)の場合にはステップS20において歪補償係数の更新がない時のみ位相調整を実行するようにしている（ステップS21）。
【００８１】
実施例 (4)
図15は、本発明に係る歪補償装置の実施例(4)を示したものであり、この実施例では位相調整の初期段階において、高速に位相調整を行おうとするものである。すなわち、上記の実施例(1)〜(3)に先立って本実施例(4)を実行することが好ましい。
【００８２】
この実施例(4)では、位相調整回路10と減算器2との間に位相差検出部としてのデコーダ50を設け、このデコーダ50は送信信号S_Tとフィードバック信号S_FBの各I/Qチャネルの信号を入力し、両信号間の初期位相差を3ビット信号として出力し、平均化回路51に与えるものである。
【００８３】
すなわち、位相調整を開始した時、送信信号S_Tとフィードバック信号S_FBの位相差は-180°〜＋180°の範囲でずれがある。そこで1度の試行により45°以内に位相差を追い込むため、デコーダ50では3ビットの初期位相差信号を発生している。
【００８４】
このため、送信信号S_T又はフィードバック信号S_FBにおいて2ビットの符号ビットとその実部（Iチャネル）と虚部(Qチャネル)の大小比較結果(1ビット)の3ビットを用いることにより、送信信号S_T又はフィードバック信号S_FBの位相が、360°を8(=2³)分割した45°の範囲のどの部分に位置しているかが判別できることになる。
【００８５】
図16(1)及び(2)はこの状態を示したもので、送信信号S_Tが網掛けで示した0〜45°の範囲内に位相が存在する場合には、実部及び虚部共に正であり、実部が虚部以上の値を有している。
今、送信信号S_Tが同図(1)の網掛けに示す位相θ=0°を示しているとし、他方のフィードバック信号S_FBが同図(3)において網掛けで示す0°, 45°,90°, 135°, 180°, 225°, 270°, 315°の8つの状態を呈しているとすると、同図(4)に示すように両者間のそれぞれ位相補正量が、0°, 315°, 270°, 225°, 180°, 135°, 90°, 45°の逆時計方向の位相回転を必要とすることを示している。
【００８６】
図17(1)及び(2)は、図16に示した位相補正量を3ビットの位相差としてデコーダ50でデコードした場合の構成例を示している。また、図17(3)は、図15の具体例を示している。
ここで、各送信信号又はフィードバック信号の位相は次式から45°の精度で求めることができる。
【００８７】
【数３】

【００８８】
ここでsgn( )は符号を示し、この符号が正の時“0”であり、負の時は“1”として演算すると、位相値φは0〜7の値として求めることができる。
例えば、

である。同様にしてフィードバック信号の位相値についても求められる。
【００８９】
このように送信信号とフィードバック信号の位相差をデコーダ50でデコードして得た初期位相差(3ビット)が図17(2)に示されている。
そしてこのように求めた初期位相差を平均化回路51を経由することにより移相値ω1を得ることができる。
【００９０】
図18はこの平均化回路51の具体的な構成例を示したもので、同図(1)において、位相差はそのまま移相値ω1として出力してもよいが、一定量だけ蓄積しこれについて平均を求めることにより安定した移相値ω1を求めるものである。
すなわち、デコーダ50からの位相差(3ビット)はコンバイナ512〜514に対してそれぞれ与えられる。ただし、コンバイナ512の場合には同図(2)に示すように位相差(3ビット)中のMSBビットを6ビットに展開し、9ビットの“2”の補数にしてアキュムレータ515に与え、64個の平均を求めてセレクタ518に出力している。
【００９１】
また、コンバイナ513の場合には、入力したデータに6ビット分“000000”を加えて9ビットの絶対値とし、アキュムレータ516に上記と同様に与えてその64個の平均値をセレクタ518に出力している。
さらにコンバイナ514に与えられるデータは、その前に絶対値回路(ABS)518において絶対値表現として“2”の補数に変換され、さらにコンバイナ514で“000000”が付加された後、64個の平均値がアキュムレータ517から判定回路519に出力される。
【００９２】
コンバイナ512とアキュムレータ515は、図17(2)の第1及び第4象限の平均位相差を取るものであり、コンバイナ513とアキュムレータ516は同じく第2及び第3象限の平均位相差を取っている。
そして、コンバイナ514とアキュムレータ517により得られた平均位相差のMSBビットが“0”である場合には、判定回路519はセレクタ518を制御してアキュムレータ515の出力を選択し、MSBビットが“1”である場合にはアキュムレータ516の出力を選択して移相値ω1とするものである。
【００９３】
このような構成を採る理由は次のとおりである。
図17(2)において、デコーダ50からの位相差データが例えば、“000(0°)”→“111(315°)”と続いたとき、両者の平均値は約“100”となり、これは同図(1)の180°に相当してしまい、誤った平均値を出力してしまう。
【００９４】
これを避けるためには、第1,4象限に関しては“2”の補数で平均を取る必要がある。また、第2,3象限に関しては逆に“2”の補数にせず絶対値を取った方が正確な平均値となる。
従って、アキュムレータ515と516の出力の選択は、位相差データの象限を判定すれば可能になることが分かる。
【００９５】
一方、第1,4象限は同図(1)に示す如く、-90°〜+90°の範囲に相当し、第2,3象限は-90°〜-180°と+90°〜+180°の範囲に相当するので、絶対値は第2,3象限の方が大きいことが分かる。従って、位相差データの絶対値を取り且つそのMSBビットを見れば、第1,4象限か第2,3象限かが判別できる。
【００９６】
そこで、判定回路519は、アキュムレータ517のMSBビットに基づいて、図17(2)における第1及び第4象限での位相制御と第2及び第3象限での位相制御とを明確に切り分けて移相値ω1をセレクタ578から出力させることにより、図16(4)に示したような正確な位相補正量を求めている。
（付記１）
参照信号と歪を発生する回路のフィードバック信号との誤差が小さくなるように該参照信号を基準として適応アルゴリズムを用いて歪補償係数を演算し該参照信号に与えることにより該歪を補償する適応プリディストータ型歪補償装置において、
該参照信号の位相と該フィードバック信号の位相差を小さくする移相値を求め、該移相値より該参照信号又はフィードバック信号の位相を補正する位相調整回路を設けたことを特徴とする歪補償装置。
（付記２）付記１において、
該位相調整回路が、該歪補償係数より該移相値を求めることを特徴とした歪補償装置。
（付記３）付記２において、
該位相調整回路は、該歪補償係数の実部が正で虚部の絶対値が所定の閾値以下のときを除き、該虚部の符号に基づいて該移相値を求めることを特徴とした歪補償装置。
（付記４）付記１において、
該位相調整回路が、該参照信号と該フィードバック信号との相関より該移相値を求めることを特徴とした歪補償装置。
（付記５）付記３又は４において、
該位相調整回路は、該虚部の符号を加算するアップ／ダウン・カウンタと、該アップ／ダウン・カウンタのカウント値が一定値に達したか否かを判定する位相更新判定回路と、該カウント値が一定値に達したことを該位相更新判定回路が判定した場合に該移相値を更新する位相カウンタと、を含むことを特徴とした歪補償装置。
（付記６）付記５において、
該位相更新判定回路が、位相調整段階に応じて該一定値を変化させることを特徴とした歪補償装置。
（付記７）付記１において、
該位相調整回路が、該参照信号と該フィードバック信号との該誤差より該移相値を求めることを特徴とした歪補償装置。
（付記８）付記2又は３において、
該位相調整回路が、該歪補償係数の更新の有無を判定し、該更新が有ったときに該移相値を求めることを特徴とした歪補償装置。
（付記９）付記４又は５において、
該位相調整回路が、該歪補償係数の更新の有無を判定し、該更新が無かったときに該移相値を求めることを特徴とした歪補償装置。
（付記１０）付記１において、
該位相調整回路が、該参照信号と該フィードバック信号の位相差を複素平面の象限判定により求めることを特徴とした歪補償装置。
（付記１１）付記１０において、
該位相調整回路が、該参照信号と該フィードバック信号の位相差を、複素平面の象限判定及び実部と虚部の大小判定により求めることを特徴とした歪補償装置。
【００９７】
【発明の効果】
以上説明したように本発明に係る歪補償装置によれば、参照信号とフィードバック信号の位相差を小さくする移相値を求め、この移相値により参照信号又はフィードバック信号の位相を補正する位相調整回路を設けたので、参照信号及びフィードバック信号の位相を常に一致させることができ、初期係数と収束後の係数が常に近い状態で動作させることができるので収束時間を短縮できる。
【００９８】
また、位相調整を行い、常に位相差を0°に保っているので、図25(2)に示した信号に合わせてD/A変換器の入力に16ビットを割り当てることができ、D/A変換器の有効ビット数をフルに利用できる（ダイナミックレンジをフルに利用できる）ことになる。
【図面の簡単な説明】
【図１】本発明に係る歪補償装置の基本構成を示したブロック図である。
【図２】本発明に係る歪補償装置の実施例(1)を示した回路ブロック図である。
【図３】本発明に係る歪補償装置の実施例(1)の制御概念図である。
【図４】本発明に係る歪補償装置の実施例(1)の位相調整回路例を示した図である。
【図５】図４(2)に示した位相更新回路例の変形例を示したブロック図である。
【図６】図４(2)及び図５に示した位相更新回路例のさらに変形例を示した回路ブロック図である。
【図７】図６に示した位相更新回路の構成をより具体的に示したブロック図である。
【図８】本発明で用いるディジタル直交復調器の構成例を示したブロック図である。
【図９】本発明に係る歪補償装置の実施例(2)を示した回路ブロック図である。
【図１０】本発明に係る歪補償装置の実施例(2)の位相調整回路例を示した回路ブロック図である。
【図１１】本発明に係る歪補償装置の実施例(2)の変形例を示した回路ブロック図である。
【図１２】本発明に係る歪補償装置の実施例(3)を示した回路ブロック図である。
【図１３】図12に示した実施例(3)における位相調整回路の動作例を示したフローチャート図である。
【図１４】本発明の実施例の切替方式を示したフローチャート図である。
【図１５】本発明に係る歪補償装置の実施例(4)を示した回路ブロック図である。
【図１６】図15に示した実施例(4)の位相補正動作を説明するための図である。
【図１７】図15に示した実施例(4)をより具体的に示したブロック図である。
【図１８】図1７に示した平均化回路をより具体的に示した回路ブロック図である。
【図１９】電力増幅器の入出力特性と周波数スペクトル特性を示した波形図である。
【図２０】従来から知られている適応プリディストータ型歪補償装置の一般的な構成例を示したブロック図である。
【図２１】図20に示した適応プリディストータ型歪補償装置の従来例(1)を示した回路ブロック図である。
【図２２】図2１におけるディジタル直交復調器の構成例を示したブロック図である。
【図２３】図20に示した適応プリディストータ型歪補償装置の従来例(2)(補償信号分離方式)を示した回路ブロック図である。
【図２４】図21に示した従来例(1)の収束後の歪補償係数をベクトル表示した図である。
【図２５】図24に示した従来例(2)の問題点を説明するための図である。
【符号の説明】
１電力増幅器
２減算器
３歪補償係数生成部
４,１２,１５,1６,１２１,１２２,１０２１〜１０２４複素乗算器
７,１１局部発振器
１４,１０１インバータ(共役複素数変換器)
１７乗算器
１８,１０２５,１０２６加算器
１９アドレス発生部
２０歪補償テーブル
ＭＯＤ変調部
ＤＥＭディジタル直交復調器
５,１３,１３１,１３２ＬＰＦ(ローパスフィルタ)
２１アップ/ダウン・カウンタ
２２位相更新判定回路
２３位相カウンタ
２４セレクタ
２５Ｘビット・カウンタ
２６排他的否定論理和回路
５０デコーダ(位相差検出部)
５１平均化回路
５１２〜５１４コンバイナ
５１５〜５１７アキュムレータ
５１９判定回路
５１８セレクタ
図中、同一符号は同一又は相当部分を示す。

Claims

参照信号と歪を発生する回路のフィードバック信号との誤差が小さくなるように該参照信号を基準として適応アルゴリズムを用いて歪補償係数を演算し該参照信号に乗ずることにより該歪を補償する適応プリディストータ型歪補償装置において、
該参照信号と該フィードバック信号の位相差を小さくする移相値を求め、該移相値より該参照信号又はフィードバック信号の位相を補正する位相調整回路を設けたことを特徴とする歪補償装置。
請求項１において、
該位相調整回路が、該歪補償係数からのみ該移相値を求めることを特徴とした歪補償装置。
請求項１において、
該位相調整回路が、該参照信号と該フィードバック信号との相関より該移相値を求めることを特徴とした歪補償装置。
請求項１において、
該位相調整回路が、該参照信号と該フィードバック信号との該誤差より該移相値を求めることを特徴とした歪補償装置。
請求項１において、
該位相調整回路が、該参照信号と該フィードバック信号の位相差を複素平面の象限判定より求めることを特徴とした歪補償装置。