JP4664364B2 - 遅延調整装置 - Google Patents

遅延調整装置 Download PDF

Info

Publication number
JP4664364B2
JP4664364B2 JP2007526798A JP2007526798A JP4664364B2 JP 4664364 B2 JP4664364 B2 JP 4664364B2 JP 2007526798 A JP2007526798 A JP 2007526798A JP 2007526798 A JP2007526798 A JP 2007526798A JP 4664364 B2 JP4664364 B2 JP 4664364B2
Authority
JP
Japan
Prior art keywords
signal
delay
error
delay amount
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007526798A
Other languages
English (en)
Other versions
JPWO2007013177A1 (ja
Inventor
健 大庭
康人 舟生
英治 車古
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2007013177A1 publication Critical patent/JPWO2007013177A1/ja
Application granted granted Critical
Publication of JP4664364B2 publication Critical patent/JP4664364B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3294Acting on the real and imaginary components of the input signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2201/00Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3233Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Transmitters (AREA)

Description

本発明は、アダプティブ・プリディストータ(APD)型歪補償装置におけるリファレンス信号とフィードバック信号の遅延調整装置に関する。
APD方式の歪補償を行う際,リファレンス信号(Ref信号)とフィードバック信号(FB信号)のタイミングを合わせるために遅延調整が必須となる。
図1は、APD方式歪補償を利用した送信盤のブロック図である。
リファレンス信号(Ref信号)は、送信信号のベースバンド信号である。リファレンス信号は、乗算器10に入力され、歪補償制御部15からの歪補償係数と乗算され、D/Aコンバータ11に入力される。D/Aコンバータでデジタル信号からアナログ信号に変換されると、変調器12で変調され、電力増幅器(Power Amplifier)12によって増幅され、送信される。変調器12には、アップコンバージョンのための無線周波が局部発振器14から入力される。
また、リファレンス信号は、歪補償制御部15に入力される。歪補償制御部15に入力されるリファレンス信号は、歪補償テーブルを索引するのに使用される。更に、リファレンス信号は、クロック単位遅延器16に入力される。リファレンス信号は、クロック単位遅延器16でクロック単位の遅延が与えられ、加算器17と相関演算処理部18に入力される。クロック単位遅延器16のクロックは、相関演算処理部18によって制御され、クロックが制御されることによって、クロック単位遅延器16の遅延量が制御される。
電力増幅器12から出力された信号は、フィードバック信号(FB信号)として、乗算器23に入力される。乗算器23では、局部発振器24からの無線周波と乗算され、ダウンコンバージョンされる。そして、乗算器23の出力は、A/Dコンバータ22に入力され、アナログ信号からデジタル信号に変換される。デジタル信号に変換されたフィードバック信号は、復調器21によって復調され、遅延フィルタ20に入力される。遅延フィルタ20は、典型的には、FIRフィルタであり、タップ係数を変えることによって、信号の遅延量を可変することができるものである。遅延フィルタ20の出力は、加算器17の負端子と、相関演算処理部18に入力される。相関演算処理部18は、復調器21に周期波を入力する数値制御発振器25の発振波の位相を制御する。相関演算処理部18は、リファレンス信号とフィードバック信号の相関値を計算し、相関値がもっとも大きくなるように、クロック単位遅延器16と数値制御発振器25を制御する。
加算器17に入力されたリファレンス信号と、加算器17の負端子に入力されたフィードバック信号の差が加算器17によって求められ、歪補償制御部15と誤差演算処理部19に入力される。誤差演算処理部19は、加算器17の出力がもっとも小さくなるように、遅延フィルタ20の遅延量を調整する。加算器17の出力である誤差信号は、歪補償制御部15に格納される歪補償テーブルの歪補償係数を更新するために使用される。
従来のフィードバック信号とリファレンス信号の相対的遅延量の調整は、以下の2ステップで実施される.
(1)リファレンス信号とフィードバック信号の相関演算による1クロック単位の調整
(2)リファレンス信号とフィードバック信号の誤差演算による1/128クロック単位の調整
(1)は,リファレンス信号を1クロックずつ遅延させていき,リファレンス信号とフィードバック信号の相関値が最も大きくなる遅延量を算出する.
図2は、相関演算を行う回路を示す図である。
図2において、リファレンス信号とフィードバック信号は、それぞれI信号とQ信号からなる複素信号である。リファレンス信号のI信号をRef_ich、リファレンス信号のQ信号をRef_qch、フィードバック信号のI信号をFB_ich、フィードバック信号のQ信号をFB_qchとすると、図2の回路が行う演算は、以下の式によって表される。
Ref = Ref_ich + j Ref_qch
FB = FB_ich + j FB_qch
とすると
相関値 = ΣRef×FB*
= Σ(Ref_ich + j Ref_qch)×(FB_ich - j FB_qch)
ここで、*は、複素共役をとることを示し、jは、虚数単位を示す。相関結果実部積分器と相関結果虚部積分器は、得られた相関値の実部と虚部の複数の計算結果をそれぞれ積算するものであり、上記式の和の記号の演算を行うものである。
図3は、相関演算結果の例を示す図である。
図3は、クロック単位で、リファレンス信号にさまざまな遅延量を与えて相関値を演算した結果の例を示す。相関値は、さまざまな遅延量のところで、ピークを示すが、リファレンス信号とフィードバック信号の相対的遅延が最小となるところで、最大のピーク値を示す。したがって、相関値がもっとも大きなピークを示す遅延量を見つけることで、リファレンス信号とフィードバック信号のタイミングを一致させることができる。
(2)を行う前に、まず、(1)で求めたクロック単位の遅延量を設定する。その遅延設定により相関演算処理部18が復調器21の位相調整を行う。復調器21の位相調整は、相関演算処理部18が以下のように位相値を算出して行う。
相関演算によって、フィードバック信号とリファレンス信号の相対的遅延による位相のずれを表す位相値を得ることができる。
FB信号 = Ref×Aexp(-jθ)とすると
相関値 = ΣRef×FB* = ΣRef× Ref*×Aexp(jθ)
= A・Σ|Ref|2exp(jθ)
exp(jθ) = cosθ+jsinθより
相関値(実部) = A・Σ|Ref|2cosθ
相関値(虚部) = A・Σ|Ref|2sinθ
この結果から、位相値
θ = tan-1(相関値(Qch)/相関値(Ich))
が求まる。
位相調整は、(2)の遅延調整で誤差演算を行う際にリファレンス信号とフィードバック信号の位相差をなくすために実施する。
復調器21の位相調整を行った後、デジタルフィルタ(遅延フィルタ)を使用して、フィードバック信号の遅延を変化させる.遅延フィルタには,1/128クロック単位で遅延するタップ係数を用意しておく。タップ係数を変えることで、フィードバック信号の遅延が変わり,リファレンス信号とフィードバック信号の遅延最適値は誤差値が最も小さくなるフィルタ番号のタップ係数を選んだときとなる。
図4は、デジタルフィルタを説明する図である。
デジタルフィルタは、特には、FIRフィルタである。図4(a)に示されるように、デジタルフィルタは、複数の直列に接続されたディレイと、各ディレイの出力にタップ係数A0〜Anを乗算する各乗算器と、各乗算器の出力を加算し、結果を出力する加算器からなる。1/128クロック単位の遅延を生じさせるためには、ディレイは128個設けられ、各ディレイの遅延値は、128クロックである。
図4(b)は、タップ係数の例を示す図であり、11個のタップからなる場合の各タップ係数の値を縦軸にプロットした図である。タップ係数の設定の仕方には、さまざまなものがあるが、それぞれのタップ係数の設定にしたがって、遅延量が異なる。
図5は、誤差演算を行う回路を,図6は、誤差演算結果の例を示す図である。
図5の誤差演算回路の演算内容は、以下の式で表される。
Ref = Ref_ich + j Ref_qch
FB = FB_ich + j FB_qch
とすると
誤差値は,
Σ {(Ref_ich + j Ref_qch) - (FB_ich - j FB_qch)}
となり誤差の実部と虚部が
誤差値(実部) = Σ(Ref_ich - FB_ich)
誤差値(虚部) = Σ( Ref_qch - FB_qch)
この誤差値の絶対値を求める。
なお、各変数の名前は、相関演算の説明で用いたものと同じである。誤差結果実部積分器と、誤差結果虚部積分器は、それぞれ、上記誤差値の実部と虚部の和の演算を行うものである。
図6は、横軸に、1/128クロック単位のフィードバック信号の遅延量を示し、縦軸に誤差値を示している。誤差値が最小となる遅延量が最適な遅延量となる。
しかし、従来の遅延量の調整方式は、以下のような欠点を有している。
上記(2)の誤差演算を行う前段階の復調器の位相調整では、(1)で求めたクロックの最適ポイントと初期値遅延フィルタ(1/128クロック単位の初期値0)で行っているが、最適遅延ポイントのフィルタタップ係数が初期値の遅延フィルタタップ係数と異なっている場合がある。この場合,位相調整をずれた遅延で行うことになり,正しい位相を求めることができず正しいタップ係数を求めることができない。
図7は、タップ係数(遅延値)による復調器の位相調整結果を、図8は、誤差演算の遅延調整結果のばらつきを示す図である。
図7は、横軸に、位相調整処理の実行回数を示し、縦軸に、位相値の変化を示している。グラフは、1/128クロック単位の遅延量の設定値が、0、128、64の3通りの場合について、それぞれ示している。ここに示すように、遅延フィルタのタップ係数が適切でないと、何回位相調整処理を繰り返しても、位相値が0に近づかないことがわかる。
また、図8では、誤差演算の結果を基に遅延フィルタで、遅延調整を行った場合を示す。図8は、何回か遅延調整の試行を繰り返した結果を示しており、異なるマークで示されるグラフは、異なる試行を示す。図8からわかるように、遅延調整を試行するたびに、異なる遅延量が最小の誤差結果を与えるようになっており、誤差結果を用いた遅延調整のみでは、信頼性のある最適な遅延量を求めることができないことを示している。
従来の歪補償装置としては、特許文献1がある。特許文献1には、位相値が異常な場合には、歪補償テーブルの更新を行わない技術が開示されている。
国際特許出願公開番号WO 03/103166号公報
本発明の課題は、リファレンス信号とフィードバック信号のタイミングを信頼度高く最適値に設定し、正確な歪補償係数の更新を行うことができる遅延調整装置を提供することである。
本発明の遅延調整装置は、第1の信号と第2の信号の誤差信号を演算し、該誤差信号の値から歪補償係数を更新する歪補償装置における、該第1の信号と該第2の信号の遅延量を調整する遅延調整装置であって、該第1の信号と該第2の信号の相関値を演算する相関値演算手段と、該第1の信号と該第2の信号の誤差信号を演算する誤差信号演算手段と、該第1の信号と該第2の信号の相対遅延量を調整する第1の遅延手段と、該第1の信号と該第2の信号の相対遅延量を、該第1の遅延手段より小さな単位で調整する第2の遅延手段と、第1に、該第1の遅延手段を使って、相関値が最大となるように該相対遅延量を設定し、第2に、該第2の遅延手段を使って、相関値が最大となるように該相対遅延量を調整し、第3に、該第2の遅延手段を使って、該誤差信号が最小となるように該相対遅延量を再調整する制御手段とを備えることを特徴とする。
APD方式歪補償を利用した送信盤のブロック図である。 相関演算を行う回路を示す図である。 相関演算結果の例を示す図である。 デジタルフィルタを説明する図である。 誤差演算を行う回路を示す図である。 誤差演算結果の例を示す図である。 タップ係数(遅延値)による復調器の位相調整結果を示す図である。 誤差演算の遅延調整結果のばらつきを示す図である。 1/128クロック単位での遅延量と相関値の様子を示す図である。 /128クロック単位での遅延調整を、相関値を使って行った後、誤差演算を使って行った結果を示す図である。 本発明の実施形態の装置の全体構成図である。 図11の制御部の行う処理を示すフローチャートである。
本発明の実施形態では、上記の問題を解決するために、以下の手順で遅延調整を実施する。
(1)相関演算による1クロック単位の遅延調整
(2)相関演算による1/128クロック単位のフィルタタップ遅延調整
(3)誤差演算による1/128クロック単位のフィルタタップ遅延調整
なお、(1)の遅延調整は、1クロックを単位とするものに限定されない。また、(2)、(3)の遅延調整の単位も1/128クロック単位に限定されず、(1)の遅延調整単位より小さな単位であればよい。
以上の手順を行うことにより、
(2)の相関演算は位相調整が必要ないため、フィルタのタップ遅延調整を大幅にずれることなく行うことができる。
図9は、1/128クロック単位での遅延量と相関値の様子を示す図である。
横軸として、1/128クロック単位での遅延量を示し、縦軸に、相関値を示す。この図から明らかなように、相関値を用いることにより、1/128クロック単位で、大体の最適遅延量を求めることができる。
その結果を用いて、位相調整を行った結果の遅延フィルタのタップ係数で(3)の誤差演算を行えば,正しい位相で行うことができ,正しくフィルタタップ係数を求めることが可能となる。
図10は、1/128クロック単位での遅延調整を、相関値を使って行った後、誤差演算を使って行った結果を示す図である。
図10では、横軸に1/128クロック単位の遅延量、縦軸に誤差結果を示している。図8とは異なり、何回試行を繰り返しても、最適な遅延量はほぼ同じ値となっており、信頼性の高い遅延量の設定が、この方法により可能となることが示されている。遅延量を性格に設定することにより、歪補償係数の更新も正確にできることになる。
ここで、(2)の相関演算による1/128クロック単位の遅延調整で遅延調整の処理を終わってもよいが、図9を見ると、グラフのピークが鋭くなっていないので、ピークが見つかりにくいと思われるため、更に誤差演算を行ったほうが正しい遅延を求めることができる。
図11は、本発明の実施形態の装置の全体構成図である。
図11においては、図1と同じ構成要素には、同じ参照符号を付し、説明を省略する。
図11では、新たに制御部(CPU)26が追加されている。制御部26は、相関演算処理部18と誤差演算処理部19から処理結果である相関値と誤差結果を取得し、クロック単位遅延器16の遅延量、遅延フィルタ20の遅延量を決めるタップ係数、及び、復調器21の位相を調整する。復調器21の位相調整は、復調器21へ周期波を供給する数値制御発振器25の発振波の位相を調整することによって行う。
制御部26の制御内容は、最初に、相関演算処理部18から相関値を取得し、クロック単位遅延器16を使って、最適なクロックタイミングを設定し、次に、相関演算処理部18から相関値を取得し、遅延フィルタ20を使って、最適なタイミングを設定し、この時点で、復調器21の位相調整を行い、最後に、誤差演算処理部19から誤差結果を得て、遅延フィルタを使って、遅延値を最適値に設定するというものである。
図12は、図11の制御部の行う処理を示すフローチャートである。
遅延調整を開始すると、ステップS10において、相関演算を開始する。この場合の相関演算は、クロック単位である。ステップS11において、クロック遅延量を可変する。ステップS12において、クロック遅延量を可変後の相関値を取得する。ステップS13において、指定回数のクロック遅延量可変と相関値取得を行ったか否かを判断する。指定回数に達していない場合には、ステップS11に戻って、指定回数分繰り返す。ステップS13において、指定回数に達したと判断された場合には、ステップS14において、相関値の最大値を計算し、ステップS15において、クロック遅延量を設定する。ステップS16において、相関演算を開始する。ここでの相関演算は、タップ単位、すなわち、上記例では、1/128クロック単位である。ステップS17において、フィルタ係数(タップ係数)を可変し、ステップS18において、相関値を取得する。ステップS19において、指定回数に達したか否かを判断し、達していない場合には、ステップS17に戻って、処理を繰り返す。ステップS19において、指定回数に達したと判断された場合には、ステップS20に進み、相関値の最大値を計算し、ステップS21において、タップ係数を設定する。
ステップS22では、誤差演算を開始する。ここでの演算は、タップ単位(たとえば、1/128クロック単位)で行う。ステップS23において、位相調整を行い、ステップS24において、フィルタ係数を可変し、ステップS25において、誤差値を取得する。ステップS26において、指定回数に達したかを判断し、達していない場合には、処理を繰り返す。ステップS26において、指定回数に達したと判断された場合には、ステップS27において、誤差値の最小値を計算し、ステップS28において、タップ係数を設定し、処理を終了する。

Claims (9)

  1. 第1の信号と第2の信号の誤差信号を演算し、該誤差信号の値から歪補償係数を更新する歪補償装置における、該第1の信号と該第2の信号の遅延量を調整する遅延調整装置であって、
    該第1の信号と該第2の信号の相関値を演算する相関値演算手段と、
    該第1の信号と該第2の信号の誤差信号を演算する誤差信号演算手段と、
    該第1の信号と該第2の信号の相対遅延量を調整する第1の遅延手段と、
    該第1の信号と該第2の信号の相対遅延量を、該第1の遅延手段より小さな単位で調整する第2の遅延手段と、
    第1に、該第1の遅延手段を使って、相関値が最大となるように該相対遅延量を設定し、第2に、該第2の遅延手段を使って、相関値が最大となるように該相対遅延量を該第1の遅延手段より小さな単位で調整し、第3に、該第2の遅延手段を使って、該誤差信号が最小となるように該相対遅延量を該単位で再調整する制御手段と、
    を備えることを特徴とする遅延調整装置。
  2. 前記第1の遅延手段は、前記第1の信号の遅延量のみを調整し、前記第2の遅延手段は、前記第2の信号の遅延量のみを調整することを特徴とする請求項1に記載の遅延調整装置。
  3. 前記第1の信号は、ベースバンド信号からなるリファレンス信号であることを特徴とする請求項2に記載の遅延調整装置。
  4. 前記第2の信号は、送信信号を復調した、フィードバック信号であることを特徴とする請求項2に記載の遅延調整装置。
  5. 前記第1の遅延手段は、クロック単位で遅延量を調整することを特徴とする請求項1に記載の遅延調整装置。
  6. 前記第2の遅延手段は、デジタルフィルタであることを特徴とする請求項1に記載の遅延調整装置。
  7. 前記第2の遅延手段は、1/128クロック単位で遅延量を調整することを特徴とする請求項1に記載の遅延調整装置。
  8. 前記制御手段は、第2の調整の後、第3の再調整の前に、前記第1の信号と前記第2の信号の相対位相を最適に設定することを特徴する請求項1に記載の遅延調整装置。
  9. 第1の信号と第2の信号の誤差信号を演算し、該誤差信号の値から歪補償係数を更新する歪補償装置における、該第1の信号と該第2の信号の遅延量を調整する遅延調整方法であって、
    該第1の信号と該第2の信号の相対遅延量を調整する第1の遅延手段を設け、
    該第1の信号と該第2の信号の相対遅延量を、該第1の遅延手段より小さな単位で調整する第2の遅延手段を設け、
    該第1の信号と該第2の信号の相関値を演算し、
    該第1の信号と該第2の信号の誤差信号を演算し、
    第1に、該第1の遅延手段を使って、相関値が最大となるように該相対遅延量を設定し、第2に、該第2の遅延手段を使って、相関値が最大となるように該相対遅延量を該第1の遅延手段より小さな単位で調整し、第3に、該第2の遅延手段を使って、該誤差信号が最小となるように該相対遅延量を該単位で再調整する、
    ことを特徴とする遅延調整方法。
JP2007526798A 2005-07-29 2005-07-29 遅延調整装置 Expired - Fee Related JP4664364B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/013974 WO2007013177A1 (ja) 2005-07-29 2005-07-29 遅延調整装置

Publications (2)

Publication Number Publication Date
JPWO2007013177A1 JPWO2007013177A1 (ja) 2009-02-05
JP4664364B2 true JP4664364B2 (ja) 2011-04-06

Family

ID=37683085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007526798A Expired - Fee Related JP4664364B2 (ja) 2005-07-29 2005-07-29 遅延調整装置

Country Status (6)

Country Link
US (1) US7466764B2 (ja)
EP (1) EP1914884B8 (ja)
JP (1) JP4664364B2 (ja)
KR (1) KR100959228B1 (ja)
CN (1) CN101228690B (ja)
WO (1) WO2007013177A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009011071A1 (en) * 2007-07-19 2009-01-22 Fujitsu Limited Amplifier device with nonlinear-distortion compensation
CA2706083A1 (en) 2007-11-19 2009-05-28 Shell Internationale Research Maatschappij B.V. Systems and methods for producing oil and/or gas
CN101861443A (zh) 2007-11-19 2010-10-13 国际壳牌研究有限公司 用含混溶性溶剂的乳状液生产油和/或气
JP2009232425A (ja) * 2008-03-25 2009-10-08 Toshiba Corp 送信機
CA2721278A1 (en) 2008-04-16 2009-10-22 Shell Internationale Research Maatschappij B.V. Systems and methods for producing oil and/or gas
JP5251565B2 (ja) * 2009-02-05 2013-07-31 富士通株式会社 プリディストータ及びその遅延調整方法
US8774314B2 (en) * 2009-06-23 2014-07-08 Qualcomm Incorporated Transmitter architectures
JP5158034B2 (ja) * 2009-08-12 2013-03-06 富士通株式会社 無線装置及び信号処理方法
CN102388534B (zh) * 2010-02-20 2014-04-30 华为技术有限公司 滤波设备和用于提供滤波设备的方法
CN102281044B (zh) * 2010-06-12 2016-07-20 澜起科技(上海)有限公司 能消除窄带干扰的盲自适应滤波装置及其应用
JP5497552B2 (ja) * 2010-06-28 2014-05-21 京セラ株式会社 通信装置及び歪み補正方法
CN103257309B (zh) * 2012-02-17 2015-10-07 安凯(广州)微电子技术有限公司 ddr系列pcb板时序补偿方法、系统及终端
EP3745664A1 (en) 2012-07-23 2020-12-02 Dali Systems Co. Ltd Method and system for aligning signals widely spaced in frequency for wideband digital predistortion in wireless communication systems
JP6059003B2 (ja) 2012-12-26 2017-01-11 パナソニック株式会社 歪み補償装置及び歪み補償方法
US9522738B2 (en) 2015-04-23 2016-12-20 Goodrich Corporation Soft cover release mechanism for evacuation slides
CN105978843B (zh) * 2016-05-13 2019-02-12 京信通信系统(中国)有限公司 数字预失真环路时延调整方法和装置
US10454509B2 (en) 2018-03-13 2019-10-22 Qualcomm Incorporated Communication circuit including a transmitter
CN111107025A (zh) * 2018-10-26 2020-05-05 上海晟矽微电子股份有限公司 Gfsk接收机中的自适应均衡器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0879143A (ja) * 1994-09-06 1996-03-22 Hitachi Denshi Ltd 無線機
JP2003243940A (ja) * 2002-01-21 2003-08-29 Evolium Sas 増幅器の入力におけるプリエンファシス設定時に比較される信号の準備方法および装置
WO2003103165A1 (ja) * 2002-05-31 2003-12-11 富士通株式会社 歪補償装置
JP2004015660A (ja) * 2002-06-10 2004-01-15 Mitsubishi Electric Corp 歪補償器
JP2004040564A (ja) * 2002-07-04 2004-02-05 Fujitsu Ltd 電力増幅器の歪補償方法及びその装置
WO2004034574A1 (ja) * 2002-10-10 2004-04-22 Fujitsu Limited 歪み補償増幅装置、増幅システムおよび無線基地局
JP2004165900A (ja) * 2002-11-12 2004-06-10 Hitachi Kokusai Electric Inc 通信装置
JP2005203925A (ja) * 2004-01-14 2005-07-28 Hitachi Kokusai Electric Inc 歪補償増幅装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2651339B1 (fr) * 1989-08-30 1991-10-04 Alsthom Gec Dispositif d'asservissement d'un systeme a contre-reaction et application aux amplificateurs et servomecanismes.
CA2285355C (en) * 1997-04-02 2004-06-08 Karsten Nielsen Pulse referenced control method for enhanced power amplification of a pulse modulated signal
JP4014343B2 (ja) * 1999-12-28 2007-11-28 富士通株式会社 歪補償装置
JP3874688B2 (ja) * 2002-03-29 2007-01-31 富士通株式会社 歪補償装置
JP3957077B2 (ja) * 2002-05-31 2007-08-08 富士通株式会社 歪補償装置
EP1432194A1 (en) * 2002-12-19 2004-06-23 Nokia Corporation Adaptive predistortion scheme with delay tracking
JP2004214811A (ja) * 2002-12-27 2004-07-29 Mitsumi Electric Co Ltd 電流帰還回路
US7522658B2 (en) * 2003-09-30 2009-04-21 Broadcom Corporation Design method and implementation of optimal linear IIR equalizers for RF transceivers
US7372917B2 (en) 2004-08-25 2008-05-13 Broadcom Corporation Digital algorithm for on-line ACPR optimization in polar RF transmitters
WO2006030481A1 (ja) * 2004-09-13 2006-03-23 Mitsubishi Denki Kabushiki Kaisha 歪補償装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0879143A (ja) * 1994-09-06 1996-03-22 Hitachi Denshi Ltd 無線機
JP2003243940A (ja) * 2002-01-21 2003-08-29 Evolium Sas 増幅器の入力におけるプリエンファシス設定時に比較される信号の準備方法および装置
WO2003103165A1 (ja) * 2002-05-31 2003-12-11 富士通株式会社 歪補償装置
JP2004015660A (ja) * 2002-06-10 2004-01-15 Mitsubishi Electric Corp 歪補償器
JP2004040564A (ja) * 2002-07-04 2004-02-05 Fujitsu Ltd 電力増幅器の歪補償方法及びその装置
WO2004034574A1 (ja) * 2002-10-10 2004-04-22 Fujitsu Limited 歪み補償増幅装置、増幅システムおよび無線基地局
JP2004165900A (ja) * 2002-11-12 2004-06-10 Hitachi Kokusai Electric Inc 通信装置
JP2005203925A (ja) * 2004-01-14 2005-07-28 Hitachi Kokusai Electric Inc 歪補償増幅装置

Also Published As

Publication number Publication date
US20080130798A1 (en) 2008-06-05
CN101228690A (zh) 2008-07-23
EP1914884A4 (en) 2008-10-29
JPWO2007013177A1 (ja) 2009-02-05
KR100959228B1 (ko) 2010-05-19
EP1914884B8 (en) 2016-09-21
US7466764B2 (en) 2008-12-16
KR20080018964A (ko) 2008-02-28
EP1914884B1 (en) 2016-06-22
CN101228690B (zh) 2010-08-18
WO2007013177A1 (ja) 2007-02-01
EP1914884A1 (en) 2008-04-23

Similar Documents

Publication Publication Date Title
JP4664364B2 (ja) 遅延調整装置
JP3844352B2 (ja) 送信装置
JP5375683B2 (ja) 通信装置および電力補正方法
US6836517B2 (en) Distortion compensating apparatus
US20040247041A1 (en) Digital time alignment in a polar modulator
US20060088125A1 (en) Multicarrier receiver and transmitter with delay correcting function
JP5012581B2 (ja) 歪補償増幅装置および補正方法
JP2000286915A (ja) 信号変調回路及び信号変調方法
JP2007267345A (ja) 送信機及びキャリアリーク検出方法
US7496152B2 (en) Adaptive control apparatus
JP4437097B2 (ja) 2点変調型周波数変調装置及び無線送信装置
EP1811655A1 (en) A power amplifier distortion compensation apparatus and method thereof
JP2004165900A (ja) 通信装置
KR20060024790A (ko) 자동 이득 제어 조정에 의해서 통신 신호에 유입된 위상편차를 지속적으로 보상하는 통신 시스템, 무선 송수신유닛, 집적 회로 및 방법
JP2007129744A (ja) 適応制御装置
EP2048844A2 (en) Receiving apparatus having equalizer and receiving method
JP4127639B2 (ja) 非線形補償器
US10623055B2 (en) Reception apparatus, transmission apparatus, and communication system
JP5497552B2 (ja) 通信装置及び歪み補正方法
CN100574306C (zh) 自适应同步设备和方法
JP2008506296A (ja) デジタルbb(ベースバンド)信号をアナログif(中間周波数)信号へと変換する方法
JP2001211218A (ja) 受信装置およびその方法
JP2008072522A (ja) ループバック遅延補正装置及びループバック遅延補正方法
JP2002217863A (ja) 直交周波数分割多重信号受信装置、直交周波数分割多重信号受信方法及びプログラム
JPH088985A (ja) Qpsk変調信号の時間補正装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110106

R150 Certificate of patent or registration of utility model

Ref document number: 4664364

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees