JPH088985A - Ｑｐｓｋ変調信号の時間補正装置 - Google Patents
Ｑｐｓｋ変調信号の時間補正装置Info
- Publication number
- JPH088985A JPH088985A JP13277994A JP13277994A JPH088985A JP H088985 A JPH088985 A JP H088985A JP 13277994 A JP13277994 A JP 13277994A JP 13277994 A JP13277994 A JP 13277994A JP H088985 A JPH088985 A JP H088985A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- delay time
- reference signal
- inputted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】本発明の目的は、同相成分及び直交成分の相対
的な遅延時間の調整が不要で、しかも温度変化及び経時
変化に対する変調精度を常に良好にするＱＰＳＫ変調信
号の時間補正装置を提供することにある。 【構成】入力信号から変調波の同相成分および直交成分
を生成する信号生成手段と、同相成分および直交成分に
基準となる信号を付加する基準信号付加手段と、変調波
の同相成分もしくは直交成分の出力信号を遅延させる可
変遅延手段と、同相成分および直交成分から各々の基準
信号を検出する基準信号検出手段と、同相成分の基準信
号と直交成分の基準信号との相対的な遅延時間を検出す
る遅延時間検出手段とを備えたＱＰＳＫ変調信号の時間
補正装置。
的な遅延時間の調整が不要で、しかも温度変化及び経時
変化に対する変調精度を常に良好にするＱＰＳＫ変調信
号の時間補正装置を提供することにある。 【構成】入力信号から変調波の同相成分および直交成分
を生成する信号生成手段と、同相成分および直交成分に
基準となる信号を付加する基準信号付加手段と、変調波
の同相成分もしくは直交成分の出力信号を遅延させる可
変遅延手段と、同相成分および直交成分から各々の基準
信号を検出する基準信号検出手段と、同相成分の基準信
号と直交成分の基準信号との相対的な遅延時間を検出す
る遅延時間検出手段とを備えたＱＰＳＫ変調信号の時間
補正装置。
Description
【０００１】
【産業上の利用分野】本発明は、あらかじめ定められた
データ送信期間の信号の遅延時間、特にπ／４シフトＱ
ＰＳＫ変調方式で変調された同相包絡線成分及び直交包
絡線成分の相対的な遅延時間を補正するに最適な装置に
関する。
データ送信期間の信号の遅延時間、特にπ／４シフトＱ
ＰＳＫ変調方式で変調された同相包絡線成分及び直交包
絡線成分の相対的な遅延時間を補正するに最適な装置に
関する。
【０００２】
【従来の技術】これまでに、π／４シフトＱＰＳＫ変調
方式で変調された同相成分及び直交成分を出力する方法
としては、特開平３−３４６５４号公報に記載のよう
に、ディジタル信号としてベースバンド信号処理部で発
生した後、Ｄ／Ａ変換器でアナログ信号に変換し、さら
に低域フィルタを経由する例があった。
方式で変調された同相成分及び直交成分を出力する方法
としては、特開平３−３４６５４号公報に記載のよう
に、ディジタル信号としてベースバンド信号処理部で発
生した後、Ｄ／Ａ変換器でアナログ信号に変換し、さら
に低域フィルタを経由する例があった。
【０００３】
【発明が解決しようとする課題】上記従来技術は、次の
ような問題点を有していた。すなわち、 １．低域フィルタから各々出力された同相成分及び直交
成分の相対的な遅延時間の調整が困難なため、変調精度
を小さくすることが難しかった。
ような問題点を有していた。すなわち、 １．低域フィルタから各々出力された同相成分及び直交
成分の相対的な遅延時間の調整が困難なため、変調精度
を小さくすることが難しかった。
【０００４】２．上記同相成分及び直交成分の相対的な
遅延時間が、温度変化あるいは経時変化とともに変わる
ため、それに伴って変調精度が劣化していた。
遅延時間が、温度変化あるいは経時変化とともに変わる
ため、それに伴って変調精度が劣化していた。
【０００５】本発明の目的は、上記のような問題点を鑑
みて、上記同相成分及び直交成分の相対的な遅延時間の
調整が不要で、しかも温度変化及び経時変化に対する変
調精度を常に良好にするＱＰＳＫ変調信号の時間補正装
置を提供することにある。
みて、上記同相成分及び直交成分の相対的な遅延時間の
調整が不要で、しかも温度変化及び経時変化に対する変
調精度を常に良好にするＱＰＳＫ変調信号の時間補正装
置を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、次のような手段を講じている。すなわち、 １．あらかじめ定められたデータ非送信期間（以下、非
バースト期間と記す）に基準信号付加手段より出力した
遅延時間を制御するための基準信号を、可変遅延手段、
Ｄ／Ａ変換手段、増幅手段、低域フィルター（以下、Ｌ
ＰＦと記す）手段に経由させる。さらに、Ａ／Ｄ変換手
段、基準信号検出手段に経由した後、遅延時間検出手段
において、上記ＬＰＦ手段出力信号に出力される基準信
号すなわち、同相成分（以下、Ｉ信号と記す）と直交成
分（以下、Ｑ信号と記す）の各々基準信号の相対的な遅
延時間差を得る。さらにこの遅延時間誤差信号を次の非
バースト期間まで保持し、上記可変遅延手段の制御信号
入力端子に入力することにより、あらかじめ定められた
データ送信期間（以下、バースト期間と記す）のＩ信号
とＱ信号との相対的な遅延時間が常に零となるようにす
る。
に、次のような手段を講じている。すなわち、 １．あらかじめ定められたデータ非送信期間（以下、非
バースト期間と記す）に基準信号付加手段より出力した
遅延時間を制御するための基準信号を、可変遅延手段、
Ｄ／Ａ変換手段、増幅手段、低域フィルター（以下、Ｌ
ＰＦと記す）手段に経由させる。さらに、Ａ／Ｄ変換手
段、基準信号検出手段に経由した後、遅延時間検出手段
において、上記ＬＰＦ手段出力信号に出力される基準信
号すなわち、同相成分（以下、Ｉ信号と記す）と直交成
分（以下、Ｑ信号と記す）の各々基準信号の相対的な遅
延時間差を得る。さらにこの遅延時間誤差信号を次の非
バースト期間まで保持し、上記可変遅延手段の制御信号
入力端子に入力することにより、あらかじめ定められた
データ送信期間（以下、バースト期間と記す）のＩ信号
とＱ信号との相対的な遅延時間が常に零となるようにす
る。
【０００７】２．通常のバースト期間に送信される特定
コードとしていわゆる同期ワードを、可変遅延手段、Ｄ
／Ａ変換手段、増幅手段、ＬＰＦ手段に経由させる。さ
らに、Ａ／Ｄ変換手段、基準信号検出手段に経由した
後、遅延時間検出手段において、上記ＬＰＦ手段出力信
号に出力される同期ワードすなわち、Ｉ信号とＱ信号の
各々同期ワードの相対的な遅延時間差を得る。さらにこ
の遅延時間誤差信号を次のバースト期間まで保持し、上
記可変遅延手段の制御信号入力端子に入力することによ
り、バースト期間のＩ信号とＱ信号との相対的な遅延時
間が常に零となるようにする。
コードとしていわゆる同期ワードを、可変遅延手段、Ｄ
／Ａ変換手段、増幅手段、ＬＰＦ手段に経由させる。さ
らに、Ａ／Ｄ変換手段、基準信号検出手段に経由した
後、遅延時間検出手段において、上記ＬＰＦ手段出力信
号に出力される同期ワードすなわち、Ｉ信号とＱ信号の
各々同期ワードの相対的な遅延時間差を得る。さらにこ
の遅延時間誤差信号を次のバースト期間まで保持し、上
記可変遅延手段の制御信号入力端子に入力することによ
り、バースト期間のＩ信号とＱ信号との相対的な遅延時
間が常に零となるようにする。
【０００８】
【作用】本発明の作用について、以下に説明する。
【０００９】１．まず、バースト期間では信号生成手段
から通常のデータ信号を送信する。次に、非バースト期
間において、同じく上記信号生成手段よりＩ信号とＱ信
号との相対的な遅延時間を制御をするための基準信号を
出力する。この基準信号は例えば、後段のＤ／Ａ変換手
段によりアナログ信号に変換したときに正弦波となる信
号でよい。上記信号生成手段の出力信号を、さらに可変
遅延手段、Ｄ／Ａ変換手段、増幅手段、ＬＰＦ手段に経
由させる。その後、Ａ／Ｄ変換手段、基準信号検出手段
に経由した後、遅延時間検出手段において、上記ＬＰＦ
手段出力信号に出力される基準信号すなわち、Ｉ信号と
Ｑ信号の各々基準信号の相対的な遅延時間差を得る。さ
らにこの遅延時間誤差信号を次の非バースト期間まで保
持し、上記可変遅延手段の制御信号入力端子に入力する
ことにより、あらかじめ定められたデータ送信期間（以
下、バースト期間と記す）のＩ信号とＱ信号との相対的
な遅延時間が常に零となるようにする。これにより、Ｄ
／Ａ変換手段の後段の増幅手段、ＬＰＦ手段等のアナロ
グ回路において、送信信号の位相及び遅延時間が変化し
ても、上記可変遅延手段により、Ｉ信号とＱ信号の相対
的な遅延時間を常に零に保つことができる。
から通常のデータ信号を送信する。次に、非バースト期
間において、同じく上記信号生成手段よりＩ信号とＱ信
号との相対的な遅延時間を制御をするための基準信号を
出力する。この基準信号は例えば、後段のＤ／Ａ変換手
段によりアナログ信号に変換したときに正弦波となる信
号でよい。上記信号生成手段の出力信号を、さらに可変
遅延手段、Ｄ／Ａ変換手段、増幅手段、ＬＰＦ手段に経
由させる。その後、Ａ／Ｄ変換手段、基準信号検出手段
に経由した後、遅延時間検出手段において、上記ＬＰＦ
手段出力信号に出力される基準信号すなわち、Ｉ信号と
Ｑ信号の各々基準信号の相対的な遅延時間差を得る。さ
らにこの遅延時間誤差信号を次の非バースト期間まで保
持し、上記可変遅延手段の制御信号入力端子に入力する
ことにより、あらかじめ定められたデータ送信期間（以
下、バースト期間と記す）のＩ信号とＱ信号との相対的
な遅延時間が常に零となるようにする。これにより、Ｄ
／Ａ変換手段の後段の増幅手段、ＬＰＦ手段等のアナロ
グ回路において、送信信号の位相及び遅延時間が変化し
ても、上記可変遅延手段により、Ｉ信号とＱ信号の相対
的な遅延時間を常に零に保つことができる。
【００１０】２．バースト期間では信号生成手段から通
常のデータ信号と特定コードとしての同期ワードを送信
する。上記信号生成手段の出力信号を、さらに可変遅延
手段、Ｄ／Ａ変換手段、増幅手段、ＬＰＦ手段に経由さ
せる。その後、Ａ／Ｄ変換手段、基準信号検出手段に経
由した後、遅延時間検出手段において、上記ＬＰＦ手段
出力信号に出力される同期ワードすなわち、Ｉ信号とＱ
信号の各々の同期ワードの相対的な遅延時間差を得る。
さらにこの遅延時間誤差信号を次のバースト期間まで保
持し、上記可変遅延手段の制御信号入力端子に入力する
ことにより、バースト期間のＩ信号とＱ信号との相対的
な遅延時間が常に零となるようにする。これにより、Ｄ
／Ａ変換手段の後段の増幅手段、ＬＰＦ手段等のアナロ
グ回路において、送信信号の位相及び遅延時間が変化し
ても、上記可変遅延手段により、Ｉ信号とＱ信号の相対
的な遅延時間を常に零に保つことができる。
常のデータ信号と特定コードとしての同期ワードを送信
する。上記信号生成手段の出力信号を、さらに可変遅延
手段、Ｄ／Ａ変換手段、増幅手段、ＬＰＦ手段に経由さ
せる。その後、Ａ／Ｄ変換手段、基準信号検出手段に経
由した後、遅延時間検出手段において、上記ＬＰＦ手段
出力信号に出力される同期ワードすなわち、Ｉ信号とＱ
信号の各々の同期ワードの相対的な遅延時間差を得る。
さらにこの遅延時間誤差信号を次のバースト期間まで保
持し、上記可変遅延手段の制御信号入力端子に入力する
ことにより、バースト期間のＩ信号とＱ信号との相対的
な遅延時間が常に零となるようにする。これにより、Ｄ
／Ａ変換手段の後段の増幅手段、ＬＰＦ手段等のアナロ
グ回路において、送信信号の位相及び遅延時間が変化し
ても、上記可変遅延手段により、Ｉ信号とＱ信号の相対
的な遅延時間を常に零に保つことができる。
【００１１】
【実施例】以下、本発明の第一実施例を図１を用いて説
明する。
明する。
【００１２】まず入力端子１には、図２のＡ波形に示す
送信データが加わり、この信号が信号生成回路３に入力
される。この信号生成回路３は信号発生回路５と基準信
号付加回路４から構成されており、図２のＣ波形，Ｄ波
形に示すように、入力端子２に入力された送信タイミン
グ信号、すなわち図２Ｂ波形のハイレベル期間のバース
ト期間において、入力端子１に入力された送信データを
出力し、また、図２Ｂ波形のローレベル期間の非バース
ト期間では、基準信号付加回路４から信号発生回路５に
入力された正弦波信号を、後述する遅延時間制御用の信
号として出力する。この遅延時間制御用の正弦波信号
は、例えば周波数１ｋＨｚ程度の信号でよい。
送信データが加わり、この信号が信号生成回路３に入力
される。この信号生成回路３は信号発生回路５と基準信
号付加回路４から構成されており、図２のＣ波形，Ｄ波
形に示すように、入力端子２に入力された送信タイミン
グ信号、すなわち図２Ｂ波形のハイレベル期間のバース
ト期間において、入力端子１に入力された送信データを
出力し、また、図２Ｂ波形のローレベル期間の非バース
ト期間では、基準信号付加回路４から信号発生回路５に
入力された正弦波信号を、後述する遅延時間制御用の信
号として出力する。この遅延時間制御用の正弦波信号
は、例えば周波数１ｋＨｚ程度の信号でよい。
【００１３】ここで、この信号生成回路３の動作につい
て説明する。まず、変調波の搬送角周波数をωc、包絡
線信号をＲ(ｔ)、変調位相をφ(ｔ)とすると、変調波ｅ
(ｔ)は一般的に、
て説明する。まず、変調波の搬送角周波数をωc、包絡
線信号をＲ(ｔ)、変調位相をφ(ｔ)とすると、変調波ｅ
(ｔ)は一般的に、
【００１４】
【数１】
【００１５】と表される。ただし、Ｒｅ〔ｆ〕は関数ｆ
の実数部を表す。また、Ｅ(ｔ)は複素包絡線であり、
の実数部を表す。また、Ｅ(ｔ)は複素包絡線であり、
【００１６】
【数２】
【００１７】
【数３】
【００１８】である。ここでは、Ｉ(ｔ)をＩ信号、Ｑ
(ｔ)をＱ信号と称する。したがって、信号生成回路３で
は、入力の送信データに応じたＩ信号およびＱ信号のデ
ータをディジタル信号処理により算出し、出力する。さ
らに、Ｉ信号については可変遅延回路８、Ｄ／Ａ変換回
路６、増幅回路１０及びＬＰＦ１２に入力し、一方、Ｑ
信号はＤ／Ａ変換回路７、増幅回路９及びＬＰＦ１１に
入力する。この可変遅延回路８は後述するメカニズムに
より、遅延検出回路１９からの制御信号により遅延時間
が変化する。
(ｔ)をＱ信号と称する。したがって、信号生成回路３で
は、入力の送信データに応じたＩ信号およびＱ信号のデ
ータをディジタル信号処理により算出し、出力する。さ
らに、Ｉ信号については可変遅延回路８、Ｄ／Ａ変換回
路６、増幅回路１０及びＬＰＦ１２に入力し、一方、Ｑ
信号はＤ／Ａ変換回路７、増幅回路９及びＬＰＦ１１に
入力する。この可変遅延回路８は後述するメカニズムに
より、遅延検出回路１９からの制御信号により遅延時間
が変化する。
【００１９】このようにして、出力端子１４にはＩ信号
が、出力端子１３にはＱ信号が出力される。
が、出力端子１３にはＱ信号が出力される。
【００２０】次に、可変遅延回路８に関する動作を説明
する。まず、非バースト期間において、基準信号付加回
路４からの遅延時間制御用の正弦波信号が出力され、Ｉ
信号については可変遅延回路８、Ｄ／Ａ変換回路６、増
幅回路１０及びＬＰＦ１２を経由して出力端子１４に、
一方、Ｑ信号はＤ／Ａ変換回路７、増幅回路９及びＬＰ
Ｆ１１を経由して出力端子１３に現われる。さらに、Ｉ
信号についてはＡ／Ｄ変換回路１６、基準信号検出回路
１８を経て、遅延時間検出回路１９へ供給され、一方、
Ｑ信号についてはＡ／Ｄ変換回路１５、基準信号検出回
路１７を経て、遅延時間検出回路１９へ供給される。こ
の遅延時間検出回路１９では、非バースト期間に出力さ
れている正弦波から、Ｉ信号とＱ信号との相対的な遅延
時間を検出して、この遅延時間誤差に応じたディジタル
コードを出力する。なお図２の波形例では、波形Ｄより
波形Ｃの方が遅れている例であるが、進んでいる場合で
も同様に説明ができる。さらに、この遅延時間検出回路
１９の出力信号を可変遅延回路８の制御信号入力端子に
供給する。これにより、Ｉ信号に関して、Ｑ信号との相
対的な遅延時間を自動調整する帰還ループが成立し、相
対遅延時間を常に零に保持することができる。なおこの
可変遅延回路８は、例えばシフトレジスタを数段構成し
て、遅延時間検出回路１９の出力信号により遅延量をデ
ィジタル的に変えることができる。
する。まず、非バースト期間において、基準信号付加回
路４からの遅延時間制御用の正弦波信号が出力され、Ｉ
信号については可変遅延回路８、Ｄ／Ａ変換回路６、増
幅回路１０及びＬＰＦ１２を経由して出力端子１４に、
一方、Ｑ信号はＤ／Ａ変換回路７、増幅回路９及びＬＰ
Ｆ１１を経由して出力端子１３に現われる。さらに、Ｉ
信号についてはＡ／Ｄ変換回路１６、基準信号検出回路
１８を経て、遅延時間検出回路１９へ供給され、一方、
Ｑ信号についてはＡ／Ｄ変換回路１５、基準信号検出回
路１７を経て、遅延時間検出回路１９へ供給される。こ
の遅延時間検出回路１９では、非バースト期間に出力さ
れている正弦波から、Ｉ信号とＱ信号との相対的な遅延
時間を検出して、この遅延時間誤差に応じたディジタル
コードを出力する。なお図２の波形例では、波形Ｄより
波形Ｃの方が遅れている例であるが、進んでいる場合で
も同様に説明ができる。さらに、この遅延時間検出回路
１９の出力信号を可変遅延回路８の制御信号入力端子に
供給する。これにより、Ｉ信号に関して、Ｑ信号との相
対的な遅延時間を自動調整する帰還ループが成立し、相
対遅延時間を常に零に保持することができる。なおこの
可変遅延回路８は、例えばシフトレジスタを数段構成し
て、遅延時間検出回路１９の出力信号により遅延量をデ
ィジタル的に変えることができる。
【００２１】次に、本発明の第二実施例を図３を用いて
説明する。送信データに含まれている特定コードとして
いわゆる同期ワードを用いてＩ信号とＱ信号との相対的
な遅延時間を常に零に保持する波形例を示す。
説明する。送信データに含まれている特定コードとして
いわゆる同期ワードを用いてＩ信号とＱ信号との相対的
な遅延時間を常に零に保持する波形例を示す。
【００２２】なお、以上の説明で可変遅延回路８をＩ信
号系に設けているが、Ｑ信号系に設けても同様の効果が
得られる。
号系に設けているが、Ｑ信号系に設けても同様の効果が
得られる。
【００２３】
【発明の効果】本発明は、以上説明したように構成され
ているため、以下に記載するような効果がある。
ているため、以下に記載するような効果がある。
【００２４】１．温度変化及び経時変化などの影響を受
けずに、Ｉ信号とＱ信号の相対的な遅延時間が常に零と
なるため、変調精度を小さくすることができる。
けずに、Ｉ信号とＱ信号の相対的な遅延時間が常に零と
なるため、変調精度を小さくすることができる。
【図１】本発明の第一の実施例を示す図である。
【図２】図１に示す主要部波形図である。
【図３】本発明第二の実施例の主要部波形図である。
１…入力端子、２…入力端子、３…信号生成回路、４…
基準信号付加回路、５…信号発生回路、６…Ｄ／Ａ変換
回路、７…Ｄ／Ａ変換回路、８…可変遅延回路、１３…
出力端子、１４…出力端子、１５…Ａ／Ｄ変換回路、１
６…Ａ／Ｄ変換回路、１７…基準信号検出回路、１８…
基準信号検出回路、１９…遅延時間検出回路。
基準信号付加回路、５…信号発生回路、６…Ｄ／Ａ変換
回路、７…Ｄ／Ａ変換回路、８…可変遅延回路、１３…
出力端子、１４…出力端子、１５…Ａ／Ｄ変換回路、１
６…Ａ／Ｄ変換回路、１７…基準信号検出回路、１８…
基準信号検出回路、１９…遅延時間検出回路。
Claims (5)
- 【請求項１】入力信号から変調波の同相成分および直交
成分を生成する信号生成手段と、 上記同相成分および上記直交成分に基準となる信号を付
加する基準信号付加手段と、 上記変調波の同相成分もしくは直交成分の出力信号を遅
延させる可変遅延手段と、 上記同相成分および上記直交成分から各々の基準信号を
検出する基準信号検出手段と、 上記同相成分の基準信号と上記直交成分の基準信号との
相対的な遅延時間を検出する遅延時間検出手段と、 を備えたことを特徴とするＱＰＳＫ変調信号の時間補正
装置。 - 【請求項２】上記可変遅延手段は、 アナログ信号を入出力とする可変遅延手段であることを
特徴とする請求項１記載のＱＰＳＫ変調信号の時間補正
装置。 - 【請求項３】上記可変遅延手段は、 ディジタル信号を入出力とする可変遅延手段であること
を特徴とする請求項１記載のＱＰＳＫ変調信号の時間補
正装置。 - 【請求項４】上記基準信号付加手段は、 メモリ手段であることを特徴とする請求項１記載のＱＰ
ＳＫ変調信号の時間補正装置。 - 【請求項５】上記基準信号は、 特定コードであることを特徴とする請求項１記載のＱＰ
ＳＫ変調信号の時間補正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13277994A JPH088985A (ja) | 1994-06-15 | 1994-06-15 | Ｑｐｓｋ変調信号の時間補正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13277994A JPH088985A (ja) | 1994-06-15 | 1994-06-15 | Ｑｐｓｋ変調信号の時間補正装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH088985A true JPH088985A (ja) | 1996-01-12 |
Family
ID=15089359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13277994A Pending JPH088985A (ja) | 1994-06-15 | 1994-06-15 | Ｑｐｓｋ変調信号の時間補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088985A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008104065A (ja) * | 2006-10-20 | 2008-05-01 | Advantest Corp | 検出装置、アナログ変調回路、及び試験装置 |
-
1994
- 1994-06-15 JP JP13277994A patent/JPH088985A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008104065A (ja) * | 2006-10-20 | 2008-05-01 | Advantest Corp | 検出装置、アナログ変調回路、及び試験装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7061994B2 (en) | Methods and apparatus for I/Q imbalance compensation | |
| JP4664364B2 (ja) | 遅延調整装置 | |
| JPH08213846A (ja) | 変調波の歪み補正方法及び送信装置 | |
| JP2004254175A (ja) | 非線形歪補償回路および非線形歪補償方法ならびに送信回路 | |
| JP3570843B2 (ja) | 位相変調器 | |
| US7254195B2 (en) | Apparatus, methods and articles of manufacture for dynamic differential delay correction | |
| JPH088985A (ja) | Ｑｐｓｋ変調信号の時間補正装置 | |
| US6525577B2 (en) | Apparatus and method for reducing skew of a high speed clock signal | |
| JP2001244910A (ja) | 副搬送波周波数信号復調装置 | |
| JPH07154900A (ja) | ステレオ信号変換用回路及び該回路の作動方法 | |
| US5864586A (en) | Radio apparatus with offset compensating circuit | |
| US6748038B1 (en) | Method and circuit for determining signal amplitude | |
| JP2974306B1 (ja) | 直交変調器の歪み補償回路 | |
| JPH0964930A (ja) | 復調方法および復調装置 | |
| JPH08204770A (ja) | Ｑｐｓｋ変調信号の周波数特性補正装置 | |
| JP3984377B2 (ja) | ディジタル変調装置 | |
| JP2001285387A (ja) | 負帰還回路を備えた電力増幅回路及び位相制御方法 | |
| JPH07123123A (ja) | ４相位相変調回路 | |
| KR19990011234A (ko) | Pam 통신시스템의 데이터 송신 방법 및 그 장치 | |
| JPH06303042A (ja) | 線形変調波包絡線制御方法並びに線形送信装置 | |
| WO2004034606A2 (en) | Method and apparatus for dynamic differential delay correction in a transmission system | |
| JPH0793538B2 (ja) | 増幅装置 | |
| JPH01218201A (ja) | 任意波形発生装置 | |
| JP2010147780A (ja) | 無線機 | |
| JP2006237976A (ja) | ディジタルｉｆ変調装置 |