JP2003243940A - 増幅器の入力におけるプリエンファシス設定時に比較される信号の準備方法および装置 - Google Patents

増幅器の入力におけるプリエンファシス設定時に比較される信号の準備方法および装置

Info

Publication number
JP2003243940A
JP2003243940A JP2003011160A JP2003011160A JP2003243940A JP 2003243940 A JP2003243940 A JP 2003243940A JP 2003011160 A JP2003011160 A JP 2003011160A JP 2003011160 A JP2003011160 A JP 2003011160A JP 2003243940 A JP2003243940 A JP 2003243940A
Authority
JP
Japan
Prior art keywords
signal
amplification
correlation
phase
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003011160A
Other languages
English (en)
Inventor
Luc Dartois
リユツク・ダルトワ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Evolium SAS
Original Assignee
Evolium SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Evolium SAS filed Critical Evolium SAS
Publication of JP2003243940A publication Critical patent/JP2003243940A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3294—Acting on the real and imaginary components of the input signal

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 無線性能と、無線増幅器の電気的な効率とを
増大するための、信号のタイミング合わせ方法および装
置を提供する。 【解決手段】 増幅器１２の入力におけるプリエンファ
シスを設定するために比較する信号（それぞれＸ、Ｙ）
を準備する。信号は、増幅器による増幅前の信号Ｘと増
幅後の信号Ｙとを含む。この準備は、増幅前の信号と増
幅後の信号（それぞれＸおよびＹ）とを、プリエンファ
シスの設定に用いる前にタイミング合わせする手段２２
を含む。好適には、本発明は、増幅前の信号Ｘに整数の
第一の単位時間からなる遅延を課す大まかなタイミング
合わせのステップと、第一の単位時間の一部の遅延値ま
たは進み値を決定する細かいタイミング合わせのステッ
プとの２つのステップで作用する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、特に、増幅システ
ムによって生成されるひずみ（ｄｉｓｔｏｒｓｉｏｎ）
補正の範囲における信号処理の分野に関する。この補正
は、出力信号の諸特性を増幅システムの元の入力信号と
比較し、増幅システムが発生するひずみを決定すること
を意味する。これにより、対応して、入力信号に伝達さ
れてひずみを消そうとする逆の事前ひずみすなわちプリ
エンファシス（ｐｒｅ−ｄｉｓｔｏｒｓｉｏｎ）を計算
し、したがって、増幅システムの線形性と電気的な効率
とを改善することができる。
【０００２】
【従来の技術】本発明は、増幅システムにより遅延が発
生すると、（システム固有のひずみを無視する場合）信
号とその正確な応答とを対象とする比較が行われなくな
り、無視できない誤差を発生し、プリエンファシスの計
算原則が制限されることを確認したことを起点とする。
【０００３】ところで、現在のプリエンファシス技術
は、比較に介在する信号間の遅延に関するこうした誤差
の問題に取り組んでいない。
【０００４】一般に、信号の比較はデジタル技術により
行われるので、増幅システムの出力で少なくともアナロ
グ信号をデジタル化することが必要である。所定の瞬間
ｔ０でデジタル化されたこの出力信号は、増幅システム
が発生する遅延をδとするとき、時間ｔ０−δにおける
増幅システムの前段の信号の応答（増幅器による多少の
ひずみがある）である。
【０００５】さらに、遅延は一定しておらず、増幅シス
テムのエージング、その温度、増幅信号、パワー、使用
される周波数帯域等に伴って変化し、そのため、増幅シ
ステムの前段側から送られる比較信号（基準信号）を、
単に決まった時間だけシフトするだけでは、有効な補正
が殆ど行われないことがわかる。
【０００６】図１は、プリエンファシスによる非線形補
正手段を備えた、無線送信機用の従来の増幅システムに
介在する主要素子を簡単に示す図である。アセンブリ２
は、増幅されるデジタル信号Ｘを、この場合にはデジタ
ル変調源６から第一の入力４ａで受信するデジタルプリ
エンファシスユニット４を含む。ユニット４は、このデ
ジタル信号Ｘにプリエンファシスを付加し、プリエンフ
ァシス信号Ｘ’に変え、出力４ｂに供給する。プリエン
ファシス信号Ｘ’は、その後、ＤＡ変換器（ＣＮＡ）８
によりアナログに変換され、ＤＡ変換器の出力が周波数
増大変換（ｔｒａｎｓｐｏｓｉｔｉｏｎ）段（ＴＸ−Ｉ
Ｆ、ＴＸ−ＲＦ）に供給される。この変換段が、送信ア
ンテナ（図示せず）に接続されるパワー増幅器１２を駆
動する。
【０００７】パワー増幅器１２の出力信号Ｙは、プリエ
ンファシスユニット４の第二の入力４ｃでフィードバッ
クループ（ループ１４）に入り、比較を行うことができ
る。このため、ループは、ＲＦ（無線周波数）ヘッド１
６を備えており、その入力が、パワー増幅器１２の出力
信号を受信し、受信用の周波数削減変換段１８（ＸＲ−
ＩＦおよびＸＲ−ＲＦ）で利用できる形状に、この信号
を生成する。この変換段は、（中間周波数が同じでない
場合でも）変換段１０と逆の機能を果たす。変換段１８
の出力は、プレエンファシスユニットの第二の入力４ｃ
のデジタル信号Ｙを供給するＤＡ変換器（ＣＡＮ）２０
によりデジタル化されている。
【０００８】変換器ＣＮＡ８およびＣＡＮ２０は、各ク
ロック入力Ｅφで信号φｅｃｈにより刻時される。信号
φｅｃｈは、変換器ＣＮＡ用の信号Ｘの瞬間デジタル値
の各変換の周期と、パワー増幅器１２の出力で検出され
た信号の瞬間アナログ値の各デジタル化の周期、すなわ
ちサンプリングレートとを決定する。例では、信号φｅ
ｃｈは、一般に、基準クロックφｒｅｆが供給される位
相ロックループ２１（以下、ＰＬＬ「ｐｈａｓｅ ｌｏ
ｃｋｅｄ ｌｏｏｐ」とする）により２個の変換器ＣＮ
Ａ８およびＣＡＮ２０に供給される。
【０００９】プレエンファシスユニットにより比較され
る信号Ｘ、Ｙは、クロックφｅｃｈの周期よりも大きく
なりうる可変時間シフトを行われ、その正確な値は、こ
のクロック周期の整数に対応しない。
【００１０】従来技術では、変換器ＣＡＮ２０の基本帯
域が、それ以上の注意を払わずに直接信号Ｘと比較され
ている。
【００１１】その結果、変換器ＣＮＡ８における送信と
変換器ＣＡＮ２０における受信との間の位相合わせ、特
にサンプリングのタイミング合わせの工場出荷時のサン
プリングと、特にアナログフィルタの存在を理由として
無視できない増幅システムに固有の可変伝播時間とによ
り、性能が制限される。デジタル信号レベルで時間シフ
トを制御可能である場合、アナログレベルにあるときの
問題はずっと難しくなる。
【００１２】こうしたタイミング合わせの欠点は、第三
世代のセルラシステムで用いられているような現代的な
送信基地に対して、穏当な価格で優れたプリエンファシ
ス性能を得るのに特に有害である。第三世代のセルラシ
ステムは、無線インターフェースとして、いわゆる「符
号分割多重接続ＡＭＲＣ（ＣＤＭＡ：ｃｏｄｅ ｄｉｖ
ｉｓｉｏｎ ｍｕｌｔｉｐｌｅ ａｃｃｅｓｓ」）型の
符号化手段を使用している。送受信基地局（ＢＴＳ：ｂ
ａｓｅ ｔｒａｎｓｃｅｉｖｅｒ ｓｔａｔｉｏｎ）
は、コストとサイズを理由として、一つまたは複数の搬
送波に対して全てのユーザの信号を送信する単一の伝送
パワー無線増幅器１２だけを使用する。こうした状況
で、伝送という表現は、基地局における完全な送信シス
テムを意味し、情報および信号処理のデジタル部分と、
特にパワー増幅器を含む純粋にアナログ的な部分とを備
える。無線部分は、その場合、増幅システムの最後の要
素を含む。
【００１３】アルゴリズム技術を用いることにより、こ
のタイミングシフトで発生するプリエンファシスの誤差
修正が可能になるが、大型の計算手段が必要になる。し
かも、これらの技術は、近似法および補外法に基づいて
おり、精度に関して重要な制限を課す場合がある。
【００１４】波高値制限技術に関連する新しいプリエン
ファシス技術を最適利用すれば、１５％から１７％まで
パワー増幅器の効率を得ることができる。
【００１５】これは、約８％に制限される従来の増幅技
術（「ｆｅｅｄｆｏｒｗａｒｄ」という表現でも知られ
ている）に比べて著しい進歩である。さらに、上記の技
術は、コスト削減が可能であり、デジタル処理により、
複数のアナログ段で使用される複雑な技術に代替し、高
パワーの無線周波数を可能にする。
【００１６】しかしながら、多数の各種パワー増幅器お
よびトランジスタに対応し、工場での較正を最小化し、
さらには回避するには、プリエンファシスシステムが、
パワー増幅器の転送機能の変更、特に周波数帯域におけ
る非線形性の変化、搬送波数、温度、エージング、記憶
作用（残留磁気）などに、動的に追随しかつするように
適用可能でなければならない。
【００１７】最も高性能かつスピーディな方法は、パワ
ー増幅器の非線形性の逆転を行うことができる変換テー
ブルに基づいており、変調信号に逆転を与えることによ
り、パワー増幅器の出力で隣接チャンネルのスペクトル
マスキングを最適化しながら、所望のオリジナル信号を
パワー増幅器の出力で再生するというものである。
【００１８】だが、プリエンファシステーブルを更新す
るのに用いられるアルゴリズムは、変形実施形態とは無
関係に、送信信号を適切にコピーする非常に線形な広帯
域受信機に基づいている。プリエンファシスの更新は、
比較、すなわち、入力信号と出力信号との相関関係を基
準としている。送信帯域および線形にされる帯域が広け
れば広いほど（瞬間伝送帯域の少なくとも３倍から５
倍）、線形化の利得は、こうした比較の精度に直接関連
する。ＬＭＳ（ｌｅａｓｔ ｍｅａｎ ｓｑｕａｒｅｓ
「平均最小二乗」）分類のアルゴリズムに基づくこれら
の方法の大部分は、比較される信号の直角位相および利
得を比較的感知しない。しかし、主な問題は、比較され
る信号間の遅延の時間的な精度である。事実、プリエン
ファシス用のデジタルを扱っていることを除けば、この
問題は、「ｆｅｅｄｆｏｒｗａｒｄ」増幅用の広帯域遅
延のタイミングをとる問題とあらゆる点で同じである。
この場合、問題は、線形化される帯域が広いだけにます
ます難しくなる。実際には、帯域６０ＭＨｚで３個また
は４個の搬送波を有するＵＭＴＳ増幅器で、約２５ｄＢ
の線形改善を得るには、信号の送信サンプルと測定サン
プルとの間で１０ピコ秒を超えない時間シフトを行わな
ければならない。この精度は、工場での較正によってし
か得られない。なぜなら、クロック位相のドリフトにお
ける変化、および送受信システムのアセンブリにおける
変化が、ずっと大きいからである。
【００１９】解決すべき問題は、タイミング合わせに動
的に追随しかつ測定して、好適には低価格のデジタル技
術に基づいて簡単な手段で修正する方法を見出すことに
ある。
【００２０】従来技術では、高効率の送信機と、波高値
制限技術およびデジタルプリエンファシスとを一緒に用
いる。最も知られているプリエンファシスデジタル技術
は、タイミング制御、すなわち線形性の高い広帯域受信
機に基づいている。この技術は、好適には、中間周波数
のアンダーサンプリングを使用して（直流成分、および
利得および直角位相が対で発生する欠陥を回避するた
め）、プリエンファシステーブルを更新する役割をする
ＬＭＳアルゴリズムを供給する。
【００２１】タイミング合わせは、場合によっては発生
する利得または信号レベルの不一致、あるいは比較され
る２個の信号間の（複素数平面における）直角位相の不
一致による妨害をうけないようにする。信号Ｘ、Ｙの利
得の差に関しては（図１参照）、提案された方法は直接
関与しない。直角位相の欠点についても同様である。
【００２２】ＬＭＳアルゴリズムは、測定信号と送信信
号との間の位相回転と利得の差とを考慮することができ
る。これは、一定の複素数値により、プリエンファシス
テーブルにおける全ての複素数係数に影響を及ぼす。こ
のような定数値、特に利得成分は、最低の送信パワーで
利得修正が統一的でなければならないなら（プリエンフ
ァシステーブルにおける最初の値の絶対値）、検出し、
除去することができる。
【００２３】これらの方法に関する次のいくつかの変形
実施形態は、性能を向上させ、あるいは実施を単純化さ
せることができる。
【００２４】変換速度または線形化の精度を低減するこ
となく、符号の多重化におけるサンプリングレートの係
数を更新するいくつかの複合多重化を減らす、簡略ＬＭ
Ｓ（ｃｌｉｐｐｅｄ ＬＭＳ）技術、および信号の瞬間
的な周波数、あるいは前置増幅されたサンプルのパワー
（短期の熱記憶作用）と共に変化する、非線形性のよう
な広帯域の諸問題に対処する、二次元プリエンファシス
を含む。
【００２５】いずれの場合にも、アルゴリズムは、除去
すべき直流成分のシフトの影響を受ける。除去操作は、
ベース帯域の変換器ＣＡＮが受信機内で用いられる場
合、簡単な狭帯域フィルタによって容易に実施可能であ
る。
【００２６】従来技術では、入力信号と測定信号とを適
切にタイミング合わせする問題への取り組みが行われて
こなかったため、タイミング合わせは±１／２個のサン
プルに制限され、その結果、測定信号の差という観点で
の誤差は、変換器ＣＡＮ技術によりできるだけ高速のサ
ンプリングレートを用いて、シフト誤差を最低にするこ
とによってしか減らせなかった。現在、約８０ＭＳＰ
Ｓ、１５ＭＨｚの信号帯域では、適応される線形化利得
における制限は、１２ｄＢから１５ｄＢの範囲である。
【００２７】タイミングシフトを測定する適切な測定規
準を有する場合に検討可能な知られている別の方法は、
ソース信号をプログラムできるように遅延させて、測定
受信機から送られる信号にソース信号のタイミングを合
わせることからなる。その場合、利得曲線が平らなプロ
グラマブルフィルタを使用し、遅延は、所望の帯域にお
けるサンプルの一部である。この方法は、サンプリング
速度で作用するために非常に乗算器のコストがかかる
（たとえば特許文献ＷＯ９９／５７８０６に記載されて
いるようなファロー（Ｆａｒｒｏｗ）構造のフィル
タ）。
【００２８】
【特許文献１】国際公開第９９／５７８０６号パンフレ
ット
【００２９】
【発明が解決しようとする課題】上記の問題に鑑みて、
本発明は、無線性能と、無線増幅器の電気的な効率とを
増大するために、適用時に、デジタルで使用されるプリ
エンファシス性能の動的な較正および改善が可能な、共
通の原点を備えた信号のタイミング合わせ技術を構成す
ることを目的とする。
【００３０】本発明の解決方法は、信頼性がありかつ製
造費が安価である。
【００３１】
【課題を解決するための手段】より詳しくは、本発明
は、第一の目的によれば、増幅器の入力におけるプリエ
ンファシスを設定するために比較される信号の準備方法
を構成し、信号が、前記増幅器による増幅前の信号と増
幅後の信号とを含み、前記準備が、増幅前の信号と増幅
後の信号とを、前記プリエンファシスの設定に用いる前
にタイミング合わせすることを含むことを特徴とする。
【００３２】有利には、この方法が、増幅前の信号に整
数の第一の単位時間からなる遅延を課し、この遅延の値
を決定し、増幅後の信号とのタイミング合わせが最適に
なる増幅前の遅延信号を生成する、大まかなタイミング
合わせの第一のステップと、増幅後の採取信号に与えら
れて、増幅前の遅延信号とのタイミング合わせを最適化
可能な、第一の単位時間の一部の遅延値または進み値を
決定し、増幅後の信号にこの遅延値または進み値を与え
る、細かなタイミング合わせの第二のステップとを含
む。
【００３３】このように時間的に接近した信号が、前記
プリエンファシスを設定するために使用される。
【００３４】増幅前の信号および増幅後の信号は、第一
のタイミング合わせのステップでデジタル信号として構
成される。
【００３５】タイミング合わせが最適な増幅前の遅延信
号を決定し、および／または前記増幅前の遅延信号と増
幅器の増幅後の信号との間の相関点の分析により、第一
の単位時間の一部を決定し、前記タイミング合わせが最
適な増幅前の遅延信号が、最も高い相関点を提供する信
号として識別される。
【００３６】その場合、相関点の分析を、前記分析を並
列に受ける増幅前の遅延信号とは異なる複数の遅延形状
で実施し、タイミング合わせが最適な増幅前の遅延信号
が、増幅前の遅延信号とは異なる形状の中から選択され
る。
【００３７】相関点の分析は、相関関係におかれる少な
くとも一つの信号の複素数表示、たとえば、前記増幅前
の遅延信号の実数部分および虚数部分の複素数表示と、
増幅後の信号の実数部分のみとに基づいて実施可能であ
る。
【００３８】実施形態では、第一のステップの前に、増
幅前の信号のサンプリング周波数と高調波の関係にある
第一のサンプリング周波数で、増幅後の信号をデジタル
化する。
【００３９】前記タイミング合わせが最適な増幅前の遅
延信号に対し、少なくとも３個の相関点により相関曲線
を画定し、第一の相関点が、相関点の最も高い相関値に
対応し、第二および第三の相関点が、それぞれ第一の相
関点の両側にあり、タイミング合わせの第二のステップ
の際の信号のサンプリングの瞬間を接近させることによ
り、第二の相関点が、第三の相関点より低い相関レベル
を有する場合、増幅前の遅延信号に対して増幅器の増幅
後の信号のサンプリングの瞬間を遅らせ、第二の相関点
が、第三の相関点より高い相関レベルを有する場合、増
幅前の遅延信号に対して増幅器の増幅後の信号のサンプ
リングの瞬間を進ませ、あるいは逆に行って、第二の相
関点と第三の相関点との間でほぼ同じ相関レベルに向か
って収束されるようにする。
【００４０】増幅前の遅延信号および増幅器の増幅後の
信号の符号だけを考慮して相関関係を決定し、前記相関
関係が、この二つの信号の符号の一致の計算に基づく。
【００４１】好適には、増幅後の信号を位相制御サンプ
リング周波数でデジタル化し、第二のステップが、この
サンプリング位相を選択的に変化させることにより、前
記タイミング合わせが最適な増幅前の遅延信号と、前記
増幅器の増幅後の信号とのタイミング合わせを向上させ
る。
【００４２】第一の位相ロックループの出力で第一の位
相制御サンプリング周波数を生成し、このループの基準
周波数をパルス変化させることにより変化が得られる。
【００４３】有利には、可変除数による出力周波数の周
波数分割後、第二の位相ロックループにより第一の位相
ロックループの基準周波数を生成し、第一の位相ロック
ループの基準周波数の変化が、除数を変えることによっ
て得られ、前記タイミング合わせが最適な増幅前の遅延
信号と、前記増幅後の信号との位相を接近させる。
【００４４】増幅前の信号のＤＡ変換を入力に供給する
前に実施し、この変換が、第二の位相ロックループの出
力で生成されるサンプリング信号により刻時される。
【００４５】第二の態様によれば、本発明は、増幅器の
入力に作用するプリエンファシス手段に従うように構成
された信号の準備装置に関し、信号が、前記増幅器によ
る増幅前の信号および増幅後の信号を含み、増幅前の信
号と増幅後の信号とのタイミング合わせ手段を含むこと
を特徴とする。
【００４６】この方法（第一の態様）の範囲で示される
本発明の任意の態様は、必要な変更を施して、この装置
（第二の態様）にも適用される。
【００４７】第三の態様によれば、本発明は、少なくと
も一つの増幅器を有し、増幅器によるエンファシス前後
の各信号を比較するために、入力で受信するプリエンフ
ァシス手段を含み、比較のために信号を入力に供給する
第二の態様によるタイミング合わせ装置を含むことを特
徴とする増幅システムに関する。
【００４８】増幅システムは、約１０ＭＨｚから１００
ＭＨｚ、たとえば６０ＭＨｚの周波数で帯域が設定され
る、多重搬送波信号の送信用、たとえば移動電話のため
の「符号分割多重接続」（ＡＭＲＣ）型符号化送信用
の、広帯域無線送信機の線形パワー増幅に使用される。
【００４９】本発明は、添付図面に関して限定的ではな
く単に例として挙げられた好適な実施形態に関する以下
の説明を読めば、いっそう理解され、その長所が明らか
になるであろう。
【００５０】
【発明の実施の形態】プリエンファシスを伴う増幅シス
テムの状況における本発明の第一の実施形態を図２に示
した。この図では、図１と同じ要素に同じ参照符号を付
し、簡略化のために再度の説明を省いている。
【００５１】例では、システム１００のデジタル信号源
６が、複数のコードおよび周波数からなる複素数信号を
発生し、この信号は、たとえば、規格３ＧＴＰ ＵＭＴ
Ｓに適合する。この場合、搬送波は、それぞれが一人の
加入者に対して情報を伝達する直交コードを重ねたもの
である。現代技術では、完全な伝送システム１００、し
たがって増幅システム１００が、所定の局またはアンテ
ナセクタに対して単一であることが望ましい。これは、
同一増幅システムが、同一搬送波のすべての加入者に対
してだけでなく、共通無線サイトにある複数の搬送波に
対して使用されることを意味する。この方法により提起
される問題のひとつは、各搬送波の信号が、一定のエン
ベロープを持たないことにある。実際、複数の加入者が
重ねられるので、瞬間パワーおよび平均パワーが常に同
じである一定のエンベロープを備えた従来の位相または
周波数変調とは異なって、信号の瞬間パワーの経時的な
変化が大きい。このため、非線形補正前でも利用できる
線形を有するように、パワー増幅器１２が過大に寸法決
定されるので、設置およびエネルギー消費のコストがさ
らにかかる。この現象は、複数の搬送波を同時処理する
のでさらに強まる。なぜなら、ピークに近い搬送波の集
合のために、可能な信号の最大ピークが増加するからで
ある。
【００５２】信号源６のデジタル信号Ｘは、デジタルプ
リエンファシスユニット４に入り、プリエンファシス信
号Ｘ’として出力される。この信号Ｘ’は、１個のＤＡ
変換器８の入力に入る（ＤＡ変換器は、ベース帯域レベ
ルで作用するか中間デジタル周波数で作用するかに応じ
て、場合によっては２個になる）。変換器の出力におけ
る信号Ｘ’のアナログ形状は、その後、中間周波数およ
び無線周波数変換段（ＴＸ−ＩＦ、ＴＸ−ＲＦ）１０
で、１回または複数回の周波数変換を行われ、伝送アン
テナを駆動するパワー増幅器１２に入力に入る。
【００５３】プリエンファシスのダイナミック制御は、
パワー増幅器の出力信号から測定システムにおけるフィ
ードバックループ１４を通る。測定システムは、増幅器
の出力信号の一部を採取する指向性のアナログカプラ１
６を含み、アンテナがキャッチする同じ周波数帯域の信
号から指向性を保護し、インピーダンスを適合させる。
このカプラ１６は、周波数変更段１８を駆動し、周波数
変更段は、パワー増幅器の前段にある変換段１０の逆変
換（ＸＲ−ＩＦ、ＸＲ−ＲＦ）を行う受信機に対応す
る。周波数を変えられた信号は、ＡＤ変換器（ＣＡＮ）
２０によりデジタル化され、このデジタル化は、いわゆ
るアンダーサンプリング技術により、好適には中間周波
数で行われる。ＡＤ変換器ＣＡＮは、そのとき、二つの
機能を果たす。ひとつは、アンダーサンプリングにより
信号のレプリカの中からベース帯域（第一のナイキスト
（Ｎｙｑｕｉｓｔ）ゾーン）にある周波数を抽出するこ
とができる。これは周波数変更に相当する。もうひとつ
は、デジタル化された形状でベース帯域にこのレプリカ
を送ることである。
【００５４】本発明によれば、変換器ＣＡＮ２０の出力
Ｙは、デジタルプリエンファシスユニット４の第二の入
力４ｃに供給される前に、タイミング合わせユニット２
２により処理される。タイミング合わせユニット２２
は、信号源６（各入力２２ａ示される）から送られる信
号Ｘに対して、信号Ｙのタイミング合わせの誤差を適応
して除去する役割をする。これにより、たとえば温度変
化、エージング、使用条件等により引き起こされる、シ
ステムの伝播時間の変化およびドリフトに追随できる。
この場合、信号ＸとＹとの間の時間シフトおよび位相シ
フトを動的に学習することにより、相互のサンプルをデ
ジタル再調整し、デジタルプリエンファシスユニット４
の最適条件で比較を行えるようにする。
【００５５】タイミング合わせユニット２２は、増幅前
の信号（Ｘ）に、整数の第一の単位時間からなる遅延を
課し、この遅延の値を決定し、採取された増幅後のデジ
タル信号（Ｙ）とのタイミング合わせが最適になる増幅
前の遅延信号（ＸＲ）を生成する、大まかなタイミング
合わせの第一のステップと、タイミング合わせが最適に
なる増幅前の遅延信号（ＸＲ）と、前記増幅器の増幅後
の信号（Ｙ）とを接近させる、細かなタイミング合わせ
の第二のステップとの、二つのステップで作動する。
【００５６】このように正確に接近された信号が、プリ
エンファシスを設定するために使用される。
【００５７】第一のステップで、タイミング合わせユニ
ットは、異なる遅延を有する信号Ｘの複数のレプリカを
遅延信号ＸＲとして生成する。連続する各遅延間のピッ
チは、第一の単位に相当し、第一の単位は、一般に、変
換器ＣＮＡ８における信号Ｘ’のサンプリング周期であ
る。各レプリカは、信号Ｙとのタイミング合わせの比較
に利用できる。その場合、タイミング合わせユニット２
２は、増幅システム１２が発生する遅延に最も近い遅延
を有する遅延信号のレプリカＸＲがどれであるか決定す
る。この位相は、第一の単位時間の±０．５倍に等しい
利得（または精度）との時間的な相関関係の第一の近似
を行う。増幅後の信号（Ｙ）とのタイミング合わせが最
適になるこのレプリカＸＲは、デジタルプリエンファシ
スユニット４の比較入力（第三の入力４ｄ）に入るよう
に使用される。図１が示す従来の構成とは対照的に、デ
ジタルプリエンファシスユニット４は、もはや第一の入
力４ａに入る比較基準としての信号源６の信号Ｘの役割
ではなく、第三の入力４ｃに入る信号ＸＲの役割を果た
す。しかし、この第一の入力４ａは、常に、プリエンフ
ァシスを受信するように構成される信号源６の信号を入
力するために使用される。
【００５８】第二のステップは、信号Ｙのサンプリング
の瞬間を細かく移動して、タイミング合わせが最適にな
るレプリカＸＲに調整するように構成される。このた
め、タイミング合わせユニット２２は、変換器ＣＡＮ２
０のサンプリングクロック入力Ｅφに入る、その場合に
は可変の、サンプリング周期信号の位相φｖａｒに作用
する。
【００５９】サンプリング信号φｖａｒの位相が可変で
あるという性質のため、このサンプリング信号は、周波
数および位相が一定である変換器ＣＮＡ８のサンプリン
グ信号とは別に生成され、２個の信号間の長期的な周波
数制御を完全に保持する。かくして、変換器ＣＮＡ２０
およびＣＮＡ８にそれぞれサンプリング信号を供給す
る、２個のクロック回路ＰＬＬ２４、２６が設けられ
る。
【００６０】例では、変換器ＣＡＮ２０のサンプリング
信号φｖａｒの位相変化が、クロック回路ＰＬＬ２４の
基準信号φｖａｒ．ｒｅｆの周波数の変化によって得ら
れる。クロック回路は、そのループフィルタにより、序
数の列の公称値Ｎ周辺の周波数パルスが、φｖａｒの位
相シフトを起こすように、積分器の役割をする。この可
変基準信号φｖａｒ．ｒｅｆは、分割器Ｎ／Ｎ＋１／Ｎ
−１２８の出力で発生し、周波数変化を可能にする序数
Ｎの値は、設定される作動状態の平均値が常にＮである
なら、タイミング合わせユニット２２の出力２２ｃから
プログラム可能である。
【００６１】信号φｖａｒ．ｒｅｆの信号源を構成する
分割器２８の入力におけるクロック信号は、クロック回
路ＰＬＬ２６が発生する変換器ＣＮＡ８のサンプリング
信号φｅｃｈである。かくして、次の条件が得られる。
周波数φｖａｒ．ｒｅｆ＝周波数φｅｃｈ／Ｎ。
【００６２】従って、細かなタイミング合わせは、２個
のコンバータ８および２０のクロック間の位相をロック
する、クロック回路ＰＬＬの基準クロック位相φｖａ
ｒ．ｒｅｆを変えることによって、変換器ＣＡＮ２４の
信号φｖａｒの位相を比例してシフトすることにより得
られる。
【００６３】変換器ＣＡＮ２０でのサンプリング周波数
は、一般に約１００ＭＨｚ、さらにはそれ以上とするこ
とができる。このため、基準クロックを有するクロック
回路ＰＬＬの部分で得られる適正スペクトル純度のサン
プリングクロックが、タイミング基準を提供し、フィル
タリングおよびスペクトル純度を保証しなければならな
い。
【００６４】従って、変換器ＣＡＮ２０のクロック回路
２４用の基準として、変換器ＣＮＡ１８のクロック回路
ＰＬＬ２６の出力により駆動される分割器からの信号を
用いることが有利である。なぜなら、分割器２８の制御
Ｎ−１またはＮ＋１に対して、高周波数入力は、こうし
た細かなタイミング合わせの精度を上げて高速化できる
ので、高い精度が得られるからである。
【００６５】こうした基準制御において比較的微細なピ
ッチを得るために、クロック回路ＰＬＬ２６が有効に供
給する高速クロックを使用する。調整の絶対精度は、依
然としてデジタル環境にある。だが、位相は、ループフ
ィルタを備えるクロック回路２４を備えることから連続
制御される。そのため、クロック回路ＰＬＬ２４での調
整では、絶対量子化ピッチによる制限がない。分割器の
最大値Ｎ＋１による唯一の制限は、瞬間的な修正にあ
り、換言すれば、序数の列に関連して投入しようとする
周波数変更パルスにある。除数Ｎが大きければ大きいほ
どピッチは小さくなり、クロック回路ＰＬＬが実施する
フィルタリング性能が小さくなるが、その反対に、変換
時間がそれだけ長くなる。変換時間と、ループをロック
するときの残留ノイズとを妥協させる。
【００６６】コストを下げて実施を簡単にするという理
由で、信号源の信号Ｘに対して、測定受信機および変換
器ＣＡＮの出力信号Ｙをサンプリング可能である。信号
Ｘに対しては、反対に、プリエンファシスの原理から、
送信信号の通過帯域に対してさらにオーバサンプリング
を行って、逆位相で高い高調波を制御するようにする。
これは、通過帯域が広いことを意味し、サンプリング周
波数は、たとえば送信通過帯域よりも５倍または７倍だ
け高い。しかしながら、本発明の実施形態はまた、信号
Ｙのサンプリング速度に対する制約を減らし、従って、
タイミング合わせユニット２２の内部で、変換器ＣＡＮ
２０のコストおよび計算コストを下げることができる。
重要なのは、主に信号Ｙを採取する瞬間の精度および振
幅である。信号Ｙの採取が少なければ少ないほど、プリ
エンファシスの学習時間が長くなり、プリエンファシス
テーブルの変換速度は、信号Ｙで採取され、使用される
情報の総合量に関連する。
【００６７】この二つのステップを実施可能にするタイ
ミング合わせユニットの動作素子について、図３、４を
参照しながら詳しく説明する。
【００６８】図３が示すように、タイミング合わせユニ
ット２２の入力２２ｂは、遅延装置３０で信号源６のデ
ジタル信号Ｘを受信する。この遅延は、たとえば可変数
のシフトレジスタに関連して、デジタル信号Ｘの整数サ
ンプルのピッチにより可変である。そのため、ピッチ
は、上記の第一の遅延ユニットに対応する。このように
信号Ｘに課される遅延は、信号Ｙを生成する増幅測定シ
ステムが発生する最大遅延に少なくとも等しくなるよう
に構成される。遅延装置３０は、３個の相関関数計算機
３２−１、３２−２、３２−３の第一の各入力３２ａ
に、たとえばシフトレジスタの各サイド出力への供給に
よるそれぞれ異なる遅延を伴って、３個の信号レプリカ
ＸＲを供給する。相関関数計算機に供給される連続遅延
間の時間間隔は、細かいタイミング合わせモードにおけ
る信号φｖａｒの平均値に対して、変換器ＣＡＮ２０の
２個のサンプリング周期より大きい。
【００６９】かくして、３個の相関関数計算機は、並列
動作し、所定の瞬間に３個の相関点を供給する。それ以
上の相関点を得るには、並列モードか直列モードかに応
じて計算機を動作させることにより、新たな遅延値を伴
って３個の相関点の取得操作を繰り返し、３の倍数の相
関点を得ることができる。もちろん、使用する相関関数
計算機の数は任意である。
【００７０】このように設定される相関点の数は、大ま
かなタイミング合わせの第一のステップと、細かなタイ
ミング合わせの第二のステップとで異なるものにしても
よい。
【００７１】変換器ＣＡＮ２０の出力Ｙは、３個の各相
関関数計算機（包括して３２と示す）の第二の各入力３
２ｂに並列に供給される。
【００７２】その場合、各相関関数計算機は、信号Ｙ
と、この信号に固有の遅延を伴う遅延信号ＸＲとの間で
相互相関を設定し、大まかなタイミング合わせのステッ
プで、３回（またはそれ以上）の連続シフトを行うとい
う仮定で並列動作を可能にする。
【００７３】２個の信号、この場合には信号ＹおよびＸ
の相互相関係数または冪は、この２個の信号のシフト関
数であり、試験される各タイミング合わせのために信号
の類似性の測定規準を与える。実施形態の場合のような
サンプリングモードでは、相関点Ｐ（ｋ）（図４参照）
が、信号Ｘ、Ｙのシフトサンプルの交差積の和であり、
すなわち、相関が、長さＮ個のサンプルの有限のタイミ
ングサポートに制限される場合、Ｐ（ｋ）＝Ｘ（０）＊
Ｙ（ｋ）＋Ｘ（１）＊Ｙ（ｋ＋１）＋…＋Ｘ（ｎ）＊Ｙ
（ｋ＋ｎ）である。
【００７４】複素数信号Ｘ、Ｙの場合、相関点Ｐは、信
号列ＸとＹとの間のシフトｋの複素数関数であり、その
係数は、相関冪を示し、位相は、信号Ｘ、Ｙにおける平
均位相の回転を示す。
【００７５】特に、さまざまな遅延が課された複素数送
信信号Ｘと、信号Ｙの実数または複素数表示とを相関に
より比較し、相互相関のピークが相関関数計算機のウィ
ンドウの内部に来るようにする（それぞれが１個のサン
プリング周期で隔てられた、少なくとも３個または５個
の点）。
【００７６】こうしたサーチの間中、相関関数計算機か
ら得られる相関点を抽出する。図４では、これらの相関
点が全部で５個であり、たとえば、図３の３個の相関関
数計算機３２−１、３２−２、３２−３の並列−直列動
作から抽出した６個の相関点の中から選択し、各相関関
数計算機が、２個のタイミングシフト値に対してそれぞ
れ２個の相関点を生成する。
【００７７】比較は、考慮された相関点の係数の二乗を
比較することにより行われる。
【００７８】相関を最大にするサンプルの増幅前の遅延
信号ＸＲのレプリカから、アナログおよびデジタルのハ
イブリッドシステムに作用して、サンプリングクロック
位相φｖａｒを修正し、アナログ的に補間を行う第二の
ステップに移行する。このステップは、コストがかかる
場合がある。
【００７９】特に、Ｎによるプログラマブル分割器２８
に働きかけて、自動制御調整のためにクロック回路ＰＬ
Ｌの微分／積分作用を制御する。自動制御により、クロ
ックシフトに作用して、補間が開放ループにないように
することができる。
【００８０】水平軸における相関曲線は鐘形であり、符
号関係が存在する。鐘の幅および勾配は、信号Ｘ、Ｙの
量子化（符号のみ、または同様に仮数）、ならびに搬送
波の変調タイプおよび数、信号の帯域幅に同時に応じ
る。この現象を図４ａ、４ｂ、４ｃに示した。
【００８１】図４ａは、進みすぎた信号Ｙのサンプリン
グ時間の場合の相関曲線Ｃｒｅｔ．を示す。これは信号
φｖａｒを遅らせることを課す。
【００８２】図４ｃは、遅すぎる信号のサンプリング時
間の場合の相関曲線Ｃａｖ．を示す。これは、信号φｖ
ａｒを進ませることを課す。
【００８３】図４ｂは、信号のタイミング合わせを行っ
た、すなわち微調整が行われたときの相関曲線Ｃｃｏ
ｒ．を示す。
【００８４】上記の曲線は、位相回転とは独立してシフ
トｋによって決まる冪において均質な相関点Ｐ＊ｃｏｎ
ｊＰから生成される。
【００８５】相関曲線が比較的とがっていて、実際の頂
点の両側で単調であるため、相関コントラストの符号に
応じて、すなわち、読み取られる不完全な最大点（点Ｐ
０）に関してすぐ左およびすぐ右の相関値（それぞれ点
Ｐ−１およびＰ＋１）の差の間で、信号φｖａｒの位相
および周波数が変わる方向を決定することができる。こ
の表示では、点Ｐ０が、大まかなタイミング合わせの第
一のステップ中に得られる最適な相関に対応し、点Ｐ−
１およびＰ＋１が、点Ｐ０の最適な相関以外の適切な相
関に対応する。かくして、最大点の左右の相関の間にあ
る差の符号に関する情報だけで、適切な方向に系統的に
タイミング合わせを向かって収束させることができ、こ
うした収束が、信号φｖａｒ．ｒｅｆの周波数を増加／
低下する連続ピッチにより得られ、従って、カウンタＮ
−１／Ｎ／Ｎ＋１およびクロック回路ＰＬＬ２４による
変換器ＣＡＮ２０のサンプリングクロックの位相を増加
／低下する連続ピッチによって得られる。
【００８６】たとえば、図４ａの場合、最大点Ｐ０の右
側にある相関点Ｐ＋１は、曲線Ｃｒｅｔ．の頂点に最も
近いが、最大点の左側にある相関点Ｐ−１はそうではな
い。すなわち（Ｐ−１）−（Ｐ＋１）＜０であり、相関
符号は「負」と示される。
【００８７】反対に、図４ｃの場合、最大点Ｐ０の左側
にある相関点Ｐ＋１は、曲線Ｃａｖ．の頂点から最も離
れているが、最大点の左側にある相関点Ｐ−１はそうで
はない。すなわち（Ｐ−１）−（Ｐ＋１）＞０であり、
相関符号は「正」と示される。
【００８８】もちろん、「負」および「正」の相関符号
は、左にある相関点（Ｐ−１）を基準点とみなすことか
らなる任意に決定される、相対的な実体として理解する
ものとする。
【００８９】このように生成される符号は、一般的な制
御ユニット３８により周期的に検出される。制御ユニッ
ト３８は、カウンタの序数値Ｎ、Ｎ＋１、またはＮ−１
を次のように決定する。
【００９０】序数値Ｎを増加することによって、信号φ
ｖａｒの周波数を減らし、従って、検出された符号が
「負」であるものとして信号の位相を遅らせる。
【００９１】序数値Ｎを減少することによって、信号φ
ｖａｒの周波数を増加し、従って、検出された信号が
「正」であるものとして信号の位相を進ませる。
【００９２】この制御は、序数値Ｎを毎回見直しなが
ら、信号ＸＲ、Ｙのタイミング合わせ条件を得るまで、
すなわち（Ｐ−１）＝（Ｐ＋１）を得るまでループで続
行される（図４ｂ）。制御ループにおける振動現象およ
びハンチング現象を回避するために、制御ユニット３８
が除数Ｎの値の変更を停止する絶対的なタイミング合わ
せに関して、許容範囲を定義することができる。これ
は、ループ２４を妨害せずに、一定の閾値未満ではタイ
ミング合わせが行われないものとして自動制御を開放
し、変換器ＣＡＮのクロックスペクトルを改善するとい
うプラス作用がある。反対に、信号ＸＲに対する信号Ｙ
のシフトが、測定可能であるとき（（Ｐ−１）−（Ｐ＋
１）がゼロでない）しか、タイミング合わせは自動制御
されない。
【００９３】除数Ｎの毎回の変更は、変換速度および所
望の精度に応じて、たとえばＮ−２およびＮ＋２まで、
一つまたは複数の単位だけ行うことができる。
【００９４】プリエンファシスの較正が非常に不適切で
あり、すなわち増幅器が飽和して相互変調するときで
も、値Ｎの制御ループが適切に収束し、このために信号
ＸＲ、Ｙの相関がうまく行われないで、相関曲線がやや
平らになりノイズが入ることが確認されている。
【００９５】簡単だが非常に有効な用途は、ＮまたはＮ
−１個のサンプルの水平軸で系統的に３個の相関を計算
し、分割器Ｎ／Ｎ−１／Ｎ＋１のカウントにおいて、こ
の相関ウィンドウをタイミング合わせすることからな
る。
【００９６】細かいタイミング合わせのループは、時間
ロックループのタイプである。このループは、＋／−
０．５個のサンプル（さらに、ほぼ＋／−１個のサンプ
ルまで）のウィンドウで遅延に従うことができるので、
変動が大きい場合は、メイン遅延ユニット３０による大
まかな調整の修正を回避可能である。それと並行して、
選択された３個の相関点の中で相関ピークを追跡し、収
束を行って、必要な場合にはメイン調整ステップ１を再
作動する。
【００９７】相関冪を比較するので、比較される２個の
信号ＸＲ、Ｙの複素数−複素数相関によって、２個の信
号間の位相差および固定利得を乗り越えることができ
る。
【００９８】しかし、信号ＸＲがずっと複素数でありさ
えすれば、決定に関する曖昧さや発散の恐れを発生せず
に、修正方向に関して検出器の感度を２倍下げて相関関
数計算機３２を簡単にするために、信号Ｙの実数の表示
だけの使用を検討することもできる。
【００９９】このため、相関のために、変換器ＣＡＮ２
０の直接出力を複素数信号に変換せずに使用可能であ
り、実際の単一変換器ＣＡＮによる中間周波数でアンダ
ーサンプリング性質をさらに有利なものにすることがで
きる。
【０１００】このように相関関数計算機３２を単純化す
ると、変換時間が数十ミリ秒、さらには数百ミリ秒に増
加するが、こうした単純化は、システムの始動時間前の
初期の短い較正時間や、主に熱変動およびエージングに
よる緩慢な変動と相容れるものである。
【０１０１】変換器ＣＡＮ２０の出力信号Ｙは、必要に
応じて、直流成分が重畳される（破線で示したユニット
３４）。
【０１０２】したがって、タイミング合わせユニット２
２による処理後、信号Ｙは、信号ＸＲと再びタイミング
合わせされる。タイミング合わせされた信号Ｙは、デジ
タルプリエンファシスユニット４の比較入力４ｃに供給
される（図２参照）。これは、このユニットの第三の入
力４ｄに供給される信号ＸＲとまったく同様である。
【０１０３】実施形態の可能な変形では、相関関数計算
機を単純化し、信号ＸＲ、Ｙの算術符号だけを考慮して
相関値を標準化することができる。このため、相関関数
計算機３２の第一の入力３２ａおよび第二の入力３２ｂ
のそれぞれ前段に、第一および第二の符号検出ユニット
４０、４２を設ける（これらのユニット４０および４２
は、任意の素子であるので破線で示す）。この変形実施
形態によれば、信号ＸＲと信号Ｙが一致する値に制限さ
れ、すなわち検出ユニット４０および４２は、信号の符
号を採取するにとどまる。従来のデジタル表示では、有
利には、この操作が、符号を示す重み付けが大きいビッ
トだけを考慮することにより、「２の補数」とする計算
に帰されている。複素数信号の場合、この操作は、成分
Ｉ、Ｑで別々に行われるので、正方形の各頂点１＋ｊ、
１−ｊ、−１＋ｊ、−１−ｊに対応する可能な４個の値
で考慮される信号を示すことになる。
【０１０４】もちろん、信号ＸＲ、Ｙの値の表示を切り
捨てる、または丸めることによるあらゆる中間解決法を
検討することも可能である。
【０１０５】相関関数計算機の複雑性および動特性は、
信号検出ユニット４０および４２の後段にある信号Ｘ
Ｒ、Ｙに応じる。
【０１０６】本発明の実施形態は、知られている多数の
プリエンファシス技術で使用可能であるが、特に有利な
技術は、ＬＭＳアルゴリズムのような、広帯域受信機に
適応する分類の技術であり、各送信および受信サンプル
に対して（あるいは変換器ＣＡＮが信号Ｘの流れの低調
波の周波数で作動する場合は、各受信サンプルに対し
て）、送信および受信信号をリアルタイムで比較するこ
とにより、プリエンファシステーブルの更新および学習
を実施する。
【０１０７】本発明によれば、プリエンファシスおよび
学習テーブルの較正を同時に並行して常に実施可能であ
り、これらのパラメータはプラスに協働する。本発明の
技術の堅牢性により、システムを始動する実施形態で
も、またすべてのプリエンファシスメモリを失ったとき
でも、較正があるようにし、これによって、パワー増幅
器１２を飽和に近い作動状態にする。従って、公称増幅
信号が弱くても強くても、この信号に対して技術が自然
に動作するので、試験信号は不要である。そのため、較
正に対して基準の役割をする明確な試験信号を投入する
ために、局への周期的な送信を停止することが必要な従
来の較正方法とは異なる。かくして、局は、常時利用可
能となる。
【０１０８】実際、タイミング合わせの方法および相関
による学習の方法は、相関特性と一定の相関対称性とだ
けを用いており、こうした相関特性および相関対称性
は、どんな信号に対しても確認され、従って局の有効送
信信号によって確認される。
【０１０９】タイミング合わせおよび学習は、互いにプ
ラスに相互作用する。実際、「較正」をすればするほ
ど、プリエンファシステーブルは早く適切な値に向か
い、残留ノイズの下限が小さくなる。また、プリエンフ
ァシスが適切であればあるほど、相関曲線Ｃ（図４ａか
らｃ）の頂部が鋭くなり、下限が小さく、符号の精度
が、増幅器の残留相互変調ノイズをずっと感知しなくな
る。
【０１１０】本発明は、自動適応形プリエンファシス増
幅器への適用にあたり、次のような多数の長所を有す
る。
【０１１１】送信変換器ＣＮＡ８および受信変換器ＣＡ
Ｎ２０に対して、同時に既存クロックＰＬＬ２６を使用
可能にし、このクロックは、変換器ＣＡＮのクロック回
路ＰＬＬ２４に対して基準周波数源の役割を果たす。
【０１１２】試験信号なしに常に完全な較正を行うため
に、既存の送受信デジタルデータだけを使用する。
【０１１３】一時的な較正機能に対しては単に数千のゲ
ートを要するだけで、ユーザがプログラム可能な論理ネ
ットワーク（ＦＰＧＡ：ｆｉｅｌｄ ｐｒｏｇｒａｍｍ
ａｂｌｅ ｇａｔｅ ａｒｒａｙとして知られる）に、
あるいは、特別な用途に組み込まれる回路（ＡＳＩＣ：
ａｐｐｌｉｃａｔｉｏｎ ｓｐｅｃｉｆｉｃ ｉｎｔｅ
ｇｒａｔｅｄ ｃｉｒｃｕｉｔとして知られる）に、ほ
ぼすべての追加素子をデジタル的に容易に組み込み可能
にする。
【０１１４】ＰＬＬもまた、カウンタ同様に潜在的に組
み込み可能である。
【０１１５】時間領域における再ループを備えたあらゆ
るタイプのデジタル適応形プリエンファシスに適合する
ことができる。
【０１１６】相関コントラストがいっそうはっきりとし
ているので、タイミング合わせの精度をよくし、この精
度を必要なときに（多重搬送波の場合）増加できる。
【０１１７】簡単な相関方法、すなわち数ビットのタブ
動作付増倍器における符号相関に適合する。
【０１１８】注意：相関が符号相関、すなわち実数部分
および虚数部分の符号により示された信号ＸＲおよびＹ
に限られる場合、相関は「符号に関する排他的論理和」
により供給される一組のアップ／ダウンカウンタでしか
ない。相関冪は、カウンタの二乗の和以上にはならな
い。
【０１１９】有利には、このようにして相関値が、信号
ＸＲおよびＹの符号の一致率と同等であり、相対的な位
相は感知しないが、特に各信号の冪を感知する。これに
より、制御ループの利得制御が容易になり、相関曲線が
いっそう鋭くなってひずみから独立する（換言すれば、
パワー増幅器１２が飽和すると、信号Ｙの符号を変えな
いか、ほとんど変えず、また、ゼロを通過する瞬間を変
えないか、ほとんど変えない）。
【０１２０】制御ループのアセンブリの平均速度のため
に、デジタル信号プロセッサまたはマイクロコントロー
ラにおける論理ループパラメータに対して、基準を細か
くして実施可能にする。
【０１２１】プリエンファシスが作動または始動される
前に、相関関数計算機の堅牢性と、クロックＰＬＬ２４
の制御に使用される測定規準とにより、タイミング合わ
せを収束可能にする（上記の注意参照）。
【０１２２】サンプルの整数の遅延による初期のタイミ
ング合わせにより、伝送および受信の総合遅延が不明、
あるいは１周期以上の変化を有する場合でも、工場での
あらゆる較正を用いることができる。
【０１２３】送信パワー周期が低い場合でも（上記の注
意参照）、有効なタイミング合わせを保持する（標準化
された相関コントラストを使用する）。
【０１２４】平らすぎる相関曲線により収束の問題を検
出することにより、タイミング合わせが行われない誤差
が与えられたために、無用または危険となる更新からＤ
ＰＤテーブルを保護する手段を得ることができる。
【０１２５】本発明は、単一または多数の搬送波を有す
るあらゆる規格３Ｇ／ＣＤＭＡに特に適用される。本発
明は、原則として、ＣＤＭＡまたはＯＦＤＭのような広
帯域変調まで、無線同報通信のための線形増幅器に適用
される。この用途では、単一または多数の搬送波のＣＤ
ＭＡ信号の擬似ノイズ特性または広帯域特性を有利に利
用できる。
【０１２６】本発明は、具体的および機能的な利用レベ
ルで、また対象とされる用途で、請求項の範囲を逸脱せ
ずに他の変形実施形態を実施可能にする。
【０１２７】上記の説明は、プリエンファシス技術を用
いた送信局の増幅システムの状況に適用した場合に基づ
いて行った。だが、本発明により開示されるタイミング
合わせが、複数の信号のタイミング調整を享受できるあ
らゆる技術分野に適用されることは自明である。
【図面の簡単な説明】
【図１】従来技術によるデジタルプリエンファシスユニ
ットにより非線形補正を実施する、パワー増幅送信シス
テムの簡略ブロック図である。
【図２】本発明による増幅システムの前段にある信号と
増幅後の信号とのタイミング合わせ手段をさらに備え
た、図１と同様の送信システムのブロック図である。
【図３】図２のタイミング合わせユニットと、このユニ
ットが制御するシステムのエレメントとを示すブロック
図である。
【図４ａ】タイミング合わせの細かな調整を実施可能
な、増幅システムの前段の信号と増幅後の信号との相関
関係を示すグラフである。
【図４ｂ】タイミング合わせの細かな調整を実施可能
な、増幅システムの前段の信号と増幅後の信号との相関
関係を示すグラフである。
【図４ｃ】タイミング合わせの細かな調整を実施可能
な、増幅システムの前段の信号と増幅後の信号との相関
関係を示すグラフである。
【符号の説明】
４ プリエンファシス手段 ４ａ、３２ａ 第一の入力 ４ｂ、２２ｃ 出力 ４ｃ，３２ｂ 第二の入力 ６ 変調源 ８ ＤＡ変換器 １０ 変換段 １２ 増幅器 １６ ＲＦ（無線周波数）ヘッド １８ 周波数削減変換段 ２０ ＡＤ変換器 ２１ 位相ロックループ ２２ タイミング合わせ手段 ２２ｂ 入力 ２４ 第一の位相ロックループ ２６ 第二の位相ロックループ ２８ 周波数分割手段 ３０、３２、３８ タイミング合わせ手段 ３４ ユニット ４０、４２ 符号検出手段 Ｃ、Ｃａｖ．、Ｃｃｏｒ．、Ｃｒｅｔ． 相関曲線 Ｎ 除数 Ｐ 相関点 Ｘ 増幅前の信号 ＸＲ 増幅前の遅延信号 Ｘ’ プリエンファシス信号 Ｙ 増幅後の信号 Ｅφ 各クロック入力 φｅｃｈ サンプリング信号 φｖａｒ 第一のサンプリング周波数 φｖａｒ．ｒｅｆ 基準周波数

Claims (29)

    【特許請求の範囲】
  1. 【請求項１】 増幅器（１２）の入力におけるプリエン
    ファシスを設定するために比較される信号（それぞれ
    Ｘ、Ｙ）の準備方法であって、前記信号が、前記増幅器
    による増幅前の信号（Ｘ）と増幅後の信号（Ｙ）とを含
    み、 増幅前の信号と増幅後の信号（それぞれＸ、Ｙ）とを、
    前記プリエンファシスの設定に用いる前にタイミング合
    わせする（２２）ことを含むことを特徴とする、方法。
  2. 【請求項２】 増幅前の信号（Ｘ）に整数の第一の単位
    時間からなる遅延を課し、該遅延の値を決定し、増幅後
    の信号（Ｙ）とのタイミング合わせが最適な増幅前の遅
    延信号（ＸＲ）を生成する、大まかなタイミング合わせ
    の第一のステップと、 増幅後の採取信号（Ｙ）に与えられて、増幅前の遅延信
    号（ＸＲ）とのタイミング合わせを最適化可能な、第一
    の単位時間の一部の遅延値または進み値を決定し、増幅
    後の信号に前記遅延値または進み値を与える、細かなタ
    イミング合わせの第二のステップとを含み、 時間的に接近した信号（Ｙ、ＸＲ）が、前記プリエンフ
    ァシスを設定するために使用されることを特徴とする、
    請求項１に記載の方法。
  3. 【請求項３】 前記増幅前の信号および増幅後の信号
    （それぞれＸ、Ｙ）が、前記第一のタイミング合わせの
    ステップでデジタル信号として構成されることを特徴と
    する、請求項２に記載の方法。
  4. 【請求項４】 タイミング合わせが最適になる増幅前の
    遅延信号（ＸＲ）を決定し、および／または前記増幅前
    の遅延信号（ＸＲ）と増幅器の増幅後の信号（Ｙ）との
    間の相関点（Ｐ）の分析（３２）により前記第一の単位
    時間の一部を決定し、前記タイミング合わせが最適にな
    る増幅前の遅延信号が、最も高い相関点を提供する信号
    として識別されることを特徴とする、請求項２または３
    に記載の方法。
  5. 【請求項５】 前記相関点（Ｐ）の分析を、前記分析を
    並列に受ける（３２−１、３２−２、３２−３）増幅前
    の遅延信号（ＸＲ）とは異なる複数の遅延形状で実施
    し、タイミング合わせが最適になる増幅前の遅延信号
    （ＸＲ）が、増幅前の遅延信号とは異なる形状の中から
    選択されることを特徴とする、請求項４に記載の方法。
  6. 【請求項６】 前記相関点（Ｐ）の分析が、相関関係に
    置かれる少なくとも一つの信号（ＸＲ、Ｙ）の複素数表
    示に基づいて行われることを特徴とする、請求項４また
    は５に記載の方法。
  7. 【請求項７】 前記相関点（Ｐ）の分析が、複素数表
    示、すなわち前記増幅前の遅延信号（ＸＲ）の実数部分
    および虚数部分と、増幅後の信号（Ｙ）の実数部分のみ
    とに基づいて行われることを特徴とする、請求項４から
    ６のいずれか一項に記載の方法。
  8. 【請求項８】 前記第一のステップの前に、増幅前の信
    号（Ｘ）のサンプリング周波数と高調波の関係にある第
    一のサンプリング周波数（φｖａｒ）で、増幅後の信号
    （Ｙ）をデジタル化する（２０）ことを特徴とする、請
    求項２から７のいずれか一項に記載の方法。
  9. 【請求項９】 前記タイミング合わせが最適になる増幅
    前の遅延信号（ＸＲ）に対し、少なくとも３個の相関点
    （Ｐ−１）、Ｐ（０）、（Ｐ＋１）により相関曲線
    （Ｃ）を画定し、第一の相関点（Ｐ０）が、相関点
    （Ｐ）の最も高い相関値に対応し、第二の相関点（Ｐ−
    １）および第三の相関点（Ｐ＋１）が、それぞれ第一の
    相関点の両側にあり、タイミング合わせの第二のステッ
    プの際の信号（ＸＲ、Ｙ）のサンプリングの瞬間を接近
    させることにより、 第二の相関点（Ｐ−１）が、第三の相関点（Ｐ＋１）よ
    り低い相関レベルを有する場合、増幅前の遅延信号（Ｘ
    Ｒ）に対して増幅器（１２）の増幅後の信号（Ｙ）のサ
    ンプリングの瞬間を遅らせ（図４ａ）、 第二の相関点（Ｐ−１）が、第三の相関点（Ｐ＋１）よ
    り高い相関レベルを有する場合、増幅前の遅延信号（Ｘ
    Ｒ）に対して増幅器（１２）の増幅後の信号（Ｙ）のサ
    ンプリングの瞬間を進ませ（図４ｃ）、 あるいは逆に行って、 第二の相関点（Ｐ−１）と第三の相関点（Ｐ＋１）との
    間でほぼ同じ相関レベルに向かって収束するようにする
    （図４ｂ）ことを特徴とする、請求項４から８のいずれ
    か一項に記載の方法。
  10. 【請求項１０】 増幅前の遅延信号（ＸＲ）および増幅
    器の増幅後の信号（Ｙ）の符号（４０、４２）だけを考
    慮して相関関係を決定し、前記相関関係が、二つの信号
    （ＸＲ、Ｙ）の符号の一致の計算に基づくことを特徴と
    する、請求項４から９のいずれか一項に記載の方法。
  11. 【請求項１１】 前記増幅後の信号（Ｙ）を位相制御サ
    ンプリング周波数（φｖａｒ）でデジタル化し、前記第
    二のステップが、サンプリング位相を選択的に変化させ
    ることにより、前記タイミング合わせが最適な増幅前の
    遅延信号（ＸＲ）と、前記増幅器の増幅後の信号（Ｙ）
    とのタイミング合わせを向上させることからなることを
    特徴とする、請求項２から１０のいずれか一項に記載の
    方法。
  12. 【請求項１２】 第一の位相ロックループ（２４）の出
    力で第一の位相制御サンプリング周波数（φｖａｒ）を
    生成し、第一の位相ロックループの基準周波数（φｖａ
    ｒ．ｒｅｆ）をパルス変化させることにより変化が得ら
    れることを特徴とする、請求項１１に記載の方法。
  13. 【請求項１３】 可変除数（Ｎ）による出力周波数（φ
    ｅｃｈ）の周波数分割（２８）後、第二の位相ロックル
    ープ（２６）により第一の位相ロックループ（２４）の
    前記基準周波数（φｖａｒ．ｒｅｆ）を生成し、前記第
    一の位相ロックループ（２４）の基準周波数（φｖａ
    ｒ．ｒｅｆ）の変化が、除数（Ｎ）を変えることによっ
    て得られ、前記タイミング合わせが最適になる増幅前の
    遅延信号（ＸＲ）と前記増幅後の信号（Ｙ）との位相を
    接近させること特徴とする、請求項１２に記載の方法。
  14. 【請求項１４】 増幅前の信号（Ｘ）のＤＡ変換（８）
    を入力に供給する前に実施し、該変換が、前記第二の位
    相ロックループ（２６）の出力で生成されるサンプリン
    グ信号（φｅｃｈ）により刻時されることを特徴とす
    る、請求項１３に記載の方法。
  15. 【請求項１５】 増幅器（１２）の入力に作用するプリ
    エンファシス手段に従うように構成された信号（それぞ
    れＸ、Ｙ）の準備装置であって、信号が、前記増幅器に
    よる増幅前の信号（Ｘ）および増幅後の信号（Ｙ）を含
    み、 増幅前の信号と増幅後の信号（それぞれＸ、Ｙ）とのタ
    イミング合わせ手段（２２）を含むことを特徴とする、
    装置。
  16. 【請求項１６】 増幅前の信号（Ｘ）に整数の第一の単
    位時間からなる遅延を課し、遅延の値を決定し、増幅後
    の信号（Ｙ）とのタイミング合わせが最適な増幅前の遅
    延信号（ＸＲ）を生成する、大まかなタイミング合わせ
    の第一の手段（３０、３２、３８）と、 増幅後の採取信号（Ｙ）に与えられて、増幅前の遅延信
    号（ＸＲ）とのタイミング合わせを最適化可能な、第一
    の単位時間の一部の遅延値または進み値を決定し、増幅
    後の信号に前記遅延値または進み値を与える、細かなタ
    イミング合わせの第二の手段とを含み、 時間的に接近した信号が、前記プリエンファシス手段に
    供給されることを特徴とする、請求項１５に記載の装
    置。
  17. 【請求項１７】 前記第一および／または第二の手段
    が、増幅前の遅延信号（ＸＲ）と増幅器の増幅後の信号
    （Ｙ）との相関点（Ｐ）の分析手段（３２）を含み、タ
    イミング合わせが最適な増幅前の遅延信号（ＸＲ）を決
    定し、該遅延信号が、最も高い相関点を供給する信号と
    して識別されることを特徴とする、請求項１６に記載の
    装置。
  18. 【請求項１８】 相関関係に置かれる少なくとも一つの
    信号（ＸＲ、Ｙ）の複素数表示に基づく相関点（Ｐ）の
    分析手段を含むことを特徴とする、請求項１７に記載の
    装置。
  19. 【請求項１９】 前記相関点（Ｐ）の分析手段が、複素
    数表示、すなわち前記増幅前の遅延信号（ＸＲ）の実数
    部分および虚数部分と、増幅後の信号（Ｙ）の実数部分
    のみとに基づいて作用することを特徴とする、請求項１
    ８に記載の装置。
  20. 【請求項２０】 前記第一のタイミング合わせ手段の前
    段で、増幅前の信号（Ｘ）のサンプリング周波数と高調
    波の関係にある第一のサンプリング周波数（φｖａｒ）
    で、増幅後の信号（Ｙ）をデジタル化する手段（２０）
    を含むことを特徴とする、請求項１６から１９のいずれ
    か一項に記載の装置。
  21. 【請求項２１】 前記タイミング合わせが最適な増幅前
    の遅延信号に対し、少なくとも３個の相関点（Ｐ−
    １）、Ｐ（０）、（Ｐ＋１）により相関曲線（Ｃ）を画
    定する手段を含み、第一の相関点（Ｐ０）が、相関点
    （Ｐ）の最も高い相関値に対応し、第二の相関点（Ｐ−
    １）および第三の相関点（Ｐ＋１）が、それぞれ第一の
    相関点の両側にあり、タイミング合わせの第二のステッ
    プの際の信号（ＸＲ、Ｙ）のサンプリングの瞬間を接近
    させる前記第二の手段が、 第二の相関点（Ｐ−１）が、第三の相関点（Ｐ＋１）よ
    り低い相関レベルを有する場合、増幅前の遅延信号（Ｘ
    Ｒ）に対して増幅器（１２）の増幅後の信号（Ｙ）のサ
    ンプリングの瞬間を遅らせる手段と（図４ａ）、 第二の相関点（Ｐ−１）が、第三の相関点（Ｐ＋１）よ
    り高い相関レベルを有する場合、増幅前の遅延信号（Ｘ
    Ｒ）に対して増幅器（１２）の増幅後の信号（Ｙ）のサ
    ンプリングの瞬間を進ませる手段と（図４ｃ）を備え、 あるいは逆に行って、 第二の相関点（Ｐ−１）と第三の相関点（Ｐ＋１）との
    間でほぼ同じ相関レベルに向かって収束するようにする
    （図４ｂ）ことを特徴とする、請求項１７から２０のい
    ずれか一項に記載の装置。
  22. 【請求項２２】 増幅前の遅延信号（ＸＲ）および増幅
    器の増幅後の信号（Ｙ）の符号検出手段（４０、４２）
    をさらに含み、符合だけを考慮することによって相関関
    係を決定し、前記相関関係が、二つの信号（ＸＲ、Ｙ）
    の符号の一致の計算に基づくことを特徴とする、請求項
    １７から２１のいずれか一項に記載の装置。
  23. 【請求項２３】 前記増幅後の信号（Ｙ）を位相制御サ
    ンプリング周波数（φｖａｒ）でデジタル化する手段を
    含み、前記第二のタイミング合わせ手段が、サンプリン
    グ位相を選択的に変化させることにより、前記タイミン
    グ合わせが最適な増幅前の遅延信号（ＸＲ）と、前記増
    幅器の増幅後の信号（Ｙ）との位相タイミング合わせを
    向上させることからなることを特徴とする、請求項１６
    から２２のいずれか一項に記載の装置。
  24. 【請求項２４】 前記第一の位相制御サンプリング周波
    数（φｖａｒ）を生成するための第一の位相ロックルー
    プ（２４）を含み、変化手段が、第一の位相ロックルー
    プの基準周波数（φｖａｒ．ｒｅｆ）を変化させること
    により作用することを特徴とする、請求項２３に記載の
    装置。
  25. 【請求項２５】 可変除数（Ｎ）による周波数分割器
    （２８）を介して、第一の位相ロックループ（２４）の
    前記基準周波数（φｖａｒ．ｒｅｆ）を生成するための
    第二の位相ロックループ（２６）をさらに含み、第一の
    位相ロックループ（２４）の基準周波数（φｖａｒ．ｒ
    ｅｆ）の変化手段は、前記タイミング合わせが最適な増
    幅前の遅延信号（ＸＲ）と、前記増幅後の信号（Ｙ）と
    の前記位相の接近を得るために除数（Ｎ）を変えること
    によって作用すること特徴とする、請求項２４に記載の
    装置。
  26. 【請求項２６】 増幅前の信号（Ｘ）のＤＡ変換手段
    （８）をさらに含み、変換が、前記第二の位相ロックル
    ープ（２６）の出力で生成されるサンプリング信号（φ
    ｅｃｈ）により刻時されることを特徴とする、請求項２
    ５に記載の装置。
  27. 【請求項２７】 少なくとも一つの増幅器（１２）を有
    し、増幅器によるエンファシス前後の各信号を比較する
    ために入力で受信するプリエンファシス手段（４）を含
    み、比較のために前記信号（ＸＲ、Ｙ）を入力に供給す
    る、請求項１５から２６のいずれか一項に記載のタイミ
    ング合わせ装置を含むことを特徴とする、増幅システ
    ム。
  28. 【請求項２８】 広帯域無線送信機の線形のパワー増幅
    のために使用されることを特徴とする、請求項２７に記
    載の増幅システム。
  29. 【請求項２９】 約１０ＭＨｚから１００ＭＨｚ、たと
    えば６０ＭＨｚの周波数で帯域が設定され、多重搬送波
    信号の送信用、たとえば移動電話のための符号分割多重
    接続（ＡＭＲＣ）型の符号化送信用に構成されることを
    特徴とする、請求項２８に記載の増幅システム。
JP2003011160A 2002-01-21 2003-01-20 増幅器の入力におけるプリエンファシス設定時に比較される信号の準備方法および装置 Pending JP2003243940A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0200696A FR2835120B1 (fr) 2002-01-21 2002-01-21 Procede et dispositif de preparation de signaux destines a etre compares pour etablir une pre-distorsion sur l'entree d'un amplificateur
FR0200696 2002-01-21

Publications (1)

Publication Number Publication Date
JP2003243940A true JP2003243940A (ja) 2003-08-29

Family

ID=8871362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003011160A Pending JP2003243940A (ja) 2002-01-21 2003-01-20 増幅器の入力におけるプリエンファシス設定時に比較される信号の準備方法および装置

Country Status (5)

Country Link
US (1) US6774834B2 (ja)
EP (1) EP1331729A1 (ja)
JP (1) JP2003243940A (ja)
CN (1) CN100349376C (ja)
FR (1) FR2835120B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005151119A (ja) * 2003-11-14 2005-06-09 Fujitsu Ltd 歪補償装置
US7368949B2 (en) 2005-11-18 2008-05-06 Samsung Electronics Co., Ltd. Output driver and output driving method for enhancing initial output data using timing
US7383028B2 (en) 2004-01-14 2008-06-03 Hitachi Communication Technologies, Ltd. Timing adjustment method for wireless communication apparatus
JPWO2007013177A1 (ja) * 2005-07-29 2009-02-05 富士通株式会社 遅延調整装置

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7486722B2 (en) 2001-04-18 2009-02-03 Bae Systems Information And Electronic Systems Integration Inc. Bandwidth efficient cable network modem
DE60126995T2 (de) * 2001-06-25 2007-11-08 Nokia Corp. Datenübertragungsverfahren und -anordnung
FR2846813B1 (fr) * 2002-11-05 2005-01-28 Eads Defence & Security Ntwk Procede et dispositif d'apprentissage d'un dispositif de linearisation d'un amplificateur rf, et terminal mobile incorporant un tel dispositif
FR2846812B1 (fr) * 2002-11-05 2005-01-28 Eads Defence & Security Ntwk Perfectionnement aux procedes et dispositifs d'apprentissage d'un dispositif de linearisation d'un amplificateur rf
JP4311034B2 (ja) * 2003-02-14 2009-08-12 沖電気工業株式会社 帯域復元装置及び電話機
US7627055B2 (en) * 2003-02-27 2009-12-01 Nokia Corporation Error adjustment in direct conversion architectures
CN1784837B (zh) * 2003-05-09 2011-01-26 Nxp股份有限公司 设定移动通信设备的发射功率的方法和装置
US7054391B2 (en) * 2003-05-30 2006-05-30 Efficient Channel Coding, Inc. Receiver based saturation estimator
US7129778B2 (en) * 2003-07-23 2006-10-31 Northrop Grumman Corporation Digital cross cancellation system
DE60325789D1 (de) * 2003-11-26 2009-02-26 Ericsson Telefon Ab L M Schaltung und verfahren zur vorverzerreransteuerung sowie eine, eine vorverzerreransteuerungsschaltung umfassende schaltungseinheit
EP1548930A1 (en) * 2003-12-23 2005-06-29 Alcatel Electronic circuit and method for predistorting a signal to be amplified
US20050163249A1 (en) * 2004-01-27 2005-07-28 Crestcom, Inc. Predistortion circuit and method for compensating linear distortion in a digital RF communications transmitter
US20050163208A1 (en) * 2004-01-27 2005-07-28 Crestcom, Inc. Equalized signal path with predictive subtraction signal and method therefor
US7430248B2 (en) * 2004-01-27 2008-09-30 Crestcom, Inc. Predistortion circuit and method for compensating nonlinear distortion in a digital RF communications transmitter
US7342976B2 (en) * 2004-01-27 2008-03-11 Crestcom, Inc. Predistortion circuit and method for compensating A/D and other distortion in a digital RF communications transmitter
US7469491B2 (en) * 2004-01-27 2008-12-30 Crestcom, Inc. Transmitter predistortion circuit and method therefor
US20050163205A1 (en) * 2004-01-27 2005-07-28 Crestcom, Inc. Equalized signal path with predictive subtraction signal and method therefor
US7099399B2 (en) * 2004-01-27 2006-08-29 Crestcom, Inc. Distortion-managed digital RF communications transmitter and method therefor
US7305041B2 (en) * 2004-02-20 2007-12-04 Kiomars Anvari Peak suppression of multi-carrier signal with different modulation
CA2560281A1 (en) * 2004-03-25 2005-10-13 Optichron, Inc. Model based distortion reduction for power amplifiers
US20050242876A1 (en) * 2004-04-28 2005-11-03 Obernosterer Frank G E Parameter estimation method and apparatus
DE602004029941D1 (de) * 2004-05-19 2010-12-16 Ericsson Telefon Ab L M Adaptives vorverzerrungsverfahren und anordnung
US7239671B2 (en) * 2004-07-09 2007-07-03 Powerwave Technologies, Inc. System and method for digital timing error correction in a communications system utilizing adaptive predistortion
US20060039498A1 (en) * 2004-08-19 2006-02-23 De Figueiredo Rui J P Pre-distorter for orthogonal frequency division multiplexing systems and method of operating the same
CN100364250C (zh) * 2004-09-23 2008-01-23 华为技术有限公司 用于移动通信中的延迟补偿方法及其系统
KR100605109B1 (ko) * 2005-01-18 2006-07-28 삼성전자주식회사 직교 주파수분할 다중화 시스템에서 과표본화를 이용한신호대 잡음비 최적화 방법 및 장치
US20070082617A1 (en) * 2005-10-11 2007-04-12 Crestcom, Inc. Transceiver with isolation-filter compensation and method therefor
US7542519B2 (en) * 2005-12-29 2009-06-02 Crestcom, Inc. Radio frequency transmitter and method therefor
US7856105B2 (en) * 2006-03-09 2010-12-21 Andrew Llc Apparatus and method for processing of amplifier linearization signals
US7653362B2 (en) * 2006-03-16 2010-01-26 Pine Valley Investments, Inc. Method and apparatus for on-chip measurement of power amplifier AM/AM and AM/PM non-linearity
US7724840B2 (en) * 2006-12-19 2010-05-25 Crestcom, Inc. RF transmitter with predistortion and method therefor
US20080285640A1 (en) * 2007-05-15 2008-11-20 Crestcom, Inc. RF Transmitter With Nonlinear Predistortion and Method Therefor
US7778345B2 (en) * 2007-11-07 2010-08-17 Texas Instruments Incorporated Distortion compensation in a communication system
CN101459636B (zh) * 2007-12-12 2012-04-18 中兴通讯股份有限公司 自适应预失真方法
JP5381202B2 (ja) * 2009-03-18 2014-01-08 富士通株式会社 時分割双方向伝送方式の無線装置
JP5459158B2 (ja) * 2010-09-21 2014-04-02 富士通株式会社 送信装置及び歪補償方法
ES2614902T3 (es) * 2011-03-21 2017-06-02 Koninklijke Philips N.V. Cálculo de la pérdida de potencia en la transmisión inductiva de potencia
US8792583B2 (en) * 2011-05-12 2014-07-29 Andrew Llc Linearization in the presence of phase variations
US8908797B2 (en) * 2012-03-07 2014-12-09 Samsung Electronics Co., Ltd. Apparatus and method for time alignment of an envelope tracking power amplifier
EP3745664A1 (en) 2012-07-23 2020-12-02 Dali Systems Co. Ltd Method and system for aligning signals widely spaced in frequency for wideband digital predistortion in wireless communication systems
US20140029683A1 (en) 2012-07-26 2014-01-30 Telefonaktiebolaget L M Ericsson (Publ) Multi-Band Observation Receiver
US9014299B2 (en) * 2012-12-07 2015-04-21 Maxim Integrated Products, Inc. Digital pre-distortion system for radio frequency transmitters with reduced sampling rate in observation loop
US9680423B2 (en) * 2013-03-13 2017-06-13 Analog Devices Global Under-sampling digital pre-distortion architecture
US9608676B2 (en) * 2013-07-12 2017-03-28 Analog Devices Global Digital pre-distortion systems in transmitters
US9054652B2 (en) 2013-10-02 2015-06-09 Nokia Solutions And Networks Oy Using fractional delay computations to improve intermodulation performance
TWI533646B (zh) * 2014-06-10 2016-05-11 晨星半導體股份有限公司 配合可變增益放大器之信號處理系統及信號處理方法
CN105227507B (zh) * 2014-06-13 2019-08-02 中兴通讯股份有限公司 非线性系统失真校正装置及方法
EP3195010A4 (en) 2014-08-15 2018-04-11 Aeye, Inc. Methods and systems for ladar transmission
US9413583B2 (en) * 2014-12-18 2016-08-09 Intel IP Corporation Calibrating RF path delay and IQ phase imbalance for polar transmit system
US10056863B2 (en) 2015-01-05 2018-08-21 Telefonaktiebolaget Lm Ericsson (Publ) Technique for determining a time alignment error
US9362942B1 (en) * 2015-01-12 2016-06-07 Maxim Integrated Products, Inc. System characteristic identification systems and methods
US10146739B2 (en) * 2015-02-27 2018-12-04 Alcatel Lucent Vector signal alignment for digital vector processing using vector transforms
US10181825B2 (en) * 2015-10-27 2019-01-15 King Fahd University Of Petroleum And Minerals Method and system for power amplifier characterization and digital predistortion
US10641872B2 (en) * 2016-02-18 2020-05-05 Aeye, Inc. Ladar receiver with advanced optics
US10042159B2 (en) 2016-02-18 2018-08-07 Aeye, Inc. Ladar transmitter with optical field splitter/inverter
US20170242104A1 (en) 2016-02-18 2017-08-24 Aeye, Inc. Ladar Transmitter with Induced Phase Drift for Improved Gaze on Scan Area Portions
US9832007B2 (en) 2016-04-14 2017-11-28 Ibiquity Digital Corporation Time-alignment measurement for hybrid HD radio™ technology
US10666416B2 (en) 2016-04-14 2020-05-26 Ibiquity Digital Corporation Time-alignment measurement for hybrid HD radio technology
AU2018220938B2 (en) 2017-02-17 2022-03-17 Aeye, Inc. Method and system for ladar pulse deconfliction
CN107241067A (zh) * 2017-06-08 2017-10-10 上海先积集成电路有限公司 一种数字自校准斩波精密放大器及实现方法
CN111344647B (zh) 2017-09-15 2024-08-02 艾耶股份有限公司 具有低延时运动规划更新的智能激光雷达系统
GB2569121A (en) * 2017-12-05 2019-06-12 Nokia Technologies Oy Method, apparatus and arrangement for linearizing of a transmitter array
FR3076135B1 (fr) * 2017-12-21 2019-12-27 Thales Syncronisation temporelle faible complexite dans une boucle de calcul de predistorsion numerique
US11009597B2 (en) * 2018-12-17 2021-05-18 Xilinx, Inc. Phase noise compensation in digital beamforming radar systems
US11271601B1 (en) 2020-10-19 2022-03-08 Honeywell International Inc. Pre-distortion pattern recognition
US11675059B2 (en) 2021-03-26 2023-06-13 Aeye, Inc. Hyper temporal lidar with elevation-prioritized shot scheduling
US11630188B1 (en) 2021-03-26 2023-04-18 Aeye, Inc. Hyper temporal lidar with dynamic laser control using safety models
US11480680B2 (en) 2021-03-26 2022-10-25 Aeye, Inc. Hyper temporal lidar with multi-processor return detection
US11822016B2 (en) 2021-03-26 2023-11-21 Aeye, Inc. Hyper temporal lidar using multiple matched filters to orient a lidar system to a frame of reference
US11467263B1 (en) 2021-03-26 2022-10-11 Aeye, Inc. Hyper temporal lidar with controllable variable laser seed energy
US11604264B2 (en) 2021-03-26 2023-03-14 Aeye, Inc. Switchable multi-lens Lidar receiver
US11635495B1 (en) 2021-03-26 2023-04-25 Aeye, Inc. Hyper temporal lidar with controllable tilt amplitude for a variable amplitude scan mirror
US20230091821A1 (en) * 2021-09-22 2023-03-23 Kymeta Corporation Carrier predistortion to improve signal quality of links on flat panel antennas
US11695424B2 (en) 2021-11-23 2023-07-04 International Business Machines Corporation Distortion reduction circuit
US12099006B1 (en) * 2022-08-24 2024-09-24 United States Of America As Represented By The Administrator Of Nasa Wideband subharmonic mixer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5049832A (en) * 1990-04-20 1991-09-17 Simon Fraser University Amplifier linearization by adaptive predistortion
FR2746563B1 (fr) * 1996-03-22 1998-06-05 Matra Communication Procede pour corriger des non-linearites d'un amplificateur, et emetteur radio mettant en oeuvre un tel procede
FI105506B (fi) * 1998-04-30 2000-08-31 Nokia Networks Oy Vahvistimen linearisointimenetelmä ja vahvistinjärjestely
US6359508B1 (en) * 2000-08-17 2002-03-19 Spectrian Corporation Distortion detection apparatus for controlling predistortion, carrier cancellation and feed-forward cancellation in linear RF power amplifiers
US6566966B1 (en) * 2000-09-18 2003-05-20 Texas Instruments Incorporated Fast lock/self-tuning VCO based PLL

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005151119A (ja) * 2003-11-14 2005-06-09 Fujitsu Ltd 歪補償装置
JP4641715B2 (ja) * 2003-11-14 2011-03-02 富士通株式会社 歪補償装置及び無線基地局
US7383028B2 (en) 2004-01-14 2008-06-03 Hitachi Communication Technologies, Ltd. Timing adjustment method for wireless communication apparatus
US7933569B2 (en) 2004-01-14 2011-04-26 Hitachi, Ltd. Timing adjustment method for wireless communication apparatus
JPWO2007013177A1 (ja) * 2005-07-29 2009-02-05 富士通株式会社 遅延調整装置
JP4664364B2 (ja) * 2005-07-29 2011-04-06 富士通株式会社 遅延調整装置
US7368949B2 (en) 2005-11-18 2008-05-06 Samsung Electronics Co., Ltd. Output driver and output driving method for enhancing initial output data using timing

Also Published As

Publication number Publication date
US6774834B2 (en) 2004-08-10
CN100349376C (zh) 2007-11-14
CN1434566A (zh) 2003-08-06
FR2835120B1 (fr) 2006-10-20
EP1331729A1 (fr) 2003-07-30
FR2835120A1 (fr) 2003-07-25
US20030156658A1 (en) 2003-08-21

Similar Documents

Publication Publication Date Title
JP2003243940A (ja) 増幅器の入力におけるプリエンファシス設定時に比較される信号の準備方法および装置
JP4323968B2 (ja) 無線通信装置のタイミング調整方法
US7206356B2 (en) Wireless transmitter with reduced power consumption
US7167530B2 (en) Estimation and correction of DC offset in the presence of frequency offset
US7193462B2 (en) RF power amplifier system employing an analog predistortion module using zero crossings
US7003017B2 (en) Method for peak power reduction in spread spectrum communications systems
US7142831B2 (en) Crest factor reduction and amplitude pre-distortion for multi-carrier signals
US20120075129A1 (en) Calibration of impairments in a multichannel time-interleaved adc
EP2537255B1 (en) Apparatus and method for converting an analog time domain signal into a digital frequency domain signal, and apparatus and method for converting an analog time domain signal into a digital time domain signal
CN1957526A (zh) 利用非线性预失真的放大器的线性化
Haftbaradaran et al. A background sample-time error calibration technique using random data for wide-band high-resolution time-interleaved ADCs
WO2012170831A1 (en) Method of calibrating the delay of an envelope tracking signal
JP2001127819A (ja) 無線通信における隣接チャネル電力低減装置、低減方法及び低減システム
Mehta et al. An efficient linearization scheme for a digital polar EDGE transmitter
CN203084187U (zh) 一种雷达接收数字相干处理系统
US9191190B2 (en) Methods and apparatus for digital host-lock mode in a transceiver
CN103918188B (zh) 用于在基于adc的调谐器内进行相位跟踪的系统和方法
US8532590B2 (en) Digital phase feedback for determining phase distortion
US7002425B2 (en) Pulse modulation
US11349523B2 (en) Spread-spectrum modulated clock signal
Tang et al. Loop delay correction for adaptive digital linearization of power amplifiers
US11962676B2 (en) Phase mixer non-linearity compensation within clock and data recovery circuitry
KR20110068474A (ko) 폴라 송신기의 지연 시간차 보상 방법 및 장치
JP2001024628A (ja) デジタル位相同期回路及び位相調整方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080916

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081210

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081215

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090602