CN103918188B - 用于在基于adc的调谐器内进行相位跟踪的系统和方法 - Google Patents

用于在基于adc的调谐器内进行相位跟踪的系统和方法 Download PDF

Info

Publication number
CN103918188B
CN103918188B CN201280054760.XA CN201280054760A CN103918188B CN 103918188 B CN103918188 B CN 103918188B CN 201280054760 A CN201280054760 A CN 201280054760A CN 103918188 B CN103918188 B CN 103918188B
Authority
CN
China
Prior art keywords
signal
phase
amplitude
digital
digit signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201280054760.XA
Other languages
English (en)
Other versions
CN103918188A (zh
Inventor
汤米·于
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Entropic Communications LLC
Original Assignee
Entropic Communications LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Entropic Communications LLC filed Critical Entropic Communications LLC
Publication of CN103918188A publication Critical patent/CN103918188A/zh
Application granted granted Critical
Publication of CN103918188B publication Critical patent/CN103918188B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/30—Monitoring; Testing of propagation channels
    • H04B17/309—Measuring or estimating channel quality parameters
    • H04B17/345—Interference values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0063—Elements of loops
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0063—Elements of loops
    • H04L2027/0067—Phase error detectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Circuits Of Receivers In General (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Abstract

用于对基于模拟数字转换器的调谐器进行相位跟踪方案的系统和方法。在许多实施方式中使用相位跟踪方案，所述相位跟踪方案包括校正输出信号的相位的锁相环路，和基于所接收的输出数字信号，调制所述输出数字信号的振幅，以补偿相位噪声的振幅调制补偿器。

Description

用于在基于ADC的调谐器内进行相位跟踪的系统和方法
相关申请的交叉引用
本申请要求2011年9月9日递交的题目为“PhaseTrackingSchemeforADC-basedTuner”的第61/533,101号美国临时申请的优先权，该临时申请的公开的全部内容以引用的方式并入本文。
技术领域
本发明总体上涉及由调谐器所接收的射频(RF)信号的相位同步。更特别的是，本发明总体上涉及在基于ADC的调谐器中接收的RF信号已从模拟信号转换成数字信号之后的相位同步。
背景技术
在许多系统中，经常在接收信号和输出信号之间存在非时变频率和相位差，以及在信号之间存在时变相位差。非时变频率和相位差通常归因于发射器和接收器之间的差异，如固定频率Δ。在波形相位中，时变相位差为快速短期随机的波动，如相位噪声。可将相位噪声添加到接收的信号的一种方式是通过在调谐器中的混频操作。
为了连贯接收，采用接收信号和输出信号的相位和频率的同步。典型地，对这些信号的模拟形式进行同步。图1示出用来使接收的RF信号与本地副本同步的常规现有技术模拟锁相环路(PLL)的实施方式。PLL100包括相位检测器105、环路滤波器110、和压控振荡器115。
相位检测器105为生成误差信号的装置。误差信号为测量在接收的RF信号的相位和本地副本的相位之间的相位差的时变信号。环路滤波器110控制PLL100对误差信号中时变的响应。设计良好的环路滤波器跟踪接收信号相位的变化，但不过度地对接收器噪声作出响应。压控振荡器115接收来自环路滤波器110的控制信号，并基于控制信号生成载波副本。压控振荡器115为提供输出频率的振荡器，该输出频率为在输入和输出的特定范围内的输入电压的线性函数。
由于模数转换器(ADC)被首先引入，故ADC已大大被改进。当前的ADC可以几千兆赫的速度进行信号采样，且比基于常规的RF混频器的调谐器消耗较少的功率。正因为如此，已开发了基于ADC的RF调谐器，如图2所示的基于ADC的调谐器。图2所示的基于ADC的调谐器200包括低噪声放大器(LNA)205、高速ADC210、信道器215和高速PLL220。LNA205放大用于模数转换的接收的RF信号。高速ADC210接收来自LNA205的放大信号，并将放大的RF信号由模拟信号转换成数字信号。高速ADC210由高速PLL220计时。信道器215接收来自高速ADC210的数字信号，并在数字域进行混频操作和滤波操作，以输出来自调谐器200的同相(I)信号和正交(Q)信号。与常规的RF混频器相似，相位噪声通过基于ADC的调谐器200被引入到信号中。
为了使接收的信号与本地信号同步，数字PLL可被加到基于ADC的调谐器。图3示出了现有技术的数字PLL的实施方式。所示的数字PLL300包括ADC305、数字混频器310、相位误差检测器(PED)315、环路滤波器320、相位累加器335和直接数字频率合成器(DDFS)340。ADC305将接收的模拟RF信号转换成数字信号。数字混频器310对从ADC305中接收的失真数字信号进行相位调整。PED315计算输入信号和从数字混频器310输出的输出数字信号之间的相位差。然后，由PED315计算出的相位差通过环路滤波器320滤波，以生成当前的中间相位调整信号。中间相位调整信号代表当前信号和先前信号之间的相位变化。然后，相位累加器335将先前的中间相位调整信号加到当前的中间相位调整信号，以提供相位调整信号，且该相位调整信号为指示输出信号中所需要的相位变化的信号以与输出信号同步。DDFS340接收相位调整信号，并生成由混频器310所用的相位调整估计，以进行输出数字信号的相位调整。然而，来自基于ADC的调谐器的PLL的相位噪声在数字域对接收的信号进行振幅调制和相位调制，而不是如在模拟域发生的对信号进行的相位调制。数字PLL300仅可以对相位调制进行校正，而不能对振幅调制进行校正。对于接收器，未被跟踪的振幅调制会导致明显的性能下降。
发明内容
根据本发明的实施方式，公开了用于为基于ADC的调谐器提供相位跟踪方案的系统和方法。根据本发明的实施方式，用于为基于ADC的调谐器提供相位跟踪方案的系统和方法包括数字混频器、数字PLL和振幅调制补偿器。数字信号混频器接收来自基于ADC的调谐器的数字信号，并将接收的数字信号与相位调整估计信号混频，以提供输出数字信号。数字PLL接收来自数字信号混频器的输出数字信号，并基于该输出数字信号，向数字信号混频器提供相位调整估计信号。振幅调制补偿器接收来自数字信号混频器的输出数字信号，并基于所接收的输出数字信号，调制输出数字信号的振幅，以补偿来自相位噪声的振幅调制。
根据本发明的某些实施方式，振幅调制补偿器包括放大器、相位误差检测器和增益调整环路。放大器接收来自数字信号混频器的输出数字信号，并基于增益调整信号，放大输出数字信号。相位误差检测器接收来自放大器的输出数字信号，并基于该输出数字信号，输出振幅检测误差信号。增益调整环路接收来自相位误差检测器的振幅检测误差信号，并基于该振幅检测误差信号，生成增益调整信号。
根据某些实施方式，增益调整环路为一阶环路。根据这些实施方式中的某些实施方式，一阶环路包括乘法器和累加器。根据其他的实施方式，增益调整环路为二阶环路。根据这些实施方式中的某些实施方式，二阶环路包括第一乘法器、第二乘法器、第一累加器、加法器和第二累加器。第一乘法器将振幅检测误差信号乘以第一系数(也被称为线性系数)，以提供第一振幅相位调整误差信号。第二乘法器将振幅检测误差信号乘以第二系数(也被称为整数系数)，以提供当前的中间第二振幅相位调整误差信号。第一累加器将先前的第二振幅相位调整误差信号添加到当前的中间第二振幅相位调整误差信号，以提供第二振幅相位调整误差信号。加法器将第一振幅相位调整误差信号和第二振幅相位调整误差信号相加，以提供当前的中间增益调整信号。第二相位累加器接收来自加法器的当前的中间增益调整信号，并将先前的中间增益调整信号添加到当前的中间增益调整信号，以提供增益调整信号。
根据这些实施方式中的某些实施方式，相位误差检测器还提供输出数字信号的相位检测误差信号；并且，PLL包括环路滤波器、相位累加器和DDFS。环路滤波器接收来自相位误差检测器的相位检测误差信号，并基于相位检测误差信号，输出当前的中间相位校正信号。相位累加器接收来自环路滤波器的当前的中间相位校正信号，并将先前的中间相位校正信号添加到当前的中间相位校正信号，以提供相位校正信号。然后，DDFS接收来自相位累加器的相位校正信号，并基于该相位校正信号，提供相位调整估计信号。
附图说明
图1示出现有技术的锁相环路的实施方式。
图2示出现有技术的基于ADC的调谐器的实施方式。
图3示出数字锁相环路的实施方式。
图4示出根据本发明的实施方式的被配置以接收来自基于ADC的调谐器的信号的数字锁相环路。
图5示出根据本发明的实施方式的二阶增益调整。
具体实施方式
现在转向附图，根据本发明的实施方式公开了用于在基于ADC的调谐器内进行相位跟踪的系统和方法。根据本发明的实施方式，由于PLL在基于ADC的调谐器中引入的相位噪声，用于ADC调谐器的相位跟踪方案可以跟踪信号的快速变化的振幅调制。在接收器系统中，根据本发明的许多实施方式的相位跟踪方案可跟踪振幅调制衰减。通过利用根据本发明的实施方式的相位跟踪方案，可以产生基于传统的AGC(自动增益控制)环路的更高的增益跟踪，和/或也可以产生比传统的自适应均衡器更高的增益跟踪。在下文中进一步讨论根据本发明的实施方式的用于在基于ADC的调谐器内进行相位跟踪的系统和方法。
相位跟踪方案的架构
图4示出了根据本发明的实施方式的用于基于ADC的调谐器的相位跟踪的架构。根据本发明的许多实施方式，相位跟踪的架构包括常规的锁相环路和振幅调制补偿器。锁相环路调整数字信号以校正相位误差，振幅调制补偿器对由相位噪声(如通过由PLL在基于ADC的调谐器中引入的相位噪声)导致的数字信号的振幅调制进行校正。本领域的技术人员将认识到，该架构的实施方式可被实现为硬件、软件或固件，而不脱离本发明。此外，本领域的技术人员将认识到，根据本发明的方案可以与接收器架构中的其他增益调整级结合，而不脱离本发明。
在图4中，示出了如在上文中根据图2所描述的基于ADC的调谐器200。基于ADC的调谐器200的相位跟踪架构400接收来自基于ADC的调谐器200的信号。相位跟踪架构400包括数字混频器405、放大器410、增益调整环路(GAL)412、相位误差检测器(PED)415、环路滤波器420、相位累加器435和DDFS440。振幅调制补偿器430包括放大器401、GAL412和PED415。锁相环路包括PED415、环路滤波器420、相位累加器435和DDFS440。本领域的技术人员将理解到，在本发明的其他实施方式中振幅调制补偿器也可以在相位调整之前被应用。
在运行期间，数字混频器405接收来自基于ADC的调谐器200的数字信号，且将所接收的数字信号与相位调整估计信号混频，以提供输出数字信号。特别地，数字混频器405接收由基于ADC的调谐器200的信道器215而产生的I信号和Q信号。振幅调制补偿器430的放大器410接收来自数字混频器405的输出数字信号，并基于增益调整信号(见下文)放大输出的数字信号，以通过相位跟踪架构400生成输出的数字信号。PED415接收来自放大器410的输出数字信号。基于从放大器410接收到的输出数字信号，PED415生成用于振幅调制补偿器430的振幅检测误差信号，并生成用于PLL的相位检测误差信号。在振幅调制补偿器430中，GAL412接收振幅检测误差信号，并基于供振幅调制补偿器430使用的振幅检测误差，生成增益调整信号，以调制输出信号。
在PLL中，环路滤波器420接收来自PED415的相位检测误差，并基于相位检测误差，输出当前的中间相位校正信号。于是，相位累加器435将先前的中间相位校正信号加到当前的中间相位校正信号，以提供相位校正信号。DDFS440接收相位校正信号，并生成由混频器405所用的相位调整估计信号，以进行基于相位校正信号的相位调整。
增益调整环路
图5示出了根据本发明的实施方式的振幅调制补偿器的GAL，该GAL被配置以生成增益调整信号。GAL500为二阶环路。然而，本领域的技术人员将认识到，GAL可被实现为一阶环路，如乘法器和累加器，和/或被实现为适合于特定用途的要求的任何其他形式的更高阶环路。GAL500包括第一乘法器515、第二乘法器520、第一累加器525、第一加法器530和第二累加器540。
第一乘法器515将来自PED的振幅检测误差乘以第一系数505(也被称为线性系数)，以提供第一振幅调整误差信号。第二乘法器520将来自PED的振幅检测误差乘以第二线性系数510，以提供当前的中间第二振幅调整误差信号。第一累加器525接收来自第二乘法器520的当前的中间第二振幅调整误差信号，并将先前的中间第二振幅调整误差信号添加到当前的中间第二振幅调整误差信号，以生成第二振幅调整误差信号。
加法器530接收第一振幅调整误差信号和第二振幅调整误差信号，并将第一振幅调整误差信号和第二振幅调整误差信号相加，以提供当前的中间增益调整信号。第二累加器540接收来自加法器530的当前的中间增益调整信号，并将先前的中间增益调整信号添加到当前的中间增益调整信号，以提供增益调整信号。
尽管上文讨论了相位跟踪的架构和增益调整环路的具体实施方式，但依照适合于根据本发明的实施方式的特定用途的要求，可使用各种相位跟踪的架构和/或增益调整环路中的任何一种，以补偿在接收信号中的由PLL中的相位噪声引起的振幅调制误差。
上文为根据本发明的系统和方法的实施方式的描述。可以预见的是，本领域的其他技术人员将设计可替选系统，该可替选系统根据文字描述或通过等同原则侵犯本文的权利要求中所规定的发明。

Claims (10)

1.一种基于模拟数字转换器ADC的调谐器，包括：
低噪声放大器，所述低噪声放大器放大接收的模拟信号；
ADC，所述ADC接收所接收的模拟信号，并将所述接收的模拟信号转换成接收的数字信号；
锁相环路PLL，所述PLL向所述ADC提供时钟信号；
信道器，所述信道器接收来自高速ADC210的接收的数字信号，并在数字域对所述接收的数字信号进行混频操作和滤波操作；
数字信号混频器，所述数字信号混频器接收来自所述信道器的接收的数字信号，并将所述接收的数字信号与相位调整估计信号混频，以提供输出数字信号；
数字锁相环路，所述数字锁相环路接收来自所述数字信号混频器的输出数字信号，并基于所述输出数字信号，向所述数字信号混频器提供所述相位调整估计信号；和
振幅调制补偿器，所述振幅调制补偿器接收来自所述数字信号混频器的输出数字信号，并基于所收到的输出数字信号，调制所述输出数字信号的振幅，以补偿由相位噪声产生的振幅调制，所述相位噪声包括由所述PLL产生的相位噪声，
其中，所述振幅调制补偿器包括：
放大器，所述放大器接收来自所述数字信号混频器的输出数字信号，并基于增益调整信号，放大所述输出数字信号；
相位误差检测器，所述相位误差检测器接收来自所述放大器的输出数字信号，并输出振幅检测误差信号；和
增益调整环路，所述增益调整环路接收来自所述相位误差检测器的振幅检测误差信号，并基于所述振幅检测误差信号，生成所述增益调整信号。
2.根据权利要求1所述的基于模拟数字转换器ADC的调谐器，其中，所述增益调整环路包括一阶环路。
3.根据权利要求2所述的基于模拟数字转换器ADC的调谐器，其中，所述一阶环路包括乘法器和累加器。
4.根据权利要求1所述的基于模拟数字转换器ADC的调谐器，其中，所述增益调整环路包括二阶环路。
5.根据权利要求4所述的基于模拟数字转换器ADC的调谐器，其中，所述二阶环路包括：
第一乘法器，所述第一乘法器将所述振幅检测误差乘以线性系数，以提供第一振幅调整误差信号；
第二乘法器，所述第二乘法器将所述振幅检测误差乘以整数系数，以提供当前的中间第二振幅调整误差信号；
第一累加器，所述第一累加器接收所述当前的中间第二振幅调整误差信号，并将先前的中间第二振幅调整误差信号添加到所述当前的中间第二振幅调整误差信号，以生成第二振幅调整误差信号；
加法器，所述加法器将所述第一振幅调整误差信号和所述第二振幅调整误差信号相加，以提供当前的中间增益调整信号；和
第二累加器，所述第二累加器接收来自所述加法器的当前的中间增益调整信号，并将先前的中间增益调整信号添加到所述当前的中间增益调整信号，以提供所述增益调整信号。
6.根据权利要求1所述的基于模拟数字转换器ADC的调谐器，其中，所述相位误差检测器还提供所述输出数字信号的相位检测误差信号，所述锁相环路包括：
环路滤波器，所述环路滤波器接收来自所述相位误差检测器的相位检测误差信号，并基于所述相位检测误差信号，输出当前的中间相位校正信号；
累加器，所述累加器接收来自环路滤波器的当前的中间相位校正信号，并将先前的中间相位校正信号添加到所述当前的中间相位校正信号，以提供相位校正信号；
直接数字频率合成器，所述直接数字频率合成器接收来自所述相位累加器的相位校正信号，并基于所述相位校正信号，提供相位修正信号。
7.一种在基于模拟数字转换器ADC的调谐器内进行相位跟踪的方法，所述方法包括：
接收来自基于ADC的调谐器的数字信号；
将接收的数字信号与相位调整估计信号混频，以提供输出数字信号；
基于所述输出数字信号，生成相位调整信息信号，以用于与所述接收的数字信号混频；和
基于所接收的输出数字信号，调制所述输出数字信号的振幅，以补偿由相位噪声产生的振幅调制，
其中，调制包括：
基于增益调整信号，放大所述输出数字信号；
基于所述输出数字信号确定振幅检测误差信号；和
基于所述振幅检测误差信号，生成所述增益调整信号。
8.根据权利要求7所述的方法，其中，所述增益调整信号的生成包括：
将所述振幅检测误差信号乘以线性系数，以提供第一振幅相位调整误差信号；
将所述振幅检测误差乘以整数系数，以提供当前的中间第二振幅调整误差信号；
将先前的中间第二振幅调整误差信号添加到所述当前的中间第二振幅调整误差信号，以生成第二振幅调整误差信号；
将所述第一振幅调整误差信号和所述第二振幅调整误差信号相加，以提供当前的中间增益调整信号；和
将先前的中间增益调整信号添加到所述当前的中间增益调整信号，以提供所述增益调整信号。
9.根据权利要求7所述的方法，其中，所述相位修正信号的生成包括：
基于所述输出数字信号确定相位检测误差信号；
基于所述相位检测误差信号，生成当前的中间相位校正信号；
将先前的中间相位校正信号添加到所述当前的中间相位校正信号，以提供相位校正信号；和
基于所述相位校正信号，提供相位调整估计信号。
10.根据权利要求7所述的方法，还包括：
接收模拟信号；和
利用ADC将所述接收的模拟信号转换成接收的数字信号，所述ADC接收来自锁相环路PLL的时钟信号，其中，所述PLL引入了调制所述数字信号的相位噪声。
CN201280054760.XA 2011-09-09 2012-09-10 用于在基于adc的调谐器内进行相位跟踪的系统和方法 Expired - Fee Related CN103918188B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161533101P 2011-09-09 2011-09-09
US61/533,101 2011-09-09
PCT/US2012/054500 WO2013036952A1 (en) 2011-09-09 2012-09-10 Systems and methods for performing phase tracking within an adc-based tuner

Publications (2)

Publication Number Publication Date
CN103918188A CN103918188A (zh) 2014-07-09
CN103918188B true CN103918188B (zh) 2016-04-27

Family

ID=47829818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280054760.XA Expired - Fee Related CN103918188B (zh) 2011-09-09 2012-09-10 用于在基于adc的调谐器内进行相位跟踪的系统和方法

Country Status (7)

Country Link
US (1) US8817860B2 (zh)
EP (1) EP2754249A4 (zh)
CN (1) CN103918188B (zh)
BR (1) BR112014005375A2 (zh)
CA (1) CA2847775A1 (zh)
MX (1) MX2014002669A (zh)
WO (1) WO2013036952A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7639736B2 (en) 2004-05-21 2009-12-29 Rambus Inc. Adaptive receive-side equalization
CA2847775A1 (en) 2011-09-09 2013-03-14 Entropic Communications, Inc. Systems and methods for performing phase tracking within an adc-based tuner
WO2014172294A1 (en) * 2013-04-15 2014-10-23 Aoptix Technologies, Inc. Carrier frequency and phase recovery in quadrature encoded e-band communications
US10158365B2 (en) * 2016-07-29 2018-12-18 Movellus Circuits, Inc. Digital, reconfigurable frequency and delay generator with phase measurement
CN107966620A (zh) * 2017-11-21 2018-04-27 中国电子科技集团公司第四十研究所 一种数字鉴频的相位噪声测量装置及方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6160443A (en) * 1999-09-08 2000-12-12 Atmel Corporation Dual automatic gain control in a QAM demodulator

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993015552A1 (en) * 1992-01-29 1993-08-05 Universal Data System Inc. Modem including an equalizer for amplitude jitter
US20020064244A1 (en) * 2000-11-30 2002-05-30 Conexant Systems, Inc. Phase noise tracker with a delayed rotator
US20030031273A1 (en) * 2001-08-10 2003-02-13 Rishi Mohindra Quadrature gain and phase imbalance correction in a receiver
US6985703B2 (en) * 2001-10-04 2006-01-10 Sequoia Corporation Direct synthesis transmitter
US7342981B2 (en) * 2004-01-15 2008-03-11 Ati Technologies Inc. Digital receiver having adaptive carrier recovery circuit
US7929637B2 (en) * 2004-06-04 2011-04-19 Texas Instruments Incorporated Method and apparatus for digital amplitude and phase modulation
JP2007195075A (ja) * 2006-01-20 2007-08-02 Fujitsu Ltd 復調回路および復調方法
US20080123787A1 (en) * 2006-11-29 2008-05-29 Supat Wongwirawat Method and apparatus for detecting and correcting modulated signal impairments
US8306103B2 (en) * 2009-12-07 2012-11-06 Csr Technology Inc. Systems and methods providing in-phase and quadrature equalization
CA2847775A1 (en) 2011-09-09 2013-03-14 Entropic Communications, Inc. Systems and methods for performing phase tracking within an adc-based tuner

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6160443A (en) * 1999-09-08 2000-12-12 Atmel Corporation Dual automatic gain control in a QAM demodulator

Also Published As

Publication number Publication date
BR112014005375A2 (pt) 2017-03-28
WO2013036952A1 (en) 2013-03-14
CA2847775A1 (en) 2013-03-14
EP2754249A4 (en) 2015-07-01
MX2014002669A (es) 2014-06-04
US20130064278A1 (en) 2013-03-14
EP2754249A1 (en) 2014-07-16
US8817860B2 (en) 2014-08-26
CN103918188A (zh) 2014-07-09

Similar Documents

Publication Publication Date Title
CN103918188B (zh) 用于在基于adc的调谐器内进行相位跟踪的系统和方法
US8937572B2 (en) Signal generator, oscillator, and radar device
US8768178B2 (en) Automatic gain control for high-speed coherent optical receivers
JP4573062B2 (ja) 位相雑音補正装置及びその方法
US8873973B2 (en) Digital coherent receiver and phase control method
KR101286784B1 (ko) 무선 장치 및 신호 처리 방법
US20050157815A1 (en) Apparatus for compensating DC offsets, gain and phase imbalances between I-channel and Q-channel in quadrature transceiving system
CN101005480B (zh) 解调电路和解调方法
US8934858B2 (en) Digital demodulation circuit using automatic gain control circuit having temperature compensation function
US6973150B1 (en) Cycle slip detection using low pass filtering
US9436209B2 (en) Method and system for clock recovery with adaptive loop gain control
US6370210B1 (en) Circuitry for generating a gain control signal applied to an AGC amplifier and method thereof
CN203084187U (zh) 一种雷达接收数字相干处理系统
US10680626B2 (en) Method and associated signal system improving mitigation of injection-pulling effect
JP2003348048A (ja) 受信装置、および端末装置
US20120008715A1 (en) Digital Phase Feedback for Determining Phase Distortion
US7948285B2 (en) PLL circuit, radio terminal device and control method of PLL circuit
RU193699U1 (ru) Устройство частотно-фазовой синхронизации
JP2021168508A (ja) 受信装置、受信方法
JP7143602B2 (ja) 受信装置、受信方法
US7795924B2 (en) Phase detecting module and detecting method thereof
JP5942313B2 (ja) 電波時計用受信ｉｃの調整方法
JP2011182337A (ja) 通信システム及び利得制御方法
Xu et al. Carrier phase recovery method for long burst linearly modulated signals
JP2008124709A (ja) 信号再生回路、受信装置、及び測定装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160427

Termination date: 20170910

CF01 Termination of patent right due to non-payment of annual fee