CN107966620A - 一种数字鉴频的相位噪声测量装置及方法 - Google Patents

Abstract

本发明公开了一种数字鉴频的相位噪声测量装置及方法，属于电子测量技术领域，本发明采用数字锁相环路来实现待测源载频跟踪和锁相，采用中频放大单元实现自适应调节，通过独创的数字鉴频单元来提取噪声，通过频域的复数平均来提高系统的相位噪声测量灵敏度。本发明所公开的技术方案，可以实现鉴频法相位噪声测量时，分析频偏与灵敏度两项技术指标的兼容，且可以实现更好的近端相位噪声测量灵敏度；本发明的实现方案简单、系统构成简洁，技术相对成熟、实现成本低，具有一定的性价比优势。

Description

一种数字鉴频的相位噪声测量装置及方法

技术领域

本发明属于电子测量技术领域，具体涉及一种数字鉴频的相位噪声测量装置及方法。

背景技术

相位噪声是衡量信号源频率短期稳定度的重要指标，它对电子系统的性能有着重要影响。例如，雷达T/R组件中，本振的相位噪声会影响雷达探测距离，通信系统中，载波的相位噪声会引起临近信道干扰和解调的误码，卫星导航系统中，上下行载波的相位噪声会影响卫星载荷的设计成本和资源占用，这些电子系统信号源的相位噪声的指标越来越高，同时为了提高目标分辨率和通信速率，对信号带宽的要求也越来越宽。因此，对相位噪声测试装置的灵敏度和分析频率范围，提出了很高的挑战。

常用的相位噪声测量技术有鉴相和鉴频两种。目前，根据鉴相原理，开发了多种测量方法。其中，参考源鉴相法(也称为锁相环鉴相法)，应用最为广泛，其通过锁相环控制参考源与被测源同频正交，经混频器来提取被测信号源的相位噪声。参考源鉴相法可以实现整体较优的相位噪声测量灵敏度，分析频偏范围也较宽；但缺点是，不适合应用于非稳态信号源的相位噪声测试(鉴相条件不容易满足)。鉴频方法无需使用参考源，将被测信号分为两路，一路延迟，一路移相，通过移相器来实现两路信号正交；延迟线的延迟时间决定了分析频偏范围，延迟时间越长灵敏度越高，但分析频偏范围越窄，延迟线越长则损耗越大，会限制灵敏度的进一步提升；该方法的缺点是，受限于鉴频系数的影响，近载波的灵敏度较差，主要适用于非稳态信号的相位噪声测试。

图1给出了Keysight公司信号源分析仪E5052B的鉴频方案框图，其中，待测源的输入信号，首先与仪器内部本振混频，经带通滤波产生固定频率的中频信号；然后，通过固定增益的低噪声放大电路后送ADC采样，当中频频率是ADC采样频率的四分之一时，延迟一个采样时钟，就相当于相位延迟90度，通过数字乘法器和低通滤波，就可以鉴频提取待测源的频率抖动噪声；最后，经数据处理，将频率抖动噪声转化成相位噪声，从而实现待测源的相位噪声测量。该方案是模拟延迟线鉴频法的修改，在任何频率上都不再需要重新连接模拟延迟线，可以测量相对较大相位噪声的不稳定信号源和振荡器，与参考源鉴相法相比，具有更宽的相位噪声测量范围。同时，该方案也有以下不足：

1、当待测源功率较理想功率低时，固定的中频增益会导致量化后待测源载波功率与噪声功率比较降低，从而降低相位噪声测量的动态范围；当待测源功率较理想功率高时，固定的中频增益可能会引起ADC饱和，从而导致测量结果出错；

2、受限于鉴频原理，最大分析频偏与延迟时间的倒数成正比，灵敏度与延迟时间成正比，因此，对于单组延迟线来说，很难兼顾分析频偏和灵敏度的两项指标。模拟延迟线的延迟时间也不可能太长，延迟线越长则衰耗越大，它会限制灵敏度的提升，因此鉴频方法，通常实现的近载波测量灵敏度都不高。

3、以FSUP为代表的信号源分析仪，会将横轴分析频偏划分为固定的几段，逐段分析和显示，整个测量时间较长、效率较低。

发明内容

针对现有技术中存在的上述技术问题，本发明公开了一种数字鉴频的相位噪声测量装置及方法，设计合理，克服了现有技术的不足，具有良好的效果。

为了实现上述目的，本发明采用如下技术方案：

一种数字鉴频的相位噪声测量装置，包括频率测量单元、本振单元、混频单元、中频调理单元、ADC单元以及数字处理单元；

频率测量单元，被配置为用于通过微波分频链路和FPGA来实现待测源载波频率测量，为预置本振提供依据；

本振单元，被配置为用于为混频单元提供本振信号，其具有直流调频功能，环路锁相时，能够跟踪待测源的频率变化，并与待测源锁定形成固定的中频差；

混频单元，被配置为用于将待测源产生的频率信号与本振单元产生的本振信号进行混频，产生中频信号；

中频调理单元，被配置为用于滤除混频后的无用频率分量，对中频信号进行幅度控制，依据实际中频信号幅度调整衰减量，使输入ADC的信号幅度达到理想值；

ADC单元，被配置为用于将模拟信号转化成数字信号；

数字处理单元包括数字鉴频单元、数字抽取滤波单元、环路滤波单元和运算单元；

数字鉴频单元，被配置为用于从数字中频信号中提取待测源的频率抖动噪声；

数字抽取滤波单元，被配置为用于滤除带外干扰信号，对数据流进行降速以满足分析带宽的要求；

环路滤波单元，被配置为用于将数字中频信号下变频成基带信号，依据本振直流调频的数据输入速率，对基带信号进行滤波和降速，一路输入至本振单元进行调谐锁相，另一路检测基带中拍频信号的峰值和谷值，提取待测源的幅度；

运算单元，被配置为用于对数字鉴频单元提取的频率抖动噪声进行FFT运算，计算其频率抖动功率谱，利用频率抖动功率谱与相位抖动功率谱之间的关系，通过DSP将频率抖动功率谱转化成相位抖动功率谱，并根据单边带相位噪声的定义计算得到待测源单边带相位噪声；

本振单元、混频单元、中频调理单元、ADC单元以及环路滤波单元组成数字锁相环电路，以实现待测源载频跟踪和锁相。

优选地，微波分频链路，主要由UXD20P、MC100EP32DG和MC100EP016AFAG组成，可以覆盖的工作频率范围为DC～20GHz。

优选地，中频调理单元，主要由带通滤波器、数字程控衰减器以及放大器组成，实现中频增益调节功能；

带通滤波器，被配置为用于滤除带外干扰，其中心频率为62.5MHz，通带带宽为80MHz；

数字程控衰减器采用PE43701芯片，其最大衰减量为31.75dB、0.25dB步进；

放大器采用AD8099ACPZ芯片。

优选地，ADC单元采用AD9467BCPZ-250芯片。

优选地，数字鉴频单元，利用FPGA内部的FIFO(First-In-First-Out，先进先出储存器)、计数器、比较器和乘法器，实现数字鉴频功能。

优选地，环路滤波单元，主要由数字控制振荡器、乘法器以及CIC抽取滤波器组成，数字控制振荡器输出的数字本振信号进入乘法器实现数字下变频，通过CIC抽取滤波器，将中频变频至零频。

优选地，CIC抽取滤波器的抽取比为50，抽取之后的数据时钟频率为5MHz、位宽32比特，一路直接送至本振单元进行调谐锁相，另一路送至极值检测单元检测拍频信号峰值和谷值。

本发明所公开的上述装置，基本工作原理如下：

待测源产生的频率信号与本振单元产生的本振信号进行混频，产生中频信号，中频频率为ADC采样频率的四分之一；延迟时间只要满足为四个采样周期的倍数另加一个周期，通过数字鉴频单元，就可以提取待测源的频率抖动噪声；对频率抖动噪声做FFT运算，得到频率抖动功率谱；依据频率抖动与相位抖动的关系和单边带相位噪声的定义，可以计算得到待测源的单边带相位噪声。为了兼顾测量分析频偏与灵敏度两项指标，本发明将分析频偏范围预先划分为几段，每一段对应一组数字鉴频、抽取滤波和运算单元，可以实现独立并发的数据处理；每一段延迟时间与该段的截止分析频偏对应，每一段最优灵敏度的测试结果，最终进行拼接显示，组合起来就可以兼顾测量分析频偏与灵敏度。为了提高相位噪声测量的动态范围，适应不同输入功率的待测源，中频调理单元具有增益调节功能。

此外，本发明还提到一种数字鉴频的相位噪声测量方法，该方法采用如上所述的数字鉴频的相位噪声测量装置实现，具体步骤如下：

步骤1：利用频率测量单元测量待测源的载波频率f；

步骤2：依据步骤1中生成的载波频率的测量值，设置本振频率，使本振频率与待测源的频率相差固定中频加拍频；

步骤3：利用环路滤波单元检测拍频信号的峰值Ap和谷值Av，依据公式(1)计算拍频信号的幅度A；

A＝(Ap+Av)/2 (1)；

步骤4：利用公式(2)，计算中频调理单元需调节的增益量Ga，正值表示通道增益需增加；

Ga＝20log(Ac/A)(dB) (2)；

其中，Ac是中频信号的幅度接近ADC满量程时理想的拍频信号的幅度；

步骤5：设置本振频率，使本振频率与待测源的频率相差固定中频，闭合数字锁相环电路；

步骤6：利用数字鉴频单元，提取待测源的频率抖动噪声；

步骤7：利用抽取滤波单元对提取的噪声数据做抽取和滤波处理，经预处理后的数据送运算单元；

步骤8：利用运算单元对抽取和滤波处理后的频率抖动噪声进行FFT运算，计算频率抖动功率谱，并对频率分辨率进行归一化处理，得到频率抖动功率谱密度Sv(f)；

步骤9：利用公式(3)，将频率抖动功率谱密度转化成相位噪声功率谱密度Sφ(f)；

Sφ(f)＝Sv(f)/f² (3)；

步骤10：：依据单边带相位噪声的定义，利用公式(4)，计算待测源单边带相位噪声L(f)，并将各组计算的单边带相位噪声进行拼接显示；

L(f)＝10log[2Sφ(f)/A²] (4)。

本发明所带来的有益技术效果：

本发明所公开的技术方案，可以实现鉴频法相位噪声测量时，分析频偏与灵敏度两项技术指标的兼容，实现的分析频偏范围与主流相位噪声测量产品一致；通过数字锁相和多组延迟，可以实现更好的近端相位噪声测量灵敏度；中频增益自适应调节，可以满足不同功率待测源的相位噪声测试需求，应用更广泛；本发明采用并行处理方案，充分利用FPGA的实时处理能力，同时采用高速串行接口SRIO和PCIE通信；考虑到鉴频法对近端频率测量分辨率要求不够，通过适当降低近端的频率测量分辨率，单次测量速度将优于E5052B；本发明的实现方案简单、系统构成简洁，技术相对成熟、实现成本低，具有一定的性价比优势。

附图说明

图1为现有技术中E5052B超外差鉴频法的相位噪声测量结构示意图。

图2为本发明一种数字鉴频的相位噪声测量装置的硬件原理图。

图3为本发明相位噪声测量装置中中频调理单元的硬件原理图。

图4为本发明相位噪声测量装置中数字鉴频单元的硬件原理图。

图5为本发明相位噪声测量装置中环路滤波单元的硬件原理图。

具体实施方式

下面结合附图以及具体实施方式对本发明作进一步详细说明：

实施例1：

如图2所示的一种数字鉴频的相位噪声测量装置，包括频率测量单元、本振单元、混频单元、中频调理单元、ADC单元以及数字处理单元；

频率测量单元，被配置为用于通过微波分频链路和FPGA来实现待测源载波频率测量，为预置本振提供依据；

本振单元，被配置为用于为混频单元提供本振信号，其具有直流调频功能，环路锁相时，能够跟踪待测源的频率变化，并与待测源锁定形成固定的中频差；

混频单元，被配置为用于将待测源产生的频率信号与本振单元产生的本振信号进行混频，产生中频信号；

中频调理单元，被配置为用于滤除混频后的无用频率分量，对中频信号进行幅度控制，依据实际中频信号幅度调整衰减量，使输入ADC的信号幅度达到理想值；

ADC单元，被配置为用于将模拟信号转化成数字信号；

数字处理单元包括数字鉴频单元、数字抽取滤波单元、环路滤波单元和运算单元；

数字鉴频单元，被配置为用于从数字中频信号中提取待测源的频率抖动噪声；

数字抽取滤波单元，被配置为用于滤除带外干扰信号，对数据流进行降速以满足分析带宽的要求；

环路滤波单元，被配置为用于将数字中频信号下变频成基带信号，依据本振直流调频的数据输入速率，对基带信号进行滤波和降速，一路输入至本振单元进行调谐锁相，另一路检测基带中拍频信号的峰值和谷值，提取待测源的幅度；

运算单元，被配置为用于对数字鉴频单元提取的频率抖动噪声进行FFT运算，计算其频率抖动功率谱，利用频率抖动功率谱与相位抖动功率谱之间的关系，通过DSP将频率抖动功率谱转化成相位抖动功率谱，并根据单边带相位噪声的定义计算得到待测源单边带相位噪声；

本振单元、混频单元、中频调理单元、ADC单元以及环路滤波单元组成数字锁相环电路，以实现待测源载频跟踪和锁相。

微波分频链路，主要由UXD20P、MC100EP32DG和MC100EP016AFAG组成，可以覆盖的工作频率范围为DC～20GHz。

中频调理单元，主要由带通滤波器、数字程控衰减器以及放大器组成，实现中频增益调节功能；

带通滤波器，被配置为用于滤除带外干扰，其中心频率为62.5MHz，通带带宽为80MHz；

数字程控衰减器采用PE43701芯片，其最大衰减量为31.75dB、0.25dB步进；

放大器采用AD8099ACPZ芯片。

ADC单元采用AD9467BCPZ-250芯片。

数字鉴频单元，利用FPGA内部的FIFO(First-In-First-Out，先进先出储存器)、计数器、比较器和乘法器，实现数字鉴频功能。

环路滤波单元，主要由数字控制振荡器、乘法器以及CIC抽取滤波器组成，数字控制振荡器输出的数字本振信号进入乘法器实现数字下变频，通过CIC抽取滤波器，将中频变频至零频。

CIC抽取滤波器的抽取比为，抽取之后的数据时钟频率为5MHz、位宽32比特，一路直接送至本振单元进行调谐锁相，另一路送至极值检测单元检测拍频信号峰值和谷值。

本发明所公开的上述装置，基本工作原理如下：

待测源产生的频率信号与本振单元产生的本振信号进行混频，产生中频信号，中频频率为ADC采样频率的四分之一；延迟时间只要满足为四个采样周期的倍数另加一个周期，通过数字鉴频单元，就可以提取待测源的频率抖动噪声；对频率抖动噪声做FFT运算，得到频率抖动功率谱；依据频率抖动与相位抖动的关系和单边带相位噪声的定义，可以计算得到待测源的单边带相位噪声。为了兼顾测量分析频偏与灵敏度两项指标，本发明将分析频偏范围预先划分为几段，每一段对应一组数字鉴频、抽取滤波和运算单元，可以实现独立并发的数据处理；每一段延迟时间与该段的截止分析频偏对应，每一段最优灵敏度的测试结果，最终进行拼接显示，组合起来就可以兼顾测量分析频偏与灵敏度。为了提高相位噪声测量的动态范围，适应不同输入功率的待测源，中频调理单元具有增益调节功能。

实施例2：

在上述实施例的基础上，本发明还提到一种数字鉴频的相位噪声测量方法，该方法采用如上所述的数字鉴频的相位噪声测量装置实现，具体步骤如下：

步骤1：利用频率测量单元测量待测源的载波频率f；

步骤2：依据步骤1中生成的载波频率的测量值，设置本振频率，使本振频率与待测源的频率相差固定中频加拍频；

步骤3：利用环路滤波单元检测拍频信号的峰值Ap和谷值Av，依据公式(1)计算拍频信号的幅度A；

A＝(Ap+Av)/2 (1)；

步骤4：利用公式(2)，计算中频调理单元需调节的增益量Ga，正值表示通道增益需增加；

Ga＝20log(Ac/A)(dB) (2)；

其中，Ac是中频信号的幅度接近ADC满量程时理想的拍频信号的幅度；

步骤5：设置本振频率，使本振频率与待测源的频率相差固定中频，闭合数字锁相环电路；

步骤6：利用数字鉴频单元，提取待测源的频率抖动噪声；

步骤7：利用抽取滤波单元对提取的噪声数据做抽取和滤波处理，经预处理后的数据送运算单元；

步骤8：利用运算单元对抽取和滤波处理后的频率抖动噪声进行FFT运算，计算频率抖动功率谱，并对频率分辨率进行归一化处理，得到频率抖动功率谱密度Sv(f)；

步骤9：利用公式(3)，将频率抖动功率谱密度转化成相位噪声功率谱密度Sφ(f)；

Sφ(f)＝Sv(f)/f² (3)；

步骤10：：依据单边带相位噪声的定义，利用公式(4)，计算待测源单边带相位噪声L(f)，并将各组计算的单边带相位噪声进行拼接显示；

L(f)＝10log[2Sφ(f)/A²] (4)。

待测源的输入信号，经微波分频链路分频至DC～200MHz频率范围内。微波分频链路主要由UXD20P、MC100EP32DG和MC100EP016AFAG组成，可以覆盖的工作频率范围为DC～20GHz。分频信号送FPGA进行频率测量，FPGA内部通过计数单位时间内分频信号的周期个数来实现频率测量，待测源载波频率测量精度应优于10Hz，以便后续锁相鉴频。

混频后的中频信号，经带通滤波器滤除带外干扰，带通滤波器中心频率62.5MHz、通带带宽80MHz，经低噪声运算放大器AD8099ACPZ放大后送AD9467BCPZ-250采样，中频放大增益固定20dB。为了实现中频通道的增益控制、优化ADC信号的输入幅度，在低噪声放大电路之前增加了数字程控衰减器PE43701，最大衰减量31.75dB，以0.25dB的幅度步进，每次测量时，在步骤1中，将衰减量固定设置为15dB，步骤4依据实际中频信号幅度调整衰减量，使ADC输入信号幅度达到理想值。

采样信号送FPGA，在FPGA内部实现数字鉴频和抽取滤波。本发明的具体的参数配置见表1，测量分析频偏范围1Hz～40MHz，将其划分为7段，相邻两段截止分析频偏成8倍关系，抽取比D均为2的幂次方，这样采用CIC抽取滤波器比较容易实现大的抽取比，通过FIR低通滤波器对CIC抽取滤波器的带内频响进行补偿。数字鉴频单元，在FPGA内部详细的实现方案如图4所示，利用FIFO来存储延迟数据，延迟时间通过计数器和比较器来控制产生，例如计数值Q大于或等于1时，比较器产生FIFO写使能信号，当计数值Q大于或等于N+1时，比较器产生FIFO读使能信号，FIFO输入与输出之间的延迟时间为N倍的时钟周期，计算器计算至全“1”时停止工作，通过控制N可以很方便控制延迟时间，当然，FIFO的储存容量也必须够用。通过数字乘法器鉴频，提取频率抖动噪声，系统时钟与ADC采样时钟一致为250MHz，通过复位信号实现数字鉴频单元的清零复位，上电时需进行一次复位操作。

在FPGA内部，采样信号的另一路，送环路滤波单元，通过数字本振和数字乘法器实现数字下变频，将62.5MHz的中频变频至零频，数字本振可以通过DDS产生，但是本发明装置中数字本振只有0°、90°、180°和270°四种状态，通过计数器和多路选择器就可以很容易实现数字本振。CIC滤波器的抽取比为50，抽取之后的数据时钟频率为5MHz，位宽32比特，一路直接送本振调谐锁相，另一路送极值检测单元。检测拍频信号峰值和谷值时，设置本振使拍频信号频率为100kHz，检测之前经150KHz的FIR低通滤波器和中值滤波器剔除谐波和毛刺干扰，连续检测1毫秒内数据的最大和最小值，分别为检测的峰值和谷值。

数据运算可分为两部分来实现，数据运算量最大、速度最高的第7段放在FPGA中实现，其它6段放DSP中实现，FPGA与DSP之间通过SRIO接口互联，最终计算结果DSP通过PCIE接口传送给CPU显示。运算流程如下：对提取的频率抖动噪声做FFT运算，计算频率抖动功率谱；对每段计算的频率抖动功率谱做复数平均，以抑制系统噪声提高装置的测量灵敏度，每段平均次数如表1所示，提高灵敏度的同时达到平衡测量时间的目的，这样即可以提高灵敏度，也不会明显增加单次测量时间；依据频率抖动和相位抖动之间的关系，DSP将频率抖动功率谱转化成相位抖动功率谱，最后，依据单边带相位噪声的定义，计算以单边带相位噪声显示的测试结果。

表1本发明相位噪声测量的参数对应表

段序号	起始分析频偏	终止分析频偏	延迟时间	D抽取比	平均次数
						1	1Hz	190.73Hz	1048564ns	524288	1
2	190.73Hz	1.526KHz	131060ns	65536	8
						3	1.526KHz	12.21KHz	16372ns	8192	64
4	12.21KHz	97.66KHz	2036ns	1024	512
						5	97.66KHz	781.25KHz	244ns	128	4096
6	781.25KHz	6.25MHz	20ns	16	10000
						7	6.25MHz	40MHz	4ns	2	100000

当然，上述说明并非是对本发明的限制，本发明也并不仅限于上述举例，本技术领域的技术人员在本发明的实质范围内所做出的变化、改型、添加或替换，也应属于本发明的保护范围。

Claims (8)

1.一种数字鉴频的相位噪声测量装置，其特征在于：包括频率测量单元、本振单元、混频单元、中频调理单元、ADC单元以及数字处理单元；

频率测量单元，被配置为用于通过微波分频链路和FPGA来实现待测源载波频率测量，为预置本振提供依据；

本振单元，被配置为用于为混频单元提供本振信号，其具有直流调频功能，环路锁相时，能够跟踪待测源的频率变化，并与待测源锁定形成固定的中频差；

混频单元，被配置为用于将待测源产生的频率信号与本振单元产生的本振信号进行混频，产生中频信号；

中频调理单元，被配置为用于滤除混频后的无用频率分量，对中频信号进行幅度控制，依据实际中频信号幅度调整衰减量，使输入ADC的信号幅度达到理想值；

ADC单元，被配置为用于将模拟信号转化成数字信号；

数字处理单元包括数字鉴频单元、数字抽取滤波单元、环路滤波单元和运算单元；

数字鉴频单元，被配置为用于从数字中频信号中提取待测源的频率抖动噪声；

数字抽取滤波单元，被配置为用于滤除带外干扰信号，对数据流进行降速以满足分析带宽的要求；

环路滤波单元，被配置为用于将数字中频信号下变频成基带信号，依据本振直流调频的数据输入速率，对基带信号进行滤波和降速，一路输入至本振单元进行调谐锁相，另一路检测基带中拍频信号的峰值和谷值，提取待测源的幅度；

运算单元，被配置为用于对数字鉴频单元提取的频率抖动噪声进行FFT运算，计算其频率抖动功率谱，利用频率抖动功率谱与相位抖动功率谱之间的关系，通过DSP将频率抖动功率谱转化成相位抖动功率谱，并根据单边带相位噪声的定义计算得到待测源单边带相位噪声；

本振单元、混频单元、中频调理单元、ADC单元以及环路滤波单元组成数字锁相环电路，以实现待测源载频跟踪和锁相。

2.根据权利要求1所述的数字鉴频的相位噪声测量装置，其特征在于：微波分频链路，主要由UXD20P、MC100EP32DG和MC100EP016AFAG组成，可以覆盖的工作频率范围为DC～20GHz。

3.根据权利要求1所述的数字鉴频的相位噪声测量装置，其特征在于：中频调理单元，主要由带通滤波器、数字程控衰减器以及放大器组成，实现中频增益调节功能；

带通滤波器，被配置为用于滤除带外干扰，其中心频率为62.5MHz，通带带宽为80MHz；

数字程控衰减器采用PE43701芯片，其最大衰减量为31.75dB、0.25dB步进；

放大器采用AD8099ACPZ芯片。

4.根据权利要求1所述的数字鉴频的相位噪声测量装置，其特征在于：ADC单元采用AD9467BCPZ-250芯片。

5.根据权利要求1所述的数字鉴频的相位噪声测量装置，其特征在于：数字鉴频单元，利用FPGA内部的FIFO、计数器、比较器和乘法器，实现数字鉴频功能。

6.根据权利要求1所述的数字鉴频的相位噪声测量装置，其特征在于：环路滤波单元，主要由数字控制振荡器、乘法器以及CIC抽取滤波器组成，数字控制振荡器输出的数字本振信号进入乘法器实现数字下变频，通过CIC抽取滤波器，将中频变频至零频。

7.根据权利要求6所述的数字鉴频的相位噪声测量装置，其特征在于：CIC抽取滤波器的抽取比为50，抽取之后的数据时钟频率为5MHz、位宽32比特，一路直接送至本振单元进行调谐锁相，另一路送至极值检测单元检测拍频信号峰值和谷值。

8.一种数字鉴频的相位噪声测量方法，其特征在于：采用权利要求1所述的数字鉴频的相位噪声测量装置实现，具体步骤如下：

步骤1：利用频率测量单元测量待测源的载波频率f；

步骤2：依据步骤1中生成的载波频率的测量值，设置本振频率，使本振频率与待测源的频率相差固定中频加拍频；

步骤3：利用环路滤波单元检测拍频信号的峰值Ap和谷值Av，依据公式(1)计算拍频信号的幅度A；

A＝(Ap+Av)/2 (1)；

步骤4：利用公式(2)，计算中频调理单元需调节的增益量Ga，正值表示通道增益需增加；

Ga＝20log(Ac/A)(dB) (2)；

其中，Ac是中频信号的幅度接近ADC满量程时理想的拍频信号的幅度；

步骤5：设置本振频率，使本振频率与待测源的频率相差固定中频，闭合数字锁相环电路；

步骤6：利用数字鉴频单元，提取待测源的频率抖动噪声；

步骤7：利用抽取滤波单元对提取的噪声数据做抽取和滤波处理，经预处理后的数据送运算单元；

步骤8：利用运算单元对抽取和滤波处理后的频率抖动噪声进行FFT运算，计算频率抖动功率谱，并对频率分辨率进行归一化处理，得到频率抖动功率谱密度Sv(f)；

步骤9：利用公式(3)，将频率抖动功率谱密度转化成相位噪声功率谱密度Sφ(f)；

Sφ(f)＝Sv(f)/f² (3)；

步骤10：依据单边带相位噪声的定义，利用公式(4)，计算待测源单边带相位噪声L(f)，并将各组计算的单边带相位噪声进行拼接显示；

L(f)＝10log[2Sφ(f)/A²] (4)。