CN104181577A - 一种基于全数字化技术的束流位置和相位测量系统及方法 - Google Patents

Abstract

本发明公开了一种基于全数字化技术的束流位置和相位测量系统及方法，该系统包括模拟前端部分和数字处理部分，模拟前端部分利用欠采样技术对来自束流位置探测器的输入信号进行欠采样，通过数字化控制的锁相环精确调节采样率，使之为束流位置探测器输入信号欠采样后数字中频信号频率的4倍，直接获取束流位置探测器输入信号的数字正交序列；数字处理部分对模拟前端部分采样获取的数字正交序列进行数字处理，同时测量加速器束流位置和相位，并实现相位的实时在线修正。本发明将数字处理模块集中在单片FPGA中，大大简化了系统结构。同时恰当的采样率，使得经过ADC采样后直接得到输入信号的正交序列，大大简化了信号的相位和幅度的数字处理算法。

Description

一种基于全数字化技术的束流位置和相位测量系统及方法

技术领域

本发明涉及加速器束流诊断领域，尤其涉及一种基于全数字化技术的加速器束流位置和相位测量系统及方法。

背景技术

随着人们对物质结构的认识以及对微观粒子研究逐渐深入，天然放射性粒子和宇宙射线不能满足实验要求，于是粒子加速器应运而生。粒子加速器的种类很多，不同加速器的能量、亮度等特征参数各不相同。为了使束流达到所需的特性，需要对其进行束流监控和进行反馈控制。因此，束流测量系统(也可称为束流诊断系统)是加速器不可或缺的一部分，国内外的加速器实验装置均有配套的束流测量系统。

束流测量系统由各种束流探测器、信号处理电子学和数据采集系统等组成。

束流横截面的位置是加速器必须关心的束流参数，其测量方式根据不同的物理效应有多重类型的探测器。如非阻挡性的壁电流检测器、位置探测器(Beam Position Monitors)、同步光成像和有一定干扰的丝检测器等。其中作为非阻挡性的探测器，基于电磁效应BPM探测器是近年来束流加速器中最常用的位置探测器。BPM探测器电极感应信号是窄脉冲信号，而对于固定波形的脉冲信号，其幅度与其谐波的幅度有固定比例关系，因此可以通过测量某一频率成分的幅度来反推电极信号幅度。

BPM探测器电极引出信号需要通过电子学模块进行处理，才能获得最终的相位和位置数据。常用的电子学处理方法是正交分析法。通过正交分析的方法，可以同时得到BPM探测器感应信号的相位和幅度信息。而“差和比”算法则可以直接利用BPM探测器感应信号通过正交分析方法得到的幅度信息，计算出束流的位置信息。所以，正交分析的方法，可以同时得到束流的位置和相位信息。将束流的位置测量和相位测量集成在一套测量系统中，可以大大简化束流诊断系统的复杂度，提高系统的集成度。

正交分析方法的核心就是获得信号的正交分量。只有获得信号的正交分量，才能计算束流信号的幅度和相位参量。正交分析的具体电子学实现方法，在系统的电子学发展进程上可以分为三代。

第一代测量系统受早期模拟数字转换器(Analog-to-digital converter，ADC)技术和数字信号处理器(Digital signal processor，DSP)技术的限制，需要将射频信号降频到低频信号域处理。降频模块主要由模拟电路领域中的频率变换技术实现。最后经过ADC，转换为数字信号，进而进行处理。典型的电子学结构是：射频输入信号基于模拟正交(In-phase andQuadrature，IQ)解调的技术，经过一级或者多级模拟下变频单元，降频为直流，然后经过低速的ADC进行数字化。其降频处理模块和正交解调模块均由模拟电路实现。这一代测量系统可以认为是一种全模拟测量系统。由于模拟电路设计复杂，且模拟器件本身存在非线性和噪声，系统的集成度和性能受到限制。

第二代测量系统基于ADC和DSP技术的发展进步，模拟数字变换速度和DSP计算速度的提高，可以对频率更高的信号进行数字化。典型的电子学结构是：射频输入信号先经过一级模拟下变频，将信号频率降频为中频信号；再直接经过ADC对中频信号进行模数变换；然后通过数字下变频、数字解调和数字滤波，或者直接中频正交采样，得到信号的数字化正交分量；最后通过DSP进行处理。这一代测量系统，除了第一级模拟下变频外，模数变换之后的处理过程都集中在数字域中。可以认为第二代测量系统是一种半模拟半数字化的测量系统。由于部分的信号处理都搬移到了数字领域，因此相对于第一代束测系统而言，简化了系统的电子学结构，但是仍包含一定的模拟电路部分，因此对于系统性能的提升仍有一定的限制。

随着ADC技术朝着更高速和更高精度发展进步，第三代测量系统则趋向于全数字化的方向发展。典型的电子学结构是：射频输入信号直接经过ADC进行数字化，通过数字信号处理来计算束流参数。第三代束测技术的典型代表是数字IQ解调，其核心是基于数字信号处理方法实现模拟IQ解调的功能。相比于第一代的和第二代电路结构，第三代的全数字化束测方法大大简化了电子学系统的复杂程度，但是数字IQ解调的算法过于复杂。为了进一步简化数字信号处理过程，我们提出了本发明中的新型全数字化电子学系统设计方法：基于欠采样实现频率变换过程；同时，基于当代的高精度锁相环电路的发展，通过选择合适的采样率，使得ADC采样率恰好为输入射频信号欠采样后数字中频信号频率的4倍，即可以直接通过欠采样获得I和Q序列。在满足这种特殊的采样率条件下，可以通过模拟数字变换直接获得正交分量，同时最大程度地简化了模拟电路的复杂度和数字信号处理算法的复杂度。

发明内容

(一)要解决的技术问题

有鉴于此，本发明的主要目的在于提供一种基于全数字化技术的加速器束流位置和相位测量系统及方法，以采用简单的系统结构同时实现束流的位置和相位测量。

(二)技术方案

为达到上述目的，本发明提供了一种基于全数字化技术的束流位置和相位测量系统，该系统包括模拟前端部分和数字处理部分，其中：模拟前端部分，利用欠采样技术对来自束流位置探测器的输入信号进行欠采样，通过数字化控制的锁相环精确调节采样率，使之为束流位置探测器输入信号欠采样后数字中频信号频率的4倍，直接获取束流位置探测器输入信号的数字正交序列，以计算输入信号的幅度和相位信息；数字处理部分，对模拟前端部分采样获取的数字正交序列进行数字处理，同时测量加速器束流位置和相位，并通过坐标系旋转的算法实现相位的实时在线修正。

优选地，该模拟前端部分包括位置探测器信号模拟滤波及增益调节单元，参考信号模拟滤波及增益调节单元，时钟产生单元和模拟数字变换单元，其中：

位置探测器信号模拟滤波及增益调节单元，滤除位置探测器BPM信号的带外谐波，获取二次谐波成分，并调节其幅度以适应模拟数字变换单元的量程；

参考信号模拟滤波及增益调节单元，对参考信号进行幅度调整及带通滤波，滤出基频成分，输出给模拟数字变换单元及时钟产生单元；

时钟产生单元，将参考信号作为输入时钟，使用数字化控制的锁相环(Phase-locked-loop，PLL)精确调整输出时钟的频率，以满足模拟数字变换采样率的要求，并扇出给模拟数字变换单元作为采样时钟；

模拟数字变换单元，接收位置探测器信号模拟滤波及增益调节单元和参考信号模拟滤波及增益调节单元输入的单频模拟信号，通过高速高精度模拟数字变换器(ADC)，将模拟信号数字化，输出至数字处理部分。

优选地，该位置探测器信号模拟滤波及增益调节单元和该参考信号模拟滤波及增益调节单元均由级联的带通滤波器和增益调节元件构成，输入信号在进行AD变换之前，先经过该级联的带通滤波器和增益调节元件。在该级联的带通滤波器和增益调节元件中，第一级声表面滤波器抽取输入信号中的特征信号频率成分，降低带外谐波及噪声；中间级带通滤波器用以降低幅度调节单元的非线性带来的谐波，同时进一步抑制带外噪声；最后一级滤波器用以最终滤除前端所有模拟电路非线性带来的谐波及带外噪声，进一步提高信号的信号噪声谐波比(Signal-to-noise and distortionratio，SINAD)。

优选地，该时钟产生单元提供的高精度时钟，满足采样率为束流位置探测器输入信号欠采样后数字中频信号频率的4倍，直接获取束流位置探测器输入信号的正交IQ序列(I，Q，-I，-Q)，每个周期包含4个采样点，即相邻的采样点相位相差90度。

优选地，该数字处理部分包括ADC数据接收单元，IQ抽取单元，IQ相位修正单元，“和信号”IQ计算单元，幅度及相位计算单元，位置及相位差计算单元，有限脉冲响应(Finite Impulse Response，FIR)滤波及平均处理单元，数据传输接口单元和前端控制逻辑单元，其中：

ADC数据接收单元，接收模拟前端部分采集的数据，将8bit双倍数据速率的数据转换为16bit的单倍速率数据，并在存储空间中缓存，从缓存中读取数据输入IQ抽取单元；

IQ抽取单元，接收从ADC数据接收单元的缓存中读取的数据，从该数据中抽取正交IQ数据，经过平均处理后送入IQ相位修正单元处理；

IQ相位修正单元，对正交IQ数据进行修正，消除4个BPM感应信号通道和参考信号通道的输入信号到ADC输入端的延时不一致性以及ADC采样时钟相位不一致性，之后将IQ数据送入“和信号”IQ计算单元以及幅度及相位计算单元；

“和信号”IQ计算单元，将4个BPM感应信号通道修正后的IQ数据通过求和运算，得到“和信号”的IQ数据输出至幅度及相位计算单元，以计算“和信号”的相位；

幅度及相位计算单元，使用各通道修正后的IQ数据计算出4个BPM感应信号通道及参考信号通道共5个通道的幅度和相位值，使用“和信号”的IQ数据计算出“和信号”的相位值，送入位置及相位差计算单元；

位置及相位差计算单元，利用计算得到的4个BPM感应信号的幅度，计算出束流截面上的X和Y方向的位置；同时，利用“和信号”的相位与参考信号的相位计算束流相位，计算得到的位置数据和相位数据被送入FIR滤波及平均单元；

FIR滤波及平均处理单元，接收位置数据和相位数据，经过FIR数字滤波器和平均处理，降低数据更新率，同时滤除高频噪声，处理后的数据被传输至数据传输接口单元；

数据传输接口单元，对输入的位置和相位数据进行打包，并发送到系统控制器存储，同时，接收控制命令并将其发送到前端控制逻辑单元；

前端控制逻辑单元，接收数据传输接口接收的控制命令，产生控制信号，对模拟前端进行控制和配置。

优选地，该IQ抽取单元接收从ADC数据接收单元的缓存中读取的数据，从该数据中抽取正交IQ数据，经过平均处理后送入相位修正单元处理，具体包括：该IQ抽取单元接收从ADC数据接收单元的缓存中读取的数据，依据模拟数字变换单元的特点抽取正交IQ数据；对于BPM信号通道，每4个相邻的采样点依次为I、Q、-I、-Q；对于参考信号通道，相邻8个采样点中，间隔一个点抽取一个，抽出的4个点依次为I、Q、-I、-Q；依此原则，分别得到BPM通道和参考信号通道的正交数据点；通过平均处理，调整IQ数据率，保持数据率一致，送入相位修正单元。

优选地，该IQ相位修正单元对正交IQ数据进行修正，是利用坐标系旋转的方法实现的。

优选地，该“和信号”IQ计算单元在计算“和信号”的相位时，先通过对单通道采样得到的正交序列进行旋转变换，修正因为通道之间相位延迟的不一致性而导致的相位偏差，再对旋转后的正交序列求和，得到修正后的“和信号”的正交序列，进而计算出修正后“和信号”的相位。

优选地，该数字处理部分包括的ADC数据接收单元，IQ抽取单元，IQ相位修正单元，“和信号”IQ计算单元，幅度及相位计算单元，位置及相位差计算单元，FIR滤波及平均处理单元，数据传输接口单元和前端控制逻辑单元集成在单片现场可编程门阵列(Field-programmable-gate-array，FPGA)上。

为达到上述目的，本发明还提供了一种基于全数字化技术的束流位置和相位测量方法，该方法包括：模拟前端部分利用欠采样技术对来自束流位置探测器的输入信号进行欠采样，利用数字化控制的锁相环精确调节采样率，使之为束流位置探测器输入信号欠采样后数字中频信号频率的4倍，直接获取束流位置探测器输入信号的数字正交序列，以计算输入信号的幅度和相位信息；数字处理部分对模拟前端部分采样获取的信号数字正交序列进行数字处理，同时测量加速器束流位置和相位，并利用坐标系旋转的算法实现相位的实时在线修正。

(三)有益效果

本发明提供的基于全数字化技术的加速器束流位置和相位测量系统及方法，具有如下优点：

1、本发明通过欠采样，直接将高频信号数字化；同时，通过微调采样率，使得采样率恰好为输入信号欠采样后的数字中频信号频率的4倍，从而直接获取数字化正交IQ序列。系统所有的信号处理过程都集中在数字域之中，避免了复杂的模拟处理过程，大大简化了系统的结构；同时，直接获取数字化IQ序列，大大简化了数字处理算法的设计。

2、本发明采用经过布局优化的滤波器级联结构，完成信号特定谐波成分的抽取，同时滤除其他谐波成分和带外噪声，提高信号的信号噪声谐波比，进而提高系统测量的精度性能。

3、本发明基于“和信号”相位测量来消除位置-相位依赖性，针对4个信号通道延时的不一致性，在数字信号处理领域中采用坐标系旋转的方法进行实时相位调整，确保获得准确的“和信号”。同时，通过数字信号处理方法来进行实时的相位补偿，简化了系统设计的复杂度。

4、本发明所有的数字信号处理都集中在一片FPGA中，大大提高了系统的集成度。同时FPGA的可编程特性，也使得系统数字处理算法和数据接口灵活多变，可以根据需要进行定制。

附图说明

图1为依照本发明实施例的基于全数字化技术的加速器束流位置和相位测量系统的结构示意图；

图2为图1中数字处理部分的结构示意图；

图3为图1中模拟滤波及增益调节单元的结构示意图；

图4为依照本发明实施例的325MHz射频信号欠采样频域的示意图；

图5为依照本发明实施例的162.5MHz相位参考信号欠采样频域的示意图；

图6为依照本发明实施例的BPM信号与相位参考信号IQ采样抽取的示意图；

图7为依照本发明实施例的相位修正原理的示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

本发明提出的基于全数字化技术的加速器束流位置和相位测量系统及方法，主要利用带通滤波器，抽取探测器感应信号的特征信号频率成分进行测量分析；通过欠采样技术，选择特殊的采样率，直接获得数字中频信号的IQ数据；同时利用正弦波的IQ分析技术，计算射频信号的幅度和相位；之后利用幅度信息，通过“差和比”的计算方法计算束流位置。具体原理如下：

1、特征频率分量抽取

若射频信号的重复频率为f₀，则其谐波频率为f₁(1×f₀)，f₂(2×f₀)，f₃(3×f₀)等等。选取n次谐波成分为系统的测量信号，则选取谐波频率在滤波器通带范围之内的带通滤波器，通过带通滤波器，抑制带外其它谐波和噪声，抽取信号的第n次谐波，同时提高信号的信号噪声谐波比。由于输入信号的高次谐波成分幅度较小，需要将其放大，适应ADC的量程，以充分利用ADC的高精度性能。采用滤波器位置特别优化的级联结构，先经过一级滤波器，抽取特征信号频率，再经过射频放大器和衰减器构成的幅度调节单元，将信号放大到适当的幅度。再经过一级滤波器，滤除放大器非线性带来的谐波。再经过一级射频放大器和衰减器构成的幅度调节单元，实现大动态范围的输入信号测量。最后在ADC前端，通过一级滤波器，滤除幅度调节单元的非线性带来的谐波和带外噪声，进一步提高ADC采样信号的质量。本发明的测量系统抽取BPM输出信号的2次谐波作为测量信号。

2、采样频率的选择

对于正弦波信号，采用正交分析方法，可以很简单的计算得到正弦波的幅度和相位。其关键在于得到正弦波正交的数据点，即相位相差90度的点。

对于输入信号频率很高时，采用一般的采样方式，采样率要求较高，相应的ADC芯片的相关参数也有较高的要求，甚至难以达到。而经过频域的分析，对于一些满足一定要求的输入信号，可以选择采样率小于输入信号的频率，同样可以完整的获取输入信号的幅度和相位信息。在此条件下，通过选择特殊的采样率，可以使得采样率为输入信号采样后数字中频信号频率的4倍，恰好可以得到相位相差90度的IQ数据点。

而对于本发明的测量系统而言，测量信号为单频信号，可以通过欠采样，使用相对较低的采样率进行数字化。在此条件下，若要获取输入信号的正交数据序列，采样频率必须满足一定的条件。

对于频率为f_in测量信号，则欠采样率f_s依据如下公式选取：

$f_s=\frac{4}{4M\±1}\·f_{\mathrm{in}}$

其中M为自然数，也是欠采样过程中，由输入信号频率到数字中频信号频率间频谱搬移次数。f_in为测量系统的待测信号频率。选取适当的参数M，即可以确定采样率f_s。选取如上公式所确定的采样率，ADC所采样到的数据序列，恰好每个中频信号周期内等间距的分布4个采样点，即每个采样点相位相差90度。

3、相位修正计算

BPM探测器输出的4路感应信号的相位与束流在BPM探测器截面的位置存在依赖关系，因此不能使用单路信号相位测量结果表征束流的相位。而4路感应信号的“和信号”的相位值则与束流位置之间则没有此依赖关系，所以可以通过测量“和信号”的相位值来表征束流相位。但是，在全数字化的处理方法中，在进行数字信号求和之前，4路信号要分别输入增益调整和滤波器级联结构进行信号放大和滤波，而电子学通道的不一致性会对求和之前的各路信号带来相位延迟的不一致性，因此必须进行系统的标定和修正。在本发明专利中提出一种标定和修正方法，可以通过FPGA实现实时的相位修正。

如前文所述，为了正确计算“和信号”，必须使得4个通道采样得到的IQ序列的相位和各通道信号进入测量系统时的相位之间的相位差保持一致，这样才可以通过各通道间I和Q分别求和，得到“和信号”的I和Q，即正确求得“和信号”。我们提出基于坐标系旋转原理，根据4个通道相移标定结果分别实现对各通道信号的相位调整，从而实现相位修正。欠采样得到的正交序列在每个数字中频信号周期内的采样点为I、Q、-I、-Q。将I和Q视为正交坐标系中的一个点的坐标，可以通过坐标系旋转，计算得到旋转一定角度后的坐标，因此IQ序列相位修正可以依据如下算法：

I`＝cosθ×I-sinθ×Q

Q`＝cosθ×Q+sinθ×I

其中θ为相位修正值，I`和Q`为修正后的IQ序列。

分别对4个BPM信号通道的IQ序列进行相位修正后，得到的修正后的I`Q`，再计算“和信号”的正交序列，之后就可以计算出“和信号”的相位。

4、幅度和相位计算

依据三角函数关系：cos²θ+sin²θ＝1，可以计算出正弦波的幅度依据反正切计算公式可以计算出正弦波的相位。而Xilinx公司提供的Cordic IPcore在Vector Translation模式下则可以实现如公式所示的幅度和相位的计算。对于相位的确定，需要选取一个参考才有意义。本发明中通过加速器系统提供的162.5MHz的同源高频信号作为相位参考，通过比较BPM信号的相位和此信号的相位，来确定束流的相位。

5、位置计算方法

束流位置计算方法采用“差和比”的计算方式，如下所示：

$Y=K_Y\×\frac{V_A-V_B}{V_A+V_B}-Y_{\mathrm{OFFSET}}$

$X=K_X\×\frac{V_C-V_D}{V_C+V_D}-X_{\mathrm{OFFSET}}$

其中V_A、V_B、V_C和V_D分别为4个通道的信号幅度，K_X和K_Y为X、Y方向的位置系数，X_OFFSET和Y_OFFSET则为X、Y方向的位置偏移量。由此可以看出4路信号的幅度是计算位置的关键。

6、数据后处理

通过计算得掉束流的位置和相位信息，先经过FIR滤波器，可以滤除高频噪声，改善测量结果。为了得到合适的数据更新率，可以通过选取合适的平均系数，通过平均处理来降低数据更新率。同时，平均处理也相当于一个滤波器，可以进一步降低高频噪声。处理后的数据按照一定的数据格式进行打包，按照一定的更新率，提供数据服务。

如图1所示，图1为依照本发明实施例的基于全数字化技术的加速器束流位置和相位测量系统的结构示意图，该系统包括模拟前端部分和数字处理部分，其中：模拟前端部分，利用欠采样技术对来自束流位置探测器的输入信号进行欠采样，通过数字化控制的锁相环精确调节采样率，使之为束流位置探测器输入信号欠采样后数字中频信号频率的4倍，直接获取束流位置探测器输入信号的数字正交序列，以计算输入信号的幅度和相位信息；数字处理部分对模拟前端部分采样获取的信号数字正交序列进行数字处理，同时测量加速器束流位置和相位，并利用坐标系旋转的算法实现相位的实时在线修正。

图1中，该模拟前端部分包括位置探测器信号模拟滤波及增益调节单元，参考信号模拟滤波及增益调节单元，时钟产生单元和模拟数字变换单元，其中：位置探测器信号模拟滤波及增益调节单元，滤除位置探测器(BPM)信号的带外谐波，获取二次谐波成分，并调节其幅度以适应模拟数字变换单元的量程；参考信号模拟滤波及增益调节单元，对参考信号进行幅度调整及带通滤波，滤出基频成分，输出给模拟数字变换单元及时钟产生单元；时钟产生单元，将参考信号作为输入时钟，使用数字化控制的锁相环精确调整输出时钟的频率，以满足模拟数字变换采样率的要求，并扇出给模拟数字变换单元作为采样时钟；模拟数字变换单元，接收位置探测器信号模拟滤波及增益调节单元和参考信号模拟滤波及增益调节单元输入的单频模拟信号，通过高速高精度ADC，将模拟信号数字化，输出至数字处理部分。

如图3所示，图3为图1中模拟滤波及增益调节单元的结构示意图。该位置探测器信号模拟滤波及增益调节单元和该参考信号模拟滤波及增益调节单元均由级联的带通滤波器和增益调节元件构成，输入信号在进行AD变换之前，是先经过该级联的带通滤波器和增益调节元件。在该级联的带通滤波器和增益调节元件中，第一级声表面滤波器抽取输入信号中的特征信号频率成分，降低带外谐波及噪声；中间级带通滤波器用以降低幅度调节单元的非线性带来的谐波，同时进一步抑制带外噪声；最后一级滤波器用以最终滤除前端所有模拟电路非线性带来的谐波及带外噪声，进一步提高信号的信号噪声谐波比。

图1中，该时钟产生单元提供的高精度时钟，满足采样率为束流位置探测器输入信号欠采样后数字中频信号频率的4倍，直接获取束流位置探测器输入信号的正交IQ序列(I，Q，-I，-Q)。该束流位置探测器输入信号欠采样后的数字中频信号，每个周期包含4个采样点，即相邻的采样点相位相差90度。

如图2所示，图2为图1中数字处理部分的结构示意图。该数字处理部分包括ADC数据接收单元，IQ抽取单元，IQ相位修正单元，“和信号”IQ计算单元，幅度及相位计算单元，位置及相位差计算单元，FIR滤波及平均处理单元，数据传输接口单元和前端控制逻辑单元，其中：ADC数据接收单元，接收模拟前端部分采集的数据，将8bit双倍数据速率的数据转换为16bit的单倍速率数据，并在存储空间中缓存，从缓存中读取数据输入IQ抽取单元；IQ抽取单元，接收从ADC数据接收单元的缓存中读取的数据，从该数据中抽取正交IQ数据，经过平均处理后送入相位修正单元处理；IQ相位修正单元，对正交IQ数据进行修正，消除4个BPM感应信号通道和参考信号通道的输入信号到ADC输入端的延时不一致性以及ADC采样时钟相位不一致性，之后将IQ数据送入“和信号”IQ计算单元以及幅度及相位计算单元；“和信号”IQ计算单元，将4个BPM感应信号通道修正后的IQ数据通过求和运算，得到“和信号”的IQ数据输出至幅度及相位计算单元，以计算“和信号”的相位；幅度及相位计算单元，使用各通道修正后的IQ数据计算出4个BPM感应信号通道及参考信号通道共5个通道的幅度和相位值，送入位置及相位差计算单元；位置及相位差计算单元，利用计算得到的4个BPM感应信号的幅度，计算出束流截面上的X和Y方向的位置；同时，利用“和信号”的相位与参考信号的相位计算束流相位，计算得到的位置数据和相位数据被送入FIR滤波及平均单元；FIR滤波及平均处理单元，接收位置数据和相位数据，经过FIR数字滤波器和平均处理，降低数据更新率，同时滤除高频噪声，处理后的数据被传输至数据传输接口单元；数据传输接口单元，对输入的位置和相位数据进行打包，并发送到系统控制器存储，同时，接收控制命令并将其发送到前端控制逻辑单元；前端控制逻辑单元，接收数据传输接口接收的控制命令，产生控制信号，对模拟前端进行控制和配置。

图2中，该IQ抽取单元接收从ADC数据接收单元的缓存中读取的数据，从该数据中抽取正交IQ数据，经过平均处理后送入相位修正单元处理，具体包括：该IQ抽取单元接收从ADC数据接收单元的缓存中读取的数据，依据模拟数字变换单元的特点抽取正交IQ数据；对于BPM信号通道，每4个相邻的采样点依次为I、Q、-I、-Q；对于参考信号通道，相邻8个采样点中，间隔一个点抽取一个，抽出的4个点依次为I、Q、-I、-Q；依此原则，分别得到BPM通道和参考信号通道的正交数据点；通过平均处理，调整IQ数据率，保持数据率一致，送入IQ相位修正单元。

图2中，该IQ相位修正单元对正交IQ数据进行修正，是利用坐标系旋转的方法实现的。

图2中，该“和信号”IQ计算单元在计算“和信号”的相位时，先通过对单通道采样得到的正交序列进行旋转变换，修正因为通道之间相位延迟的不一致性而导致的相位偏差，再对旋转后的正交序列求和，得到修正后的“和信号”的正交序列，进而计算出修正后“和信号”的相位。

另外，该数字处理部分包括的ADC数据接收单元，IQ抽取单元，IQ相位修正单元，“和信号”IQ计算单元，幅度及相位计算单元，位置及相位差计算单元，FIR滤波及平均处理单元，数据传输接口单元和前端控制逻辑单元集成在单片FPGA上。

基于图1至图3所示的基于全数字化技术的束流位置和相位测量系统，本发明实施例还提供了一种基于全数字化技术的束流位置和相位测量方法，该方法包括：

模拟前端部分利用欠采样技术对来自束流位置探测器的输入信号进行欠采样，利用数字化控制的锁相环精确调节采样率，使之为束流位置探测器输入信号欠采样后数字中频信号频率的4倍，直接获取束流位置探测器输入信号的数字正交序列，以计算输入信号的幅度和相位信息；

数字处理部分对模拟前端部分采样获取的信号数字正交序列进行数字处理，同时测量加速器束流位置和相位，并利用坐标系旋转的算法实现相位的实时在线修正。

本发明实施例是针对一种束流重复频率为162.5MHz的束流信号而进行验证电子学系统设计。BPM探测器输出信号为重复频率为162.5MHz的窄脉冲信号。由周期信号的频谱特点可以知道，BPM探测器输出信号的频谱为162.5MHz的基频和其它谐波成分。考虑到加速器高频腔可能对基频162.5MHz的频点带来干扰，本发明主要针对BPM信号的2次谐波，即325MHz的频率点进行测量。

本发明实施例是一种基于全数字化技术的加速器束流位置和相位测量系统及方法。抽取BPM感应信号的二次谐波分量(325MHz)进行模拟数字变换及进一步的处理分析。依据发明原理的要求，基于欠采样技术直接对束流信号进行数字化，并通过精确调节采样时钟的频率，直接获取信号的IQ数据。在数字信号处理中采用旋转变换的方法，实现各通道间相位延时不一致性的实时修正。基于FPGA逻辑设计，实时计算束流的位置和相位信息。所有数字处理算法都集成在1片Xilinx公司的virtex5系列的FPGA中。系统结构如附图1所示，图2为系统数据处理的详细流程。

下面参照图4至图7，对本发明实施例中特征频率分量抽取、采样频率选择、相位修正、幅度和相位计算、位置计算和数据后处理等分别进行详细描述。

一、特征频率分量抽取

本发明实施例针对一种束流重复频率为162.5MHz的束流信号而进行验证电子学系统设计。BPM探测器输出信号为重复频率为162.5MHz的窄脉冲信号。选取二次谐波(325MHz)为测量频点。为了抽取出信号中的二次谐波成分，带通滤波器通带选择为300～350MHz。相位参考信号频率为162.5MHz，对其进行幅度调节和滤波，带通滤波器通带选择为150～175MHz。通过射频放大器和衰减器组成的幅度调节单元，调节信号幅度，确保大动态范围的输入信号都能充分利用ADC的量程。由于放大器并不是理想的器件，其非线性特性会导致放大后的信号中出现谐波成分，所以还必须经过1级滤波器，滤除信号中的谐波成分，进一步提高信号的单频特性。本发明中使用了多级幅度调节单元来实现大动态范围的测量，因此同样采用多级滤波器级联结构，消除幅度调节单元的非线性造成的谐波成分，提高信号的单频性能。滤波器选择与抽取滤波器相同。

二、采样频率选择

依据发明原理中采样率选择公式，选取M等于3，则采样率为100MHz(M＝3)。经过采样过程的频域分析，输入信号欠采样后的数字中频信号频率为25MHz，恰好为采样率的1/4，可以实现直接获取数字化正交序列的目标，采样频谱图如附图4所示。对于162.5MHz相位参考信号，在100MHz的采样率下，无法直接得到IQ序列，但是在50MHz的采样率下，可以实现直接获取IQ序列，采样频谱图如附图5所示。所以可以在AD变换之后，通过1/2的抽取方式，等效实现50MHz的采样，同样获得IQ序列。这种通过数字处理的方式实现1/2抽取的过程则是一个非常简单的过程。325MHz和162.5MHz信号IQ序列在时域波形中如附图6所示。

在特殊的采样频率下，5个通道的ADC采样得到的正交序列为串行数据序列，先经过串并转换，将串行I、Q、-I、和-Q数据序列转换为4路并行数据，方便进行数据处理。BPM信号通道经过串并转换后，数据率为25MHz。而相位参考信号需要进行1/2抽取，数据率为12.5MHz。为了便于后续处理的统一，通过平均的方法，将数据率统一调整到6.25MHz，然后进行相位修正和幅度、相位以及位置的计算。

三、相位修正

对于单通道的正交数据，相邻4个数据点理论上应为I、Q、-I和-Q。利用I和-I作差，可以计算出2I，同样的方式可以计算得到2Q。平均后就可以计算出I和Q。这样可以消除ADC的直流不平衡带来的影响。对于相位相差90度的数据点I和Q，可以直接计算得到正弦波的幅度和相位，即为单通的幅度和相位。

依据发明原理三中相位修正原理的分析，需要先求得“和信号”的相位，才能得到束流的相位。对4路信号的“和信号”进行采样，与分别对4路信号进行采样之后求和，理论上是相同的结果。但由于实际中，ADC的采样时钟相位无法实现完全一致。同时，4个电子学通道的相位延时也无法做到完全相同。所以，直接将4个通道的采样数据相加，并不等于“和信号”的采样结果。要实现相加求和的目标，必须保证4路信号从进入系统到ADC采样时刻之间的相位延时相同。

具体来说明，对于4路相位同为30度且幅度相等的正弦波，输入测量系统。若4个通道的相位延时分别为90度、100度、110度、120度，且幅度增益相同，则直接将采样得到的正交数据点相加，所得信号的相位应该为135度，而实际相位应该为30度，相位相差105度。若4个通道的输入信号幅度不相同，则直接相加得到的信号的相位就不是135度，相位相差也不是105度。这样难以通过简单的线性修正得到“和信号”相位。所以必须先将4个通道间延时不一致消除，才可以通过相加的方式求得“和信号”，进而计算“和信号”相位。这种计算方法不会受到通道间幅度不同的影响，即没有位置的依赖性。如上所描述的4个相位延时，若在数字处理时，先将正交数据的相位修正到30度，或者其他某一个相同的相位，这样就可以实现单通道IQ相加求“和信号”IQ序列，之后再求相位的目标。

如附图7所示，由于正交数据点I和Q是正弦波上相位相差90度的两个点，所以恰好可以看作是直角坐标系中的某个点的直角坐标。也可以看作是复平面上的一个向量，其模是正弦波的幅度，辐角为正弦波相位。对正弦波相位进行修正，即是对复平面上向量进行旋转。“和信号”也就是4个通道的正弦波的向量进行向量相加。向量的旋转也可以看作是坐标系的旋转，新的坐标可以通过二维直角坐标系旋转的旋转因子求得，如原理三中公式所示。

四、幅度和相位计算

对于正交的I、Q数据点，通过正交分析，可以计算得到正弦波的幅度和相位。也即是计算复平面矢量的模和辐角。计算公式与原理4中所示。对于相位修正后的单通道正交IQ数据，通过求其平方和的平方根，可以得到单通道的幅度。将修正后的IQ对应相加，可以得到“和信号”的正交IQ数据，同样可以计算得到“和信号”的相位。

五、位置计算

束流位置探测器的输出信号幅度与束流位置有一定的关系，可以通过“差和比”的算法，计算得到束流的位置。计算公式如原理四所示。

将计算的到的单通幅度数据，通过“差和比”的计算方法，可以计算得到束流在束流横截面上的位置。位置数据的更新率同样为6.25MHz。

六、数据后处理

对于6.25MHz的数据流，同时将幅度、相位和位置信息传输到用户存储，数据传输带宽压力较大，数据存储带宽也难以达到，而且作为加速器束流稳定监测，数据更新率也没有达到如此高的要求。因此将计算得到的幅度、相位和位置数据先经过16∶1的抽取FIR滤波器，将数据更新率降低到390KHz，同时也是进行了带宽为390kHz的低通滤波。进一步可以通过选取平均系数，通过平均再次降低数据的更新率。平均过程也是一个低通滤波，进一步滤除高频噪声。

上述所有经过AD变换后的数字处理部分，全部集中在一片FPGA芯片中，大大提高了系统的集成度。根据系统处理和数据服务的复杂程度，可以选取合适的FPGA和数据传输方式，充分利用FPGA的可编程特性，提高系统应用的灵活度。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种基于全数字化技术的束流位置和相位测量系统，其特征在于，该系统包括模拟前端部分和数字处理部分，其中：

模拟前端部分，利用欠采样技术对来自束流位置探测器的输入信号进行欠采样，通过数字化控制的锁相环精确调节采样率，使之为束流位置探测器输入信号欠采样后数字中频信号频率的4倍，直接获取束流位置探测器输入信号的数字正交序列，以计算输入信号的幅度和相位信息；

数字处理部分，对模拟前端部分采样获取的数字正交序列进行数字处理，同时测量加速器束流位置和相位，并通过坐标系旋转的算法实现相位的实时在线修正。

2.根据权利要求1所述的基于全数字化技术的束流位置和相位测量系统，其特征在于，该模拟前端部分包括位置探测器信号模拟滤波及增益调节单元，参考信号模拟滤波及增益调节单元，时钟产生单元和模拟数字变换单元，其中：

位置探测器信号模拟滤波及增益调节单元，滤除位置探测器(BPM)信号的带外谐波，获取二次谐波成分，并调节其幅度以适应模拟数字变换单元的量程；

参考信号模拟滤波及增益调节单元，对参考信号进行幅度调整及带通滤波，滤出基频成分，输出给模拟数字变换单元及时钟产生单元；

时钟产生单元，将参考信号作为输入时钟，使用数字化控制的锁相环精确调整输出时钟的频率，以满足模拟数字变换采样率的要求，并扇出给模拟数字变换单元作为采样时钟；

模拟数字变换单元，接收位置探测器信号模拟滤波及增益调节单元和参考信号模拟滤波及增益调节单元输入的单频模拟信号，通过高速高精度模拟数字变换器(ADC)，将模拟信号数字化，输出至数字处理部分。

3.根据权利要求2所述的基于全数字化技术的束流位置和相位测量系统，其特征在于，该模拟滤波及增益调节单元均由级联的带通滤波器和增益调节元件构成；在该级联的带通滤波器和增益调节元件中，第一级声表面滤波器抽取输入信号中的特征信号频率成分，降低带外谐波及噪声；中间级带通滤波器用以降低幅度调节单元的非线性带来的谐波，同时进一步抑制带外噪声；最后一级滤波器用以最终滤除前端所有模拟电路非线性带来的谐波及带外噪声，进一步提高信号的信号噪声谐波比。

4.根据权利要求2所述的基于全数字化技术的束流位置和相位测量系统，其特征在于，该时钟产生单元提供的高精度时钟，满足采样率为束流位置探测器输入信号欠采样后数字中频信号频率的4倍，直接获取束流位置探测器输入信号的正交IQ序列(I，Q，-I，-Q)，每个数字中频信号周期内包含4个采样点，相邻采样点相位相差90度。

5.根据权利要求1所述的基于全数字化技术的束流位置和相位测量系统，其特征在于，该数字处理部分包括ADC数据接收单元，IQ抽取单元，IQ相位修正单元，“和信号”IQ计算单元，幅度及相位计算单元，位置及相位差计算单元，FIR滤波及平均处理单元，数据传输接口单元和前端控制逻辑单元，其中：

ADC数据接收单元，接收模拟前端部分采集的数据，将8bit双倍数据速率的数据转换为16bit的单倍速率数据，并在存储空间中缓存，从缓存中读取数据输入IQ抽取单元；

IQ抽取单元，接收从ADC数据接收单元的缓存中读取的数据，从该数据中抽取正交IQ数据，经过平均处理后送入IQ相位修正单元处理；

IQ相位修正单元，对正交IQ数据进行修正，消除4个BPM感应信号通道和参考信号通道的输入信号到ADC输入端的延时不一致性以及ADC采样时钟相位不一致性，之后将IQ数据送入“和信号”IQ计算单元以及幅度及相位计算单元；

“和信号”IQ计算单元，将4个BPM感应信号通道修正后的IQ数据通过求和运算，得到“和信号”的IQ数据输出至幅度及相位计算单元，以计算“和信号”的相位；

幅度及相位计算单元，使用各通道修正后的IQ数据计算出4个BPM感应信号通道及参考信号通道共5个通道的幅度和相位值，使用“和信号”的IQ数据计算出“和信号”的相位值，送入位置及相位差计算单元；

位置及相位差计算单元，利用计算得到的4个BPM感应信号的幅度，计算出束流截面上的X和Y方向的位置；同时，利用“和信号”的相位与参考信号的相位计算束流相位，计算得到的位置数据和相位数据被送入FIR滤波及平均单元；

FIR滤波及平均处理单元，接收位置数据和相位数据，经过FIR数字滤波器和平均处理，降低数据更新率，同时滤除高频噪声，处理后的数据被传输至数据传输接口单元；

数据传输接口单元，对输入的位置和相位数据进行打包，并发送到系统控制器存储，同时，接收控制命令并将其发送到前端控制逻辑单元；

前端控制逻辑单元，接收数据传输接口接收的控制命令，产生控制信号，对模拟前端进行控制和配置。

6.根据权利要求5所述的基于全数字化技术的束流位置和相位测量系统，其特征在于，该IQ抽取单元接收从ADC数据接收单元的缓存中读取的数据，从该数据中抽取正交IQ数据，经过平均处理后送入相位修正单元处理，具体包括：

该IQ抽取单元接收从ADC数据接收单元的缓存中读取的数据，依据模拟数字变换单元的特点抽取正交IQ数据；对于BPM信号通道，每4个相邻的采样点依次为I、Q、-I、-Q；对于参考信号通道，相邻8个采样点中，间隔一个点抽取一个，抽出的4个点依次为I、Q、-I、-Q；依此原则，分别得到BPM通道和参考信号通道的正交数据点；通过平均处理，送入相位修正单元。

7.根据权利要求5所述的基于全数字化技术的束流位置和相位测量系统，其特征在于，该“和信号”IQ计算单元在计算“和信号”的相位时，先通过IQ相位修正单元，采用坐标系旋转的算法，对单通道采样得到的正交序列进行旋转变换，修正因为通道之间相位延迟的不一致性而导致的相位偏差，再对旋转后的正交序列求和，得到修正后的“和信号”的正交序列，进而计算出修正后“和信号”的相位。

8.根据权利要求5所述的基于全数字化技术的束流位置和相位测量系统，其特征在于，该数字处理部分包括的ADC数据接收单元，IQ抽取单元，IQ相位修正单元，“和信号”IQ计算单元，幅度及相位计算单元，位置及相位差计算单元，FIR滤波及平均处理单元，数据传输接口单元和前端控制逻辑单元集成在单片FPGA上。

9.一种基于全数字化技术的束流位置和相位测量方法，应用于权利要求1至8中任一项所述的系统，该方法包括：

模拟前端部分利用欠采样技术对来自束流位置探测器的输入信号进行欠采样，利用数字化控制的锁相环精确调节采样率，使之为束流位置探测器输入信号欠采样后数字中频信号频率的4倍，直接获取束流位置探测器输入信号的数字正交序列，以计算输入信号的幅度和相位信息；

数字处理部分对模拟前端部分采样获取的信号数字正交序列进行数字处理，同时测量加速器束流位置和相位，并利用坐标系旋转的算法实现相位的实时在线修正。