CN111505701A - 一种紧凑型加速器束流相位及位置测量系统及方法 - Google Patents

Abstract

本发明涉及一种紧凑型加速器束流相位及位置测量系统及方法，包括用于接收信号的模拟信号调理模块、综合处理模块、电源模块，其中，所述模拟信号调理模块的输出端与综合处理模块的输入端相互电性连接；所述电源模块的输出端还分别与模拟信号调理模块、综合处理模块电性连接进行供电；所述综合处理模块包括ADC、FPGA SoC模块、时钟管理模块。本发明提出的加速器束流相位及位置测量系统是紧凑型的，集成了综合处理模块包括ADC、FPGA SoC模块、时钟管理模块等，从而具有更高集成度和更小体积的特点。

Description

一种紧凑型加速器束流相位及位置测量系统及方法

技术领域

本发明涉及粒子加速器束流诊断和探测电子技术领域，尤其涉及一种紧凑型加速器束流相位及位置测量系统及方法。

背景技术

散裂中子源、同步辐射光源、自由电子激光和电子对撞机等大科学装置都是基于粒子加速器的科学研究平台。不同加速器具有不同能量、亮度和束流损失等特性，需要对加速器的束流相位和位置信息进行实时测量以获知科学装置的运行状态。因此，束流相位和位置测量系统是国内外加速器不可或缺的组成部分。

加速器束流相位和位置测量的基本方法是利用探测器感应出束流相关的电磁场。束流感应信号的相位和幅度被调制，其载波是束流的脉冲频率或高频的射频频率，解调对应信号并处理后可获得束流得相位和位置信息。目前，国内针对粒子加速器束流相位和位置测量系统开展了相关研究，主要存在集成度较低的问题，而国内针对粒子加速器束流相位和位置测量系统的主要成果有：

中国科学院近代物理研究所发明专利《用于较高能量重离子束流诊断的位置灵敏度探测器，公开号：CN104090292B》公开了一种针对较高能量的重离子束流诊断的位置灵敏度探测器，其实质上是一种能够感应束流状态信号的传感器；主要适用于感应输出与重离子加速器束流相关的信号，应用场景受限，功能类似于相机中的镜头和CCD(Charge-coupled Device，电荷耦合元件)；

东莞中子科学中心实用新型专利《用于加速器的束流位置探测器，公开号：CN208351009U》提供了一种位置测量探测器；主要适用于感应输出与束流相关的信号，应用场景受限，功能类似于相机中的镜头+CCD；

中国科学院上海应用物理研究所发明专利《一种检测粒子加速器束流异常的自触发方法，公开号：CN104166152》提供了一种检测粒子加速器束流异常的自触发方法，能够在没有外部触发信号的情况下，检测已知事件和瞬时随机异常事件，并提供相应的触发信号，可用于提高数据采集的效率和智能化水平；能够检测出束流异常，并启动相应的动作，优点是不需外部触发信号，缺点是集成度不高；

发明专利《一种测量粒子加速器束流位置的方法，公开号：CN103809198A》实现了能够对N个条带束流位置探头的N个电极输出信号进行采集和分析的束流位置测量方法；能够实现N个探头信号同时测量，从而消除各电极信号中的噪声，提高测量精度，缺点是集成度不高；

发明专利《载波抑制射频前端和方法、束流位置测量系统和方法，公开号：CN104506293A》提出一种将束流位置探头对角线上的两个通道输出信号相位和幅度调节为一致来抑制载波信号，从而检测目标信号的方法；该专利方案采用抑制载波信号的方法来获取信号，但是并不能够保证相位和幅度调节精度；

中国科学院合肥物质科学研究院发明专利《一种基于八卦限探针分布的加速器束流位置诊断系统及方法，公开号：CN105467423B》提出了一种基于八卦限探针分布的加速器束流位置诊断系统；用8个电极来获取8路信号，通过提高信号数量来提升测量精度，与一种测量粒子加速器束流位置的方法公开号：CN103809198A雷同；但是提高信号数量会导致成本增加；

中国原子能研究院发明专利《中子束流位置探测仪，公开号：CN102279409A》提出一种将中子影像转化成可见光的影像闪烁并结合CCD相机进行中子束流位置探测的设备；但是利用CCD相机进行测量，存在动态范围小的问题，适用场景受限；

中广核达胜加速器技术有限公司实用新型专利《电子加速器束流位置监测系统，公开号：CN207051496U》提供一种基于温度装置的电子束流位置监测装置；上述专利方案中主要集中在束流探测器或信号获取方面，并不适用于加速器束流相位及位置测量；

发明专利《一种基于全数字化技术的束流位置和相位测量系统及方法，公开号：104181577B》中，但是该专利方案主要是基于全数字化思路实现，并没有考虑集成度的问题，而集成度较低，会导致不能够有很好的适用前景。

发明内容

本发明所要解决的技术问题在于提供一种紧凑型加速器束流相位及位置测量系统及方法，以解决集成度较低的问题。

本发明通过以下技术手段实现解决上述技术问题的：

一种紧凑型加速器束流相位及位置测量系统，包括用于接收信号的模拟信号调理模块、综合处理模块、电源模块，其中，所述模拟信号调理模块的输出端与综合处理模块的输入端相互电性连接；所述电源模块的输出端还分别与模拟信号调理模块、综合处理模块电性连接进行供电；

所述综合处理模块包括ADC、FPGA SoC模块、时钟管理模块；其中，所述ADC的输入端与模拟信号调理模块电性相连，所述ADC与FPGA SoC模块电性相连，所述FPGA SoC模块的输出端还与用户交互软件电性相连，所述FPGA SoC模块与时钟管理模块相互电性连接，所述时钟管理模块的输出端还与ADC电性相连。

加速器束流相位及位置测量系统是紧凑型的，集成了综合处理模块包括ADC、FPGASoC模块、时钟管理模块等，从而具有更高集成度和更小体积的特点。

作为本发明进一步的方案：所述模拟信号调理模块同时接收、处理和传输1路、2路、4路、8路或16路模拟信号。

作为本发明进一步的方案：所述模拟信号调理模块由依次通信连接的限幅器、第一低噪放、数控衰减器、带通滤波器、第二低噪放、低通滤波器组成，所述信号限幅器与外界设备相连用于信号输入，所述低通滤波器与外界设备相连用于信号输出。

作为本发明进一步的方案：所述ADC为一片多通道的，或者为多片单通道的，或者为多片多通道的，且所述ADC的采样率不低于80Msps，-3dB模拟带宽不低于200MHz，所述ADC带有SPI控制接口。

作为本发明进一步的方案：所述FPGA SoC模块包括依次串联的FPGA模块、数据处理模块，所述数据处理模块可以为ARM处理器或者MCU或者RISC-V或者CPU或者DSP。

作为本发明进一步的方案：所述用户交互软件包括DMA数据传输模块、相位位置处理模块、EPICS控制模块、参数控制模块、存储器模块，其中，所述DMA数据传输模块、相位位置处理模块、EPICS控制模块依次相连，所述EPICS控制模块还与控制参数模块相连，所述控制参数模块与存储器相互连接，所述控制参数模块还与相位位置处理模块连接；

所述DMA数据传输模块接收数字信号及数据处理送出的相位和幅度数据；然后送入相位及位置计算和校正补偿算法进行计算；

所述相位位置处理模块用于在数据处理模块上实现相位和幅度/位置计算；

所述相位位置处理模块用于计算处理，并将计算后的相位和位置结果发送至EPICS控制程序进行相位和位置变量发布；

所述EPICS控制模块用于接收用户控制指令和参数并传递给参数控制模块；由参数控制模块将相位及位置计算系数传递给相位位置处理模块，

所述参数控制模块用于将ADC控制参数传递给ADC的SPI控制器、将时钟管理参数传递给时钟管理模块的SPI控制器、将模拟信号调理增益控制参数传递给给模拟信号调理模块的SPI控制器；参数控制模块还用于访问本地存储器存入和读取系统参数和系数；

所述存储器模块用于存入系统参数和系数。

作为本发明进一步的方案：所述电源模块包括依次串联的DC-DC电压转换器、LDO电源转换器，所述时钟管理模块的输入端还与LDO电源转换器电性相连，所述LDO电源转换器的输入端还与DC-DC电压转换器电性的输出端电性相连，所述DC-DC电压转换器还与外界设备相连。

作为本发明进一步的方案：模拟信号调理模块微型化和芯片化，并与ADC进行芯片化集成为模拟模拟采样前端或利用封装集成为模拟采样SIP。

作为本发明进一步的方案：将模拟信号调理模块微型化和芯片化，并与ADC及FPGASoC模块进行芯片化集成为射频数字化处理器SoC或者封装集成为射频数字化处理器SIP。

一种紧凑型加速器束流相位及位置测量方法，使用所述的紧凑型加速器束流相位及位置测量系统。

本发明的优点在于：

1、本发明提出的加速器束流相位及位置测量系统是紧凑型的，集成了综合处理模块包括ADC、FPGA SoC模块、时钟管理模块等，从而具有更高集成度和更小体积的特点，解决了集成度较低的问题，具有更好地适用前景。

2、本发明集成FPGA与嵌入式处理器的异构处理器SoC/SIP进行数字处理。

3、本发明在带有FPGA的异构处理器上运行Linux嵌入式操作系统和实现用户交互软件。

4、本发明在带有FPGA的异构处理器上移植并运行大型实验物理和工业控制系统EPICS。

5、本发明率先提出了通过集成模拟信号调理电路和ADC形成单一的模拟采样前端或模拟采样SIP的思路。

6、本发明率先提出了通过集成模拟信号调理电路、ADC和FPGA SoC形成单一射频数字化处理器SoC或射频数字化处理器SIP的思路。

7、本发明是质子、电子和离子等粒子加速器建设和运行过程中，对束流进行诊断和测量不可或缺的测量工具，能够为科研人员的物理理论提供实验验证手段，具有较强社会和经济价值。

附图说明

图1是本发明的一种紧凑型加速器束流相位及位置测量系统的示意图。

图2是本发明的综合处理模块的示意图。

图3是本发明的结构示意图。

图4是本发明的数字信号和数据处理算法、用户交互软件实现架构1的一种示意图。

图5是本发明的数字信号和数据处理算法、用户交互软件实现架构2的一种示意图。

图6是本发明的数字信号和数据处理算法、用户交互软件实现架构3的一种示意图。

图7是本发明提供的用户交互软件的结构示意图。

图8是本发明提供的模拟信号调理模块的结构示意图。

图9是本发明提供的一种改进型的紧凑型加速器束流相位及位置测量系统1结构示意图。

图10是本发明提供的一种改进型的紧凑型加速器束流相位及位置测量系统2结构示意图。

图中，1-模拟信号调理模块，2-综合处理模块，3-电源模块。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例1

如图1，图1是本发明的一种紧凑型加速器束流相位及位置测量系统的示意图；一种紧凑型加速器束流相位及位置测量系统，包括模拟信号调理模块1、综合处理模块2、电源模块3，其中，所述模拟信号调理模块的输出端与综合处理模块2的输入端相互电性连接，所述电源模块3的输出端还分别与模拟信号调理模块1、综合处理模块2电性连接进行供电。

其中，所述模拟信号调理模块1接收加速器束流感应传感器输出的模拟信号；并进行信号调理后输送至综合处理模块2处；加速器束流感应传感器输出的模拟信号可以是1路、2路、4路、8路或者16路，相应的模拟信号调理模块1能够同时接收、处理和传输1路、2路、4路、8路或16路模拟信号；

所述综合处理模块2能够实现模拟信号采集、量化、编码、数字信号处理、数据处理存储和传输、时钟产生、DC-DC直流电源产生、LDO直流电源产生、外设和时序控制功能；能够对模拟信号调理模块送出的多路信号实现同步采样、量化和编码；

所述电源模块3用于进行供电。

如图8，图8是本发明提供的模拟信号调理模块的结构示意图；所述模拟信号调理模块1包括依次通信连接的信号限幅器、第一低噪放、数控衰减器、带通滤波器、第二低噪放、低通滤波器；

其中，所述信号限幅器与外界设备相连用于信号输入，所述低通滤波器与外界设备相连用于信号输出，所述模拟信号调理模块1中的数控衰减器可为接收串行控制信号或并行控制信号的器件。

值得说明的是，本实施例中，所述限幅器、第一低噪放、数控衰减器、带通滤波器、第二低噪放、低通滤波器型号根据实际工作频率进行选定。

图2中，图2是本发明的综合处理模块的示意图；所述综合处理模块2包括ADC(Analog-to-Digital Converter，模/数转换器)、FPGA SoC模块、时钟管理模块；其中，所述ADC的输入端与模拟信号调理模块1电性相连，所述ADC与FPGA SoC模块电性相连，所述FPGASoC模块的输出端还与用户交互软件(图中未画出)电性相连，所述FPGA SoC模块与时钟管理模块相互电性连接，所述时钟管理模块的输出端还与ADC电性相连；

图2中，所述电源模块3包括依次串联的DC-DC电压转换器、LDO电源转换器(lowdropout regulator，低压差线性稳压器)；所述时钟管理模块的输入端还与LDO电源转换器电性相连，所述LDO电源转换器的输入端还与DC-DC电压转换器电性的输出端电性相连，所述DC-DC电压转换器还与外界设备相连；所述DC-DC电压转换器的输出端还与FPGA SoC模块以进行供电；

本实施例中，所述电源模块3能为系统的各功能器件提供电源，所述所述电源模块3能够为系统提供+12V、+5V、+3.3V和-12V直流电源。

优选的，本实施例中，所述中ADC可以是一片多通道的，也可以是多片单通道的，亦可以是多片多通道的，所述ADC的采样率不低于80Msps，-3dB模拟带宽不低于200MHz；

ADC的数据接口可以为并行、LVDS(Low Voltage Differential Signaling，低电压差分信号)和JESD204B等；所述ADC带有SPI控制接口，实现配置和读取ADC内部寄存器；

图3中，图3是本发明的结构示意图；所述FPGA SoC模块包括依次串联的FPGA模块(Field Programmable Gate Array现场可编程门阵列)、数据处理模块，所述数据处理模块可以为ARM处理器或者MCU或者RISC-V或者CPU或者DSP，本实施例中优选为ARM处理器，即嵌入式处理器的一种；

本实施例中，所述FPGA模块具有以下功能：

用于进行数字信号算法，包括DDC((Direct Digital Control，直接数字控制)、CIC滤波、FIR(Finite Impulse Response，有限长单位冲激响应)滤波及抽取等处理；

需要说明的是，所述FPGA模块包括依次相互串联的DDC模块、CIC滤波模块、FIR滤波模块，且所述DDC模块、CIC滤波模块、FIR滤波模块的设计过程不在本发明的保护范围之内。

还能够用于实现相位和幅度/位置计算算法；

还能够用于实现DMA(Direct Memory Access，直接内存存取)控制器功能，提供FPGA与数据处理模块之间的一种高速数据交互通道；

用于实现片上存储器控制，提供FPGA与数据处理模块之间基于片上存储器进行数据交互的实现方式；

用于实现外部DDR3存储器或者DDR4存储器(图中未画出)控制，提供FPGA与数据处理模块之间基于片外存储器进行数据交互的实现方式；

所述数据处理模块可运行Linux等嵌入式操作系统；同时可运行外界的用户交互软件。

图7中，图7是本发明提供的用户交互软件的结构示意图；所述用户交互软件包括DMA数据传输模块、相位位置处理模块、EPICS控制模块、参数控制模块、存储器模块，其中，所述DMA数据传输模块、相位位置处理模块、EPICS控制模块依次相连，所述EPICS控制模块的输出端还与控制参数模块的输入端相连，所述控制参数模块与存储器相互连接，所述控制参数模块的输出端还与相位位置处理模块的输入端连接。

图4是本发明的数字信号和数据处理算法、用户交互软件实现架构1的一种示意图；图5是本发明的数字信号和数据处理算法、用户交互软件实现架构2的一种示意图；图6是本发明的数字信号和数据处理算法、用户交互软件实现架构3的一种示意图；所述用户交互软件能够实现FPGA模块与数据处理模块之间可采用DMA的形式实现数据交互(如图4)，或者片上内存共享的形式实现数据交互(如图5)，或者片外DDR内存共享的形式实现数据交互(如图6)；

所述用户交互软件能够实现FPGA模块与数据处理模块之间的内存共享和内存映射功能；能够实现对多路信号幅相不一致性校正补偿算；

此外，所述用户交互软件的核心功能函数已经封装成库文件，用户可基于库文件调用API函数进行二次开发；本实施例中的用户交互软件是基于EPICS控制系统实现的，能够实现相位和位置量发布；

用户交互软件接收数字信号及数据处理送出的相位和幅度数据，通过DMA数据传输接口接收数据，然后送入相位位置处理模块中进行计算，经过相位位置处理模块计算后，相位和位置结果发送至EPICS控制程序进行相位和位置变量发布。

本实施例中，所述用户交互软件运行后，紧凑型加速器束流相位及位置测量系统可以直接接入粒子加速器等科学装置的控制系统，实现数据发布和接收指令功能。

本实施例中，所述相位位置处理模块能够在数据处理模块上实现相位和幅度/位置计算算法；

所述EPICS控制模块为EPICS控制程序，能够接收用户控制指令和参数并传递给参数控制模块；由参数控制模块将相位及位置计算系数传递给相位位置处理模块，同时参数控制模块还能够将ADC控制参数传递给ADC的SPI控制器、将时钟管理参数传递给时钟管理模块的SPI控制器、将模拟信号调理增益控制参数传递给模拟信号调理模块1的SPI控制器；参数控制模块访问本地存储器存入和读取系统参数和系数。

FPGA SoC模块可以接收ADC输出的数字信号，经过数字信号和数据处理算法和用户交互软件处理后将相位和位置结果送给用户使用；所述时钟管理模块能够产生ADC采样时钟和FPGA工作时钟，所述时钟管理模块的可参数配置，配置参数由综合处理模块1中FPGASoC模块中的FPGA或者数据处理模块进行控制；

所述综合处理模块中的时钟管理具有以下功能：

能够基于内部或外部参考产生ADC所需的采样时钟；

能够基于内部或外部参考产生FPGA SoC模块的工作时钟；

产生的时钟频率和幅度受FPGA SoC模块控制；

所述数据处理模块包括多种高速数据传输接口：如HDMI接口(High DefinitionMultimedia Interface、高清多媒体接口)、ETH(Ethernet，以太网)接口、USB、光纤、SPI接口(Serial Peripheral Interface、串行外设接口)、TTL接口(Transistor-TransistorLogic，并行方式传输数据接口)等，其中USB接口为USB3.1或者USB2.0；所述光纤、USB3.1/USB2.0和ETH接口可用于实时数据传输；所述以太网接口可用于实现EPICS控制系统；所述HDMI接口可用于实现实时数据曲线、相位及位置信息显示。

如图9，通过改进能够将紧凑型加速器束流相位及位置测量系统以图9方式进行工作，信号输入至综合处理模块后，所述综合处理模块首先对信号进行调理，相位及位置相关的数字信号和数据处理。

实施例2

如图9，图9是本发明提供的一种改进型的紧凑型加速器束流相位及位置测量系统1结构示意图；将模拟信号调理模块微型化和芯片化，并与ADC进行芯片化集成为模拟采样前端或利用封装集成为模拟采样SIP；利用所述模拟采样前端或模拟采样SIP进行加速器束流相位及位置测量系统设计，实现各项功能；所述综合处理模块集成了模拟信号调理功能，无需额外模拟信号调理模块；所以具有更高集的成度。

实施例3

如图10，图10是本发明提供的一种改进型的紧凑型加速器束流相位及位置测量系统2结构示意图；将模拟信号调理模块微型化和芯片化，并与ADC及FPGA SoC模块进行芯片化集成为射频数字化处理器SoC或者封装集成为射频数字化处理器SIP，其余同实施例2。

工作原理：

本发明提出的加速器束流相位及位置测量系统是紧凑型的，具有更高集成度和更小体积的特点；采用了集成FPGA与嵌入式处理器的异构处理器SoC/SIP进行数字处理；在带有FPGA的异构处理器上运行Linux嵌入式操作系统和实现用户交互软件；在带有FPGA的异构处理器上移植并运行大型实验物理和工业控制系统EPICS；率先提出了通过集成模拟信号调理电路和ADC形成单一的模拟采样前端或模拟采样SIP的思路作为具体实施方式；率先提出了通过集成模拟信号调理电路、ADC和FPGA SoC形成单一射频数字化处理器SoC或射频数字化处理器SIP的思路作为具体实施方式。

示例性的，本发明还包括一种紧凑型加速器束流相位及位置测量方法，使用所述的紧凑型加速器束流相位及位置测量系统，包括模拟信号调理模块1、综合处理模块2、电源模块3，其中，所述模拟信号调理模块的输出端与综合处理模块2的输入端相互电性连接，所述电源模块3的输出端还分别与模拟信号调理模块1、综合处理模块2电性连接进行供电；所述综合处理模块2包括ADC(Analog-to-Digital Converter，模/数转换器)、FPGA SoC模块、时钟管理模块；其中，所述ADC的输入端与模拟信号调理模块1电性相连，所述ADC与FPGASoC模块电性相连，所述FPGA SoC模块的输出端还与用户交互软件(图中未画出)电性相连，所述FPGA SoC模块与时钟管理模块相互电性连接，所述时钟管理模块的输出端还与ADC电性相连。

以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种紧凑型加速器束流相位及位置测量系统，其特征在于，包括用于接收信号的模拟信号调理模块(1)、综合处理模块(2)、电源模块(3)，其中，所述模拟信号调理模块的输出端与综合处理模块(2)的输入端相互电性连接；所述电源模块(3)的输出端还分别与模拟信号调理模块(1)、综合处理模块(2)电性连接进行供电；

所述综合处理模块(2)包括ADC、FPGA SoC模块、时钟管理模块；其中，所述ADC的输入端与模拟信号调理模块(1)电性相连，所述ADC与FPGA SoC模块电性相连，所述FPGA SoC模块的输出端还与用户交互软件电性相连，所述FPGA SoC模块与时钟管理模块相互电性连接，所述时钟管理模块的输出端还与ADC电性相连。

2.根据权利要求1所述的紧凑型加速器束流相位及位置测量系统，其特征在于，所述模拟信号调理模块(1)同时接收、处理和传输1路、2路、4路、8路或16路模拟信号。

3.根据权利要求1所述的紧凑型加速器束流相位及位置测量系统，其特征在于，所述模拟信号调理模块(1)由依次通信连接的限幅器、第一低噪放、数控衰减器、带通滤波器、第二低噪放、低通滤波器组成，所述信号限幅器与外界设备相连用于信号输入，所述低通滤波器与外界设备相连用于信号输出。

4.根据权利要求1所述的紧凑型加速器束流相位及位置测量系统，其特征在于，所述电源模块(3)包括依次串联的DC-DC电压转换器、LDO电源转换器，所述时钟管理模块的输入端还与LDO电源转换器电性相连，所述LDO电源转换器的输入端还与DC-DC电压转换器电性的输出端电性相连，所述DC-DC电压转换器还与外界设备相连。

5.根据权利要求1所述的紧凑型加速器束流相位及位置测量系统，其特征在于，所述ADC为一片多通道的，或者为多片单通道的，或者为多片多通道的，且所述ADC的采样率不低于80Msps，-3dB模拟带宽不低于200MHz，所述ADC带有SPI控制接口。

6.根据权利要求1-5任一所述的紧凑型加速器束流相位及位置测量系统，其特征在于，所述FPGA SoC模块包括依次串联的FPGA模块、数据处理模块，所述数据处理模块为ARM处理器或者MCU或者RISC-V或者CPU或者DSP。

7.根据权利要求1-5任一所述的紧凑型加速器束流相位及位置测量系统，其特征在于，所述用户交互软件包括DMA数据传输模块、相位位置处理模块、EPICS控制模块、参数控制模块、存储器模块，其中，所述DMA数据传输模块、相位位置处理模块、EPICS控制模块依次相连，所述EPICS控制模块还与控制参数模块相连，所述控制参数模块与存储器相互连接，所述控制参数模块还与相位位置处理模块连接；

所述DMA数据传输模块接收数字信号及数据处理送出的相位和幅度数据；然后送入相位及位置计算和校正补偿算法进行计算；

所述相位位置处理模块用于在数据处理模块上实现相位和幅度/位置计算；

所述相位位置处理模块用于计算处理，并将计算后的相位和位置结果发送至EPICS控制程序进行相位和位置变量发布；

所述EPICS控制模块用于接收用户控制指令和参数并传递给参数控制模块；由参数控制模块将相位及位置计算系数传递给相位位置处理模块，

所述参数控制模块用于将ADC控制参数传递给ADC的SPI控制器，将时钟管理参数传递给时钟管理的SPI控制器，将模拟信号调理增益控制参数传递给给模拟信号调理模块(1)的SPI控制器；参数控制模块还用于访问本地存储器存入和读取系统参数和系数；

所述存储器模块用于存入系统参数和系数。

8.根据权利要求1所述的紧凑型加速器束流相位及位置测量系统，其特征在于，所述模拟信号调理模块微型化和芯片化，并与ADC进行芯片化集成为模拟采样前端或利用封装集成为模拟采样SIP。

9.根据权利要求1所述的紧凑型加速器束流相位及位置测量系统，其特征在于，将所述模拟信号调理模块微型化和芯片化，并与ADC及FPGA SoC模块进行芯片化集成为射频数字化处理器SoC或者封装集成为射频数字化处理器SIP。

10.一种紧凑型加速器束流相位及位置测量方法，其特征在于，使用权利要求1-9任一所述的紧凑型加速器束流相位及位置测量系统。

Images