CN217506534U - 读出电路和处理器 - Google Patents

读出电路和处理器 Download PDF

Info

Publication number
CN217506534U
CN217506534U CN202221011834.9U CN202221011834U CN217506534U CN 217506534 U CN217506534 U CN 217506534U CN 202221011834 U CN202221011834 U CN 202221011834U CN 217506534 U CN217506534 U CN 217506534U
Authority
CN
China
Prior art keywords
signal
sampling
signal processor
capacitor
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202221011834.9U
Other languages
English (en)
Inventor
邬蓉
罗隆恒
赵杰友
陈明凤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Lianying Microelectronics Technology Co ltd
Original Assignee
Shanghai Lianying Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Lianying Microelectronics Technology Co ltd filed Critical Shanghai Lianying Microelectronics Technology Co ltd
Application granted granted Critical
Publication of CN217506534U publication Critical patent/CN217506534U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0643—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the spatial domain
    • H03M1/0648—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the spatial domain by arranging the quantisation value generators in a non-sequential pattern layout, e.g. symmetrical
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/0673—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using random selection of the elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
    • H03M1/1225—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages using time-division multiplexing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
    • H03M1/183—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/338—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors by permutation in the time domain, e.g. dynamic element matching
    • H03M3/342—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors by permutation in the time domain, e.g. dynamic element matching by double sampling, e.g. correlated double sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/713—Transfer or readout registers; Split readout registers or multiple readout registers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本申请涉及一种读出电路和处理器，读出电路包括信号采集器、积分器、信号处理器和模数转换器；信号采集器包括多个通道，且信号采集器每个通道分别连接一个积分器；各积分器的输出端均连接信号处理器的采样输入端；信号处理器的输出端连接模数转换器的输入端。该读出电路中采用多通道复用信号处理器，可以显著地降低功耗。

Description

读出电路和处理器
技术领域
本申请涉及电子技术领域，特别是涉及一种读出电路和处理器。
背景技术
读出电路能够对信号采集器采集的模拟信号进行前置处理以及信号转换，产生电流信号，是信号采集器采集到模拟信号到后续系统应用的信号传输通道，其性能直接影响信号采集器的性能指标。
通常，在读出电路的设计中功耗是一个很重要的指标，已成为限制成本和性能的重要因素，因此，如何设计出一种具有低功耗的读出电路结构成为亟需解决技术问题。
发明内容
本申请实施例提供一种读出电路和处理器，能够降低读出电路的功耗。
第一方面，本申请实施例提供一种读出电路，该电路包括：信号采集器、积分器、信号处理器和模数转换器；信号采集器包括多个通道，且信号采集器每个通道分别连接一个积分器；各积分器的输出端均连接信号处理器的采样输入端；信号处理器的输出端连接模数转换器的输入端。
在其中一个实施例中，信号采集器，用于采集目标设备的模拟信号，将模拟信号传输至各通道对应的积分器，得到各积分器输出的电荷信号；
信号处理器，用于从采样输入端接收各积分器输出的电荷信号，对各电荷信号进行采样保持处理，并将采样保持处理后的电荷信号传输至模数转换器，得到模拟信号的量化结果。
在其中一个实施例中，信号处理器包括采样电容，采样电容的第一端连接信号处理器的采样输入端，采样电容的第二端连接信号处理器的输出端。
在其中一个实施例中，采样电容，用于根据采样输入端接收的当前通道的电荷信号进行充电，并在模数转换器对上一个通道的电荷信号进行转换期间，将电荷信号保持在采样电容中。
在其中一个实施例中，信号处理器还包括采样开关，在采样电容的两端各连接一个采样开关。
在其中一个实施例中，采样开关在采样电容充放电时闭合。
在其中一个实施例中，采样电容的采样方式为底极板采样。
在其中一个实施例中，信号处理器包括复位电容，复位电容的第一端连接信号处理器的采样输入端，复位电容的第二端连接在信号处理器的输出端。
在其中一个实施例中，复位电容，用于在每处理完一个通道的电荷信号，将信号处理器的采样输入端的电压复位至输入初始电压，以及将信号处理器的输出端的电压复位到输出初始电压。
在其中一个实施例中，信号处理器还包括复位开关，在复位电容的两端各连接一个复位开关。
在其中一个实施例中，复位开关在复位电容进行复位时闭合。
在其中一个实施例中，信号处理器还包括保持开关，在复位电容的第一端与共模电压输入端之间，以及复位电容的第二端与共模电压输出端之间各自连接一个保持开关；保持开关在信号处理器进行采样期间闭合。
在其中一个实施例中，信号处理器为电容翻转式信号处理器。
在其中一个实施例中，信号处理器采用增益提高型折叠式共源共栅结构。
在其中一个实施例中，信号采集器为光电传感器。
第二方面，本申请实施例提供一种处理器，处理器包括上述第一方面实施例提供的任一项的读出电路。
第三方面，本申请实施例提供一种计算机设备，计算机设备包括上述第二方面中提供任一项的处理器。
本申请实施例提供的一种读出电路和处理器，读出电路包括信号采集器、积分器、信号处理器和模数转换器；信号采集器包括多个通道，且信号采集器每个通道分别连接一个积分器；各积分器的输出端均连接信号处理器的采样输入端；信号处理器的输出端连接模数转换器的输入端。在该读出电路中，因信号采集器的每个通道分别连接一个积分器，而各积分器的输出端均连接信号处理器的采样输入端，相当于是多个通道复用一个信号处理器，如此，采用多通道复用信号处理器，可以显著地降低功耗，同时极大简化了电路结构，具有更好的适用性。
附图说明
图1为本申请一实施例中的读出电路结构示意图；
图2为本申请一实施例中的读出电路中信号处理器结构示意图；
图3为本申请另一实施例中的读出电路中信号处理器结构示意图；
图4为本申请一实施例中的读出电路中增益缓冲器结构示意图；
图5为本申请另一实施例中的读出电路中信号处理器结构示意图；
图6为本申请另一实施例中的读出电路中信号处理器结构示意图；
图7为本申请另一实施例中的读出电路中信号处理器结构示意图；
图8为本申请另一实施例中的读出电路结构示意图。
附图标记说明：
10： 读出电路； 101： 信号采集器；
102： 积分器； 103： 信号处理器；
104： 模数转换器； 1011-101n： 通道1-通道n；
1021-102n： 积分器1-积分器n； 1031： 采样电容；
1032： 采样开关； 1033： 复位电容；
1034： 复位开关； 1035： 保持开关。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
应当理解，本申请的权利要求、说明书及附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。本申请的说明书和权利要求书中使用的术语“包括”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解，在本申请说明书中所使用的术语仅仅是出于描述特定实施例的目的，而并不意在限定本申请。如在本申请说明书和权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。还应当进一步理解，在本申请说明书和权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。如在本说明书和权利要求书中所使用的那样，术语“如果”可以依据上下文被解释为“当...时”或“一旦”或“响应于确定”或“响应于检测到”。类似地，短语“如果确定”或“如果检测到[所描述条件或事件]”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到[所描述条件或事件]”或“响应于检测到[所描述条件或事件]”。
在具体介绍本申请实施例的技术方案之前，先对本申请实施例基于的技术背景或者技术演进脉络进行介绍。
相关技术中，为了提高传感器的灵敏度及集成度，传感器的传感前端一般采用低电压、低功耗的敏感部件，这些敏感部件的使用将会导致输出信号极为微弱，甚至于很多传感电压输出信号的幅度在1uv以下，而后续传感器读出电路的性能决定了传感器采集的信号的处理精度，但读出电路的设计中功耗是一个很重要的指标，为了降低读出电路的功耗，申请人对在读出电路(以信号采集器是光电传感器为例)的设计结构进行深度分析，分析过程中结合相关技术中的读出电路结构，发现：
(1)若光电传感器的多个通道中的每个通道输入的光电流信号通过积分器之后，采用采样电容的顶极板采样(top-plate sampling)后通过连续时间单位增益缓冲器(CTunit-gain buffer)在电压域处理信号，其中，连续时间单位增益缓冲器的数量与光电传感器的通道数相同，且每个通道的采样电容的保持时间逐次递增，最后一个连续时间单位增益缓冲器的信号保持时间最长，这就非常容易造成通道噪声随通道次序递增的趋势；另，由于采样电容采用了顶极板采样,单端连续时间单位增益缓冲器的输入端的采样电容会受到地弹(ground bouncing)及数字干扰等问题的影响。
(2)在上述(1)的基础上，为了实现硬件资源最大的利用率，减小不同通道之间的不匹配，提高一致性，可将连续时间单位增益缓冲器移到数据选择器(MUX)之后，但这种连接方式由于多通道信号链路的版图走线冗长复杂，会使得产生的寄生电容总和与采样电容发生电荷重分配，从而会降低信号幅度，恶化信号链路的信噪比。
(3)光电传感器的多个通道中每个通道输入的光电流信号通过积分器之后，采用采样电容的底极板采样(bottom-plate sampling),只在电荷域内处理信号，然后通过电容翻转式采样保持放大器处理信号电荷，并为后级的模数转换器提供缓冲功能。但这种结构中，对于多通道光电传感器，若每个通道都使用一个采样保持放大器，使得系统的功耗很大，很难满足系统低功耗的要求。
因此，如何降低读出电路的系统功耗成为亟待解决的技术问题。针对上述情况，本申请提供了一种读出电路、处理器和计算机设备，能够降低读出电路的功耗，并提高信号处理精度，同时极大简化了电路结构，具有更好的适用性。
接下来，将结合附图，对本申请提供的读出电路，以及使用该读出电路读出信号采集器采集的模拟信号的实现过程进行详细说明。
在一个实施例中，如图1所示，本申请实施例提供一种读出电路10，该电路包括：信号采集器101、积分器102、信号处理器103和模数转换器104；信号采集器101包括多个通道(1011-101n)，且信号采集器101每个通道分别连接一个积分器102(包括1021-102n)；各积分器102的输出端均连接信号处理器103的采样输入端；信号处理器103的输出端连接模数转换器104的输入端。
信号采集器101用于采集模拟信号，例如光信号、光电信号、语音信号、温度信号等，对应地，信号采集器101可以是各种类型的传感器，例如，光电传感器、语音传感器、温度传感器等等。
以光电传感器为例，信号采集器101包括多个通道(1011-101n)即光电传感器包括多个通道。通常，对于传感器，多通道是相对于单通道而言的，例如，多通道和单通道的区别在与测量数据的个数,单通道一般就只能测量出一个数据,多通道可以测量出多个数据。其中多通道的具体通道数量本申请实施例不作限定，例如，128个通道,即n＝128。
一种实施例中，信号采集器101，用于采集目标设备的模拟信号，将模拟信号传输至各通道对应的积分器102，得到各积分器102输出的电荷信号；信号处理器103，用于从采样输入端依次接收各积分器102输出的电荷信号，对各电荷信号进行采样保持处理，并将采样保持处理后的电荷信号传输至模数转换器104，得到模拟信号的量化结果。
信号采集器101是用于采集目标设备的模拟信号，将模拟信号传输至各通道对应的积分器102，得到各积分器102输出的电荷信号。其中目标设备泛指任一领域的任一设备，例如，医疗行业，目标设备指的是各种医疗设备，包括但不限于是磁共振成像(MRI)设备、计算机断层扫描(CT)设备、X线机、超声成像设备等，本申请实施例对目标设备的类型和具体功能不作限定。
其中，积分器102为一种元件，其输出信号为输入信号对时间的积分，积分器可以视为是计数器的连续版本，可以将输入累计后再输出。本申请实施例中，每个信号采集器101的各个通道(1011-101n)分别连接一个积分器102(包括1021-102n)，这样，信号采集器101采集的信号过积分器转化成电荷信号，例如，光电传感器采集的光电信号通过积分器后就会转化成电荷信号。
信号处理器103是用于从采样输入端依次接收各积分器102输出的电荷信号，对各电荷信号进行采样保持处理，并将采样保持处理后的电荷信号传输至模数转换器104，得到模拟信号的量化结果。其中，本申请实施例中的信号处理器均为采样保持放大器，后续不再赘述。
信号处理器103是模数转换器104中的前端电路，在模数转换器104中主要负责采样输入模拟量和电路隔离的作用，对模数转换器104提供了相对无损的噪声，本申请实施例中通过信号处理器103将各通道同一时刻的信号保持住，然后通过共用模数转换器104进行转换并送入后端连接的内存中。这样，在模数转换器104转换过程中，采用信号处理器103保持输入信号不变，保证经过模数转换器104后可以得到正确的转换结果。
具体地，在经过各个通道连接的积分器输出电荷信号之后，这些电荷信号均通过信号处理器103的采样输入端进入，且可以按照通道顺序依次进入，例如，128个通道，每个通道的积分器均输出一个电荷信号，那么先进入到信号处理器103的采样输入端的是第一个通道的积分器输出的电荷信号，接下来是第二个通道的积分器输出的电荷信号，直至到第128个通道的积分器输出的电荷信号为止。信号处理器103在输入逻辑电平控制下处于“采样”或“保持”两种工作状态。“采样”状态下电路的输出跟踪输入模拟信号，在“保持”状态下电路的输出保持前次采样结束时刻的瞬时输入模拟信号，直至进入下一次采样状态为止。
从信号处理器103中输出的电荷信号会传输进信号处理器103连接的模数转换器104中，该模数转换器104为用于将模拟信号转变为数字信号的电子元件，即，电荷信号进入到模数转换器104后，模数转换器104会将电荷信号转换为一个输出的数字信号，该输出的数字信号即为信号采集器采集的目标设备的模拟信号的量化结果。
从图1的所示的结构中可以看出，信号采集器101的多个通道各自连接一个积分器102后，所有积分器均连接同一个信号处理器103，也就是本申请实施例的读出电路结构中只需连接一个信号处理器103，通过该信号处理器103，依次对不同通道的积分器输出的电荷进行采样保持，为模数转换器提供缓冲功能，直至后端的模数转换器将所有信号全部转换完成，得到正确的模拟信号量化结果。
本申请实施例提供的读出电路包括信号采集器、积分器、信号处理器和模数转换器；信号采集器包括多个通道，且信号采集器每个通道分别连接一个积分器；各积分器的输出端均连接信号处理器的采样输入端；信号处理器的输出端连接模数转换器的输入端。在该读出电路中，因信号采集器的每个通道分别连接一个积分器，而各积分器的输出端均连接信号处理器的采样输入端，相当于是多个通道复用一个信号处理器，如此，采用多通道复用信号处理器，可以显著地降低功耗，同时极大简化了电路结构，具有更好的适用性。
也即是，本申请实施例提供的读出电路中的多个通道复用一个信号处理器号采集器在采集目标设备的模拟信号后，将模拟信号传输至各通道对应的积分器，各积分器会输出对应电荷信号，这些电荷信号会进入信号处理器，信号处理器从采样输入端中可依次接收到各积分器输出的电荷信号，对各电荷信号进行采样保持处理，并将采样保持处理后的电荷信号传输至模数转换器，这样经过模数转换器后即可得到模拟信号的量化结果。这样，采用多通道复用信号处理器，可以显著地降低功耗，同时极大简化了电路结构，具有更好的适用性，从而避免了信号采集器采集的信号通过积分器之后，采用每个通道各自连接一个缓冲器为模数转换器提供缓冲功能，而造成了保持时间较长的通道产生的功耗较大的缺陷。
对于信号处理器103的实现，在一个实施例中，本申请实施例中的信号处理器103为电容翻转式信号处理器。可选地，信号处理器103采用增益提高型折叠式共源共栅结构。
电容翻转型为全差分结构，全差分结构能够很好地消除直流偏置和偶次谐波失真，并抑制来自衬底的共模噪声。且电容翻转型结构的反馈系数为1，这样在同样的闭环带宽时，电容翻转式结构所要求的运放单位增益带宽(GBW)较小，所以，本申请实施例采用电容翻转型结构可以进一步降低最终的读出电路的功耗。
而运算放大器是信号处理器103中最重要的模块，它的增益和带宽直接决定了采样保持电路的精度和速度。高增益要求使用多级放大器、小的偏置电流、长沟道器件；而大带宽则要求使用单级放大器、大的偏置电流、短沟道器件，对于此需求，本申请实施例中信号处理器103的运算放大器采用增益提高型的折叠式共源共栅结构，从而提高放大器的增益，达到了高增益和大带宽的要求。因此，本申请实施例中可以采用增益提高型折叠式共源共栅结构，将信号处理器103的低频增益和带宽做到足够大，从而满足负载模数转换器的建立精度和速度要求。
基于上述实施例，下面通过提供几种实施例对信号处理器103中的连接结构以及信号处理器103进行采样保持的过程进行详细说明。
如图2所示，在一个实施例中，信号处理器103包括采样电容1031，采样电容1031的第一端连接信号处理器103的采样输入端VIN，采样电容1031的第二端连接信号处理器的输出端VOUT。
信号处理器103需要外接一个采样电容1031以实现采样保持功能。具体地，请继续参见图2，采样电容1031的第一端连接信号处理器103的采样输入端VIN，采样电容1031的第二端连接信号处理器的输出端VOUT。
一种实施例中，采样电容1031，用于根据采样输入端VIN接收的当前通道的电荷信号进行充电，并在模数转换器104对上一个通道的电荷信号进行转换期间，将电荷信号保持在采样电容1031中。
在工作时，信号处理器103是处于“采样”或“保持”两种工作状态的。其中，在“采样”状态，即为当前通道的积分器102输出的电荷信号经过采样输入端VIN输入信号处理器103上连接的采样电容1031，此时，输出端VOUT的输出电压Vo可随输入端VIN的输入信号Vi变化，采样电容1031上的电压与输入端VIN的输入电压相同。
而在“保持”状态，采样电容1031上的不再进行充放电，且从“采样”状态切换为“保持”状态的瞬间，表示当前模数转换器104正在对上一个通道的电荷信号进行转换的期间，此转换的期间，采样电容1031不再进行充放电，将电荷信号保持在采样电容1031中，此时采样输入端VIN的输入信号Vi的值不变，信号处理器103的输出端VOUT的输出电压Vo因此也可在相当长时间保持一个恒定输出值不变，直至从“保持”状态再切换为“采样”状态。这样，在从“采样”状态切换为“保持”状态时，在模数转换器104转换信号期间，通过采样电容1031保持输入信号不变，使得模数转换器104正确进行信号转换，从而极大地提高信号处理精度。
可选地，如图3所示，信号处理器103还包括采样开关1032，在采样电容1031的两端各连接一个采样开关1032。可选地，采样开关1032在采样电容1031充放电时闭合。可选地，采样电容1031的采样方式为底极板采样。
在从“采样”状态切换为“保持”状态时，可以通过设置采样开关1032来实现采样电容1031不再进行充放电，则实例中，可在采样电容1031的两端各连接一个采样开关1032。
那么在“采样”状态，当控制信号使采样开关1032闭合时，采样电容1031进行充放电，即采样输入端VIN的输入信号Vi经过采样输入端VIN输入信号处理器103上连接的采样电容1031，此时，输出端VOUT的输出电压Vo可随输入端VIN的输入信号Vi变化，采样电容1031上的电压与输入端VIN的输入电压相同。
而在“保持”状态，当控制信号使采样开关1032断开时，采样电容1031相当于只与信号处理器103的高阻输入端相连，采样电容1031不再进行充放电，将电荷信号保持在采样电容1031中，此时采样输入端VIN的输入信号Vi的值不变，信号处理器103的输出端VOUT的输出电压Vo因此也可在相当长时间保持一个恒定输出值不变，直至控制信号使采样开关1032闭合，再从“保持”状态再切换为“采样”状态。
本实施例中，在从“采样”状态切换为“保持”状态时，通过采样开关1032实现采样电容1031的充放电和不再充放电之间的切换，使得可以在模数转换器104转换信号期间，通过采样电容1031保持输入信号不变，保证模数转换器104正确进行信号转换，从而极大地提高信号处理精度。
另外，相关技术中，信号采集器101采集的模拟信号通过积分器之后，是每个通道连接一个连续时间单位增益缓冲器为模数转换器提供缓冲功能，其结构如图4所示，这种情况只能使用顶极板采样在电压域处理信号，若把连续时间单位增益缓冲器移到数据选择器后面进行多通道复用，则在产品实现时，多通道的版图走线会造成的寄生电容(Cpar)总和，会与采样电容(Cs)发生电荷重分配，从而降低VIN节点的信号幅度，恶化信号通路的信噪比，同时也会降低连续时间单位增益缓冲器的反馈系数，从而降低连续时间单位增益缓冲器的环路增益，导致信号建立精度和带宽的恶化。
相比于相关技术，本申请实施例中，在采样电容1031在进行采样时，可以通过底极板采样的方式进行采样，通过底极板采样可以将信号在电荷域内进行处理，再结合信号处理器103采用电容翻转式信号处理器。请继续参见图3所示，在此结构下，可以降低信号处理器103的反馈系数，这样，在实际产品实现时，多通道复用信号处理器103的版图走线造成的寄生电容(Cpar)总和，由于电荷守恒原理，就不会造成信号通路的信噪比衰减，只要信号处理器103的信号完全建立，采样输入端的VIN节点电位将等于信号处理器103的共模电压端VCM，电荷信号将会被完整保存在采样电容1031上，从而可以最大程度保证信号的完整性及采样精度。
另外，实际应用中，上述结构的读出电路在产品实现时，因复用版图走线造成的寄生电容可以通过合理分布版图走线尽量降低。具体地合理分布版图走线，本申请实施例不作限定，可结合实际产品实现时的需要进行布线。
考虑到多通道复用时，为一个信号处理器连续处理多个通道的信号电荷，这样信号处理器的记忆效应(memory effect)会造成的多通道之间的串扰，影响信号处理的精确度。基于此，为了减小信号处理器的记忆效应造成的多通道之间的串扰，本申请实施例还提供了一种读出电路。
如图5所示，一个实施例中，信号处理器103包括复位电容1033，复位电容1033的第一端连接信号处理器103的采样输入端VIN，复位电容1033的第二端连接在信号处理器103的输出端VOUT。
本实施例在上述任一实施例的基础上，通过连接复位电容1033来实现消除信号处理器103的记忆效应，示例地，以连接在图3实施例为例，请继续参见图5，复位电容1033的第一端连接信号处理器103的采样输入端VIN，复位电容1033的第二端连接在信号处理器103的输出端VOUT。
基于此连接结构，一个实施例中，复位电容1033，用于在每处理完一个通道的电荷信号，将信号处理器103的采样输入端VIN的电压复位至输入初始电压，以及将信号处理器103的输出端VOUT的电压复位到输出初始电压。
这样，在采样电容1031每处理完一个通道的信号后，通过复位电容1033将信号处理器103的输入和输出复位到初始值，即将信号处理器103的采样输入端VIN的电压复位至输入初始电压，以及将信号处理器103的输出端VOUT的电压复位到输出初始电压，从而避免了信号处理器的记忆效应造成的多通道之间的串扰。可以理解的是，这里的初始值为信号处理器103初始状态时的电压值，可以预先获知。
可选地，如图6所示，信号处理器103还包括复位开关1034，在复位电容1033的两端各连接一个复位开关1034。可选地，复位开关1034在复位电容1033进行复位时闭合(图6中示意的为复位开关闭合的状态)。
复位电容1033是在每处理完一个通道后执行一次复位功能，以消除信号处理器103中残留上一个通道信号的处理记忆，影响信号处理精度。但在同一个通道信号未处理完成期间，复位电容1033是无需执行复位功能的，对于复位电容1033执行复位功能可以通过设置复位开关1034来实现，而复位开关1034通过逻辑控制信号来控制其闭合和断开。
具体地，复位开关1034是在复位电容1033进行复位时闭合，在复位电容1033无需进行复位功能时断开。可以理解的是，以采样电容1031处于一次“采样”状态处理完一个通道信号为例，那么复位电容1033执行复位功能是在采样电容1031从“采样”状态切换为“保持”状态时执行，即复位电容1033的复位开关1034与采样电容1031的采样开关1032不能同时闭合，或者不能同时断开。也即，复位电容1033的复位开关1034断开时，采样电容1031的采样开关1032闭合，而复位电容1033的复位开关1034闭合时，采样电容1031的采样开关1032断开。
另外，如图7所示，在另一个实施例中，信号处理器103还包括保持开关1035，在复位电容1033的第一端与共模电压输入端Vcm,in之间，以及复位电容1033的第二端与共模电压输出端Vcm,out之间各自连接一个保持开关1035。可选地，保持开关1035在信号处理器103进行采样期间闭合。
在采样电容1031进行采样时，通过控制信号控制保持开关1035闭合，使得复位电容1033两端的电压(如图7中的A点和B点)分别被复位至信号处理器103的输入与输出共模电压，即将A点复位至与信号处理器103的共模电压输入端Vcm,in相同的输入共模电压，将B点复位至与信号处理器103的共模电压输出端Vcm,out相同的输出共模电压。这样，可以保证信号处理器103(电容翻转型)在电容翻转前后的直流工作点相同，避免信号处理器103偏离正常工作状态影响输出信号建立。
请参见图8，以通道数是128为例，在图7基础上，示意出各通道经过积分器输出的电荷信号依次从采样输入端VIN进入的示意图。信号首先通过积分器转化成电荷信号，然后从采样输入端VIN进入电容翻转式信号处理器103，采样电容1031(Cs)通过底极板采样将积分器的输出信号采样到采样电容上，随后利用电荷守恒原理，完成信号的保持，并为连接在后级的模数转换器采样提供缓冲的功能。由于多通道电路复用了同一个信号处理器,所以达到了最高的功耗利用率，从而实现传感器信号的低功耗读出,且因为设置了复位电容，可以减小信号处理器的记忆效应，从而实现高精度的传感器信号的电流量化结果。
需要说明的是，在上述实例所示的电路架构中，读出电路的通道数量、读出精度和速度，放大器的结构和增益与带宽等均可根据实际应用进行调整，本申请实施例对此不作限定。
另外，本申请实施例还提供了一种处理器，该处理器包括前面实施例中所提供的任一种读出电路。
处理器可以看作是一种超大规模的集成电路，其上包括有运算器、控制器、寄存器、存储器以及读出电路等等。其中处理器包括但不限于CPU、GPU、FPGA、DSP和ASIC等，本申请实施例对此不作限定。
在一个实施例中，还提供了一种计算机设备，该计算机设备包括任一种读出电路实现的处理器。
计算机设备表示任何需要外接电源或者内置电源的终端或者电子设备，例如，各种个人计算机、笔记本电脑、手机(智能移动终端)、平板电脑和便携式可穿戴装置等，本实施例对此不做限定。若是外置电源，该电源可以是电源适配器、移动电源(充电宝、旅充)等，本实施例对此也不做限定。该计算机设备中包括任一种读出电路实现的处理器即可。
在一些实施例里，本申请还公开了一种芯片，该芯片包括上述任一实施例中所提供的读出电路。在一种实现中，该芯片是一种系统级芯片(System on Chip，SoC)，并且集成多种功能器件。该芯片可以通过对外接口装置与其他相关部件相连接。该相关部件可以例如是摄像头、显示器、鼠标、键盘、网卡或wifi接口。在一些应用场景中，该芯片上可以集成有其他处理单元(例如视频编解码器)和/或接口模块(例如DRAM接口)等。在一些实施例中，本申请还公开了一种芯片封装结构，其包括了上述芯片。在一些实施例里，本申请还公开了一种板卡，其包括上述的芯片封装结构。
根据上述描述，本领域技术人员可以理解本申请也公开了一种电子设备或装置，其可以包括一个或多个上述板卡。
根据不同的应用场景，本申请的电子设备或装置可以包括服务器、云端服务器、服务器集群、数据处理装置、机器人、电脑、打印机、扫描仪、平板电脑、智能终端、PC设备、物联网终端、移动终端、手机、行车记录仪、导航仪、传感器、摄像头、相机、摄像机、投影仪、手表、耳机、移动存储、可穿戴设备、视觉终端、自动驾驶终端、交通工具、家用电器、和/或医疗设备。所述交通工具包括飞机、轮船和/或车辆；所述家用电器包括电视、空调、微波炉、冰箱、电饭煲、加湿器、洗衣机、电灯、燃气灶、油烟机；所述医疗设备包括核磁共振仪、B超仪和/或心电图仪。本申请的电子设备或装置还可以被应用于互联网、物联网、数据中心、能源、交通、公共管理、制造、教育、电网、电信、金融、零售、工地、医疗等领域。进一步，本申请的电子设备或装置还可以用于云端、边缘端、终端等与人工智能、大数据和/或云计算相关的应用场景中。在一个或多个实施例中，根据本申请方案的算力高的电子设备或装置可以应用于云端设备(例如云端服务器)，而功耗小的电子设备或装置可以应用于终端设备和/或边缘端设备(例如智能手机或摄像头)。在一个或多个实施例中，云端设备的硬件信息和终端设备和/或边缘端设备的硬件信息相互兼容，从而可以根据终端设备和/或边缘端设备的硬件信息，从云端设备的硬件资源中匹配出合适的硬件资源来模拟终端设备和/或边缘端设备的硬件资源，以便完成端云一体或云边端一体的统一管理、调度和协同工作。
需要说明的是，为了简明的目的，本申请将一些实施例表述为一系列的动作及其组合，但是本领域技术人员可以理解本申请的方案并不受所描述的动作的顺序限制。因此，依据本申请的公开或教导，本领域技术人员可以理解其中的某些步骤可以采用其他顺序来执行或者同时执行。进一步，本领域技术人员可以理解本申请所描述的实施例可以视为可选实施例，即其中所涉及的动作或模块对于本申请某个或某些方案的实现并不一定是必需的。另外，根据方案的不同，本申请对一些实施例的描述也各有侧重。鉴于此，本领域技术人员可以理解本申请某个实施例中没有详述的部分，也可以参见其他实施例的相关描述。
在具体实现方面，基于本申请的公开和教导，本领域技术人员可以理解本申请所公开的若干实施例也可以通过本文未公开的其他方式来实现。例如，就前文所述的电子设备或装置实施例中的各个单元来说，本文在考虑了逻辑功能的基础上对其进行划分，而实际实现时也可以有另外的划分方式。又例如，可以将多个单元或组件结合或者集成到另一个系统，或者对单元或组件中的一些特征或功能进行选择性地禁用。就不同单元或组件之间的连接关系而言，前文结合附图所讨论的连接可以是单元或组件之间的直接或间接耦合。在一些场景中，前述的直接或间接耦合涉及利用接口的通信连接，其中通信接口可以支持电性、光学、声学、磁性或其它形式的信号传输。
在本申请中，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元示出的部件可以是或者也可以不是物理单元。前述部件或单元可以位于同一位置或者分布到多个网络单元上。另外，根据实际的需要，可以选择其中的部分或者全部单元来实现本申请实施例所述方案的目的。另外，在一些场景中，本申请实施例中的多个单元可以集成于一个单元中或者各个单元物理上单独存在。
在一些实现场景中，上述集成的单元也可以采用硬件的形式实现，即为具体的硬件电路，其可以包括数字电路和/或模拟电路等。电路的硬件结构的物理实现可以包括但不限于物理器件，而物理器件可以包括但不限于晶体管或忆阻器等器件。鉴于此，本文所述的各类装置(例如计算装置或其他处理装置)可以通过适当的硬件处理器来实现，例如CPU、GPU、FPGA、DSP和ASIC等。进一步，前述的所述存储单元或存储装置可以是任意适当的存储介质(包括磁存储介质或磁光存储介质等)，其例如可以是可变电阻式存储器(ResistiveRandom Access Memory，RRAM)、动态随机存取存储器(Dynamic Random Access Memory，DRAM)、静态随机存取存储器(Static Random Access Memory，SRAM)、增强动态随机存取存储器(Enhanced Dynamic Random Access Memory，EDRAM)、高带宽存储器(High BandwidthMemory，HBM)、混合存储器立方体(Hybrid Memory Cube，HMC)、ROM和RAM等。
虽然本文已经示出和描述了本申请的多个实施例，但对于本领域技术人员显而易见的是，这样的实施例只是以示例的方式来提供。本领域技术人员可以在不偏离本申请思想和精神的情况下想到许多更改、改变和替代的方式。应当理解的是在实践本申请的过程中，可以采用对本文所描述的本申请实施例的各种替代方案。所附权利要求书旨在限定本申请的保护范围，并因此覆盖这些权利要求范围内的等同或替代方案。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。上述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上对本申请实施例进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明仅用于帮助理解本申请的方法及其核心思想。同时，本领域技术人员依据本申请的思想，基于本申请的具体实施方式及应用范围上做出的改变或变形之处，都属于本申请保护的范围。综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种读出电路，其特征在于，所述读出电路包括：信号采集器、积分器、信号处理器和模数转换器；所述信号采集器包括多个通道，且所述信号采集器每个通道分别连接一个所述积分器；各所述积分器的输出端均连接所述信号处理器的采样输入端；所述信号处理器的输出端连接所述模数转换器的输入端。
2.根据权利要求1所述的读出电路，其特征在于，所述信号采集器，用于采集目标设备的模拟信号，将所述模拟信号传输至各所述通道对应的积分器，得到各所述积分器输出的电荷信号；
所述信号处理器，用于从所述采样输入端接收各所述积分器输出的电荷信号，对各所述电荷信号进行采样保持处理，并将采样保持处理后的电荷信号传输至所述模数转换器，得到所述模拟信号的量化结果。
3.根据权利要求1或2所述的读出电路，其特征在于，所述信号处理器包括采样电容，所述采样电容的第一端连接所述信号处理器的采样输入端，所述采样电容的第二端连接所述信号处理器的输出端。
4.根据权利要求3所述的读出电路，其特征在于，所述信号处理器还包括采样开关，在所述采样电容的两端各连接一个所述采样开关。
5.根据权利要求3所述的读出电路，其特征在于，所述采样电容的采样方式为底极板采样。
6.根据权利要求1或2所述的读出电路，其特征在于，所述信号处理器包括复位电容，所述复位电容的第一端连接所述信号处理器的采样输入端，所述复位电容的第二端连接在所述信号处理器的输出端。
7.根据权利要求6所述的读出电路，其特征在于，所述复位电容，用于将所述信号处理器的采样输入端的电压复位至输入初始电压；和/或，将所述信号处理器的输出端的电压复位到输出初始电压。
8.根据权利要求6所述的读出电路，其特征在于，所述信号处理器还包括复位开关，在所述复位电容的两端各连接一个所述复位开关。
9.根据权利要求6所述的读出电路，其特征在于，所述信号处理器还包括保持开关，在所述复位电容的第一端与共模电压输入端之间，以及所述复位电容的第二端与共模电压输出端之间各自连接一个所述保持开关。
10.一种处理器，其特征在于，所述处理器包括权利要求1-9任一项所述的读出电路。
CN202221011834.9U 2022-03-15 2022-04-28 读出电路和处理器 Active CN217506534U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/695,066 2022-03-15
US17/695,066 US11894857B2 (en) 2022-03-15 2022-03-15 Readout circuit, signal quantizing method and device, and computer device

Publications (1)

Publication Number Publication Date
CN217506534U true CN217506534U (zh) 2022-09-27

Family

ID=82118032

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202221011834.9U Active CN217506534U (zh) 2022-03-15 2022-04-28 读出电路和处理器
CN202210462173.XA Pending CN114915743A (zh) 2022-03-15 2022-04-28 读出电路、处理器、误差处理方法和装置
CN202210461240.6A Pending CN114866716A (zh) 2022-03-15 2022-04-28 读出电路、处理器、噪声抑制方法、装置及计算机设备

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN202210462173.XA Pending CN114915743A (zh) 2022-03-15 2022-04-28 读出电路、处理器、误差处理方法和装置
CN202210461240.6A Pending CN114866716A (zh) 2022-03-15 2022-04-28 读出电路、处理器、噪声抑制方法、装置及计算机设备

Country Status (2)

Country Link
US (1) US11894857B2 (zh)
CN (3) CN217506534U (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11159170B1 (en) * 2020-10-22 2021-10-26 Texas Instruments Incorporated Differential converter with offset cancelation

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2314715B (en) * 1987-05-21 1998-05-13 Gec Avionics Continuous wave radar system
US7504977B2 (en) * 2007-04-23 2009-03-17 Texas Instruments Incorporated Hybrid delta-sigma/SAR analog to digital converter and methods for using such
US8514014B2 (en) * 2011-02-09 2013-08-20 Analog Devices, Inc. Reset and resettable circuits
US9076554B1 (en) * 2014-01-21 2015-07-07 Aeroflex Colorado Springs Inc. Low-noise low-distortion signal acquisition circuit and method with reduced area utilization
KR102533513B1 (ko) * 2016-06-30 2023-05-18 엘지디스플레이 주식회사 터치 센서의 구동 방법 및 회로와 이를 이용한 표시장치
US10062450B1 (en) * 2017-06-21 2018-08-28 Analog Devices, Inc. Passive switched capacitor circuit for sampling and amplification

Also Published As

Publication number Publication date
CN114915743A (zh) 2022-08-16
CN114866716A (zh) 2022-08-05
US11894857B2 (en) 2024-02-06
US20220209783A1 (en) 2022-06-30

Similar Documents

Publication Publication Date Title
US10627959B2 (en) Differential circuit, capacitance detection circuit, touch detection device and terminal device
CN107086868B (zh) 具有电荷重新平衡集成器的模拟/数字转换
CN217506534U (zh) 读出电路和处理器
CN108064446B (zh) 模拟读取电路及影像传感模块
EP3971694B1 (en) Noise measurement circuit, self-capacitance measurement method, touch chip and electronic device
CN111837044B (zh) 电容检测电路、触控芯片、触摸检测装置及电子设备
EP3256987A1 (en) Fingerprint detection circuit and electronic device
CN114487615B (zh) 电容测量电路及电容测量方法
CN111999565B (zh) 一种电容测量电路
US6617567B2 (en) Analog pre-processor with improved input common mode range
TW583879B (en) Image sensing/processing apparatus
KR20170094751A (ko) 이미지 센서의 리드-아웃 회로 및 이를 포함하는 이미지 센서
CN112485697A (zh) 一种基于锁相放大算法的高压电源纹波测量分析系统
Girish et al. SARAS CD/EoR radiometer: design and performance of the digital correlation spectrometer
Stefanov et al. Optimal digital correlated double sampling for CCD signals
WO2021212944A1 (zh) 天线的发射信号的调整方法、装置、系统及介质
CN111505701B (zh) 一种紧凑型加速器束流相位及位置测量系统及方法
US20130015322A1 (en) Apparatus and method for reducing common-mode error
CN113064524B (zh) 一种触控检测系统及其方法和一种显示模组
CN205156926U (zh) 用于金属振动陀螺的数字差分信号检测电路
CN208143483U (zh) 音频输出电路、故障检测电路和点唱装置
Chavez et al. A solution for future single-electron-counting fast-readout Skipper-CCD experiments: high channel density front-end electronics design and noise performance analysis
CN113406483B (zh) 一种计量芯片的抗干扰检测系统及计算机可读存储介质
US11923815B2 (en) Electronic integration circuit having offset and collected charge reduction circuitries and associated methods
CN219592390U (zh) 一种信号测量电路、电池管理电路和芯片及电子设备

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant