CN102299712A - 自适应数字混频正交本振信号频率控制字的获取方法 - Google Patents

Abstract

本发明涉及一种自适应数字混频正交本振信号频率控制字的获取方法，包括以下步骤：对输入信号进行采样；对采样后的信号进行N点FFT运算，其中N＝2^m，m是正整数；获取所述N点FFT运算的结果的幅度值；获取所述幅度值的最大值的对应位置；将所述最大值的对应位置转换成二进制值，并在所述二进制值后补0以满足相位累加器的位数要求，从而得到频率控制字。本发明克服了商业数字信号处理板在加速器束流位置信号处理中的应用局限，提高了使用的灵活性。

Description

自适应数字混频正交本振信号频率控制字的获取方法

技术领域

本发明涉及对数字信号进行解调的本振信号频率控制字的自适应获取方法，特别适用于在应用商业数字信号处理模块对同步辐射光源储存环上束流信号进行混频解调处理时使用。

背景技术

同步辐射光源储存环上的四纽扣电极探头耦合出的信号经过射频前端的增益与滤波之后，输出的信号是中心频率约为500MHz，带宽约为20M左右的高频窄带信号。对部分填充模式信号进行欠采样之后的信号频谱如附图1。图中圆圈处为信号的中心频率f₀，旁边的峰是储存环部分填充产生的回旋频率f_r谐振峰，各谱线之间的间距为回旋频率。若为全注入模式，探头耦合出的信号不存在回旋频率的谐振谱。以上海光源为例，其可以满填充720个电子束团，当全部填充时为全注入模式，否则就是部分填充模式。

由图1可知，欠采样之后的储存环束流信号类似于使用频率为f_r的信号对频率为f₀的信号进行幅度调制得到。为获取包括回旋频率f_r信号在内的低速率位置信号，需要对欠采样之后的信号进行下变频处理。因此需要使用数字本振信号对欠采样后的信号进行混频解调，将信号中心频率搬移到基带，实现下变频。其实现方法如图2。下变频之后信号频谱如图3。可见，中心频率已经搬移到基带，滤除高频信号后就可得到下变频之后的基带信号(即前述低速率位置信号)，其中滤除掉基带1/2回旋频率带宽以上的信号。

数字混频本振精度的好坏直接影响到束流位置信号处理的精度。成熟的专用商业数字束流位置信号处理器(DBPM，Digital Beam Position Monitor)采用数控振荡器(NCO，Numerically Controlled Oscillator)产生正交本振信号。但首先要求需要接入机器时钟，其次要有NCO。对于普通的商业数字信号处理板来说，一般只有一个时钟输入接口，同时内置一个NCO。用户可选择使用外部输入时钟或内置NCO时钟为A/D采样时钟，同时也是FPGA(Field ProgrammableGate Array)芯片进行信号处理的全局时钟。它没有类似DBPM利用机器时钟产生采样时钟与混频本振的硬件条件，只能由用户知道信号中心频率的情况下预先设定，因此混频正交本振信号的产生缺乏灵活性，影响了普通商业数字信号处理板在束流位置测量上的应用。

数字混频正交本振信号的产生采用直接数字合成(DDS，Direct DigitalSynthesizers)的方法，如图4所示。图中所示频率控制字Δθ经过相位累加器进行累加，然后截断输入正余弦查找表，获得输出信号频率：

$f_{\mathrm{out}}=\frac{f_{\mathrm{clk}}\mathrm{\Δ\θ}}{2^{B_{\mathrm{\θ}\left(n\right)}}}\mathrm{Hz}$

其中，f_out为输出正余弦信号的频率，f_clk为系统时钟频率，B_θ(n)为相位累加器位数，Δθ为相位增加值，也称为频率控制字。系统时钟频率与相位累加器位数都是固定的，只需通过频率控制字Δθ控制输出的正余弦信号频率。

因此，需要一种自动捕获信号中心频率，产生数字混频所需的正交本振信号频率控制字，为商业数字信号处理板在加速器束流位置测量上的运用提供了便捷有效的方法。

发明内容

本发明所要解决的技术问题是提供一种为商业数字信号处理板提供自适应数字混频正交本振信号的频率控制字的获取方法，克服了商业数字信号处理板在加速器束流位置信号处理中的应用局限，提高使用的灵活性。

本发明的一种自适应数字混频正交本振信号频率控制字的获取方法，包括以下步骤：对输入信号进行采样；对采样后的信号进行N点FFT运算，其中N＝2^m，m是正整数；获取所述N点FFT运算的结果的幅度值；获取所述幅度值的最大值的对应位置；将所述最大值的对应位置转换成二进制值，并在所述二进制值后补0以满足相位累加器的位数要求，从而得到频率控制字。

所述N点FFT运算的结果包括实数部分real和虚数部分imag。

该方法还包括采用CORDIC算法对所述实数部分real和虚数部分real进行

运算从而获取所述幅度值。

该方法还包括对所述幅度值在N/2点内求最大值的对应位置。

该方法还包括根据所述最大值的对应位置获取输入信号的中心频率。

该方法的步骤都是在FPGA中实现。

本发明可用于束流位置信号测量，在无法利用加速器的机器时钟产生数字混频正交本振信号的商业数字信号处理板上，获得混频正交本振信号的频率控制字。也可以应用在与加速器储存环上信号类似的下变频处理中。

附图说明

图1为储存环上采样位置信号频谱。

图2为现有技术中对欠采样后的信号进行下变频的结构示意图。

图3为采用图2所示方式进行混频后的信号频谱。

图4为直接数字合成DDS结构图。

图5为本发明的频率控制字获取方法的流程图。

图6为根据本发明实施例的频率控制字获取方法的结果。

图7为利用了本发明捕获的中心频率控制字混频的结果。

具体实施方法

下面根据附图，给出本发明的较佳实施例，并予以详细描述，使能更好地理解本发明的功能、特点。

本发明的实施例采用储存环采集的真实束流信号作为输入，根据欠采样原理来选择采样频率f_s，以上海光源为例，输入ADC的信号是720f_r(因为上海光源是720个电子束团)，采样频率f_s为169f_r。回旋频率f_r是电子绕储存环一圈所用时间的倒数，经过增益滤波后进行欠采样的信号是回旋频率的整数倍，在上海光源上是169倍回旋频率f_r。利用采样频率欠采样后信号频谱是44f_r(720-4*169＝44)，其效果类似于用169f_r采样速率对中心频率为44f_r的信号进行采样，满足奈奎斯特采样要求。同时169f_r＝117MHz，充分利用了ADC能达到的采样速率。

图5示出了本发明的基于直接数字合成原理的混频正交本振信号频率控制字的获取方法，该方法使用Xilinx FPGA实现，在Modelsim中仿真通过，可实际使用。首先，对采样后的信号进行N(N＝2^m，m是正整数)点FFT运算，在资源和运算时间允许的情况下N尽可能大。在本实施例中利用Xilinx公司免费的DFTIP核对采样后的信号进行8192(2¹³)点FFT运算。该FFT运算模块消耗XtremeDSP逻辑片(Slice)9个，18K快存储器(Block RAM)22个，这些资源是IP核实现本模块所使用的FPGA片上资源，通过自动计算得到。该运算后输出实数real和虚数imag两部分。

其次，对上述运算后的实数和虚数两部分计算幅度值，可直接对实数和虚数进行求平方和运算，再开方来求得该幅度值。优选地，使用CORDIC算法对运算后的实数部分与虚数部分进行

运算获取幅度值。CORDIC算法的全称是基于坐标旋转的数字式计算(COordinate Rotation Digital Computer)，该算法利用简单的旋转实现诸如三角函数、坐标变换等复杂运算。因其每一次旋转角度都以arctan(2^-i)为基本单位，在二进制的数字信号领域容易实现，因此在FPGA中具有广泛的应用。

再次，寻找幅度值的最大值点。因为信号的FFT频谱是1/2计算点数左右对称的，因此对幅度值在4096点内求最大值，同时保存最大值的对应位置。对第一次获得的最大值位置进行锁定，由于储存环上的信号是周期的，因此每次得到的最大值位置不变，只需要保存第一次计算得到的最大值位置即可。

最后，设计的DDS中相位累加器位数为32位，而使用13位无符号二进制可以表示最大值4096。因此将最大值位置转换成13位二进制值，并在其后补19个“0”，以满足32位的相位累加器位数要求，这就是所要求的频率控制字。

图6示出了根据本发明实施例的频率控制字获取方法的结果。图中clk为系统时钟，rst_n为低电平复位信号，rx_16b为输入采样信号，xk_re_16b、xk_im_16b分别为FFT运算后的实数与虚数部分，fft_amp_16b为幅度信号，max_p为捕获的幅度值的最大值的对应位置值，cent_freq为补零后的中心频率控制字，freq_set为控制字捕获指示信号。从图中可见，信号的中心频率(也即幅度最大值位置)不会改变。另外，捕获幅度值最大值位置的模块在每次复位后都重新开始，并锁存复位后捕获的第一个中心频率控制字。

以本实施例采样8192点为例，假设获得了FFT运算结果幅度值的最大值处在第1024点，则信号的中心频率＝f_s*1024/8192。对采样后的信号进行N点FFT运算，其效果相当于对该采样后的信号添加了宽度为N的矩形窗。频率分辨率限制为f_s/N，这是所能分辨的最小频率间隔。因此由FFT运算结果幅度值的最大值获得的信号中心频率与真实中心频率的偏差在f_s/2归一化频率的2/N内。因此在N非常大的时候，混频后在0--2/N左右范围内出现的最大峰值谱线就可以确定是由混频本振信号偏差产生。同样，其他谱峰相对于中心频率也进行了移动。为了获得处理信号的准确频谱，中心频率越精确越好。在理论上，只要资源足够多，就能获得准确的中心频率。图7示出了本实施例利用了捕获的中心频率控制字混频的结果。从图中可见混频后的中心频率与零频的归一化距离为1.2×10^-4，小于2/8192＝2.4×10^-4。当应用于169倍滤波抽取实现的逐圈信号处理时，此结果带来的误差已经很小。但对于抽取倍数非常大的慢获取信号而言，FFT运算的点数还要相应增大。

以上实施例仅用于说明但不限制本发明。在权利要求的范围内本发明还有多种变形和改进。凡是依据本发明的权利要求书及说明书内容所作的简单、等效变化与修饰，皆落入本发明专利的权利要求保护范围。

Claims (6)

1.一种自适应数字混频正交本振信号频率控制字的获取方法，其特征在于，包括以下步骤：

对输入信号进行采样；

对采样后的信号进行N点FFT运算，其中N＝2^m，m是正整数；

获取所述N点FFT运算的结果的幅度值；

获取所述幅度值的最大值的对应位置；

将所述最大值的对应位置转换成二进制值，并在所述二进制值后补0以满足相位累加器的位数要求，从而得到频率控制字。

2.如权利要求1所述的自适应数字混频正交本振信号频率控制字的获取方法，其特征在于，所述N点FFT运算的结果包括实数部分real和虚数部分imag。

3.如权利要求2所述的自适应数字混频正交本振信号频率控制字的获取方法，其特征在于，采用CORDIC算法对所述实数部分real和虚数部分real进行

运算从而获取所述幅度值。

4.如权利要求3所述的自适应数字混频正交本振信号频率控制字的获取方法，其特征在于，对所述幅度值在N/2点内求最大值的对应位置。

5.如权利要求4所述的自适应数字混频正交本振信号频率控制字的获取方法，其特征在于，根据所述最大值的对应位置获取输入信号的中心频率。

6.如权利要求5所述的自适应数字混频正交本振信号频率控制字的获取方法，其特征在于，所述步骤都是在FPGA中实现。

Images