JP2003348048A - 受信装置、および端末装置 - Google Patents

Abstract

(57)【要約】 【課題】同期信号を含む信号を送受信する際、基準クロ
ックに関する周波数誤差を補正可能な受信装置および端
末装置を提供する。 【解決手段】端末装置の基準クロックを生成する基準ク
ロック生成部３２０と、基地局から送信された同期信号
を含む信号をＡ／Ｄ変換するＡ／Ｄ変換部１０３と、同
期信号に応じてフレーム同期処理を行うフレーム同期部
３１１と、同期信号の誤差に応じて基地局の基準クロッ
クと端末装置の基準クロックの誤差を検出するクロック
オフセット検出部３１２と、その誤差とＲＦ選局周波数
に応じたキャリアオフセットを計算するオフセット周波
数計算部３２１と、計算結果に応じたコントロールワー
ドを生成するコントロールワード変換部３２２と、コン
トロールワードに応じた搬送波を生成する数値制御発振
器３２３、ＳＩＮＲＯＭ３２４、ＣＯＳＲＯＭ３２５お
よび乗算器１０６０１，１０６０２とを設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、所定のデータ通信
を行う通信システムの受信装置および端末装置に関する
ものである。

【０００２】

【従来の技術】無線通信、たとえば、ＯＦＤＭ技術を用
いた無線通信では、無線送受信でのキャリア（搬送波）
周波数の誤差（オフセット）をいかに最小限に抑えるか
が、十分な伝送特性を得るための１つのキーポイントで
ある。受信側でのキャリア周波数再生は、パケットの先
頭のトレーニング信号（プリアンブル）を用いて行われ
るが、キャリア再生回路で補正できなかったキャリアの
残留成分は、ＦＦＴ（Fast Fourier transform）処理を
行った後、パケットに埋め込まれているリファレンスシ
ンボルや各シンボルに埋め込まれているパイロットキャ
リアと呼ばれるリファレンスを用いて周波数軸上で補正
される。

【０００３】

【発明が解決しようとする課題】ところが、残留成分が
大きくなると、この周波数軸上での補正ができない、ま
たは補正はできても精度が不十分になってしまうという
問題点があった。この結果６４ＱＡＭなどの多値変調で
は、同じＳ／Ｎの伝送でも残留キャリア周波数オフセッ
トの大きさによって、伝送ビットエラーレートが劣化し
てしまうという問題点が生じていた。

【０００４】ところで、キャリア周波数のオフセットの
原因は、送受信のローカル周波数のずれ、つまり、たと
えば基地局と子機のローカル周波数のずれである。従
来、たとえばローカル周波数はリファレンス周波数を使
ったＰＬＬ等により設定される。上述の場合には、ずれ
の主原因はリファレンス用の局部発振器、たとえば水晶
発振器の発振周波数が送受信でずれているためである。
つまり、たとえば基地局と子機の局部発振器の発振周波
数がずれているためである。

【０００５】従来、この種の問題点の対策には、ＴＣＸ
Ｏ（Temperature compensated crystal oscillator）と
呼ばれる温度補正つきの高精度な水晶発振器が使用され
ていた。ＴＣＸＯでは、発振周波数のずれは数ｐｐｍ以
下に抑えられているが、部品コストの高さが問題となっ
ている。

【０００６】本発明の目的は、所定の基準クロックに基
づいて生成された同期信号を含む信号を送受信する場合
に、送受信において基準クロックに関する周波数誤差を
補正することができる受信装置および端末装置を提供す
ることである。

【０００７】なお、ここでいうクロックとは、たとえば
水晶発振器等のクロック生成部により生成された特定の
周期または周波数をもつ信号を意味する。このクロック
は、たとえば、方形波であったり正弦波であったりす
る。

【０００８】

【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の観点は、第１の基準クロックに基づ
いて生成された同期信号を含む信号を受信する受信装置
であって、第２の基準クロックを生成する基準クロック
生成手段と、受信信号に含まれる同期信号、および前記
基準クロック生成手段から出力された第２の基準クロッ
クに基づいて、前記第１および第２の基準クロックに関
する周波数誤差を検出する誤差検出手段と、前記誤差検
出手段により検出された第１および第２の基準クロック
に関する周波数誤差に応じて、前記基準クロック生成手
段で生成される第２の基準クロックに基づく回路動作を
補正する補正手段とを有する。

【０００９】上述の本発明の第１の観点によれば、基準
クロック生成手段では、第２の基準クロックが生成され
る。誤差検出手段では、第１の基準クロックに基づいて
生成された信号に含まれる同期信号、および基準クロッ
ク生成手段から出力された第２の基準クロックに基づい
て、第１および第２の基準クロックに関する周波数誤差
が検出される。補正手段では、誤差検出手段により検出
された第１および第２の基準クロックに関する周波数誤
差に応じて、基準クロック生成手段で生成される第２の
基準クロックに基づく回路動作が補正される。

【００１０】好適には、前記受信信号は、前記第１の基
準クロックに基づいて生成された所定のフレーム同期信
号を含むフレーム構造を有し、前記誤差検出手段は、前
記受信信号に含まれる所定のフレーム同期信号、および
前記基準クロック生成手段から出力された第２の基準ク
ロックに基づいて、前記受信信号のフレーム周期の誤差
を検出するフレーム誤差検出手段と、前記フレーム誤差
検出手段から出力された前記所定のフレーム周期の誤差
に応じて、前記第１および前記第２の基準クロックの周
波数誤差を検出する基準クロック誤差検出手段とを含
み、前記補正手段は、前記第１および第２の基準クロッ
クの周波数誤差に応じて、前記受信信号の検波用の搬送
波の周波数を補正する搬送波補正手段を含む。

【００１１】また、好適には、前記誤差検出手段は、所
定の時間、前記検出された第１および第２の基準クロッ
クに関する周波数誤差を積算する積算手段と、前記積算
手段により積算された第１および第２の基準クロックに
関する周波数誤差に基づいて、前記所定の時間、平均化
した前記第１および第２の基準クロックに関する周波数
誤差を出力する誤差平均化手段とを有する。

【００１２】また、好適には、前記補正手段は、前記第
１および第２の基準クロックに関する周波数誤差を除去
するように、前記基準クロック生成手段から出力される
第２の基準クロックに基づく回路動作の補正を行う。

【００１３】また、好適には、アナログ信号である前記
受信信号を、ディジタル信号に変換するアナログ−ディ
ジタル変換手段を有し、前記補正手段は、前記アナログ
−ディジタル変換手段から出力されたディジタル信号
に、前記所定の処理を行う。

【００１４】また、好適には、前記誤差検出手段は、前
記同期信号に応じて相互相関演算を行い、前記第１およ
び第２の基準クロックに関する周波数誤差を検出する相
互相関演算手段を有し、前記補正手段は、前記積算手段
により前記第１および第２の基準クロックに関する周波
数誤差が積算されるまで、前記相関演算手段から出力さ
れた前記周波数誤差に基づいて前記第２の基準クロック
に基づく回路動作を補正する。

【００１５】また、好適には、前記補正手段は、前記積
算手段により、前記所定の時間、前記第１および第２の
基準クロックに関する周波数誤差が積算されたときは、
前記誤差平均化手段から出力される前記第１および第２
の基準クロックに関する周波数誤差に基づいて前記第２
の基準クロックに基づく回路動作を補正する。

【００１６】また、好適には、前記受信信号は、直交周
波数分割多重変調方式に基づいて変調されている。

【００１７】また、好適には、前記補正された第２の基
準クロックに応じて、前記受信信号を離散フーリエ変換
して復調する復調部を有する。

【００１８】上記目的を達成するために、本発明の第２
の観点は、第１の基準クロックに基づいて所定の処理を
行う基地局と、通信を行う端末装置であって、前記基地
局から送信された第１のクロックに基づいて生成された
所定のタイミングの同期信号を含む信号を受信する受信
手段と、第２の基準クロックを生成する基準クロック生
成手段と、前記受信手段で受信された受信信号に含まれ
る所定のタイミングの同期信号、および前記基準クロッ
ク生成手段から出力された第２の基準クロックに基づい
て、前記第１および第２の基準クロックに関する周波数
誤差を検出する誤差検出手段と、前記誤差検出手段によ
り検出された第１および第２の基準クロックに関する周
波数誤差に応じて、前記基準クロック生成手段で生成さ
れる第２の基準クロックに基づく回路動作を補正する補
正手段と、前記補正手段により補正された回路動作に基
づいて所定の信号を生成し送信する送信手段とを有す
る。

【００１９】好適には、前記受信信号は、前記第１の基
準クロックに基づいて生成された所定のフレーム同期信
号を含むフレーム構造を有し、前記誤差検出手段は、前
記受信信号に含まれる所定のフレーム同期信号、および
前記基準クロック生成手段から出力された第２の基準ク
ロックに基づいて、前記受信信号のフレーム周期の誤差
を検出するフレーム誤差検出手段と、前記フレーム誤差
検出手段から出力された前記所定のフレーム周期の誤差
に応じて、前記第１および前記第２の基準クロックの周
波数誤差を検出する基準クロック誤差検出手段とを含
み、前記補正手段は、前記第１および第２の基準クロッ
クの周波数誤差に応じて、前記送信信号の搬送波の周波
数を補正する搬送波補正手段を含む。

【００２０】また、好適には、前記誤差検出手段は、所
定の時間、前記検出された第１および第２の基準クロッ
クに関する周波数誤差を積算する積算手段と、前記積算
手段により積算された第１および第２の基準クロックに
関する周波数誤差に基づいて、前記所定の時間、平均化
した前記第１および第２の基準クロックに関する周波数
誤差を出力する誤差平均化手段とを有する。

【００２１】また、好適には、前記補正手段は、前記送
信手段により送信される所定の信号の搬送波の周波数
と、前記受信信号の搬送波の周波数の誤差を除去するよ
うに、前記基準クロック生成手段から出力される前記第
２の基準クロックに基づく回路動作の補正を行う。

【００２２】また、好適には、送信される所定のデータ
を含むベースバンド信号をアナログ信号に変換するディ
ジタル−アナログ変換手段を有し、前記補正手段は、前
記ディジタル−アナログ変換手段へ入力する前に、前記
所定の処理を行う。

【００２３】

【発明の実施の形態】以下、本発明の好適な実施の形態
を、図面に関連付けて説明する。

【００２４】図１は、本発明に係る通信システムに係る
一実施の形態を示す図である。本実施の形態の通信シス
テム１は、図１に示すように、端末装置２−１〜２−
ｎ、基地局（Ｈｕｂ）３とを有する。端末装置２−１〜
２−ｎの個々を区別しないときは、端末装置２と言う。
端末装置２と基地局３は、所定の周波数の搬送波を用い
て、データ通信を行う。

【００２５】基地局３は、内部の局部発振器で生成され
た基準クロック（第１の基準クロックに相当する）ｆｃ
３に基づいて所定の処理を行う。たとえば、基地局３
は、基準クロックｆｃ３に基づいてベースバンド信号の
処理等を行い、また基準クロックｆｃ３に基づいて生成
された同期信号を含む信号を生成し、所定の周波数ｆｗ
３の搬送波を所定の変調方式で変調して端末装置２へ送
信する。

【００２６】端末装置２は、内部発振器で生成された基
準クロック（第２の基準クロックに相当する）ｆｃ２に
基づいて所定の処理を行う。たとえば、端末装置２は、
基地局３から送信された信号（変調された搬送波ｆｗ
３）を受信し、基準クロックｆｃ２に基づく再生搬送波
ｆｗ２によって、所定の同期信号を含む信号の検波を行
い、ベースバンド信号を出力し、また基準クロックｆｃ
２に基づいて所定のベースバンド信号の処理等を行う。

【００２７】しかし、基地局３と端末装置２の基準クロ
ックに誤差（オフセット）があることにより、基地局３
から送信される搬送波の周波数と、端末装置２で受信す
る際に再生される搬送波の周波数に誤差（オフセット）
が生じ、十分な伝送特性が得られないために、基準クロ
ックと、搬送波周波数のオフセットを最小限に抑えるこ
とが重要である。

【００２８】このため、本実施の形態に係る端末装置２
は、受信信号に含まれる同期信号に基づいて、基準クロ
ックｆｃ２を補正して、補正した基準クロックに基づい
て、所定の処理、たとえば搬送波周波数のオフセットを
最小限に抑える処理を行う。また、端末装置２は、基地
局３にデータ信号を送信する際には、受信信号に含まれ
る同期信号に基づいて、基準クロックｆｃ３を推測し
て、基準クロックｆｃ２に対する補正係数を求め、これ
によって所定の補正を行い、搬送波周波数ｆｗ３と一致
するような周波数の搬送波を生成して、ベースバンド信
号に応じて所定の変調方式で変調し送信する。

【００２９】図２は、図１に示した基地局の一具体例を
示す図である。本実施の形態では、基地局３は一般的な
送受信系の構成を有し、基準クロックおよび搬送波周波
数の補正処理を行わない。また、本実施の形態の端末装
置２は、基地局３から送信された信号に応じて基準クロ
ックおよび搬送波周波数の補正を行う。

【００３０】基地局３は、たとえば図２に示すように、
ベースバンドプロセッサ３００１、発振器３００２〜３
００４、ＬＰＦ（Low pass filter ）３００５，３００
６、ＰＬＬ（Phase-locked loop ）３００７，３００
８、乗算器３００９〜３０１２、増幅器３０１３〜３０
１６、ＢＰＦ（Band pass filter）３０１７〜３０１
９、送受信スイッチＴ／ＲＳＷ３０２０、アンテナ３０
２１を有する。

【００３１】基地局３において、所定の信号を送信する
際には、ベースバンドプロセッサ３００１に発振器３０
０２から出力される基準クロックｆｃ３が供給されて、
所定のベースバンド信号が出力される。ベースバンド信
号は、ＬＰＦ３００５でフィルタリングされ、乗算器３
００９、ＰＬＬ３００７、および発振器３００３により
周波数変換され、ＢＰＦ３０１７で帯域制限され、乗算
器３０１０、ＰＬＬ３００８、および発振器３００４に
より周波数変換され、増幅器３０１４で増幅され、Ｔ／
ＲＳＷ３０２０を介して、ＢＰＦ３０１８で帯域制限
し、アンテナ３０２１から出力される。たとえば増幅器
３０１３はベースバンドプロセッサ３００１によりコン
トロールされる。

【００３２】基地局３において、所定の信号を受信する
際には、所定の受信信号は、アンテナ３０２１で受信さ
れ、Ｔ／ＲＳＷ３０２０を介して、増幅器３０１５で増
幅され、乗算器３０１１、ＰＬＬ３００８、および発振
器３００４により周波数変換され、ＢＰＦ３０１９で帯
域制限され、増幅器３０１６たとえばＡＧＣ（Automati
c gain control）で一定の振幅に増幅され、乗算器３０
１２、ＰＬＬ３００７、および発振器３００３により周
波数変換され、ＬＰＦ３００６により帯域制限され、ベ
ースバンドプロセッサに入力され、所定の処理が行われ
る。たとえば増幅器３０１６はベースバンドプロセッサ
３００１によりコントロールされる。図１に示すよう
に、たとえば、一般的な基地局３は、２０ＭＨｚの発振
器をＲＦ／ＩＦブロックおよびベースバンド信号処理部
の基準クロックｆｃ３として使用している。

【００３３】本実施の形態では、上述したように、たと
えば基地局３は内部の基準クロックに基づいて所定の送
受信処理を行う。端末装置２では、基地局３から送信さ
れた信号に応じて、内部の基準クロックの誤差を補正し
て、所定の送受信処理、たとえば搬送波のオフセットを
抑える処理を行う。

【００３４】たとえば、ワイヤレス１３９４のシステム
の場合には、Ｈｕｂとなる基地局３を基準として４ｍｓ
を１フレームとして定義している。ＴＤＭＡ（時分割多
重）システムの多くはこのようなフレーム構造を採用し
ており、フレーム内をいくつかの領域に分けて使用して
いる。フレームスタートパケットは、先頭のプリアンブ
ル部の構成が他のパケットと異なっており、この部分を
検出することでフレームスタートパケットとして検出さ
れる。

【００３５】プリアンブルを使用した場合の同期検出に
ついては、プリアンブルの前半部分の自己検出により精
度の高いタイミング検出を行う。この相互相関検出をあ
る時間軸のウィンドウ内でのピーク検出で行うと精度の
高いタイミング検出が可能である。

【００３６】このようなフレーム構造をもつシステムで
は、４ｍｓ毎に１回フレームスタートパケットが検出さ
れる。ＯＦＤＭの１サンプルが２０ＭＨｚ（５０ｎＳ）
なので、これを基準クロックとすると、８００００クロ
ックに１回ということになる。フレームスタートパケッ
トの間隔をこの基準クロックでカウントすると、基地局
（Ｈｕｂ）３の基準クロックと端末装置（Ｌｅａｆまた
は移動局）２の基準クロックが完全に一致している場
合、間隔は常に８００００となる。

【００３７】基準クロックに水晶発振器や振動子を利用
すると、ばらつきは数十ｐｐｍ程度ある。たとえばは２
５ｐｐｍ程度のずれがあるとすると、検出されるフレー
ムスタートパケットの間隔は８００００±２クロック程
度になる。この方法では、基準クロックのずれを１クロ
ック単位で観測しているので、１回の観測で検出可能な
ずれの最小単位は１クロックである。

【００３８】しかし、フレームスタートパケットを連続
して観測すれば、検出可能なずれの最小単位をもっと小
さくすることができる。たとえば、０．４クロックのず
れがある場合、１フレームではずれ量の検出はできない
が、５フレーム連続で観測することで、合計２クロック
のずれが検出できる計算となる。

【００３９】低Ｓ／Ｎやマルチパス環境などの劣化およ
びばらつき要因等を考えると、連続で観測すべきフレー
ム数、つまり平均回数はもっと大きくとる必要はある
が、一般的には平均回数に比例して、観測可能なずれの
最小単位は小さくなっていく。１回の観測で観測可能な
ずれの最小値は１クロック（１２．５ｐｐｍ）であるか
ら実用的な精度として、１０秒程度（２５００）フレー
ムの観測を行えば、０．１〜１ｐｐｍ程度の精度で基準
クロックのずれを検出することができる。

【００４０】基準クロックのずれ検出結果から、キャリ
ア周波数オフセットを補正する方法について以下に述べ
る。キャリア周波数オフセットの補正には、ＲＦ部の選
局ＰＬＬ（Phase Locked Loop ）の分周比設定を補正す
る方法と、ベースバンド信号処理部で複素乗算器を使用
して補正する方法がある。

【００４１】たとえば、選局ＰＬＬを使用して補正した
場合には補正範囲が比較的広くとれ、ＩＦフィルタなど
の周波数センタが正確に設定されるという長所がある
が、補正可能な最小単位（一般にステップサイズと言
う）は小さく取ることができない。

【００４２】一方、ベースバンド信号処理で補正を行う
と、補正範囲はサンプリング周波数の制限を受けるもの
の、数値制御発振器（ＮＣＯ）を使用することで、１Ｈ
ｚ以下の精度で、キャリア周波数オフセットの補正を行
うことができる。

【００４３】図３は、図１に示した端末装置の受信系の
ブロック構成図である。本実施の形態に係る通信システ
ム１は、たとえば端末装置２が、基地局３においてベー
スバンド信号に応じてＯＦＤＭ変調された信号を送受信
する。図３を参照しながら本発明に係る端末装置２の受
信系の一実施の形態の概略を簡単に説明する。

【００４４】端末装置２は、受信系２ｒ（受信装置に相
当する）として、たとえば図３に示すように、Ａ／Ｄ
（アナログ−ディジタル）変換部１０３、乗算器１０６
０１，１０６０２、ディジタルローパスフィルタＬＰＦ
１０６２，１０６３、ＦＦＴ（Fast Fourier transfor
m）１０７１、位相誤差補償回路（Phase error compens
ate）３０１、デマッピング（Demapping ）回路３０
２、フレーム同期部３１１およびクロックオフセット検
出部３１２を含む誤差検出部３１０、ならびに基準クロ
ック生成部３２０、キャリアオフセット周波数計算部３
２１、コントロールワード変換部３２２、数値制御発振
器（ＮＣＯ）３２３、ＳＩＮＲＯＭ（Sin readonly mem
ory）３２４、およびＣＯＳＲＯＭ（Cosine read only
memory ）３２５を有する。フレーム同期部３１１はフ
レーム誤差検出手段に相当し、クロックオフセット検出
部３１２は基準クロック誤差検出手段に相当する。

【００４５】Ａ／Ｄ変換部１０３は、不図示のアンテナ
で受信された信号が、不図示の受信回路により周波数変
換されたＩＦ（Intermediate frequency）信号を、所定
のサンプリング周波数で、アナログ信号からディジタル
信号へ変換し出力する。

【００４６】乗算器１０６０１，１０６０２は、Ａ／Ｄ
変換部１０３から出力されたディジタル信号と、ＳＩＮ
ＲＯＭ３２４およびＣＯＳＲＯＭ３２５から出力された
ＳＩＮ波およびＣＯＳ波を乗算し、ＬＰＦ１０６２，１
０６３に出力する。ＬＰＦ１０６２，１０６３は、乗算
器１０６０１，１０６０２から入力された信号の高周波
成分を除去してベースバンド信号として、ＦＦＴ１０７
１、およびフレーム同期部３１１に出力する。

【００４７】ＦＦＴ１０７１は、ＬＰＦ１０６２，１０
６３から入力されたＯＦＤＭ信号を、高速離散フーリエ
変換して次段に出力する。位相誤差補償回路３０１は、
ＦＦＴ１０７１から出力された信号の位相誤差を補正
し、デマッピング回路３０２に出力する。デマッピング
回路３０２は、位相誤差補償回路３０１から出力された
信号から所定の情報を復元し出力する。

【００４８】フレーム同期部３１１は、基地局３から送
信された信号に含まれる同期信号（たとえばフレーム同
期信号）、および基準クロックに基づいて同期処理を行
い、同期信号のずれを検出し出力する。クロックオフセ
ット検出部３１２は、フレーム同期部３１１から出力さ
れフレーム同期信号の誤差（オフセット）に基づいて、
基地局３の基準クロックおよび内部の基準クロックとの
誤差（オフセット）（Ｓ３１０）を出力する。

【００４９】基準クロック生成部３２０は、たとえば、
水晶発振器等により生成された特定の周期または周波数
の基準クロック信号ｆｃ２（クロックとも言う）を生成
する。たとえば、基準クロック信号ｆｃ２は方形波や正
弦波である。受信装置２は、この基準クロック信号ｆｃ
２に基いて動作を行う。

【００５０】キャリアオフセット周波数計算部３２１
は、クロックオフセット検出部３１２から出力されたク
ロックオフセットを示すデータ、およびＲＦ選局周波数
に基いてキャリアオフセットを計算し、キャリアオフセ
ットを示すデータをコントロールワード変換部３２２へ
出力する。

【００５１】コントロールワード変換部３２２は、キャ
リアオフセット計算部３２１から出力されたキャリアオ
フセットを示すデータに基いて、キャリアオフセットを
キャンセルする信号を数値制御発振器３２３に発生させ
るコントロールワードを生成し、数値制御発振器３２３
に出力する。

【００５２】数値制御発振器（ＮＣＯ）３２３は、コン
トロールワード変換部３２２から出力されたコントロー
ルワードに基づいて、キャリアオフセットをキャンセル
する信号をＳＩＮＲＯＭ３２４およびＣＯＳＲＯＭ３２
５に出力する。ここで、たとえば、キャリアオフセット
はＲＦ周波数×基準クロックオフセットである。

【００５３】ＳＩＮＲＯＭ３２４およびＣＯＳＲＯＭ３
２５は、数値制御発振器３２３から出力された信号に基
づいて、ＳＩＮ波およびＣＯＳ波を生成し、乗算器１０
６０１，１０６０２に出力する。

【００５４】図４は、図３に示した端末装置の受信系の
動作を説明するためのフローチャートである。図４を参
照しながら、受信系の動作を説明する。端末装置２で
は、内部の基準クロック生成部により基準クロックが生
成され、その基準クロックに基づいて所定の処理が行わ
れる。

【００５５】ステップＳＴ１において、基地局３から送
信された同期信号を含む信号が受信され、不図示の周波
数変換回路によりＩＦ信号に変換され、Ａ／Ｄ変換器１
０３でディジタル信号に変換され、乗算器１０６０１，
１０６０２で、ＳＩＮＲＯＭ３２４およびＣＯＳＲＯＭ
３２５から出力されたＳＩＮ波およびＣＯＳ波が乗算さ
れ、ＬＰＦ１０６２，１９６３により帯域制限され、フ
レーム同期部３１１、およびＦＦＴ１０７１に出力され
る。ＦＦＴ１０７１では、ディジタル信号が高速離散フ
ーリエ変換され、位相誤差補償回路３０１で所定の補正
が行われ、デマッピング回路３０２により所定の処理が
行われ、所定の情報が復元される。

【００５６】一方、フレーム同期部３１１では、ＬＰＦ
１０６２から入力された信号に含まれる同期信号（フレ
ーム同期信号）に基づいて、後述する所定の同期処理が
行われ（ＳＴ２）、基地局３から出力された信号の同期
信号の誤差が検出され、クロックオフセット検出器３１
２に出力される（ＳＴ３）。

【００５７】クロックオフセット検出器３１２では、フ
レーム同期部３１１から出力された、同期信号の誤差に
基づいて基地局３の基準クロックと、端末装置２の基準
クロックとの誤差（クロックオフセット）が計算され、
キャリアオフセット周波数計算部３２１へ出力される
（ＳＴ４）。

【００５８】キャリアオフセット周波数計算部３２１で
は、クロックオフセット検出部３１２から出力されたク
ロックオフセットを示すデータ、およびＲＦ選局周波数
に基づいて、キャリアオフセットが計算され、コントロ
ールワード変換部３２２へ出力される。

【００５９】コントロールワード変換部３２２では、キ
ャリアオフセット周波数計算部３２１から出力されたキ
ャリアオフセットに基づいて、このキャリアオフセット
をキャンセルするために、数値制御発振器３２３に与え
るべきコントロールワードが生成される。

【００６０】数値制御発振器３２３では、キャリアオフ
セット周波数計算部３２１から出力されたコントロール
ワードに応じて生成された信号が、ＳＩＮＲＯＭ３２４
およびＣＯＳＲＯＭ３２５に出力される。ＳＩＮＲＯＭ
３２４およびＣＯＳＲＯＭ３２５では数値制御発振器３
２３から出力された信号に応じたＳＩＮ波およびＣＯＳ
波（キャリアオフセットに相当する信号）が、乗算器１
０６０１，１０６０２に出力され、キャリア（搬送波）
周波数の補正が行われる（ＳＴ５）。

【００６１】以上、説明したように本実施の形態に係
る、端末装置２の受信系は、基準クロックを生成する基
準クロック生成部３２０と、基地局３から送信された同
期信号を含む信号のＩＦ信号をＡ／Ｄ変換するＡ／Ｄ変
換部１０３と、同期信号に基づいて同期処理を行うフレ
ーム同期部３１１と、フレーム同期部３１１から出力さ
れた同期信号の誤差（オフセット）に基づいて、基地局
３の基準クロックと、端末装置２の基準クロックの誤差
（オフセット）を計算するクロックオフセット検出部３
１２と、ＲＦ選局周波数およびクロックオフセット検出
部３１２から出力されたクロックオフセットに基づい
て、キャリアオフセット周波数を計算するキャリアオフ
セット周波数計算部３２１と、キャリアオフセット周波
数に基づいて所定のキャリア周波数オフセットに相当す
る信号を生成する数値制御発振器３２３、ＳＩＮＲＯＭ
３２４、ＣＯＳＲＯＭ３２５、および乗算器１０６０
１，１０６０２と、ベースバンド信号に基づいて所定の
処理を行うＦＦＴ１０７１、位相誤差補償回路３０１、
およびデマッピング回路３０２とを設けたので、基地局
３と、端末装置２の基準クロックの誤差（オフセット）
を推定することができ、この誤差に起因するキャリア
（搬送波）周波数オフセットを補正することができる。

【００６２】また、一般的な端末装置が基準クロック生
成部に高価なＴＣＸＯを用いるのに対し、本実施の形態
に係る端末装置２では、基準クロック生成部に安価な水
晶振動子を用いた場合であっても、基準クロックを補正
することで、搬送波周波数のオフセットを抑えることが
できる。また、キャリア（搬送波）周波数のオフセット
をＡ／Ｄ変換後に行っているので、たとえば上述の構成
要素を半導体集積回路上に構成して、上述の所定の処理
を行うことがきる。

【００６３】図５は、図１に示した端末装置の一実施の
形態を示す図である。本実施の形態に係る端末装置２ａ
の受信装置２ｒａを、図５を参照しながら説明する。本
実施の形態では、図３に示した端末装置２の受信装置２
ｒとの相違点は、周波数オフセット検出器３１４が追加
されていることである。その他の構成要素については、
同様なので説明を省略する。

【００６４】周波数オフセット検出器３１４は、後述す
るように、たとえば、受信信号に含まれる同期信号に対
して自己相関演算を行い、搬送波周波数のオフセットを
検出し加算器３１３に出力する。加算器３１３では、周
波数オフセット検出器３１４から出力された搬送波周波
数オフセットと、キャリア周波数オフセット計算部３２
１から出力された搬送波周波数オフセットを加算し、数
値制御発振器３２３に入力される。以下の処理は同様で
ある。

【００６５】受信装置２ｒａでは、たとえば通信を開始
した当初は、フレーム同期部３１１によるずれ（オフセ
ット）検出が、後述するように十分に平均化されていな
いので、周波数オフセット検出器３１４により自己相関
演算により周波数オフセットを検出し、検出されたオフ
セットに基づいてキャリア周波数の補正を行う。そし
て、フレーム同期部３１１による平均化が進んだ段階
で、精度の不十分な自己相関演算からフレーム同期ベー
スの制御に切り替える。

【００６６】上述したように、本実施の形態では、通信
を開始した所定の時間（フレーム同期処理が十分でない
場合）、周波数オフセット検出器３１４による基準クロ
ックおよびキャリア周波数の補正を行い、所定の時間経
過後（フレーム同期処理が十分である場合）は、フレー
ム同期部３１１により検出された周波数オフセットに応
じて、基準クロックおよびキャリア周波数の補正を行
う。こうすることで、フレーム同期処理が十分でない場
合であっても、基準クロックおよびキャリア周波数のオ
フセットの補正を行うことができる。また、ＲＦ周波数
が５ＧＨｚだとすると、基準クロックが２０ｐｐｍずれ
ると１００ｋＨｚのキャリアオフセットとなるが、たと
えば、ワイヤレス１３９４システムでは、１ＯＦＤＭシ
ンボル＝３．６μｓなので、１００ｋＨｚのキャリアオ
フセットによりシンボル内で１２０°の位相回転がある
ことになる。上述した構成の端末装置２では、１００分
の１の位相回転に抑えることができ、位相補正の絶対値
の精度が大幅に向上することができる。

【００６７】また、ベースバンド信号処理で補正を行っ
たので、補正範囲はサンプリング周波数の制限を受ける
ものの、数値制御発振器（ＮＣＯ）を使用することで、
１Ｈｚ以下の精度で、キャリア周波数オフセットの補正
を行うことができる。

【００６８】次に、図６〜図４０を参照しながら、より
具体的に、端末装置２について説明する。図６は、図１
に示した端末装置の受信系の一実施の形態を示すブロッ
ク構成図である。

【００６９】本実施の形態に係る端末装置２の受信系２
ｒは、図６に示すように、自動利得制御増幅部（ＡＧＣ
ＡＭＰ）１０１、受信信号電力観測部（ＰＯＷ）１０
２、Ａ／Ｄコンバータ（ＡＤＣ）１０３、ディジタル／
アナログ（Ｄ／Ａ）コンバータ（ＤＡＣ）１０４、Ａ／
Ｄコンバータ（ＡＤＣ）１０５、受信信号処理部（ＲＸ
ＰＲＣ）１０６、ＯＦＤＭ復調部（ＤＥＭＯＤ）１０
７、遅延部（ＤＬＹ）１０８、バースト検出部（ＢＤ
Ｔ）１０９、タイミング制御部（ＴＭＧ）１１０、およ
び増幅利得制御部（ＡＧＣＴＬ）１１１を主構成要素と
して有している。

【００７０】以下、本実施形態において採用する通信シ
ステム１の自動利得制御システム、送信（受信）信号、
ＦＦＴタイミングの最適化の概要、および図５の端末装
置２の受信系（受信装置）２ｒの各構成要素の具体的な
構成および機能について、順を追って説明する。

【００７１】まず、５ＧＨｚ帯無線ＬＡＮシステムの端
末装置の自動利得制御システムについて説明する。

【００７２】５ＧＨｚ帯無線ＬＡＮシステムは、広帯域
にわたって優れた通信性能を実現するため、ＯＦＤＭ変
調方式が採用されている。ＯＦＤＭ変調方式は、ゴース
トおよびマルチパスに対する強度が大きい反面、回路の
ノンリニアリティ（非線形性）に対する強度が弱い。こ
のため、Ａ／Ｄコンバータ等の歪みが生じると、受信信
号品質の著しい劣化を招いてしまう。このため、５ＧＨ
ｚ帯無線ＬＡＮシステムでは、フレーム構造を有する変
調信号の先頭にプリアンブル信号と呼ばれる１０〜２０
μ秒のバースト信号を挿入し、この区間内でタイミング
同期をとる一方、Ａ／Ｄコンバータ１０３に入力される
信号の電圧振幅を歪みの生じない信号許容範囲内にレベ
ル補足する必要がある。

【００７３】また、プリアンブル信号の後半の数μ秒に
は、リファレンス信号と呼ばれる伝送路の周波数特性を
観測し、プリアンブル信号に続くデータ信号（実際の通
信データ）を補正するための基準信号が入っている。リ
ファレンス信号とデータ信号では、Ａ／Ｄコンバータ１
０３から出力されたディジタル信号のレベルを変動する
ことは許されず、自動利得制御増幅部１０１の利得を一
定に保つ必要がある。したがって、５ＧＨｚ帯無線ＬＡ
Ｎシステムでは、１０μ秒の時間で、歪みの生じない信
号許容範囲内にレベル補足する高速かつ高性能の自動利
得増幅方式が必要となる。本実施形態では、後述するよ
うに、上記のプリアンブル区間内で行う高速かつ高性能
なレベル補足を実現するため、３段階のレベル補足を行
う。

【００７４】５ＧＨｚ帯無線ＬＡＮシステムとしては、
代表的なものに次の３つのシステムがある。 ＩＥＥＥ ８０２．１１ａ、 ＢＲＡＮ、 Ｗｉｒｅｌｅｓｓ １３９４。

【００７５】図７はＩＥＥＥ８０２．１１ａシステムの
代表的なプリアンブル信号を示す図、図８はＢＲＡＮシ
ステムの代表的なプリアンブル信号を示す図、図９はＷ
ｉｒｅｌｅｓｓ１３９４システムの代表的なプリアンブ
ル信号を示す図である。

【００７６】図７〜図９に示す各システムのプリアンブ
ル信号において、Ａ１６、Ｂ１６等は、パターンの識別
とバースト周期を表し、ＩＡ１６は、Ａ１６の位相反転
したパターンを表している。また、Ｃ６４はリファレン
ス信号を表しており、Ｃ１６およびＣ３２はこのガード
インターバル部を示している。

【００７７】ＩＥＥＥ８０２. １１ａでは、パターンＢ
１６が１０回繰り返されているのに対して、ＢＲＡＮで
は最初の５周期が異なる（Ａ１６，ＩＡ１６，Ａ１６，
ＩＡ１６，ＩＡ１６）。また、Ｗｉｒｅｌｅｓｓ１３９
４では１０周期全てが異なるパターンとなっている。具
体的には、Ａ１６，ＩＡ１６，Ａ１６，ＩＡ１６，Ａ１
６，Ａ１６，ＩＡ１６，Ａ１６，ＩＡ１６，ＩＡ１６の
パターンとなっている。

【００７８】また、Ｗｉｒｅｌｅｓｓ１３９４システム
では、同期転送モードをサポートしているため、映像信
号などの連続した信号を通信することができる。しかし
ながら、長期間におよぶデータ信号を通信しているとマ
ルチパス環境下では受信信号先頭のプリアンブル信号で
のリファレンス信号の受信時の伝送特性から伝送特性が
変化していってしまい、受信性能が劣化している。この
ため、一定期間以上のデータ信号区間には、図１０に示
すように、リファレンス信号ＲＥＦを挿入している。こ
れにより、このリファレンス信号ごとに伝送特性を測定
し直し、受信性能の劣化を防いでいる。

【００７９】また、図１１は、Ｗｉｒｅｌｅｓｓ１３９
４システムにおけるフレーム構造を示す図である。Ｗｉ
ｒｅｌｅｓｓ１３９４システムでは、上述したように基
地局３やハブ（Ｈｕｂ）となる局を基準として４ｍ秒
（ｍｓ）を１フレームとして定義している。Ｗｉｒｅｌ
ｅｓｓ１３９４システムのようにＴＤＭＡシステムの多
くはこのようにフレーム構造を採用しており、図１１に
示すように、フレーム内を幾つかの領域に分けて使用し
ている。

【００８０】具体的には、１フレームには、図１１に示
すように、フレームの先頭側から「フレーム・スタート
・パケットＦＳＰ（Frame Start Packet）」、サイクル
・リポート・パケットＳＲＰ（Cycle Report Packet
）」、「ステーション・シンク・パケットＳＳＰ（Sta
tion Sync Packet ）」、「アイソクロナス・パケット
・エリアＩＰＡ（Isochronous Packet Area ）」、「ア
シンクロナス・パケット・エリアＡＰＡ（Asynchronous
Packet Area）」、および「ギャップ（Gap ）」の各領
域に区分けされている。そして、プリアンブル信号は、
先頭のフレーム・スタート・パケットＦＳＰに配置され
る。

【００８１】上記のようなバースト信号に対しては、受
信レベルの最適化（ＡＧＣ）、受信周波数ずれの補正、
同期の検出を短時間に行う必要がある。本実施形態で
は、後述するように、受信開始の時点（バースト検出開
始時）は自動利得制御増幅部１０１の利得レベルは最大
にして待ち受けを行っており、信号を検出すると一定期
間の入力信号の大きさ（受信信号電力）を計測し、その
結果に基づいて前段の自動利得制御増幅部１０１の利得
レベルを調整する。次に、受信周波数ずれの検出と補正
が行われる。周波数ずれの検出は、自己相関、および上
述した同期処理結果を用いて行う。自己相関は相関器の
出力は繰り返し周期での位相回転に相当することを利用
する。同期の検出は、自己相関または相互相関を用いて
行う。検出された同期タイミングをもとにＯＦＤＭデー
タシンボルに対するＦＦＴタイミングを決定する。

【００８２】ＯＦＤＭデータシンボルＳＹＢＬでは、図
１２（Ａ），（Ｂ）に示すように、データ部の前にその
データの最後の部分を繰り返すガードインターバルＧＩ
を付加する手法（Cyclic Extension法）が用いられる。
これはマルチパスなどによるシンボル間干渉を最小限に
抑えるためである。この例では、３．２μｓのデータ部
分に０．４μｓガードインターバルが付加され、１シン
ボルの長さは３．６μｓとなっている。

【００８３】図１３（Ａ）〜（Ｄ）は、このような場合
のＦＦＴへのデータ取り込みタイミングについての例を
示す図である。図１３（Ｂ）の例は、ＦＦＴへのデータ
の取り込みのタイミングが早すぎる場合である。この例
では、マルチパスによる遅延波が存在する場合、１つ前
のシンボルのデータがＦＦＴ範囲内にかぶり（重な
り）、シンボル間干渉による劣化が生じる可能性があ
る。一方、図１３（Ｃ）の例は、ＦＦＴへのデータの取
り込みのタイミングが遅すぎる場合である。この例のよ
うに、シンボルの最後方をＦＦＴに取り込む設定にする
と、ＦＦＴタイミングが何らかの原因で後方にずれた場
合、やはりシンボル間干渉による劣化につながってしま
う。そこで、通常は図１３（Ｄ）に示すようなタイミン
グに設定する。

【００８４】以上からわかるように、ＦＦＴタイミング
を最適に設定することは、ＯＦＤＭを用いた無線通信シ
ステムの受信装置においては重要である。本発明に係る
ＦＦＴタイミングの設定方法の概要を以下に述べる。

【００８５】まず、プリアンブルの前半部を検出し、Ａ
ＧＣおよび周波数ずれの補正を行う。ここで、後半部分
で相互相関をとるための検出ウィンドウを生成する。こ
のウィンドウの設定には、たとえばプリアンブル前半部
の自己相関検出結果を使うことができる。自己相関検出
で十分な同期タイミング補足はできないことから、この
ウィンドウは十分なマージンを見込んで設定する。

【００８６】このウィンドウ内で相互相関出力のピーク
サーチを行う。ピークサーチは、それまでの出力の最大
値と今回の入力の大小比較により行う。最大値が得られ
たウィンドウ内のタイミングを記憶しておくことで、ウ
ィンドウの最後でピーク位置が確定する。相互相関のピ
ークは、入力信号と期待値信号が時間軸上で一致した時
に得られるので、これをもとにＦＦＴタイミングを生成
すれば、最適な動作を行うことができる。ただし、この
方法では、ウィンドウの最後のところでウィンドウ内で
のピークがどこだったかを示す位置情報しか得られな
い。そこで次のような方法でこれを時間軸上のタイミン
グに変換する。

【００８７】まず、１シンボルをカウントするカウンタ
を用意する。このカウンタがある値になったときにＦＦ
Ｔタイミング信号ＴＦＦＴを発生するものとする。相互
相関のピーク位置と最適なＦＦＴタイミングの関係はあ
らかじめわかっているので、検出ウィンドウの後方端
（エッジ）とピーク位置の相対的な関係がわかれば、１
シンボルカウンタの値を検出ウィンドウの後方エッジに
おいて最適にプリセットすることができる。一度プリセ
ットされたカウンタは、循環的に１シンボルの期間をカ
ウントしつづけ、毎シンボルごとに一定のタイミングで
ＦＦＴタイミングを出し続ける。

【００８８】以上のように変調信号の先頭にプリアンブ
ル信号と呼ばれる１０〜２０μ秒の信号を含むバースト
信号部が挿入されて受信信号を最適なＦＦＴタイミング
で復調する復調装置の各構成要素は、以下のような構成
および機能を有する。

【００８９】自動利得制御増幅部１０１は、図示しない
アンテナで受信された受信信号ＲＳをＤＡＣ１０４を介
して供給される増幅利得制御部１１１による利得制御信
号Ｖagc のレベルに基づいて自動利得制御し、所望レベ
ルの信号ＲＸとしてＡ／Ｄコンバータ１０３に出力す
る。なお、自動利得制御増幅部１０１では、増幅利得制
御部１１１による利得制御信号Ｖagc により自動利得制
御を行う場合と制御利得を固定する場合に制御される。

【００９０】図１４は、自動利得制御増幅部１０１の具
体的な構成を示す回路図である。自動利得制御増幅部１
０１は、図１４に示すように、利得制御増幅器（ＧＣ
Ａ）１０１１、局部発振器１０１２、乗算器１０１３、
増幅器１０１４、および帯域幅が数十ＭＨｚの帯域通過
フィルタ（ＢＰＦ）１０１５を有する。これらの構成要
素のうち局部発振器１０１２および乗算器１０１３によ
り周波数変換回路が構成されている。局部発振器１０１
２は、たとえばキャリア周波数ｆ_CWの信号ｅ〔ｊ２πｆ
_CWCｔ〕を乗算器１０１３に出力する。ただし、〔 〕
はｅのべき乗を示している。

【００９１】図１４の自動利得制御増幅部１０１では、
受信信号（ＩＦ入力信号）ＲＳは、利得制御増幅器１０
１１により利得制御信号Ｖagc により定まる利得をもっ
て増幅し、局部発振器１０１２および乗算器１０１３か
らなる周波数変換回路により周波数変換した後、ＢＰＦ
１０１５で帯域制限して、出力信号（ＩＦ出力）ＲＸを
得る。

【００９２】また、図１５は、図１４の利得制御増幅器
１０１１の利得制御特性を示す図である。図１５におい
て、横軸が利得制御信号Ｖagc を、縦軸が利得をそれぞ
れ示している。この例では、図１５に示すように、利得
制御増幅器１０１１は、利得制御信号Ｖagc が０Ｖ〜１
Ｖの範囲で利得は０〜８０ｄＢまでリニア（線形）に変
化している。すなわち、この例では、制御利得範囲は８
０ｄＢである。

【００９３】受信信号電力観測部１０２は、図１４に示
すように尖頭値検波回路としてのピーク検出回路（Peak
Det）１０２１を含み、受信信号ＲＳのピーク電圧を測
定し、入力される受信信号レベルに応じた値をとる電圧
信号である電界強度信号ＲＳＳＩに変換してＡ／Ｄコン
バータ１０５に出力する。ここでは、急激な信号変化に
対応するため、平均値ではなく尖頭値を検波する。な
お、バースト検出開始時にリセット信号を与え、ピーク
検出回路(Peak Det)１０２１をリセットし、それ以降の
最大ピーク値を観測するようにする。

【００９４】図１６は、受信信号の入力レベルに対する
受信信号電力観測部１０２の出力特性を示す図である。
図１６において、横軸が入力レベルを、縦軸が電界強度
信号ＲＳＳＩの電圧をそれぞれ示している。この例で
は、図１６に示すように、入力レベルがが−７０ｄＢｖ
〜−２０ｄＢｖの範囲で電界強度信号ＲＳＳＩの電圧は
０Ｖ〜２Ｖまでリニア（線形）に変化している。

【００９５】Ａ／Ｄコンバータ１０３は、自動利得制御
増幅部１０１から出力されたアナログ受信信号ＲＸをデ
ィジタル信号に変換し、ディジタル受信信号ＲＸＤとし
て受信信号処理部１０６に出力する。

【００９６】Ｄ／Ａコンバータ１０４は、増幅利得制御
部１１１で発生される利得制御信号Ｖagc をディジタル
信号からアナログ信号に変換して自動利得制御増幅部１
０１に出力する。

【００９７】Ａ／Ｄコンバータ１０５は、受信信号電力
観測部１０２から出力された電界強度信号ＲＳＳＩをア
ナログ信号からディジタル信号ＲＳＳＩＤに変換して増
幅利得制御部１１１に出力する。

【００９８】受信信号処理部１０６は、ディジタル受信
信号ＲＸＤをベースバンド信号ｂｂ＿ｒｅ（実部）およ
びｂｂ＿ｉｍ（虚部）に変換し、ベースバンド信号のサ
ンプリング周波数を低い周波数に変換し（ダウンサンプ
リングを行い）、バースト検出部１０９による誤差検出
周波数Δｆに基づいて複素乗算を行って周波数オフセッ
トの補正を行って、信号Ｓ１０６（ｓｙ＿ｒｅおよびｓ
ｙ＿ｉｍ）を生成し、ＯＦＤＭ復調部１０７、遅延部１
０８、およびバースト検出部１０９に出力する。

【００９９】図１７は、図５の受信信号処理部１０６の
具体的な構成例を示す回路図である。本受信信号処理部
１０６は、図１７に示すように、ベースバンド変換回路
１０６１、ディジタルローパスフィルタ（ＬＰＦ）１０
６２，１０６３、ダウンコンバート回路１０６４，１０
６５、および周波数オフセット補正回路１０６６により
構成されている。ベースバンド変換回路１０６１は、局
部発振器１０６１１および乗算器１０６１２，１０６１
３により構成されている。ベースバンド変換回路１０６
１では、受信信号ＲＸＤ（ｉｆ）に乗算器１０６１２，
１０６１３においてキャリア周波数ｆ_CWを乗算すること
で、式（１）に示すように、入力受信信号ＲＸＤ（ｉ
ｆ）がベースバンド信号ｂｂ＿ｒｅ，ｂｂ＿ｉｍに変換
され、それぞれＬＰＦ１０６２、１０６３に供給され
る。

【０１００】

【数１】 ｂｂ＿ｒｅ＝ｉｆ×ｃｏｓ( ２πｆ_CWｔ) ｂｂ＿ｉｍ＝ｉｆ×ｓｉｎ( ２πｆ_CWｔ) …（１）

【０１０１】ＬＰＦ１０６２および１０６３は、たとえ
ば直線位相ＦＩＲ（Finite ImpulseResponse : 有限イ
ンパルス応答）のトランスバーサル型回路構成を有す
る。

【０１０２】ＬＰＦ１０６２は、ベースバンド信号ｂｂ
＿ｒｅの入力ラインに対して縦続接続されシフトレジス
タを構成する（ｎ−１）個の遅延器１ｒｅ−１〜１ｒｅ
−n-1 と、入力されたベースバンド信号ｂｂ＿ｒｅおよ
び各遅延器１ｒｅ−１〜１ｒｅ−n-1 の出力信号に対し
てそれぞれフィルタ係数ｈ（０）〜ｈ（ｎ−１）を乗算
するｎ個の乗算器２ｒｅ−１〜２ｒｅ−ｎと、ｎ個の乗
算器２ｒｅ−１〜２ｒｅ−ｎの出力信号を加算してダウ
ンコンバート回路１０６４に出力する加算器３ｒｅによ
り構成されている。

【０１０３】ＬＰＦ１０６３は、ベースバンド信号ｂｂ
＿ｉｍの入力ラインに対して縦続接続されシフトレジス
タを構成する（ｎ−１）個の遅延器１ｉｍ−１〜１ｉｍ
−n-1 と、入力されたベースバンド信号ｂｂ＿ｉｍおよ
び各遅延器１ｉｍ−１〜１ｉｍ−n-1 の出力信号に対し
てそれぞれフィルタ係数ｈ（０）〜ｈ（ｎ−１）を乗算
するｎ個の乗算器２ｉｍ−１〜２ｉｍ−ｎと、ｎ個の乗
算器２ｉｍ−１〜２ｉｍ−ｎの出力信号を加算してダウ
ンコンバート回路１０６５に出力する加算器３ｉｍによ
り構成されている。

【０１０４】これらＬＰＦ１０６２，１０６３、および
ダウンコンバート回路１０６４，１０６５によりベース
バンド信号ｂｂ＿ｒｅ，ｂｂ＿ｉｍのサンプリング周波
数を、たとえば１００ＭＨｚから２５ＭＨｚの信号ｄｃ
＿ｒｅ，ｄｃ＿ｉｍに変換する。このときＬＰＦ１０６
２，１０６３は、ベースバンド信号ｂｂ＿ｒｅ，ｂｂ＿
ｉｍの帯域を制限して隣接キャリアが折り返らないよう
にしている。また、ダウンコンバート回路１０６４，１
０６５におけるダウンサンプリングのタイミングは、信
号Ｅｎの供給を受けてクロックを間引いている。

【０１０５】周波数オフセット補正回路１０６６は、局
部発振器１０６６１、乗算器１０６６２〜１０６６５、
および加算器１０６６６，１０６６７により構成されて
いる。

【０１０６】周波数オフセット補正回路１０６６は、バ
ースト検出部１０９より与えられる誤差検出周波数Δｆ
を局部発振器１０６６１の発振出力に反映させ、この発
振出力と信号ｄｃ＿ｒｅとを乗算器１０６６２，１０６
６５で複素乗算し、発振出力と信号ｄｃ＿ｉｍとを乗算
器１０６６３，１０６６４で複素乗算し、加算器１０６
６６で乗算器１０６６２と乗算器１０６６３の出力を加
算し、加算器１０６６７で乗算器１０６６４と乗算器１
０６６５の出力を加算することにより、下記式（２），
（３）に示すような、信号ｓｙ＿ｒｅおよびｓｙ＿ｉｍ
を生成し、ＯＦＤＭ復調部１０７、遅延部１０８、およ
びバースト検出部１０９に出力する。

【０１０７】また、周波数オフセット補正回路１０６６
は、図３に示した、数値制御発振器３２３、ＳＩＮＲＯ
Ｍ３２４およびＣＯＳＲＯＭ３２５から出力される発振
信号が入力される。具体的には、たとえば、数値制御発
振器３２３ならびにＳＩＮＲＯＭ３２４およびＣＯＳＲ
ＯＭ３２５から出力されたＣＯＳ波が、乗算器１０６６
２，１０６６４に入力され、数値制限発振器３２３なら
びにＳＩＮＲＯＭ３２４およびＣＯＳＲＯＭ３２５から
出力されたＳＩＮ波が、乗算器１０６６３，１０６６５
に入力される。以下の処理は同様なので省略する。

【０１０８】

【数２】 ｓｙ＿ｒｅ＝ｄｃ＿ｒｅ×ｃｏｓ( ２πｆ_CWｔ) ＋ｄｃ＿ｉｍ×ｓｉｎ( ２πｆ_CWｔ) …（２）

【０１０９】

【数３】 ｓｙ＿ｉｍ＝ｄｃ＿ｉｍ×ｃｏｓ( ２πｆ_CWｔ) −ｄｃ＿ｒｅ×ｓｉｎ( ２πｆ_CWｔ) …（３）

【０１１０】図１８は、図６のＯＦＤＭ復調部の具体的
な構成例を示す回路図である。ＯＦＤＭ復調部１０７
は、受信信号処理部１０６の出力信号Ｓ１０６、すなわ
ち信号ｓｙ＿ｒｅおよびｓｙ＿ｉｍを、図６および図１
８に示すように、タイミング制御部１１０により供給さ
れるＦＦＴタイミング信号ＴＦＦＴに同期してＦＦＴ処
理部１０７１において高速離散フーリエ変換してＯＦＤ
Ｍ信号を復調し、次段の処理回路に出力する。

【０１１１】遅延部１０８は、受信信号処理部１０６の
出力信号Ｓ１０６、すなわち信号ｓｙ＿ｒｅおよびｓｙ
＿ｉｍを、バースト検出のためにバースト周期分遅延さ
せ、信号Ｓ１０８としてバースト検出部１０９に出力す
る。なお、ＩＥＥＥ８０２. １１ａシステムのバースト
検出では、遅延部１０８の遅延量を１６クロックとし
て、１６クロック周期のバーストを検出する。ＢＲＡＮ
システムのバースト検出では、遅延部１０８の遅延量を
３２クロックとして前半５周期分のバースト検出を行
い、遅延部１０８の遅延量を１６クロック遅延とするこ
とで後半５周期分のバースト検出を行えるが、遅延量の
異なる遅延手段を２つ必要とする。Ｗｉｒｅｌｅｓｓ１
３９４システムのバースト検出では、遅延部１０８の遅
延量を３２クロックとすることで前半５周期分のバース
トを検出できる他、同じ遅延量で後半の５周期分のバー
スト検出も行うことができる。

【０１１２】バースト検出部１０９は、受信信号処理部
１０６による信号Ｓ１０６（ｓｙ＿ｒｅおよびｓｙ＿ｉ
ｍ）と遅延部１０８による遅延信号Ｓ１０８との相関を
とり、通信システムの定めた周期のバースト信号を検出
し、パケットおよびフレーム構造に関するパラメータを
検出し、タイミング制御部１１０によるタイミング信号
ＴＭＮＧ（Ｘ，Ｙ，Ｃ）に同期して同期タイミング窓信
号としての第１および第２の同期検出信号Ｓ１０９Ｗ
（ｘｐｕｌｓｅ，ｙｐｕｌｓｅ）を生成し、増幅利得制
御部１１１に出力する。また、バースト検出部１０９
は、相互相関結果のピーク値を検出するための同期タイ
ミング窓信号Ｓ１０９Ｃをタイミング制御部１１０に出
力する。また、バースト検出部１０９は、相関結果に基
づいて受信信号の実部と虚部の位相差から誤差周波数を
算出して誤差検出周波数Δｆを生成し、受信信号処理部
１０６に出力する。

【０１１３】タイミング制御部１１０は、トリガ信号ｒ
ｘｗｎｄｗをトリガとしてバースト検出部１０９による
第１および第２の同期検出信号Ｓ１０９Ｗ（ｘｐｕｌｓ
ｅ，ｙｐｕｌｓｅ）を生成するためのタイミング信号Ｔ
ＭＮＧ（Ｘ，Ｙ）をバースト検出部１０９に出力する。
また、タイミング制御部１１０は、バースト検出部１０
９による相互相関結果からピークタイミングを観測し、
このピークタイミングから所定時間後に第３の同期検出
信号Ｓ１１０（ｃｐｕｌｓｅ）を増幅利得制御部１１１
に出力し、ＦＦＴタイミング信号ＴＦＦＴをＯＦＤＭ復
調部１０７に出力する。

【０１１４】図１９は、図６のバースト検出部１０９お
よびタイミング制御部１１０の具体的な構成例を示す回
路図である。

【０１１５】バースト検出部１０９は、図５に示した周
波数オフセット検出器３１４に相当する。バースト検出
部１０９は、自己相関回路１０９０１、相互相関回路１
０９０２、係数テーブル１０９０３、遅延量が３２クロ
ック分に設定された遅延部１０９０４，１０９０５、遅
延量が４８クロック分に設定された遅延部１０９０６〜
１０９０８、移動平均回路１０９０９〜１０９１３、絶
対値計算回路１０９１４〜１０９１６、しきい値回路１
０９１７、比較回路１０９１８、タイミング窓Ｘ回路１
０９１９、タイミング窓Ｙ回路１０９２０、検出窓回路
１０９２１、周波数誤差検出回路１０９２２、およびラ
ッチ回路１０９２３を有している。また、タイミング制
御部１１０は、ピーク位置サーチ（検出）回路（ＰＰ
Ｓ）１１００１、位置／タイミング変換回路１１００２
（ＰＴＴＣ）およびタイミングカウンタ１１００３を有
している。

【０１１６】受信信号処理回路１０６から供給された信
号ｓｙ＿ｒｅおよびｓｙ＿ｉｍは、自己相関回路１０９
０１、相互相関回路１０９０２、および絶対値計算回路
１０９１６に入力される。また、信号ｓｙ＿ｒｅは遅延
部１０８ｒｅで１６クロック分だけ遅延されて自己相関
回路１０９０１に入力される。同様に、信号ｓｙ＿ｉｍ
は遅延部１０８ｉｍで１６クロック分だけ遅延されて自
己相関回路１０９０１に入力される。

【０１１７】図２０は、自己相関回路の構成例を示す回
路図である。自己相関回路１０９０１は、図２０に示す
ように、乗算器１１〜１４、および加算器１５，１６に
より構成されている。

【０１１８】自己相関回路１０９０１は、受信信号の先
頭に付加されたプリアンブル信号の前半のＸ区間および
Ｙ区間が１６クロックの周期関数であることを利用し
て、入力信号ｓｙ＿ｒｅおよびｓｙ＿ｉｍと１６クロッ
クの遅延部１０８ｒｅ，１０８ｉｍの出力ｓｙ＿ｒｅ^*
およびｓｙ＿ｉｍ^* とを共役複素乗算して自己相関出力
ａｃｒｅおよびａｃｉｍを得、遅延部１０９０４〜１０
９０７および移動平均回路１０９０９〜１０９１２に出
力する。

【０１１９】具体的には、入力信号ｓｙ＿ｒｅと遅延信
号ｓｙ＿ｒｅ^* とを乗算器１１で複素乗算し、入力信号
ｓｙ＿ｒｅと遅延信号ｓｙ＿ｉｍ^* とを乗算器１２で複
素乗算し、入力信号ｓｙ＿ｉｍと遅延信号ｓｙ＿ｒｅ^*
とを乗算器１３で複素乗算し、入力信号ｓｙ＿ｉｍと遅
延信号ｓｙ＿ｉｍ^* とを乗算器１４で複素乗算し、加算
器１５で乗算器１１の出力と乗算器１４の出力とを加算
することにより自己相関出力信号ａｃｒｅを得、加算器
１６で乗算器１２の出力と乗算器１３の出力とを加算す
ることにより自己相関出力信号ａｃｉｍを得る。

【０１２０】相互相関回路１０９０２は、図２１に示す
ように、信号ｓｙ＿ｒｅの入力ラインに対して縦続接続
されシフトレジスタを構成する（ｍ−１）個の遅延器２
１ｒｅ−１〜２１ｒｅ−m-1 と、入力された信号ｓｙ＿
ｒｅおよび各遅延器２１ｒｅ−１〜２１ｒｅ−m-1 の出
力信号に対してそれぞれ係数テーブル１０９０３に設定
されている係数を乗算するｍ個の乗算器２２ｒｅ−１〜
２２ｒｅ−ｍと、ｍ個の乗算器２２ｒｅ−１〜２２ｒｅ
−ｍの出力信号を加算して相互相関出力信号ｃｃ＿ｒｅ
を絶対値計算回路１０９１６に出力する加算器２３ｒｅ
とを有している。さらに相互相関回路１０９０２は、図
２１に示すように、信号ｓｙ＿ｉｍの入力ラインに対し
て縦続接続されシフトレジスタを構成する（ｍ−１）個
の遅延器２１ｉｍ−１〜２１ｉｍ−m-1 と、入力された
信号ｓｙ＿ｉｍおよび各遅延器２１ｉｍ−１〜２１ｉｍ
−m-1 の出力信号に対してそれぞれ係数テーブル１０９
０３に設定されている係数を乗算するｍ個の乗算器２２
ｉｍ−１〜２２ｉｍ−ｍと、ｍ個の乗算器２２ｉｍ−１
〜２２ｉｍ−ｍの出力信号を加算して相互相関出力信号
ｃｃ＿ｉｍを絶対値計算回路１０９１６に出力する加算
器２３ｉｍとを有している。

【０１２１】相互相関回路１０９０２は、入力信号ｓｙ
＿ｒｅおよびｓｙ＿ｉｍをシフトレジスタに順次書き込
んでおき、各タップの値を係数テーブル１０９０３の値
と各乗算器２２ｒｅ−１〜２２ｒｅ−ｍ、２２ｉｍ−１
〜２２ｉｍ−ｍで乗算して相互相関出力ｃｃ＿ｒｅおよ
びｃｃ＿ｉｍを得る。なお、本実施形態では、たとえば
シフトレジスタのタップ数を３２とし、係数テーブルは
プリアンブル信号の後半のＣ６４区間の前３２クロック
のデータ値を格納している。

【０１２２】自己相関回路１０９０１の出力信号ａｃｒ
ｅは、移動平均回路１０９１１に直接および遅延部１０
９０６を介して４８クロック分遅延されて入力され、平
均化されて（積分されて）、絶対値計算回路１０９１５
に入力される。同様に、自己相関回路１０９０１の出力
信号ａｃｉｍは、移動平均回路１０９１２に直接および
遅延部１０９０７を介して４８クロック分遅延されて入
力され、平均化されて（積分されて）、絶対値計算回路
１０９１５に入力される。そして、絶対値計算回路１０
９１５で実部ｒｅと虚部ｉｍを２乗して絶対値（ｒｅ²
＋ｉｍ² ）を計算することにより、自己相関電力ＡＣＰ
が得られ、比較回路１０９１８に出力される。

【０１２３】また、自己相関回路１０９０１の出力信号
ａｃｒｅは、移動平均回路１０９０９に直接および遅延
部１０９０４を介して３２クロック分遅延されて入力さ
れ、平均化されて（積分されて）、周波数誤差検出回路
１０９２２に入力される。同様に、自己相関回路１０９
０１の出力信号ａｃｉｍは、移動平均回路１０９１０に
直接および遅延部１０９０５を介して３２クロック分遅
延されて入力され、平均化されて（積分されて）、周波
数誤差検出回路１０９２２に入力される。

【０１２４】相互相関回路１０９０２の出力信号ｃｃ＿
ｒｅおよびｃｃ＿ｉｍは、絶対値計算回路１０９１６で
実部ｒｅと虚部ｉｍを２乗して絶対値（ｒｅ² ＋ｉｍ
² ）を計算することにより、相互相関電力ＣＣＰが得ら
れ、タイミング制御部１１０のピーク位置サーチ回路１
１００１に出力される。

【０１２５】また、入力信号ｓｙ＿ｒｅおよびｓｙ＿ｉ
ｍは、絶対値計算回路１０９１４で実部ｒｅと虚部ｉｍ
を２乗して絶対値（ｒｅ² ＋ｉｍ² ）が計算され、さら
に、移動平均回路１０９１３に直接および遅延部１０９
０８を介して４８クロック分遅延されて入力され、平均
化されて（積分されて）、しきい値回路１０９１７に入
力される。

【０１２６】しきい値回路１０９１７は、自己相関のし
きい値ｔｈ＿ａｃが規定され、これに応じた信号が比較
回路１０９１８に供給される。

【０１２７】比較回路１０９１８では、自己相関電力Ａ
ＣＰと自己相関しきい値ｔｈ＿ａｃとが比較され、その
結果がタイミング窓Ｘ回路１０９１９、タイミング窓Ｙ
回路１０９２０、および検出窓回路１０９２１に出力さ
れる。これにより、タイミング窓Ｘ回路１０９１９から
は、比較回路１０９１８の比較結果にタイミング窓を掛
けて、第１の同期検出信号ｘｐｕｌｓｅが増幅利得制御
部１１１に出力される。そして、タイミング窓Ｙ回路１
０９２４からは、比較回路１０９１８の比較結果にタイ
ミング窓を掛けて、第２の同期検出信号ｙｐｕｌｓｅが
増幅利得制御部１１１に出力される。

【０１２８】検出窓回路１０９２１は、タイミング制御
部１１０のピーク位置サーチ回路１１００１のピーク検
出を行うための検出ウィンドウＤＷを生成し、信号Ｓ１
０９Ｃとしてピーク位置サーチ回路１１００１に設定す
る。本実施形態では、プリアンブル後半のＣ領域の前半
で相互相関検出が行われる。ピーク検出位置の理論値
は、Ｃ領域先頭から４８サンプル目に設定されている。
検出ウィンドウは後半Ｙ領域での自己相関結果があるし
きい値を越えた時点を基準に設定する。しきい値を使用
するため、受信状況などにより、この基準の信頼度は高
くない。そこで、本実施形態においては、検出ウィンド
ウＤＷは、基準から所定のサンプル数の時点を中心に前
後１０クロック程度の範囲で設定する。この範囲は可変
とすることも可能である。

【０１２９】ピーク位置サーチ回路１１００１は、この
検出ウィンドウＤＷ内の相互相関結果である相互相関電
力値ＣＣＰの最大値とその時の位置を求める。前述した
ように、ピークサーチは、それまでの出力の最大値と今
回の入力の大小比較により行う。最大値が得られた検出
ウィンドウＤＷ内のタイミングを記憶しておくことで、
検出ウィンドウＤＷの最後でピーク位置が確定する。相
互相関のピークは、入力信号と期待値信号が時間軸上で
一致した時に得られるので、これをもとにＦＦＴタイミ
ングを生成すれば、最適な動作を行うことができる。ピ
ーク位置から最適なＦＦＴタイミングまでは３２サンプ
ル（クロック）である。

【０１３０】ただし、ここでは、検出ウィンドウＤＷの
最後のところで検出ウィンドウＤＷ内でのピークがどこ
だったかを示す位置情報しか得られない。そこで、位置
／タイミング変換回路（ＰＴＴＣ）１１００２は、以下
の手順で、ピーク位置サーチ回路１１００１により得ら
れた位置情報を時間軸上のタイミングに変換し、変換デ
ータに基づいて１シンボルをカウントするタイミングカ
ウンタ１１００３が最適なＦＦＴタイミング信号ＴＦＦ
Ｔを発生（出力）し得るデータを、タイミングカウンタ
１１００３にプリセットする。

【０１３１】位置／タイミング変換回路１１００２は、
相互相関のピーク位置と最適なＦＦＴタイミングの関係
はあらかじめわかっているので、検出ウィンドウＤＷの
後方端（エッジ）とピーク位置の相対的な関係がわかれ
ば、１シンボルカウンタの値を検出ウィンドウＤＷの後
方エッジにおいて最適に、タイミングカウンタ１１００
３をプリセットすることができる。一度プリセットされ
たカウンタ１１００３は、循環的に１シンボルの期間を
カウントしつづけ、毎シンボルごとに一定のタイミング
でＦＦＴタイミングＴＦＦＴを出し続ける。

【０１３２】ここで、位置／タイミング変換回路１１０
０２がカウンタ１１００３にプリセットするデータにつ
いて、図２２（Ａ）〜（Ｄ）に関連付けて説明する。

【０１３３】図２２（Ａ）〜（Ｄ）は、相互相関ピーク
位置とカウンタへのロードデータとの関係を示す図であ
る。図２２（Ａ）に示すＤＷは検出ウィンドウ、図２２
（Ｂ）〜（Ｄ）に示すＣＣＰは相互相関電力、ＣＣはタ
イミングカウンタのカウンタ値を示している。図２２
（Ａ）〜（Ｄ）の例は、検出ウィンドウＤＷのウィンド
ウ幅ＷＷが９サンプルに設定された場合である。タイミ
ングカウンタ１１００３はたとえば減算カウンタにより
構成され、ロードされるデータ値ＤＴは、次式に基づい
て設定される。

【０１３４】

【数４】 ＤＴ＝３２−（ＷＷ−α） …（４）

【０１３５】図２２（Ｂ）の例は、検出ウィンドウの前
方端から３サンプル目にピークが検出された場合であ
る。この場合、ウィンドウの後方端で３２−（９−２）
＝２５をカウンタ１１００３にロードする。

【０１３６】図２２（Ｃ）の例は、検出ウィンドウの前
方端から５サンプル目にピークが検出された場合であ
る。この場合、ウィンドウの後方端で３２−（９−４）
＝２７をカウンタ１１００３にロードする。

【０１３７】図２２（Ｄ）の例は、検出ウィンドウの前
方端から９サンプル目にピークが検出された場合であ
る。この場合、ウィンドウの後方端で３２−（９−８）
＝３１をカウンタ１１００３にロードする。

【０１３８】なお、上記（４）式におけるαは、図２２
（Ａ）の例では検出ウィンドウの前方端からピークが検
出されるまでのサンプル数から１を減じた値に設定して
いるが、サンプル数をそのまま減じるようにすることも
可能である。

【０１３９】たとえば、検出ウィンドウＤＷの半値幅を
１０サンプルとし、検出ウィンドウＤＷの前方端から７
サンプル目にピークが検出されたとすると、ウィンドウ
の後方端で３２−（２０−７）＝１９をロードする。ピ
ークが１５サンプル目の場合は、３２−（２０−１５）
＝２７をロードする。このようにすることで、ピークの
位置情報を実際のタイミング情報に変換することができ
る。なお、検出ウィンドウ幅ＷＷは基準位置に対して前
後対称に設定することも可能である。

【０１４０】なお、相互相関値に下限を設け、相関値が
下限値以下の場合には、ピーク検出とみなさないように
構成することも可能である。たとえば、０がずっと入力
される場合、そのままだとピークがウィンドウ先頭また
は後端にあったことになってしまうことを防ぐことがで
きる。このような場合はピーク未検出とする。

【０１４１】また、カウンタをダウンカウンタで構成し
た場合、０までカウントダウンした後のロード値を変更
することで、データシンボルの間に再同期用のリファレ
ンスシンボルが挿入されたパケットに対しても、ＦＦＴ
タイミングの最適化が行える。Ｗｉｒｅｌｅｓｓ１３９
４システムの場合、プリアンブル後半のＣ領域は、図９
に示すように、１６サンプルのガードインターバルＣ１
６と６４サンプルのリファレンスデータＣ６４が連続２
個繰り返す形式となっている。そこで、ピーク検出補正
後、カウンタが０に戻った後、６３をロードする。一
方、通常のデータシンボルの領域では、７１をロードす
る。

【０１４２】また、データシンボル中のリファレンスシ
ンボルへの対応として、リファレンスシンボル位置を計
算し、Ｃ領域と同様に１シンボルカウンタの調整を行
う。また、リファレンスシンボルとの境界では、１シン
ボルカウンタへは８０をロードする。

【０１４３】図２３（Ａ）〜（Ｄ）は、タイミングカウ
ンタ（シンボルカウンタ）の動作タイミングを示す図で
ある。なお、図２３（Ｄ）はカウンタ値ＴＣＶを示して
おり、、で示すタイミングが検出ウィンドウＤＷの
後方端でデータロードが行われるタイミングである。

【０１４４】また、タイミング制御部１１０では、ピー
ク位置サーチ回路１１００１により相互相関電力ＣＣＰ
のピークタイミングを受けて、タイミングカウンタ１１
００３では、ピークタイミングから一定時間後に第３の
同期検出信号ｃｐｕｌｓｅが増幅利得制御部１１１に出
力される。

【０１４５】図２４（Ａ）〜（Ｇ）は、バースト検出部
の自己相関処理から同期検出信号ｘｐｕｌｓｅおよびｙ
ｐｕｌｓｅを出力するまでのタイミングチャートを示す
図である。図２４（Ａ）は入力信号Ｓ１０６（ｓｙ＿ｒ
ｅ，ｓｙ＿ｉｍ）のプリアンブルおよびリファレンスの
部分を示し、図２４（Ｂ）は遅延部１０８により信号Ｓ
１０６を遅延した遅延信号Ｓ１０８を示し、図２４
（Ｃ）は自己相関電力ＡＣＰを示し、図２４（Ｄ）はタ
イミング窓Ｘを示し、図２４（Ｅ）はタイミング窓Ｙを
示し、図２４（Ｆ）は第１の同期検出信号ｘｐｕｌｓｅ
を示し、図２４（Ｇ）が第２の同期検出信号ｙｐｕｌｓ
ｅを示している。

【０１４６】Ｗｉｒｅｌｅｓｓ１３９４のプリアンブル
信号は、図２４（Ａ）および（Ｂ）に示すように、１６
クロック周期のＸ区間およびＹ区間がそれぞれ５周期あ
り、図２４（Ｃ）に示すように、各ＸおよびＹ区間にて
自己相関電力ＡＣＰが上昇する。したがって、図２４
（Ａ），（Ｂ），（Ｄ）に示すように、前半のＸ区間に
タイミング窓Ｘを掛け、図２４（Ａ），（Ｂ），（Ｅ）
に示すように、後半のＹ区間にタイミング窓Ｙを掛ける
ことで、図２４（Ｆ），（Ｇ）に示すように、各区間の
到来を検出して第１の同期検出信号ｘｐｕｌｓｅおよび
第２の同期検出信号ｙｐｕｌｓｅを出力できる。

【０１４７】図２５（Ａ）〜（Ｇ）は、バースト検出部
の相互相関処理から第３の同期検出信号ｃｐｕｌｓｅお
よびＦＦＴタイミング信号ＴＦＦＴを出力するまでのタ
イミングチャートを示す図である。図２５（Ａ）は入力
信号Ｓ１０６（ｓｙ＿ｒｅ，ｓｙ＿ｉｍ）を示し、図２
５（Ｂ）は自己相関電力ＡＣＰを示し、図２５（Ｃ）は
相互相関電力ＣＣＰを示し、図２５（Ｄ）は検出ウィン
ドウＤＷを示し、図２５（Ｅ）はカウンタへのロードデ
ータＤＴを示し、図２５（Ｆ）は第３の同期検出信号ｃ
ｐｕｌｓｅを示し、図２５（Ｇ）がＦＦＴタイミング信
号ＴＦＦＴを示している。

【０１４８】本実施形態では、相互相関の係数テーブル
１０９０３として、Ｃ６４区間の前３２クロック分のデ
ータ値を用いるので、図２５（Ｃ）に示すように、Ｃ６
４区間の３２クロック目に相互相関電力ＣＣＰが最大と
なる。図２５（Ｄ）に示すように、相互相関電力ＣＣＰ
が最大となるタイミングの前後に検出ウィンドウＤＷを
設定しておくことで、より正確なピーク検出ができる。
そして、図２５（Ｅ）に示すように、検出ウィンドウＤ
Ｗの後方端のタイミングで位置／タイミング変換回路１
１００２が、最適なＦＦＴタイミング信号ＴＦＦＴを発
生（出力）し得るデータを、タイミングカウンタ１１０
０３にプリセットする。また、検出したピークタイミン
グより３２クロック後に、図２５（Ｆ）および（Ｇ）に
示すように、第３の同期検出信号ｃｐｕｌｓｅおよびＦ
ＦＴタイミング信号ＴＦＦＴを出力する。その後、図２
５（Ｇ）に示すように、ＦＦＴタイミング信号ＴＦＦＴ
を６４クロック後に出力し、その後は７２クロック周期
で繰り返し出力する。

【０１４９】周波数誤差検出回路１０９２２では、自己
相関出力信号の実部と虚部から位相差を求め、ここから
次式（５）に示すように、誤差周波数Δｆを算出する。

【０１５０】

【数５】 Δｆ＝ｔａｎ^-1（ａｃｉｍ／ａｃｒｅ）×（１／３２）×２０×１０⁶ （Ｈｚ） …（５）

【０１５１】増幅利得制御部１１１は、受信信号処理部
１０６からの自動利得制御増幅部１０１による利得制御
後のディジタル受信信号Ｓ１０６、Ａ／Ｄコンバータ１
０５による受信信号電力観測部１０２の受信信号ＲＳの
ピークレベルを示すディジタル電界強度信号ＲＳＳＩ
Ｄ、バースト検出部１０９からの同期タイミング窓信号
としての第１および第２の同期検出信号Ｓ１０９Ｗ（ｘ
ｐｕｌｓｅ，ｙｐｕｌｓｅ）、並びにタイミング制御部
１１０による第３の同期検出信号Ｓ１１０（ｃｐｕｌｓ
ｅ）に基づいて、以下に詳述するように、同期バースト
検出タイミングに合わせて、自動利得制御増幅部１０１
の利得を制御するための制御利得電圧Ｖagc を変化させ
て利得制御を行って受信信号が最適な信号レベルとなる
よう制御して、利得制御信号Ｖagc をＤ／Ａコンバータ
１０４を介して自動利得制御増幅部１０１に出力する。

【０１５２】以下、増幅利得制御部１１１の利得制御動
作について、図２６、図２７、および図２８のフローチ
ャートに関連付けて詳述する。本実施形態では、受信信
号のプリアンブル区間内で、高速かつ高性能なレベル補
足を実現するため、３段階のレベル補足を行う。

【０１５３】第１段階として、バースト検出開始時（Ｓ
Ｔ１１）には、増幅利得制御部１１１より利得制御信号
Ｖagc を最大値で出力し（ＳＴ１２）、自動利得制御増
幅部１０１の利得を最大（第１の利得）に設定し（ＳＴ
１３）、遅延部１０８とバースト検出部１０９の組み合
わせによりバースト検出を行う。このとき、Ａ／Ｄコン
バータ１０３の出力信号は歪んでしまうが、データ信号
では無いので受信信号品質の劣化は招かない。また、プ
リアンブル信号が歪んでいても、バースト検出部１０９
に自己相関回路１０９０１を用いていることから、検出
率を低下させることなくバースト検出が可能である。

【０１５４】このようにして、受信信号ＲＳの先頭のプ
リアンブル信号の到来を待つ（ＳＴ１４）。これと並行
して、受信信号電力観測部１０２にて受信信号電力を観
測し、受信信号電力信号である電界強度信号ＲＳＳＩを
Ａ／Ｄコンバータ１０５を介してディジタル信号ＲＳＳ
ＩＤとして入力する（ＳＴ１５）。ここでは、前述した
ように、急激な信号変化に対応するため、平均値ではな
く尖頭値（ピーク値）を検波する。なお、バースト検出
開始時にリセット信号を与え、尖頭値検波回路をリセッ
トし、それ以降の最大尖頭値を観測する。

【０１５５】第２段階として、バースト検出時（ＳＴ１
６）には、バースト検出部１０９による第１の同期検出
信号Ｓ１０９Ｗ（ｘｐｕｌｓｅ）を受けて（ＳＴ１
７）、ディジタル電界強度信号ＲＳＳＩＤのレベルに基
づいて利得を計算し（ＳＴ１８）、利得制御信号Ｖagc
を計算値ＣＶ１に設定し（ＳＴ１９）、Ｄ／Ａコンバー
タ１０４を介して自動利得制御増幅部１０１の利得を計
算値ＣＶ１（第２の利得）に設定する（ＳＴ２０）。

【０１５６】このときの制御利得ＣＧ１は、次式に基づ
いて計算される。

【０１５７】

【数６】 ＣＧ１〔ｄＢ〕＝ＶＲＳＳＩ〔ｄＢｖ〕−Ｖref1〔ｄＢｖ〕 …（６）

【０１５８】ここでＶＲＳＳＩは受信信号電力観測部１
０２で観測された受信信号電力値を、Ｖref1はＡ／Ｄコ
ンバータ１０３を歪ませない適切な値である第１の基準
信号電力値をそれぞれ示している。

【０１５９】ただし、このときに自動利得制御増幅部１
０１の利得は、受信信号電力の尖頭値の算出過程にアナ
ログ信号処理を含んでおり、若干のバラツキが含まれて
おり、荒い利得制御となる。このため、この利得でＡ／
Ｄコンバータ１０３を無歪みで通した後に、増幅利得制
御部１１１にて受信信号のディジタル値を積分して正確
な信号電力を測定しておく（ＳＴ２１）。

【０１６０】第３段階として、第２段階にてある程度時
間が経過した後、バースト検出部１０９による第２の同
期検出信号Ｓ１０９Ｗ（ｙｐｕｌｓｅ）を受けて（ＳＴ
２２）、Ａ／Ｄコンバータ１０３を無歪みで通した受信
信号Ｓ１０６のディジタル積分値に基づいて利得を計算
し（ＳＴ２３）、利得制御信号Ｖagc を計算値ＣＶ２に
設定し（ＳＴ２４）、Ｄ／Ａコンバータ１０４を介して
自動利得制御増幅部１０１の利得を計算値ＣＶ２（第３
の利得）に設定し、最適化する（ＳＴ２５）。

【０１６１】このときの制御利得ＣＧ２は、次式に基づ
いて計算される。

【０１６２】

【数７】 ＣＧ２〔ｄＢ〕＝ＶＩ〔ｄＢｖ〕−Ｖref2〔ｄＢｖ〕 …（７）

【０１６３】ここでＶＩは増幅利得制御部１１１にて積
分したＡ／Ｄコンバータ１０３を通過後の受信信号電力
値を、Ｖref2は第２の基準信号電力値で、利得制御後の
受信信号電力の最適値をそれぞれ示している。

【０１６４】こうして、最適化された利得値はその後デ
ータ信号が終了し、次のバースト検出開始まで固定する
（ＳＴ２６）。

【０１６５】そして、タイミング制御部１１０による第
３の同期検出信号Ｓ１１０（ｃｐｕｌｓｅ）が入力され
ると、上記ステップＳＴ１１の処理に移行する。なお、
バースト検出を開始することになるため、受信信号電力
観測部１０２にリセット信号を与え、ピーク検出回路１
０２１をリセットし、それ以降の最大ピーク値を観測す
る。

【０１６６】以上により、最適な利得値への高速かつ正
確なレベル補足が実現できる。

【０１６７】図２９は、図６の増幅利得制御部１１１の
具体的な構成例を示す回路図である。

【０１６８】増幅利得制御部１１１は、図２９に示すよ
うに、初期利得テーブル１１１０１、ＲＳＳＩ調整テー
ブル１１１０２、乗算器１１１０３，１１１０４、加算
器１１１０５〜１１１０８、遅延量が４８クロック分の
遅延部１１１０９、遅延器１１１１０、対数変換部１１
１１１、ステートマシン回路１１１１２、利得選択回路
１１１１３、および制御利得調整テーブル１１１１４を
有している。

【０１６９】この増幅利得制御部１１１は、同期検出の
タイミングパルス、すなわちトリガ信号ｒｘｗｎｄｗ、
バースト検出部１０９による第１の同期検出信号ｘｐｕ
ｌｓｅおよび第２の同期検出信号ｙｐｕｌｓｅ、並びに
タイミング制御部１１０による第３の同期検出信号ｃｐ
ｕｌｓｅに基づくステートマシン構成をとっており、各
ステート０〜３において異なる自動利得制御増幅部１０
１のゲインａｇｃが出力されるように制御している。

【０１７０】図３０（Ａ）〜（Ｈ）は、図６の増幅利得
制御部の動作を説明するためのタイミングチャートを示
す図である。図３０（Ａ）は入力信号Ｓ１０６（ｓｙ＿
ｒｅ，ｓｙ＿ｉｍ）を示し、図３０（Ｂ）はトリガ信号
ｒｘｗｎｄｗを示し、図３０（Ｃ）は第１の同期検出信
号ｘｐｕｌｓｅを示し、図３０（Ｄ）は第２の同期検出
信号ｙｐｕｌｓｅを示し、図３０（Ｅ）は第３の同期検
出信号ｃｐｕｌｓｅを示し、図３０（Ｆ）はステートを
示し、図３０（Ｇ）は利得制御信号Ｖagc を示し、図３
０（Ｈ）は自動利得制御増幅部１０１から出力される受
信信号ＲＸを示している。

【０１７１】以下、図２９の増幅利得制御部における各
ステートにおける動作を図３０（Ａ）〜（Ｈ）に関連付
けて説明する。

【０１７２】ステート０（初期モード、rxwndw待ち受け
モード） フラグ信号StationID に基づき初期利得テーブル１１１
０１から適切な利得を選択する。本実施形態では、最大
利得となるように初期利得テーブル１１１０１が設定さ
れている。そして、図３０（Ｂ），（Ｆ），（Ｇ）に示
すように、トリガ信号ｒｘｗｎｄｗの立ち上がりタイミ
ングでこれを利得選択回路１１１１３を通し、制御利得
調整テーブル１１１１４から利得制御信号Ｖagc として
出力し、ステート１に移行する。

【０１７３】ステート１（ｘｐｕｌｓｅ待ち受けモー
ド） 図３０（Ｆ），（Ｇ）に示すように、利得制御信号Ｖag
c として、初期利得テーブル１１１０１で定まる初期利
得（最大利得）を出力する。Ａ／Ｄコンバータ１０５を
介して電界強度信号ＲＳＳＩを受けて受信信号電力に基
づくＲＳＳＩ利得gain＿rssiを加算器１１１０８におい
て式（８）のように算出する。そして、図３０（Ｃ），
（Ｆ），（Ｇ）に示すように、第１の同期検出信号ｘｐ
ｕｌｓｅの入力タイミングで、利得選択回路１１１１３
の選択利得を初期利得から加算器１１１０８によるＲＳ
ＳＩ利得gain＿rssi に切り替えて、制御利得調整テー
ブル１１１１４から利得制御信号Ｖagc として出力し、
ステート２に移行する。

【０１７４】

【数８】 gain＿rssi = rssiref - rssi + ４０ …（８）

【０１７５】ここで、rssiref はＲＳＳＩ基準値でビッ
ト幅を８ビットにする関係上あらかじめ４０減算した値
としており、ゲイン計算時に４０を加算して補正してい
る。

【０１７６】ステート２（ｙｐｕｌｓｅ待ち受けモー
ド） 図３０（Ｆ），（Ｇ）に示すように、利得制御信号Ｖag
c として、ＲＳＳＩ利得gain＿rssiを出力する。乗算器
１１１０３で入力信号ｓｙ＿ｒｅを二乗し、乗算器１１
１０４で入力信号ｓｙ＿ｉｍを二乗し、これらを加算器
１１１０５で加算することにより入力受信信号の振幅を
求め、さらに、加算器１１１０６、遅延部１１１０９、
および遅延器１１１１０を通してディジタル積分値を求
め、対数変換部１１１１１において受信信号レベルａｄ
ｓｓｉを式（９）のように算出する。

【０１７７】

【数９】 ａｄｓｓｉ＝４×１０ｌｏｇ（ｒｅ² ＋ｉｍ² ） …（９）

【０１７８】そして、受信信号レベルａｄｓｓｉと利得
制御後の受信信号電力の最適値adssiref、および今選択
しているＲＳＳＩ利得gain＿rssiを用いて、ａｄｓｓｉ
利得gain＿rssiを式（１０）のように算出する。そし
て、図３０（Ｄ），（Ｆ），（Ｇ）に示すように、第２
の同期検出信号ｙｐｕｌｓｅの入力タイミングで、利得
選択回路１１１１３の選択利得をＲＳＳＩ利得gain＿rs
siから加算器１１１０７によるａｄｓｓｉ利得gain＿rs
siに切り替えて、制御利得調整テーブル１１１１４から
利得制御電圧信号Ｖagc として出力し、ステート３に移
行する。

【０１７９】

【数１０】 gain ＿adssi = adssiref - adssi + gain ＿rssi …（１０）

【０１８０】ステート３（ｃｐｕｌｓｅ待ち受けモー
ド） 図３０（Ｆ），（Ｇ）に示すように、利得制御信号Ｖag
c として、ａｄｓｓｉ利得gain＿rssiを出力する。そし
て、図３０（Ｅ），（Ｆ）に示すように、第３の同期検
出信号ｃｐｕｌｓｅの入力タイミングでステート０に移
行する。ただし，利得制御電圧信号Ｖagc は、ａｄｓｓ
ｉ利得gain＿rssiを保持する。

【０１８１】次に、図６の構成による動作を説明する。

【０１８２】まず、バースト検出を開始するに際して、
増幅利得制御部１１１よりトリガ信号rxwndwをトリガと
して利得制御信号Ｖagc が最大値に設定されて出力され
る。この利得制御信号Ｖagc は、Ｄ／Ａコンバータ１０
４でアナログ信号に変換されて自動利得制御増幅部１０
１に供給される。自動利得制御増幅部１０１では、アナ
ログ信号である利得制御信号Ｖagc を受けて、利得が最
大の第１の利得に設定される。この状態において、受信
信号ＲＳの入力待ち状態となる。

【０１８３】このような状態において、まず、受信信号
ＲＳの先頭のプリアンブル信号が自動利得制御増幅部１
０１に入力される。自動利得制御増幅部１０１では、受
信信号ＲＳのプリアンブル信号の前半の略Ｘ区間が最大
利得をもって増幅され、信号ＲＸとしてＡ／Ｄコンバー
タ１０３に出力される。これと並行して、受信信号ＲＳ
のプリアンブル信号が受信信号電力観測部１０２に入力
される。受信信号電力観測部１０２において、受信信号
ＲＳの電力が観測されてピーク電圧が測定され、入力さ
れる受信信号レベルに応じた値をとる電圧信号である電
界強度信号ＲＳＳＩに変換されてＡ／Ｄコンバータ１０
５に出力される。この受信信号電力信号である電界強度
信号ＲＳＳＩは、Ａ／Ｄコンバータ１０５を介してディ
ジタル信号ＲＳＳＩＤとして増幅利得制御部１１１に入
力される。

【０１８４】Ａ／Ｄコンバータ１０３では、受信信号Ｒ
Ｓのプリアンブル信号部分がアナログ信号からディジタ
ル信号に変換され信号ＲＸＤとして受信信号処理部１０
６に供給される。このとき、Ａ／Ｄコンバータ１０３の
出力信号は歪んでしまうが、データ信号では無いので受
信信号品質の劣化は招かない。

【０１８５】受信信号処理部１０６においては、入力し
たディジタル受信信号ＲＸＤがベースバンド信号ｂｂ＿
ｒｅ（実部）およびｂｂ＿ｉｍ（虚部）に変換され、ベ
ースバンド信号のサンプリング周波数が低い周波数に変
換される。そして、このときはバースト検出部１０９に
よる誤差検出周波数Δｆが供給されていないことから、
周波数オフセットの補正は行われず、信号Ｓ１０６（ｓ
ｙ＿ｒｅおよびｓｙ＿ｉｍ）が生成され、ＯＦＤＭ復調
部１０７、遅延部１０８、およびバースト検出部１０９
に出力される。

【０１８６】遅延部１０８では、受信信号処理部１０６
の出力信号Ｓ１０６、すなわち信号ｓｙ＿ｒｅおよびｓ
ｙ＿ｉｍが、バースト検出のためにバースト周期分遅延
されて、信号Ｓ１０８としてバースト検出部１０９に出
力される。バースト検出部１０９では、受信信号処理部
１０６による信号Ｓ１０６（ｓｙ＿ｒｅおよびｓｙ＿ｉ
ｍ）と遅延部１０８による遅延信号Ｓ１０８との自己相
関および相互相関がとられる。そして、自己相関結果に
基づいて、通信システムの定めた周期のバースト信号の
検出が行われ、まず、プリアンブル信号の前半Ｘ区間を
検出したことを示す第１の同期検出信号Ｓ１０９Ｗ（ｘ
ｐｕｌｓｅ）が生成されて、増幅利得制御部１１１に出
力される。なお、プリアンブル信号が歪んでいても、バ
ースト検出部１０９に自己相関回路を用いていることか
ら、検出率を低下させることなくバースト検出が可能で
ある。

【０１８７】また、バースト検出部１０９では、自己相
関結果に基づいて受信信号の実部と虚部の位相差から誤
差周波数が算出され誤差検出周波数Δｆが生成されて、
受信信号処理部１０６に出力される。

【０１８８】増幅利得制御部１１１では、バースト検出
部１０９によるバースト同期検出信号Ｓ１０９Ｗ（ｘｐ
ｕｌｓｅ）を受けて、ディジタル電界強度信号ＲＳＳＩ
Ｄのレベルに基づいて利得が計算されて、利得制御信号
Ｖagc が計算値ＣＶ１に設定される。この利得制御信号
Ｖagc は、Ｄ／Ａコンバータ１０４でアナログ信号に変
換されて自動利得制御増幅部１０１に供給される。自動
利得制御増幅部１０１では、アナログ信号である利得制
御信号Ｖagc を受けて、利得が計算値の第２の利得に設
定される。ただし、このときに自動利得制御増幅部１０
１の利得は、受信信号電力の尖頭値の算出過程にアナロ
グ信号処理を含んでおり、若干のバラツキが含まれてお
り、荒い利得制御となっている。

【０１８９】自動利得制御増幅部１０１では、受信信号
ＲＳのプリアンブル信号の残りのＸ区間および後半のＹ
区間が受信信号レベルに応じた第２の利得をもって増幅
され、信号ＲＸとしてＡ／Ｄコンバータ１０３に出力さ
れる。Ａ／Ｄコンバータ１０３では、受信信号ＲＳのプ
リアンブル信号部分がアナログ信号からディジタル信号
に変換され信号ＲＸＤとして受信信号処理部１０６に供
給される。このとき、Ａ／Ｄコンバータ１０３の入力信
号はＡ／Ｄコンバータ１０３を歪ませない適切な値に基
づいた利得で増幅されていることから、Ａ／Ｄコンバー
タ１０３の出力信号には歪みが発生しない。

【０１９０】受信信号処理部１０６においては、入力し
たディジタル受信信号ＲＸＤがベースバンド信号ｂｂ＿
ｒｅ（実部）およびｂｂ＿ｉｍ（虚部）に変換され、ベ
ースバンド信号のサンプリング周波数が低い周波数に変
換される。そして、受信信号処理部１０６では、バース
ト検出部１０９による誤差検出周波数Δｆに基づいて周
波数オフセットの補正が行われて、信号Ｓ１０６（ｓｙ
＿ｒｅおよびｓｙ＿ｉｍ）が生成され、ＯＦＤＭ復調部
１０７、遅延部１０８、およびバースト検出部１０９に
出力される。

【０１９１】遅延部１０８では、受信信号処理部１０６
の出力信号Ｓ１０６、すなわち信号ｓｙ＿ｒｅおよびｓ
ｙ＿ｉｍが、バースト検出のためにバースト周期分遅延
されて、信号Ｓ１０８としてバースト検出部１０９に出
力される。バースト検出部１０９では、受信信号処理部
１０６による信号Ｓ１０６（ｓｙ＿ｒｅおよびｓｙ＿ｉ
ｍ）と遅延部１０８による遅延信号Ｓ１０８との自己相
関および相互相関がとられる。そして、自己相関結果に
基づいて、通信システムの定めた周期のバースト信号の
検出が行われ、プリアンブル信号の後半Ｙ区間を検出し
たことを示す同期検出信号Ｓ１０９Ｗ（ｙｐｕｌｓｅ）
が生成されて、増幅利得制御部１１１に出力される。

【０１９２】また、バースト検出部１０９では、自己相
関結果に基づいて受信信号の実部と虚部の位相差から誤
差周波数が算出され誤差検出周波数Δｆが生成されて、
受信信号処理部１０６に出力される。

【０１９３】増幅利得制御部１１１においては、受信信
号電力に基づく利得でＡ／Ｄコンバータ１０３を無歪み
で通した信号Ｓ１０６を受けて、受信信号のディジタル
値が積分されて正確な信号電力が測定される。また、増
幅利得制御部１１１では、バースト検出部１０９による
第２の同期検出信号Ｓ１０９Ｗ（ｙｐｕｌｓｅ）を受け
て、Ａ／Ｄコンバータ１０３を無歪みで通した受信信号
Ｓ１０６のディジタル積分値に基づいて利得が計算され
て、利得制御信号Ｖagc が計算値ＣＶ２に設定される。

【０１９４】この利得制御信号Ｖagc は、Ｄ／Ａコンバ
ータ１０４でアナログ信号に変換されて自動利得制御増
幅部１０１に供給される。自動利得制御増幅部１０１で
は、アナログ信号である利得制御信号Ｖagc を受けて、
利得が最適な計算値の第３の利得に設定される。

【０１９５】自動利得制御増幅部１０１では、受信信号
ＲＳのプリアンブル信号の残りのＹ区間およびＣ１６以
降のリファレンスＣ６４やデータが受信信号レベルに応
じた第３の利得をもって増幅され、信号ＲＸとしてＡ／
Ｄコンバータ１０３に出力される。Ａ／Ｄコンバータ１
０３では、受信信号ＲＳのリファレンスＣ６４やデータ
部分がアナログ信号からディジタル信号に変換され信号
ＲＸＤとして受信信号処理部１０６に供給される。この
とき、Ａ／Ｄコンバータ１０３の入力信号はＡ／Ｄコン
バータ１０３を歪ませない最適な値に基づいた利得で増
幅されていることから、Ａ／Ｄコンバータ１０３の出力
信号には歪みが発生しない。

【０１９６】受信信号処理部１０６においては、入力し
たディジタル受信信号ＲＸＤがベースバンド信号ｂｂ＿
ｒｅ（実部）およびｂｂ＿ｉｍ（虚部）に変換され、ベ
ースバンド信号のサンプリング周波数が低い周波数に変
換される。そして、バースト検出部１０９による誤差検
出周波数Δｆに基づいて周波数オフセットの補正が行わ
れて、信号Ｓ１０６（ｓｙ＿ｒｅおよびｓｙ＿ｉｍ）が
生成され、ＯＦＤＭ復調部１０７、遅延部１０８、およ
びバースト検出部１０９に出力される。

【０１９７】遅延部１０８では、受信信号処理部１０６
の出力信号Ｓ１０６、すなわち信号ｓｙ＿ｒｅおよびｓ
ｙ＿ｉｍが、バースト検出のためにバースト周期分遅延
されて、信号Ｓ１０８としてバースト検出部１０９に出
力される。バースト検出部１０９では、受信信号処理部
１０６による信号Ｓ１０６（ｓｙ＿ｒｅおよびｓｙ＿ｉ
ｍ）と遅延部１０８による遅延信号Ｓ１０８との自己相
関がとられ、またプリアンブル後半のＣ領域の前半で相
互相関がとられる。また、バースト検出部１０９におい
ては、自己相関結果に基づいて検出窓回路１０９２１に
よりタイミング制御部１１０のピーク位置サーチ回路１
１００１のピーク検出を行うための検出ウィンドウＤＷ
が生成され、タイミング制御部１１０のピーク位置サー
チ回路１１００１に設定される。そして、相互相関結果
である相互相関電力がタイミング制御部１１０に供給さ
れる。

【０１９８】ピーク位置サーチ回路１１００１では、こ
の検出ウィンドウＤＷ内の相互相関結果である相互相関
電力値ＣＣＰの最大値とその時の位置が求められる。た
だし、ここでは、検出ウィンドウＤＷの最後のところで
検出ウィンドウＤＷ内でのピークがどこだったかを示す
位置情報しか得られない。次いで、位置／タイミング変
換回路１１００２において、ピーク位置サーチ回路１１
００１により得られた位置情報が時間軸上のタイミング
に変換され、変換データに基づいて１シンボルをカウン
トするタイミングカウンタ１１００３が最適なＦＦＴタ
イミング信号ＴＦＦＴを発生（出力）し得るデータが、
タイミングカウンタ１１００３にプリセットされる。一
度プリセットされたカウンタ１１００３は、循環的に１
シンボルの期間をカウントしつづけ、毎シンボルごとに
一定のタイミングでＦＦＴタイミング信号ＴＦＦＴを出
し続ける。そして、ピークタイミングから所定時間後に
第３の同期検出信号Ｓ１１０（ｃｐｕｌｓｅ）が増幅利
得制御部１１１に出力され、プリセットデータがダウン
カウントされた時点でＦＦＴタイミング信号ＴＦＦＴが
ＯＦＤＭ復調部１０７に出力される。

【０１９９】第３の同期検出信号Ｓ１１０（ｃｐｕｌｓ
ｅ）を受けた増幅利得制御部１１１では、初期モード、
すなわちトリガ信号ｒｘｗｎｄｗの待ち受けモードに戻
る。以降、最適化された利得値はその後データ信号が終
了し、次のバースト検出開始まで固定される。

【０２００】ＯＦＤＭ復調部１０７では、受信信号処理
部１０６の出力信号Ｓ１０６、すなわち信号ｓｙ＿ｒｅ
およびｓｙ＿ｉｍがタイミング制御部１１０により供給
されるＦＦＴタイミング信号ＴＦＦＴに同期して高速離
散フーリエ変換されＯＦＤＭ信号が復調される。

【０２０１】以上説明したように、バースト検出部１０
９および増幅利得制御部１１１により受信信号（パケッ
ト）の先頭に付加されている同期用のトレーニング信号
（バースト信号）を用いてＡＧＣ制御と周波数オフセッ
ト補正を行い、引き続いて相互相関検出用の検出ウィン
ドウ期間を設けて、タイミング制御部１１０で検出ウィ
ンドウＤＷ内で相互相関のピーク検出を行い、ウィンド
ウの最後部（後方端）においてＯＦＤＭシンボル区間を
カウントするカウンタ１１００３にピーク位置に対応し
たデータをロードするので、伝送路の状況によらずに、
最適なＦＦＴタイミングを設定することが可能となる。

【０２０２】また、検出用のウィンドウ幅を状況に応じ
て可変とすることができ、これにより受信状況に応じて
その幅を設定することができ、効率良く伝送路に応じた
最適なＦＦＴタイミングを設定することが可能となる。

【０２０３】また、相互相関値に下限を設け、相関値が
下限値以下の場合には、ピーク検出とみなさないように
構成することにより、たとえば、０がずっと入力される
場合、そのままだとピークがウィンドウ先頭または後端
にあったことになってしまうことを防ぐことができる。

【０２０４】また、カウンタをダウンカウンタで構成
し、０までカウントダウンした後のロード値を変更する
ことにより、データシンボルの間に再同期用のリファレ
ンスシンボルが挿入されたパケットに対しても、簡単に
ＦＦＴタイミングの最適化が行える。

【０２０５】また、バースト検出開始を示すトリガ信号
を受けると、最大値をもって増幅するように利得制御信
号を自動利得制御増幅部１０１に出力し、バースト検出
部１０９により第１のバースト同期検出信号を受ける
と、受信信号電力観測部１０２で検出された受信信号電
力値に基づいて第２の利得を計算し、当該第２の利得を
もって増幅するように利得制御信号を自動利得制御増幅
部１０１に出力し、第２の利得で増幅されたディジタル
受信信号を受けて積分し受信信号電力値を求め、バース
ト検出部１０９により第２のバースト同期検出信号を受
けると、求めた受信信号電力値に基づいて第３の利得を
計算し、当該第３の利得をもって増幅するように利得制
御信号を自動利得制御増幅部１０１に出力する増幅利得
制御部１１１を設けたので、以下の効果を得ることでき
る。

【０２０６】高速かつ正確なレベル補足を行うことが可
能となる。その結果、無線ＬＡＮ等のバースト同期型通
信システムにおいて、高性能な受信品質を実現できる利
点がある。

【０２０７】また、プリアンブル信号が２段階に分けて
バースト検出できる場合には、最初のバースト検出時に
荒い利得制御を、次のバースト検出時に精密な利得制御
を行うことで、最初のバースト検出のタイミングが誤っ
た場合のリカバリーを行うことができる。また、ディジ
タル積分される信号のパターンを特定でき、より正確な
レベル補足ができる。また、最初のバースト検出が誤り
であった場合でも、２回目のバースト検出ができるか否
かで判別ができ、誤ったタイミングでのレベル補足を回
避できる。

【０２０８】なお、１回目のバースト検出の後、一定時
間たっても２回目のバースト検出がなされなかった場合
には、レベル補足をリセットして、レベル補足の第１段
階に戻るようにすることで、次に来るバースト信号をよ
り高確率で検出可能とすることができる。

【０２０９】また、同期転送モードをサポートしてい
て、データ信号中に一定期間ごとにリファレンス信号を
挿入してある場合には、リファレンス信号ごとにレベル
補足の微調整を行うことで、マルチパス環境下でのレベ
ル補足をより正確に実現することができる利点がある。

【０２１０】次に、図６に示した受信装置のバースト検
出部およびタイミング制御部に設けられたフレーム同期
機能を説明する。

【０２１１】具体的には、フレーム同期用のデータ（既
知）と入力データの相互相関を計算し、検出ウィンドウ
内でかつ検出しきい値を超えたものにつきピーク検出を
行い、同期が確立した後は、受信側（端末装置２または
移動局側）の基準クロックで数えたフレーム周期に基づ
いて検出ウィンドウを設定し、追従性と安定度の高いバ
ースト同期システムを構成することにより、受信信号の
復調タイミングのさらなる適正化を実現している。

【０２１２】図１９に示したタイミング制御部１１０の
フレーム同期回路１１００４、フレーム同期システムの
基本原理の具体的な構成および機能について順を追って
説明する。フレーム同期回路１１００４は、図３に示し
たフレーム同期部３１１に相当する。

【０２１３】このような動作条件を備えたフレーム同期
システムを実現するには、 Ａ）送信側（基地局３側）のフレーム周期を受信側（端
末装置２または移動局側）で忠実に再現する、 Ｂ）かつ、基地局のフレーム周期の変化に対する追従性
を高くする ということが必要である。

【０２１４】Ａ）の条件を満たすには、フレーム同期タ
イミングのずれを多くのフレームにわたって平均化する
ことが必要である。実際に各フレームで検出できるずれ
は、１クロック単位であるが、これを多数集めて平均化
すると少数点以下の精度で送信側（基地局３側）の周期
を再現できる。しかし、このままだと、Ｂ）の条件、す
なわち基地局３側のフレーム周期が変化した場合に追従
することができない。これは平均化回路に大きなずれ量
が入力しても、平均結果にすぐに反映されないからであ
る。そこで、しきい値を超える相関値が得られた場合、
そのピークタイミングを使ってフレームカウンタ自体を
直接補正する。１フレーム当たりのフレーム周期の変化
量が検出ウィンドウ幅の半分以下であれば、相関検出で
きている限り追従することが可能である。

【０２１５】図３１は、図１９のフレーム同期回路の構
成例を示すブロック図である。このフレーム同期回路１
１００４は、図３１に示すように、ピーク検出回路２０
１、同期判定回路２０２、フレーム周期カウンタ２０
３、平均化回路２０４、および補正値セット回路として
の加算器２０５を有している。

【０２１６】ピーク検出回路２０１は、バースト検出部
１０９Ａの相互相関用絶対値計算回路１０９１６により
形成された相互相関電力ＣＣＰを入力し、フレーム周期
カウンタ２０３により設定される期待タイミングを中心
として設定した検出ウィンドウＤＴＷ内で、かつ検出し
きい値ｔｈ＿ｃｃを超えたものにつきピーク検出を行
い、期待タイミングとピーク検出位置とのずれを信号Ｓ
２０１として平均化回路２０４に出力する。また、ピー
ク検出回路２０１は、検出ウィンドウＤＴＷ内でピーク
検出を行った場合に、そのピーク値が検出しきい値ｔｈ
＿ｃｃを超えていない場合（小さい場合）には相関は未
検出と判定してずれ量を示す信号Ｓ２０１を平均化回路
２０４に出力しない。また、ピーク検出回路２０１は、
最初にフレーム同期を引き込む場合には、検出ウィンド
ウを常に開けた状態で相関ピーク検出を行い、最初に検
出しきい値ｔｈ＿ｃｃを超えた時点を同期検出とみなし
て制御を開始する。

【０２１７】同期判定回路２０２は、ピーク検出回路２
０１の出力信号Ｓ２０１ａを受けて同期検出が行われた
か否かを判定し、同期検出が行われた場合に、ピーク検
出回路２０１の出力信号Ｓ２０１ａによりフレーム周期
カウンタ２０３の、たとえば同期検出の期待タイミング
のカウント値（たとえば０）としてセットさせる。

【０２１８】フレーム周期カウンタ２０３は、自局の基
準クロックによってフレーム周期をカウントするカウン
タで、セットされるカウント値を動作周期とし、この動
作周期に基づいて、ピーク検出回路２０１に指示する検
出ウィンドウＤＴＷの窓タイミングを生成する。なお、
同期が確立した後、受信側（端末装置２側）の基準クロ
ックで数えたフレーム周期に基づいて検出ウィンドウが
設定される。また、フレーム周期カウンタ２０３は、加
算器２０５の出力により補正値が信号Ｓ２０５としてロ
ードされてカウント値が補正される。そして、フレーム
周期カウンタ２０３は、補正されたカウント値に基づく
期待タイミングでＦＦＴタイミング信号ＴＦＦＴの出力
タイミングを微調整するように信号Ｓ２０３をタイミン
グカウンタ１１００３Ａに出力する。

【０２１９】平均化回路２０４は、ピーク検出回路２０
１により信号Ｓ２０１として入力されたフレーム同期の
ピーク検出結果とフレーム周期カウンタ２０３による同
期検出の期待タイミングのずれを平均化し、その結果を
補正値Ｓ２０４として加算器２０５に出力する。平均化
回路２０４は、積分回路を含み、出力のうちある範囲の
上位ビット（整数部）を第１の補正値ＡＤＪ１として、
この上位ビットを差し引いた下位ビット（小数部）部分
は符号を含めて積算回路によって毎フレームごとに積算
し、そのキャリィ周期に対応して第１の補正値ＡＤＪ１
に対してさらに第２の補正値ＡＤＪ２、たとえば±１の
補正を加え、補正値Ｓ２０４として加算器２０５に出力
する。

【０２２０】図３２は、図３１の平均化回路２０４の構
成例を示す回路図である。この平均化回路２０４は、図
３２に示すように、遅延部２０４１，２０４２、加算器
２０４３，２０４４，２０４５、増幅器２０４６，２０
４７、絶対値計算回路２０４８、セレクタ２０４９，２
０５０、および数値制御発振器（ＮＣＯ）２０５１を有
している。そして、遅延部２０４１，２０４２、加算器
２０４３，２０４４、および増幅器２０４６，２０４７
により積分回路が構成されている。

【０２２１】図３２の平均化回路２０４は、ずれの値を
符号付８ビット、平均化回路２０４の出力を符号付１７
ビットとした場合である。積分回路の直接および積分の
ゲイン設定にもよるが、上位７ビットを「整数」部分と
みなすと、最大９ビットシフトになるので５００回程度
の平均に相当する。そして、下位ビットの部分を数値制
御発振器（ＮＣＯ）２０５１に入力することで、少数点
以下のずれを足し合わせて、１クロック相当分になった
ところで、前述の整数部分とを加算器２０４５で合わせ
て補正データＳ２０４とする。

【０２２２】この構成により、上記の例では送信側（基
地局３）と受信側（端末装置２または移動局）の基準ク
ロック誤差を約１０００分の１クロックの精度で補正で
きる。これは数百フレーム連続でフレーム同期の相関検
出ができない伝送状況が続いてもフレーム同期は保った
ままであることを意味する。伝送状況が回復後、直ちに
送受信動作に移ることができる。

【０２２３】図３３は、図３２の数値制御発振器（ＮＣ
Ｏ）の構成例を示す回路図である。この数値制御発振器
２０５１は、図３３に示すように、加算器２０５１１、
フリップフロップ（ＦＦ）２０５１２，２０５１３、オ
ーバーフロー検出回路２０５１４を有している。すなわ
ち、数値制御発振器２０５１は、入力ビット幅と同じビ
ット幅の積分回路で構成されている。

【０２２４】図３４（Ａ），（Ｂ）は、下位ビットの積
算の様子を示す図である。図３４（Ａ）は入力ｎｃｏｉ
ｎが０より大きい場合、図３４（Ｂ）は入力ｎｃｏｉｎ
が０より小さい場合をそれぞれ示している。符号を付け
て１１ビットの入力ｎｃｏｉｎが０より大きい場合、入
力ｎｃｏｉｎは「０１０（１６進数）」、「１００（１
６進数）」の場合であり、入力ｎｃｏｉｎが０より小さ
い場合、入力ｎｃｏｉｎは「１０１（１６進数）」、
「０１１（１６進数）」の場合である。そして、オーバ
ーフロー、ゼロクロス時にキャリィを第２の補正値ＡＤ
Ｊ２（±１）として出力する。

【０２２５】図３５は、図３３の数値制御発振器のオー
バーフロー検出の状態を示す図である。図３５に示すよ
うに、ディフォルトの場合、第２の補正値ＡＤＪ２は０
である。

【０２２６】「０１０」の場合、入力ｎｃｏｉｎ〔１
０〕が０、フリップフロップ２０５１２の出力ｎｃｏ
〔１０〕が１、フリップフロップ２０５１３の出力ｏｖ
ｆが０である。この場合のｎｃｏステータスは、ｎｃｏ
ｉｎ＞０、かつ、ｎｃｏオーバーフローであり、第２の
補正値ＡＤＪ２は＋１となる。

【０２２７】「０１１」の場合、入力ｎｃｏｉｎ〔１
０〕が１、フリップフロップ２０５１２の出力ｎｃｏ
〔１０〕が１、フリップフロップ２０５１３の出力ｏｖ
ｆが０である。この場合のｎｃｏステータスは、ｎｃｏ
ｉｎ＜０、かつ、ｎｃｏゼロクロスであり、第２の補正
値ＡＤＪ２は−１となる。

【０２２８】「１００」の場合、入力ｎｃｏｉｎ〔１
０〕が０、フリップフロップ２０５１２の出力ｎｃｏ
〔１０〕が０、フリップフロップ２０５１３の出力ｏｖ
ｆが１である。この場合のｎｃｏステータスは、ｎｃｏ
ｉｎ＞０、かつ、ｎｃｏゼロクロスであり、第２の補正
値ＡＤＪ２は＋１となる。

【０２２９】「１０１」の場合、入力ｎｃｏｉｎ〔１
０〕が１、フリップフロップ２０５１２の出力ｎｃｏ
〔１０〕が０、フリップフロップ２０５１３の出力ｏｖ
ｆが１である。この場合のｎｃｏステータスは、ｎｃｏ
ｉｎ＜０、かつ、ｎｃｏアンダーフローであり、第２の
補正値ＡＤＪ２は−１となる。

【０２３０】加算器２０５は、平均化回路２０４による
補正値を基準の周期に加算し、フレーム周期の補正値と
してフレーム周期カウンタ２０３のカウント値としてセ
ットする。

【０２３１】次に、図３１のフレーム同期回路１１００
４の動作を、図３６（Ａ）〜（Ｄ）、図３７（Ａ）〜
（Ｄ）、および図３８（Ａ）〜（Ｄ）に関連付けて説明
する。

【０２３２】図３６（Ａ）〜（Ｄ）、図３７（Ａ）〜
（Ｄ）は、フレーム同期の動作タイミング例を示すタイ
ミングチャートである。なお、図３６（Ａ）は検出ウィ
ンドウＤＴＷ、図３６（Ｂ）は相互相関電力ＣＣＰ、図
３６（Ｃ）はずれを示す信号Ｓ２０１、図３６（Ｄ）は
フレーム周期カウンタ２０３のカウント値ＣＮＴをそれ
ぞれ示している。同様に、図３７（Ａ）は検出ウィンド
ウＤＴＷ、図３７（Ｂ）は相互相関電力ＣＣＰ、図３７
（Ｃ）はずれを示す信号Ｓ２０１、図３７（Ｄ）はフレ
ーム周期カウンタ２０３のカウント値ＣＮＴをそれぞれ
示している。

【０２３３】また、図３８（Ａ）〜（Ｄ）は、本第２の
実施形態に係るフレーム同期の初期引き込み時の動作タ
イミング例を示すタイミングチャートである。図３８
（Ａ）は検出ウィンドウＤＴＷ、図３８（Ｂ）は相互相
関電力ＣＣＰ、図３８（Ｃ）は連続同期数ＣＳＷ、図３
８（Ｄ）は同期フラグＦＬＧをそれぞれ示している。

【０２３４】まず、図３６（Ａ）〜（Ｄ）に関連付けて
フレーム同期の動作について説明する。

【０２３５】この場合、検出ウィンドウＤＴＷは、図３
６（Ａ），（Ｄ）に示すように、カウンタ値１００を中
心に幅７クロックで設定されている。この例では、実際
の相互相関電力（相関値）ＣＣＰのピークは、ピーク検
出回路２０１で、図３６（Ｂ），（Ｄ）に示すように、
カウンタ値１００ではなく２クロックずれた９８で得ら
れている。これは基地局３の基準クロックでカウントし
たフレーム周期の方が端末装置２側の基準クロックでカ
ウントしたフレーム周期より長いことを意味する。すな
わち、端末装置２側の基準クロックの発振周波数が高
い。このような場合には、フレームカウンタの値を＋２
してやれば、次回のフレームでは理想的には相関ピーク
は同じ位置９８で得られる。このずれ量＋２は、信号Ｓ
２０１として平均化回路２０４に入力されており、受信
フレーム数の増加につれて補正値出力は０から＋２に近
づいていく。これにより、相関値のピーク検出は期待タ
イミングのカウンタ値１００で得られるようになる。

【０２３６】次に、図３７（Ａ）〜（Ｄ）に関連付けて
フレーム同期の動作について説明する。これは、検出ウ
ィンドウ内で相関値がしきい値を超えなかった場合の動
作が示してある。

【０２３７】この状態は、たとえば受信状況が一時的に
悪化した場合などに生じる。このような場合、検出ウィ
ンドウＤＴＷ内での相関ピークは必ずしも意味のあるも
のではない。そのようなピーク検出タイミングに基づい
てフレーム周期カウンタを制御するとフレーム同期はず
れの原因となる。そのため、相関値がしきい値を超えな
い場合には、フレーム周期カウンタ２０３のカウント値
の修正および平均化回路２０４へのデータ入力は行わな
い。

【０２３８】次に、図３８（Ａ）〜（Ｄ）に関連付けて
初期引き込み時の動作を説明する。

【０２３９】最初にフレーム同期を引き込む場合には、
検出ウィンドウを常に開けた状態で相互相関値のピーク
検出を行い、最初にしきい値を超えた時点を同期検出と
みなして制御を開始する。この例では、連続３回の同期
検出で、同期確立と同期判定回路２０により判定され
る。次回以降そのタイミングで相関値のピーク検出がで
きればフレーム同期がとれた状態であり、連続して同じ
タイミングで相関検出できなければ、最初の検出は誤検
出とみなされ、図３８（Ｃ）に示すように、初期の相関
検出待ち状態に戻る。

【０２４０】上述したように、伝送路の状態が安定でな
い無線通信において、一度確立したフレーム同期を比較
的長い間保ち続けることができる。また、Ｗｉｒｅｌｅ
ｓｓ１３９４のように基地局３のフレーム周期が他のシ
ステムに追従しなければならないような場合について、
同期の精度と追従性という本来相反する性能を両立させ
ることができるという利点がある。その結果、伝送路の
状況によらずに、最適なＦＦＴタイミングを設定するこ
とが可能となる。

【０２４１】なお、上述したように、ピーク検出用のし
きい値として一つのしきい値を用いた場合を例に説明し
たが、複数のしきい値を用いてカウンタのセットやずれ
の平均化回路への取り込み制御を行う等、種々の態様が
可能である。たとえば第１のしきい値と、この第１のし
きい値より低い第２のしきい値を用い、相関値のピーク
が第１のしきい値より大きい場合には、カウンタのセッ
トおよびずれの取り込みを行い、第２のしきい値より小
さい場合には、カウンタのセットは行わないが、ずれの
取り込みは行うようにする等のより細かな制御を行うよ
うにすることも可能である。

【０２４２】上述したように、図３１に示したフレーム
同期回路１１００４により、図３に示したフレーム同期
部３１１を構成することができる。また、上述したよう
に、図１９に示したバースト検出部１０９は、図５に示
した周波数オフセット検出器３１４に相当する。

【０２４３】図３９は、図３１に示したフレーム同期回
路に含まれる平均化回路の変形例を示す回路図である。
この平均化回路２０４ａは、図３９に示すように、遅延
部４０１，４０２、増幅器４０３，４０４、および加算
器４０４，４０５を有している。

【０２４４】図３９の平均化回路２０４ａは、フレーム
周期の誤差を符号付き８ビット、平均化回路２０４ａの
出力を符号付１６ビットとした場合である。平均化回路
２０４ａでは、上述したように、基地局３側の１フレー
ムと、端末装置２側の１フレームの誤差を基準クロック
単位でループフィルタに入力する。ループフィルタに完
全積分型の回路を使用すると誤差相当のデータが積分レ
ジスタに蓄積される。

【０２４５】誤差が符号付き整数８ビットで表現されて
いるとし、フィルタ出力の１６ビットのうち上位８ビッ
トを整数プラス符号、下位の８ビットを小数点以下と考
えると、２５６回の平均を出力することに相当する。

【０２４６】このような構成における補正を、より具体
的には、たとえば次のように行う。１フレームをＮ（ク
ロック）１６ビットの誤差出力をＤ（クロック）、ＲＦ
選局周波数をＦ（ＭＨｚ）とすると、キャリア周波数の
オフセットΔＦは、数式（１１）で示すように表され
る。

【０２４７】

【数１１】 ΔＦ＝Ｆ×Ｄ÷Ｎ （ＭＨｚ） …（１１）

【０２４８】キャリアオフセット周波数計算部３２１
は、たとえば、上述した数式（１１）で示した計算を行
う。一方、このオフセットΔＦを補正するために、たと
えば、図３に示した数値制御発振器（ＮＣＯ）３２３
を、１６ビットのアキュムレータで構成してサンプリン
グ周波数Ｓ（ＭＨｚ）で動作させ、コントロールワード
ＣＷを設定すると、数式（１２）に示すようなＮＣＯ周
波数を出力する。

【０２４９】

【数１２】

【０２５０】コントロールワード変換部３２２は、数値
制御発振器（ＮＣＯ）３２３のＮＣＯ周波数がキャリア
周波数オフセットΔＦとなるようなコントロールワード
ＣＷを計算して、数値制御発振器３２３にそのコントロ
ールワードＣＷを設定する。数値制御発振器３２３は、
たとえば、コントロールワードＣＷに基づいて、上述し
た数式１２で示したＮＣＯ周波数（キャリアオフセット
となるような周波数）を生成させる信号をＳＩＮＲＯＭ
３２４およびＣＯＳＲＯＭ３２５に出力することで、キ
ャリア周波数オフセットの補正を行うことができる。上
述の場合には、数値制御発振器３２３の分解能は、Ｓ／
２¹⁵である。

【０２５１】たとえば、数値制御発振器３２３のサンプ
リング周波数Ｓを８０ＭＨｚとすると、数値制御発振器
３２３の分解能は、約２．４ｋＨｚである。また、上述
の分解能は、必要に応じてループフィルタや数値制御発
振器３２３のビット数を増やすことで、分解能を改善さ
せることができる。また、サブキャリアの選局周波数が
あらかじめわかっていれば、誤差Ｄ以外の部分を計算し
て、その計算値をＲＯＭ等に格納しておいてもよい。上
述したように、数値制御発振器（ＮＣＯ）を使用するこ
とで、１Ｈｚ以下の精度で、キャリア周波数オフセット
の補正を行うことができる。

【０２５２】図４０は、図１に示した端末装置の送信系
（送信装置）の構成を示すブロック図である。端末装置
２の送信系（送信装置）２ｔは、図４０に示すように、
上述した第２の実施の形態に係る受信系と同様な処理を
行う。ただし、送信装置２ｔは、たとえば基地局（Ｈｕ
ｂ）３側が受信したときに基地局３のキャリア周波数
と、送信装置２ｔが送信するキャリア周波数のキャリア
周波数オフセットが最小になるように、あらかじめ逆の
オフセットを印加して送信する。具体的には、基地局３
が送信する所定の信号のキャリア周波数と、送信信号の
キャリア周波数の誤差を除去するように、キャリア周波
数の補正を行う。

【０２５３】端末装置２の送信系（送信装置）２ｔは、
たとえば、図４０に示すように、Ｄ／Ａ（ディジタル／
アナログ）変換部１０３ａ、加算器１０６０４、積算器
１０６０１，１０６０２、ディジタルローパスフィルタ
ＬＰＦ１０６２，１０６３、アップサンプリング回路１
０６０５，１０６０６、ＩＦＦＴ（Inverse fast Fouri
er transform）回路１０７１ａ、マッピング回路３０２
ａ、基準クロック生成部３２０、キャリアオフセット周
波数計算部３２１、コントロールワード変換部３２２、
数値制御発振器（ＮＣＯ）３２３、ＳＩＮＲＯＭ３２
４、およびＣＯＳＲＯＭ３２５を有する。

【０２５４】マッピング回路３０２ａは、所定の情報を
符号化してベースバンド信号に変換し、ＩＦＦＴ回路１
０７１ａに出力する。ＩＦＦＴ回路１０７１ａは、マッ
ピング回路３０２ａから出力された信号を、逆高速離散
フーリエ変換して、アップサンプリング回路１０６０
５，１０６０６に出力する。

【０２５５】アップサンプリング回路１０６０５，１０
６０６では、ＩＦＦＴ回路１０７１ａから出力された信
号を、たとえば２０ＭＨｚから８０ＭＨｚにアップサン
プリングして出力する。

【０２５６】キャリアオフセット周波数計算部３２１で
は、たとえば、上述した受信装置２ｒまたは２ｒａの誤
差検出部３１０、具体的にはクロックオフセット検出部
３１２から出力された周波数オフセット（Ｓ３１０）に
基づいて、キャリアオフセット周波数が計算され、キャ
リアオフセットを示すデータがコントロールワード変換
部３２２に出力される。コントロールワード変換部３２
２は、キャリアオフセットを示すデータに基づいて、基
地局３が送信する所定の信号のキャリア周波数と、送信
信号のキャリア周波数の誤差を除去するような信号、具
体的には逆のオフセットを数値制御発振器３２３に発生
させるコントロールワードを生成し、数値制御発振器３
２３に出力する。数値制御演算器３２３は、コントロー
ルワード変換部３２２から入力されたコントロールワー
ドに応じた信号を生成し、ＳＩＮＲＯＭ３２４およびＣ
ＯＳＲＯＭ３２５に出力する。

【０２５７】加算器１０６０４では、乗算器１０６０
１，１０６０２で周波数変換された信号が加算されＤ／
Ａ変換部１０３ａに出力される。Ｄ／Ａ変換部１０３ａ
は、所定のサンプリング周波数で、ディジタル信号から
アナログ信号へ変換し出力する。Ｄ／Ａ変換部１０３ａ
から出力されたＩＦ信号（２０ＭＨｚ）は、不図示の増
幅器により増幅され、アンテナから送信される。

【０２５８】上述したように、端末装置２の送信系（送
信装置２ｔ）では、受信装置２ｒまたは２ｒａから出力
された周波数オフセットに基づいて、搬送波周波数に周
波数オフセットを印加する方向に印加、具体的には基地
局３から送信される所定の信号の搬送波周波数と、送信
信号の搬送波周波数の誤差を除去するように搬送波を生
成し、乗算器１０６０４，１０６０５で搬送波が、マッ
ピング回路３０２ａ、ＩＦＦＴ回路１０７１ａ、アップ
サンプリング回路１０６０５，１０６０６から出力され
たベースバンド信号に応じて変調され、Ｄ／Ａ変換部１
０３ａによりアナログＩＦ信号に変換され、不図示の増
幅器により増幅され、アンテナから送信される。

【０２５９】以上、説明したように、端末装置２の送信
系（送信装置）２ｔは、基地局（Ｈｕｂ）３側が受信し
たときに、キャリア周波数オフセットを最小になるよう
に、あらかじめ逆のオフセットを印加してキャリア周波
数を補正して送信するので、基地局３では、搬送波周波
数オフセットが少ない信号を受信することができる。

【０２６０】なお、本発明は本実施の形態に限られるも
のではなく、任意好適な種々の改変が可能である。上述
の実施の形態では、基地局３とデータを送受信したが、
この形態に限られるものではない。たとえば、基地局
（Ｈｕｂ）３を介さずに、端末装置２間でデータ通信を
行ってもよい。たとえば、ワイヤレス１３９４を用いた
通信システムでは、基地局（Ｈｕｂ）３を経由せずにす
ることができる。この場合には、たとえば基地局（Ｈｕ
ｂ）３の基準クロックに、それぞれの内部の基準クロッ
クを合わせることで、各端末装置間で同様に上述のキャ
リア周波数オフセットの補正を行うことができる。ま
た、ある一つの端末装置２の基準クロックに、他の端末
装置が内部の基準クロックを合わせることで、各端末装
置間で同様に上述のキャリア周波数オフセットの補正を
行うことができる。

【０２６１】また、時間分割多重（ＴＤＭＡ）システム
や、周波数多重（ＦＤＭＡ）システムでも、フレーム構
造を有するシステムでも同様に、キャリア周波数、およ
び基準クロックの周波数オフセットを検出し、検出結果
に応じてキャリア周波数、および基準クロックの補正を
行うことができる。

【０２６２】また、明確なフレーム構造を持たない場合
でも、定期的に時間情報を送信するようなシステム（た
とえば、ＩＥＥＥ８０２．１１ワイヤレスＬＡＮのイン
フラストラクチャＢＳＳモードのＢｅａｃｏｎ等）でも
同様に、キャリア周波数、および基準クロックの周波数
オフセットを検出し、検出結果に応じてキャリア周波
数、および基準クロックの補正を行うことができる。

【０２６３】

【発明の効果】以上説明したように、本発明によれば、
所定の基準クロックに基づいて生成された同期信号を含
む信号を送受信する場合に、送受信において基準クロッ
クに関する周波数誤差を補正することができる受信装置
および端末装置を提供することができる。

【図面の簡単な説明】

【図１】本発明に係る通信システムに係る一実施の形態
を示す図である。

【図２】図１に示した基地局の一具体例を示す図であ
る。

【図３】図１に示した端末装置の受信系のブロック構成
図である。

【図４】図３に示した端末装置の受信系の動作を説明す
るためのフローチャートである。

【図５】図１に示した端末装置に係る一実施の形態を示
す図である。

【図６】図１に示した端末装置の受信系の一実施の形態
を示すブロック構成図である。

【図７】ＩＥＥＥ８０２. １１ａシステムの代表的なプ
リアンブル信号を含むバースト信号部を示す図である。

【図８】ＢＲＡＮシステムの代表的なプリアンブル信号
を含むバースト信号部を示す図である。

【図９】Ｗｉｒｅｌｅｓｓ１３９４システムの代表的な
プリアンブル信号を含むバースト信号部を示す図であ
る。

【図１０】Ｗｉｒｅｌｅｓｓ１３９４システムにおいて
一定期間以上のデータ信号区間にリファレンス信号ＲＥ
Ｆを挿入している信号形態を示す図である。

【図１１】Ｗｉｒｅｌｅｓｓ１３９４システムにおける
フレーム構造を示す図である。

【図１２】（Ａ）および（Ｂ）は、ＯＦＤＭデータシン
ボルにおいてデータ部の前にそのデータの最後の部分を
繰り返すガードインターバルを付加する手法（Cyclic E
xtension法）を説明するための図である。

【図１３】（Ａ）〜（Ｄ）は、ＦＦＴへのデータ取り込
みタイミングについての例を示す図である。

【図１４】図６の自動利得制御増幅部の具体的な構成を
示す回路図である。

【図１５】図１４の利得制御増幅器の利得制御特性例を
示す図である。

【図１６】受信信号の入力レベルに対する受信信号電力
観測部の出力特性を示す図である。

【図１７】図６の受信信号処理部の具体的な構成例を示
す回路図である。

【図１８】図６のＯＦＤＭ復調部の具体的な構成例を示
す回路図である。

【図１９】図６のバースト検出部およびタイミング制御
部の具体的な構成例を示す回路図である。

【図２０】図１９の自己相関回路の構成例を示す回路図
である。

【図２１】図１９の相互相関回路の構成例を示す回路図
である。

【図２２】（Ａ）〜（Ｄ）は、相互相関ピーク位置とカ
ウンタへのロードデータとの関係を示す図である。

【図２３】（Ａ）〜（Ｄ）は、タイミングカウンタ（シ
ンボルカウンタ）の動作タイミングを示す図である。

【図２４】（Ａ）〜（Ｇ）は、バースト検出部の自己相
関処理から同期検出信号ｘｐｕｌｓｅおよびｙｐｕｌｓ
ｅを出力するまでのタイミングチャートを示す図であ
る。

【図２５】（Ａ）〜（Ｇ）は、バースト検出部の相互相
関処理から同期検出信号ｃｐｕｌｓｅおよびＦＦＴタイ
ミング信号ＴＦＦＴを出力するまでのタイミングチャー
トを示す図である。

【図２６】本発明に係る増幅利得制御部における利得制
御動作の第１段階を説明するためのフローチャートであ
る。

【図２７】本発明に係る増幅利得制御部における利得制
御動作の第２段階を説明するためのフローチャートであ
る。

【図２８】本発明に係る増幅利得制御部における利得制
御動作の第３段階を説明するためのフローチャートであ
る。

【図２９】図６の増幅利得制御部の具体的な構成例を示
す回路図である。

【図３０】図２９の増幅利得制御部の動作を説明するた
めのタイミングチャートを示す図である。

【図３１】図１９のフレーム同期回路の構成例を示すブ
ロック図である。

【図３２】図３１の平均化回路の構成例を示す回路図で
ある。

【図３３】図３３の数値制御発振器（ＮＣＯ）の構成例
を示す回路図である。

【図３４】（Ａ），（Ｂ）は、図３３の数値制御発振器
（ＮＣＯ）の下位ビットの積算の様子を示す図である。

【図３５】図３３の数値制御発振器のオーバーフロー検
出の状態を示す図である。

【図３６】（Ａ）〜（Ｄ）は、フレーム同期の動作タイ
ミング例を示すタイミングチャートである。

【図３７】（Ａ）〜（Ｄ）は、フレーム同期の動作タイ
ミング例を示すタイミングチャートである。

【図３８】（Ａ）〜（Ｄ）は、フレーム同期の初期引き
込み時の動作タイミング例を示すタイミングチャートで
ある。

【図３９】図３１に示したフレーム同期回路に含まれる
平均化回路の変形例を示す回路図である。

【図４０】図１に示した端末装置の送信系（送信装置）
の構成を示すブロック図である。

【符号の説明】

１…通信システム、２…端末装置、３…基地局（Ｈｕ
ｂ）、１０１…自動利得制御増幅部（ＡＧＣＡＭＰ）、
１０２…受信信号電力観測部、１０３…Ａ／Ｄコンバー
タ（ＡＤＣ）、１０４…ディジタル／アナログ（Ｄ／
Ａ）コンバータ（ＤＡＣ）、１０５…Ａ／Ｄコンバータ
（ＡＤＣ）、１０６…受信信号処理部、１０７…ＯＦＤ
Ｍ復調部（ＤＥＭＯＤ）、１０８…遅延部（ＤＬＹ）、
１０９，１０９Ａ…バースト検出部（ＢＤＴ）、１１
０，１１０Ａ…タイミング制御部（ＴＭＧ）、１１１…
増幅利得制御部（ＡＧＣＴＬ）、１０７１…ＦＦＴ処理
部、２０１…ピーク検出回路、２０２…同期判定回路、
２０３…フレーム周期カウンタ、２０４…平均化回路、
３０１…位相誤差補償回路、３０２…デマッピング回
路、３１０…誤差検出部、３１１…フレーム同期部、３
１２…クロックオフセット検出部、３１３…加算器、３
２０…基準クロック生成部、３２１…キャリアオフセッ
ト周波数計算部、３２２…コントロールワード変換部、
３２３…数値制御発振器（ＮＣＯ）、３２４…ＳＩＮＲ
ＯＭ、３２５…ＣＯＳＲＯＭ、４０１，４０２…遅延
部、４０３，４０４…増幅器、４０４，４０５…加算
器、２０４１，２０４２…遅延部、２０４３〜２０４５
…加算器、２０４６，２０４７…増幅器、２０４８…絶
対値計算回路、２０４９，２０５０…セレクタ、２０５
１…数値制御発振器（ＮＣＯ）、２０５１１…加算器、
２０５１２，２０５１３…フリップフロップ（ＦＦ）、
２０５１４…オーバーフロー検出回路、２０５…加算
器、３００１…ベースバンドプロセッサ、３００２〜３
００４…発振器、３００５，３００６…ＬＰＦ、３００
７，３００８…ＰＬＬ、３００９〜３０１２…乗算器、
３０１３〜３０１６…増幅器、３０１７〜３０１９…Ｂ
ＰＦ、３０２０…送受信スイッチＴ／ＲＳＷ、３０２１
…アンテナ。

Claims (18)

【特許請求の範囲】
1. 【請求項１】第１の基準クロックに基づいて生成された
   同期信号を含む信号を受信する受信装置であって、 第２の基準クロックを生成する基準クロック生成手段
   と、 受信信号に含まれる同期信号、および前記基準クロック
   生成手段から出力された第２の基準クロックに基づい
   て、前記第１および第２の基準クロックに関する周波数
   誤差を検出する誤差検出手段と、 前記誤差検出手段により検出された第１および第２の基
   準クロックに関する周波数誤差に応じて、前記基準クロ
   ック生成手段で生成される第２の基準クロックに基づく
   回路動作を補正する補正手段とを有する受信装置。
2. 【請求項２】前記受信信号は、前記第１の基準クロック
   に基づいて生成された所定のフレーム同期信号を含むフ
   レーム構造を有し、 前記誤差検出手段は、前記受信信号に含まれる所定のフ
   レーム同期信号、および前記基準クロック生成手段から
   出力された第２の基準クロックに基づいて、前記受信信
   号のフレーム周期の誤差を検出するフレーム誤差検出手
   段と、 前記フレーム誤差検出手段から出力された前記所定のフ
   レーム周期の誤差に応じて、前記第１および前記第２の
   基準クロックの周波数誤差を検出する基準クロック誤差
   検出手段とを含み、 前記補正手段は、前記第１および第２の基準クロックの
   周波数誤差に応じて、前記受信信号の検波用の搬送波の
   周波数を補正する搬送波補正手段を含む請求項１に記載
   の受信装置。
3. 【請求項３】前記誤差検出手段は、所定の時間、前記検
   出された第１および第２の基準クロックに関する周波数
   誤差を積算する積算手段と、 前記積算手段により積算された第１および第２の基準ク
   ロックに関する周波数誤差に基づいて、前記所定の時
   間、平均化した前記第１および第２の基準クロックに関
   する周波数誤差を出力する誤差平均化手段とを有する請
   求項１に記載の受信装置。
4. 【請求項４】前記補正手段は、前記第１および第２の基
   準クロックに関する周波数誤差を除去するように、前記
   基準クロック生成手段から出力される第２の基準クロッ
   クに基づく回路動作の補正を行う請求項１に記載の受信
   装置。
5. 【請求項５】アナログ信号である前記受信信号を、ディ
   ジタル信号に変換するアナログ−ディジタル変換手段を
   有し、 前記補正手段は、前記アナログ−ディジタル変換手段か
   ら出力されたディジタル信号に、前記所定の処理を行う
   請求項１に記載の受信装置。
6. 【請求項６】前記誤差検出手段は、前記同期信号に応じ
   て相互相関演算を行い、前記第１および第２の基準クロ
   ックに関する周波数誤差を検出する相互相関演算手段を
   有し、 前記補正手段は、前記積算手段により前記第１および第
   ２の基準クロックに関する周波数誤差が積算されるま
   で、前記相関演算手段から出力された前記周波数誤差に
   基づいて前記第２の基準クロックに基づく回路動作を補
   正する請求項３に記載の受信装置。
7. 【請求項７】前記補正手段は、前記積算手段により、前
   記所定の時間、前記第１および第２の基準クロックに関
   する周波数誤差が積算されたときは、前記誤差平均化手
   段から出力される前記第１および第２の基準クロックに
   関する周波数誤差に基づいて前記第２の基準クロックに
   基づく回路動作を補正する請求項６に記載の受信装置。
8. 【請求項８】前記受信信号は、直交周波数分割多重変調
   方式に基づいて変調されている請求項１に記載の受信装
   置。
9. 【請求項９】前記補正された第２の基準クロックに応じ
   て、前記受信信号を離散フーリエ変換して復調する復調
   部を有する請求項１に記載の受信装置。
10. 【請求項１０】第１の基準クロックに基づいて所定の処
    理を行う基地局と、通信を行う端末装置であって、 前記基地局から送信された第１のクロックに基づいて生
    成された所定のタイミングの同期信号を含む信号を受信
    する受信手段と、 第２の基準クロックを生成する基準クロック生成手段
    と、 前記受信手段で受信された受信信号に含まれる所定のタ
    イミングの同期信号、および前記基準クロック生成手段
    から出力された第２の基準クロックに基づいて、前記第
    １および第２の基準クロックに関する周波数誤差を検出
    する誤差検出手段と、 前記誤差検出手段により検出された第１および第２の基
    準クロックに関する周波数誤差に応じて、前記基準クロ
    ック生成手段で生成される第２の基準クロックによる回
    路動作を補正する補正手段と、 前記補正手段により補正された、前記回路動作に基づい
    て所定の信号を生成し送信する送信手段とを有する端末
    装置。
11. 【請求項１１】前記受信信号は、前記第１の基準クロッ
    クに基づいて生成された所定のフレーム同期信号を含む
    フレーム構造を有し、 前記誤差検出手段は、前記受信信号に含まれる所定のフ
    レーム同期信号、および前記基準クロック生成手段から
    出力された第２の基準クロックに基づいて、前記受信信
    号のフレーム周期の誤差を検出するフレーム誤差検出手
    段と、 前記フレーム誤差検出手段から出力された前記所定のフ
    レーム周期の誤差に応じて、前記第１および前記第２の
    基準クロックの周波数誤差を検出する基準クロック誤差
    検出手段とを含み、 前記補正手段は、前記第１および第２の基準クロックの
    周波数誤差に応じて、前記送信信号の搬送波の周波数を
    補正する搬送波補正手段を含む請求項１０に記載の端末
    装置。
12. 【請求項１２】前記誤差検出手段は、所定の時間、前記
    検出された第１および第２の基準クロックに関する周波
    数誤差を積算する積算手段と、 前記積算手段により積算された第１および第２の基準ク
    ロックに関する周波数誤差に基づいて、前記所定の時
    間、平均化した前記第１および第２の基準クロックに関
    する周波数誤差を出力する誤差平均化手段とを有する請
    求項１０に記載の端末装置。
13. 【請求項１３】前記補正手段は、前記送信手段により送
    信される所定の信号の搬送波の周波数と、前記受信信号
    の搬送波の周波数の誤差を除去するように、前記基準ク
    ロック生成手段から出力される前記第２の基準クロック
    に基づく回路動作の補正を行う請求項１０に記載の端末
    装置。
14. 【請求項１４】送信される所定のデータを含むベースバ
    ンド信号をアナログ信号に変換するディジタル−アナロ
    グ変換手段を有し、 前記補正手段は、前記ディジタル−アナログ変換手段へ
    入力する前に、前記所定の処理を行う請求項１０に記載
    の端末装置。
15. 【請求項１５】前記誤差検出手段は、前記同期信号に応
    じて相互相関演算を行い、前記第１および第２の基準ク
    ロックに関する周波数誤差を検出する相互相関演算手段
    を有し、 前記補正手段は、前記積算手段により前記第１および第
    ２の基準クロックに関する周波数誤差が積算されるま
    で、前記相関演算手段から出力された前記周波数誤差に
    基づいて前記第２の基準クロックを補正する請求項１２
    に記載の端末装置。
16. 【請求項１６】前記補正手段は、前記積算手段により、
    前記所定の時間、前記第１および第２の基準クロックに
    関する周波数誤差が積算されたときは、前記誤差平均化
    手段から出力される前記第１および第２の基準クロック
    に関する周波数誤差に基づいて前記第２の基準クロック
    に基づく回路動作を補正する請求項１５に記載の端末装
    置。
17. 【請求項１７】前記信号は、直交周波数分割多重変調方
    式に基づいて変調されている請求項１０に記載の端末装
    置。
18. 【請求項１８】前記補正された第２の基準クロックに応
    じて、前記受信信号を逆離散フーリエ変換して変調する
    変調部を有する請求項１０に記載の端末装置。