JP5942313B2

JP5942313B2 - 電波時計用受信ｉｃの調整方法

Info

Publication number: JP5942313B2
Application number: JP2012003822A
Authority: JP
Inventors: 充良小山; 薫兼八
Original assignee: Seiko NPC Corp
Current assignee: Seiko NPC Corp
Priority date: 2012-01-12
Filing date: 2012-01-12
Publication date: 2016-06-29
Anticipated expiration: 2032-01-12
Also published as: JP2013143716A

Description

本発明は、複数の周波数の標準電波を受信するスーパーヘテロダイン方式による多周波数対応の電波時計用受信ＩＣの調整方法に関するものである。

従来、電波時計などに用いる時刻信号は、アンテナで受信した標準電波信号を増幅し、検波し、所定の基準電圧と比較して二値化することにより形成される。
従来技術として特許文献１には３局受信可能なスーパーヘテロダイン方式の電波時計が開示されている。特許文献１には、現在標準電波を発信している主たる国として、４０ｋＨｚの日本と、６０ｋＨｚの英国と、７７．５ｋＨｚの独国にて受信可能な電波受信機能付き電子時計を形状をあまり大きくすることなく、かつ廉価に提供する技術が記載されている。時計用の３２７６８Ｈｚ発信回路を局部発信回路の基準周波数にしており、ＩＦ回路で抽出するＩＦ周波数を２２４１６Ｈｚ、３０６３４Ｈｚ、３３５４７Ｈｚとしている。
時計用の発信回路を局部発信回路の基準周波数としているため、形状をあまり大きくすることなく、かつ廉価に携帯型の電波受信機能付き電子時計を提供することが出来る。

特開平６−２１４０５４号公報

従来のスーパーへテロダイン方式の受信ＩＣ（Integrated circuit）において、入力されたＲＦ信号は、フィルタによりイメージ信号を含む不要信号が除去され、所望の信号が取り出される。このフィルタを通過したＲＦ信号は、可変利得アンプにより増幅され、周波数ミキサにより、発振器からの局部発振周波数の信号とミキシングされることにより、中間周波数（ＩＦ）に変換される。その後、帯域フィルタ（ＢＰＦ）により、周波数ミキサの出力信号から不要な信号が除去され、所望のＩＦ信号のみが取り出される。帯域フィルタの出力信号は、ＩＦアンプにより増幅された後、検波器によりベースバンド信号に変換される。検波後の信号の振幅がＡＧＣ（自動利得制御回路）により検出され、その出力は、ベースバンド信号振幅を一定とするための利得制御電圧として、可変利得アンプとＩＦアンプに供給される。利得制御電圧に基づいて、アンプやフィルタにとって適切なダイナミックレンジが保たれるように、可変利得アンプとＩＦアンプの利得が制御される。

出願人は、先に、デジタル直接合成発振器、即ち、ＤＤＳ（Direct Digital Synthesizer）回路を用いた電波時計用受信回路を提案した（特願２０１０−１７２０２７）（以下、この提案を「先行技術」という）。この先行技術は、複数の周波数から選択して外付けしたアンテナにより受信した時刻情報を含む長波標準電波から復調信号を生成する電波時計用受信回路において、水晶発振回路の基準周波数信号からローカル信号を生成する局部発振回路をＰＬＬ回路とＤＤＳ回路とで構成し、ＤＤＳ回路によってローカル信号の周波数の微調整を行うことを特徴としている。ＤＤＳ回路を用いることにより、ローカル信号の周波数の微調整を可能とし、水晶発振器及び周波数選択フィルタの初期偏差や温度特性を補償し、微調整された安定した周波数の中間周波数信号を得ることによってこの周波数選択フィルタの通過帯域を狭くして、受信信号に対するノイズの影響を大幅に低減できるというものである。

アンテナから受信する受信信号とミキシングして中間周波数を生成するためには、ＤＤＳ回路の出力（ＤＤＳ出力という）をアナログ信号にするためにＤ／Ａ変換器（Digital-to-Analog Converter ）を用いる。そして、ＤＤＳ出力は、スプリアス（spurious）成分を含んでいる。ここで、Ｄ／Ａ変換器のレファレンス電圧が固定されると、受信信号の強度及びノイズによっては、ミキシング後の後段回路のダイナミックレンジを越える場合があり、中間周波数信号においては更なるスプリアス発生及びS／Ｎ比の悪化を引き起こす。また、後段回路のダイナミックレンジ限界まで振幅を使いたいが、これを調整する手段がなかった。
さらに、ＤＤＳ回路そのものに由来するスプリアスも存在する。また、受信信号とミキシングされることによって生じるスプリアスもある。ノイズも含めて信号とスプリアスが重なり、信号が歪んだときには最大信号レベルは、設定したローカル周波数信号の最大値を超えるレベルの信号になり、その信号レベルが後段回路のダイナミックレンジを越える原因となって、Ｓ／Ｎ比が悪化する場合がある。

したがって、ノイズ及びスプリアスを考慮して余裕を見てＤ／Ａ変換器の変換レンジ(レファレンス電圧)が決められるが、余裕を見すぎると、設定したローカル周波数信号のレベルが小さくなってしまう。
本発明は、このような事情によりなされたものであり、ローカル周波数信号のレベルをできるだけ大きく使い、ＤＤＳ出力がスプリアスを含めた全体振幅が丁度収まる程度のダイナミックレンジにする電波時計用受信ＩＣの調整方法を提供するものである。

本発明の電波時計用受信ＩＣの調整方法は、デジタル周波数信号を生成し、これをＤ／Ａ変換器によりアナログのローカル周波数信号に変換して出力し、ＰＬＬ回路及びＤＤＳ回路を有する局部発振回路と、外部から入力される時刻情報を含む長波標準電波の受信信号と前記ＤＤＳ回路が出力する前記ローカル周波数信号とを合成して中間周波数信号を生成するミキシング回路と、前記中間周波数信号に対して増幅処理を行う増幅回路と、前記増幅された中間周波数信号の検波処理を行う検波回路と、前記検波処理した中間周波数信号から時刻信号を生成する２値化回路とを有する電波時計用受信ＩＣの調整方法において、前記増幅処理後の前記中間周波数信号の特性を測定する工程と、前記測定結果に基づいて、前記Ｄ／Ａ変換器のレファレンス電圧を変更することによって前記ＤＤＳ回路が出力する前記ローカル周波数信号の信号レベルを調整する工程とを具備したことを特徴としている。

本発明の電波時計用受信ＩＣは、ローカル周波数信号のレベルを大きくし、ＤＤＳ出力をスプリアスを含めた全体振幅が丁度収まる程度のダイナミックレンジにすることができる。

実施例１に係る電波時計用受信ＩＣの概略ブロック図。実施例１に係る局部発振回路の概略ブロック図。実施例１に係るＤＤＳ回路の概略ブロック図。図３のＤＤＳ回路の出力信号の波形図。

以下、実施例を参照して発明の実施の形態を説明する。

図１乃至図４を参照して実施例１を説明する。
外付けアンテナ１１から受信した周波数が、例えば、４０ｋＨｚもしくは６０ｋＨｚの電波は、アンテナ端で電圧信号に変換され、可変利得アンプ１２
により増幅される。この電波時計用受信ＩＣは、ローカル周波数信号を生成する局部発振回路１０と、アンテナ端で電圧信号に変換された受信周波数信号が増幅される可変利得アンプ１２と、前記受信周波数信号と前記ローカル周波数信号とを合成して中間周波数信号を生成するミキシング回路１３と、前記ミキシング回路１３から生成された前記中間周波数信号を増幅する増幅回路(アンプ)１４と、前記増幅回路１４により増幅された前記中間周波数信号を入力信号とし、所定周波数以外のノイズを除去するフィルタ回路１５と、前記フィルタ回路１５から出力した前記中間周波数信号を検波する検波回路１６と、二値化回路１７とを備える。検波回路１６により検波された前記中間周波数信号は、二値化回路(コンパレータ)１７において所定の基準電圧と比較され、時刻信号が形成される。

局部発振回路１０は、図２に示されているように、外部の水晶発振回路３から生成された、例えば、３２．７６８ｋＨｚの基準周波数信号を逓倍するＰＬＬ（Phase Locked Loop:位相周期）回路２及びローカル周波数信号を生成するＤＤＳ回路１からなる。ＰＬＬ回路２は、例えば、基準周波数信号と電圧制御発振器（ＶＣＯ）からの出力信号との位相を比較する位相比較回路と、この位相比較の出力に応じた電流を出力するチャージポンプ回路と、このチャージポンプ回路出力信号の低周波成分だけを出力するローパスフィルタと、この出力信号の電圧レベルに応じた周波数の発振信号を出力する前記電圧制御発振器から構成されている。このような構成によって、前記ＰＬＬ回路は、例えば、周波数３２．７６８ｋＨｚの基準周波数信号からシステムクロックの出力信号を得るものである。

ＤＤＳ回路は、図３に示すように、加算器４１とラッチ４２で構成される位相アキュムレータ（アドレス演算器）４と、１／４周期分の波形データが書き込まれる波形メモリ５と、Ｄ／Ａ変換器（ＤＡ）６と、ローパスフィルタ(ＬＰＦ)７からなる。Ｄ／Ａ変換器６にはレファレンス電圧生成回路８が接続され、Ｄ／Ａ変換器６のレファレンス電圧が変えられるように構成されている。位相アキュムレータ４は、基準クロックに同期して周波数設定値Ｎを累積することで、周波数設定値Ｎに比例した速度の鋸歯波を生成する。この鋸歯波のデータが出力波形の位相に相当するため、波形メモリ５のアドレスとして使い、書き込まれている波形データを呼び出してｓｉｎ波形を得る。このｓｉｎ波形をＤ／Ａ変換器６でアナログ変換し、この階段状の出力波形をローパスフィルタ７で高周波成分を除去することにより、高周波成分の少ないアナログ出力を得る。

ＤＤＳ回路において、発振周波数は、加算器４１のビット数をｎとすると、周波数設定値Ｎとクロック周波数の積を２のｎ乗で除した値になる。ここから、クロック周波数を、例えば、５２４．２８８ｋＨｚ、加算器４１のビット数を２１とすると、クロック周波数を２のｎ乗で除した値は０．２５Ｈｚとなり、周波数設定値Ｎを適宜設定することにより、周波数変更ステップが０．２５Ｈｚの所望の発振周波数をＤＤＳ回路から出力することができる。この実施例では、発振周波数は、電波時計用受信ＩＣのミキシング回路に入力するローカル周波数信号として用いられる。

次に、電波受信用受信ＩＣを調整する方法を説明する。
電波受信用受信ＩＣの調整方法は、増幅回路１４により増幅された中間周波数信号の特性を測定する工程と、この測定結果に基づいてローカル周波数信号の信号レベルを調整する工程とからなる。この工程において、局部発振回路１０は、ＤＤＳ回路１を備え、ＤＤＳ回路１は、デジタル周波数信号をアナログ化するＤ／Ａ変換器を有し、前記ローカル周波数信号の信号レベルを調整する工程は、前記Ｄ／Ａ変換器のレファレンス電圧を変更する工程である。

この電波時計用受信ＩＣでは、局部発振回路にＤＤＳ回路を用いることにより、ローカル周波数信号の周波数の微調整が可能になって、従来から問題であった水晶発振器や水晶フィルタの初期偏差や温度特性を補償する事ができる。また、微調整されて安定した周波数の中間周波数信号を得る事ができるので、周波数選択フィルタの通過帯域を狭くして、受信信号に対するノイズの影響を大幅に低減できる（前述の先行技術参照）。

前述のように、外付けのアンテナ１１から受信する受信信号とＤＤＳ回路１の出力（ＤＤＳ出力）信号とをミキシング回路１３においてミキシングして中間周波数を生成するためには、ＤＤＳ回路１にＤ／Ａ変換器６を必要とする。このＤ／Ａ変換器６ではデジタルの周波数信号をアナログの周波数信号に変換する。
ところで、ＤＤＳ出力は、適正な周波数領域には無い不要な周波数であるスプリアス成分を含んでいる。また、前述の先行技術のように、Ｄ／Ａ変換器６ではレファレンス電圧（基準電圧）は、一定であり、固定されている。

図４は、ＤＤＳ回路１から出力されるローカル周波数信号の波形を示す特性図である。縦軸は、電圧を表し、横軸は時間を表す。図にはローカル周波数信号の信号波形（ａ）とローカル周波数信号＋スプリアス成分の波形（ｂ）が記載されている。信号波形（ａ）によればローカル周波数信号のみによるフルレンジのレンジ幅はＷであり、信号波形（ｂ）によればスプリアス成分も含めた周波数信号全体のフルレンジのレンジ幅はｗである。図示のように、ローカル周波数信号のみのレンジ幅Ｗは、ローカル周波数信号＋スプリアス成分のレンジ幅ｗよりも狭くなっている（Ｗ＜ｗ）。Ｄ／Ａ変換器６のレファレンス電圧が固定されていると、受信信号の強度及びノイズによっては、ミキシング回路１３の出力信号、即ち、中間周波数信号が入力する後段の回路のダイナミックレンジを越える場合があり、中間周波数信号が更なるスプリアス発生及びＳ／Ｎ比の悪化を引き起こす。また、後段回路のダイナミックレンジ限界まで振幅を使いたいが、これを調整する手段がなかった。

さらに、ＤＤＳ回路そのものに由来するスプリアスも存在する。また、受信信号とミキシングされることによって生じるスプリアスもある。
ノイズも含めて信号とスプリアスが重なり、信号が歪んだときには最大信号レベルは、設定したローカル周波数信号の最大値を超えるレベルの信号になり（図４参照）、その信号レベルが後段回路のダイナミックレンジを越える原因となってＳ／Ｎ比が悪化する場合がある。
したがって、ノイズ及びスプリアスを考慮して余裕を見てＤ／Ａ変換器の変換レンジ(レファレンス電圧)が決められるが、余裕を見すぎると、設定したローカル周波数信号のレベル（振幅）が小さくなってしまう。

このような構成のローカル周波数信号のレベルをできるだけ大きく使い、ＤＤＳ出力がスプリアスを含めた全体振幅が丁度収まる程度のダイナミックレンジにするために、まず、受信周波数信号と、局部発振回路から作成されたローカル周波数信号とをミキシング回路１３において合成して形成した中間周波数信号に対して増幅回路１４において増幅処理を施し、その後増幅された中間周波数信号の特性を測定する。その後、この測定値に基づいて、ローカル周波数信号の信号レベルを調整する。このローカル周波数信号の信号レベルを調整する工程は、ＤＤＳ回路１のＤ／Ａ変換器６のレファレンス電圧を変更することにより行われる。Ｄ／Ａ変換器６にはレファレンス電圧生成回路８が接続されており、随時電圧値を変更できるように構成されている。

この実施例ではこのような調整によって、ローカル周波数信号の信号レベルをできるだけ大きく使い、ＤＤＳ出力がスプリアスを含めた全体振幅が丁度収まる程度のダイナミックレンジにする事ができる。

１・・・ＤＤＳ回路
２・・・ＰＬＬ回路
３・・・水晶発振回路
４・・・位相アキュムレータ（アドレス演算器）
５・・・波形メモリ
６・・・Ｄ／Ａ変換器
７・・・ローパスフィルタ
８・・・レファレンス電圧生成回路
１０・・・局部発振回路
１１・・・アンテナ
１２・・・可変利得アンプ
１３・・・ミキシング回路
１４・・・増幅回路(アンプ)
１５・・・フィルタ回路
１６・・・検波回路
１７・・・二値化回路
４１・・・加算器
４２・・・ラッチ

Claims

デジタル周波数信号を生成し、これをＤ／Ａ変換器によりアナログのローカル周波数信号に変換して出力し、ＰＬＬ回路及びＤＤＳ回路を有する局部発振回路と、外部から入力される時刻情報を含む長波標準電波の受信信号と前記ＤＤＳ回路が出力する前記ローカル周波数信号とを合成して中間周波数信号を生成するミキシング回路と、前記中間周波数信号に対して増幅処理を行う増幅回路と、前記増幅された中間周波数信号の検波処理を行う検波回路と、前記検波処理した中間周波数信号から時刻信号を生成する２値化回路とを有する電波時計用受信ＩＣの調整方法において、前記増幅処理後の前記中間周波数信号の特性を測定する工程と、前記測定結果に基づいて、前記Ｄ／Ａ変換器のレファレンス電圧を変更することによって前記ＤＤＳ回路が出力する前記ローカル周波数信号の信号レベルを調整する工程とを具備したことを特徴とする電波時計用受信ＩＣの調整方法。