JP5251565B2 - プリディストータ及びその遅延調整方法 - Google Patents

プリディストータ及びその遅延調整方法 Download PDF

Info

Publication number
JP5251565B2
JP5251565B2 JP2009024413A JP2009024413A JP5251565B2 JP 5251565 B2 JP5251565 B2 JP 5251565B2 JP 2009024413 A JP2009024413 A JP 2009024413A JP 2009024413 A JP2009024413 A JP 2009024413A JP 5251565 B2 JP5251565 B2 JP 5251565B2
Authority
JP
Japan
Prior art keywords
distortion compensation
signal
delay
delay amount
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009024413A
Other languages
English (en)
Other versions
JP2010183310A (ja
Inventor
広吉 石川
一 濱田
伸和 札場
裕一 宇都宮
頌平 石川
和男 長谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2009024413A priority Critical patent/JP5251565B2/ja
Priority to EP10151637.5A priority patent/EP2221962B1/en
Priority to US12/693,695 priority patent/US8619905B2/en
Priority to CN201010113657.0A priority patent/CN101800517B/zh
Publication of JP2010183310A publication Critical patent/JP2010183310A/ja
Application granted granted Critical
Publication of JP5251565B2 publication Critical patent/JP5251565B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3258—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/366—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
    • H04L27/367—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
    • H04L27/368—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion adaptive predistortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/204—A hybrid coupler being used at the output of an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3209—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion the amplifier comprising means for compensating memory effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3224—Predistortion being done for compensating memory effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Algebra (AREA)
  • Signal Processing (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Description

本発明は、電力増幅器の歪補償を行うプリディストータ及びその歪補償方法に関する。
無線通信に利用される電力増幅器では高い電力効率が求められる。しかし、電力増幅器の線形性と効率は一般に相反する特性であり、これを両立させるためにこれまで様々な歪補償方法が提案されている。
このような歪補償方法の一つとしてプリディストータが知られている。プリディストータは、電力増幅器の入力信号に対して増幅器の歪み特性と逆の特性を予め付加しておくことで電力増幅器の出力において歪みのない所望信号を得る方法である。また、電力増幅器の非線形歪（振幅歪、位相歪）とメモリ効果とも呼ばれるヒステリシスを補償するプリディストータとしては各種の方法が提案されている（例えば特許文献１，２参照）。
図１は、従来のプリディストータの一例の構成図を示す。図１中、端子１には送信データＩ，Ｑが供給される。この送信データＩ，Ｑは乗算器２，アドレス生成部３，減算器４に供給される。
アドレス生成部３は、送信データＩ，Ｑの振幅及び振幅の増分から歪補償係数生成部５のアドレス（１次元アドレス，２次元アドレス）を生成する。このアドレスによって歪補償係数生成部５から歪補償係数が読み出されて乗算器２に供給される。
乗算器２は送信データＩ，Ｑに歪補償係数を複素乗算する。乗算器２の出力はＤＡ変換器６でアナログ化され、直交変調器７に供給されて直交変調される。直交変調器７の出力する無線周波数の直交変調信号は電力増幅器８で電力増幅されたのち、方向性結合器９を経て端子１０より出力される。
無線周波数の直交変調信号の一部は方向性結合器９から取り出され、周波数変換器１２でＩＦ（中間周波）信号に周波数変換され、ＡＤ変換器１３でデジタル化されて直交復調器１４に供給される。直交復調器１４はデジタルＩＦ信号の直交復調を行い、復調されたデータＩ，Ｑは減算器４及び係数更新部１５に供給される。
減算器４は端子１からの送信データＩ，Ｑと復調されたデータＩ，Ｑとの差分（誤差）を求めて係数更新部１５に供給する。なお、端子１と減算器４との間には図示しない遅延部が存在し、送信データＩ，Ｑと復調されたデータＩ，Ｑとの時間合わせが行われている。
係数更新部１５は歪補償係数生成部５から読み出された歪補償係数及び差分及び復調されたデータＩ，Ｑに基づいて歪補償係数の更新分を求める。次に、この更新分と歪補償係数生成部５から読み出された歪補償係数を加算したものを新たな歪補償係数として歪補償係数生成部５に供給する。これにより歪補償係数生成部５の歪補償係数が更新される。
図２及び図３は、従来のプリディストータにおけるアドレス生成部３の各例の構成図を示す。図２において、電力演算部３ａは送信データＩ，Ｑから電力値を演算する。減算部３ｃでは電力演算部３ａの出力する電力値と、この電力値を１クロック遅延部３ｂで遅延した電力値との差分電力を求め、電力値を１次元アドレスとし、差分電力を２次元アドレスとして出力する。
図３において、電力演算部３ａは送信データＩ，Ｑから電力値を演算する。微分／積分回路部３ｄは電力演算部３ａの出力する電力値の微分値又は積分値を求める。そして、電力値を１次元アドレスとし、微分値又は積分値を２次元アドレスとして出力する。
図４は、従来のプリディストータの他の例の構成図を示す。図４中、端子２１には送信データＩ，Ｑが供給される。この送信データＩ，Ｑは乗算器２２，遅延部２３，減算器２４，級数方式歪補償部２５に供給される。遅延部２３は、送信データＩ，Ｑを所定時間だけ遅延して遅延データとして級数方式歪補償部２５に供給する。
級数方式歪補償部２５は、送信データＩ，Ｑ及び遅延データからボルテラ級数等を用いて歪補償係数を生成し乗算器２２に供給する。
乗算器２２は送信データＩ，Ｑに歪補償係数を複素乗算する。乗算器２２の出力はＤＡ変換器２６でアナログ化され、直交変調器２７に供給されて直交変調される。直交変調器２７の出力する無線周波数の直交変調信号は電力増幅器２８で電力増幅されたのち、方向性結合器２９を経て端子３０より出力される。
無線周波数の直交変調信号の一部は方向性結合器２９から取り出され、周波数変換器３２でＩＦ（中間周波）信号に周波数変換され、ＡＤ変換器３３でデジタル化されて直交復調器３４に供給される。直交復調器３４はデジタルＩＦ信号の直交復調を行い、復調されたデータＩ，Ｑは減算器２４及び係数更新部３５に供給される。
減算器２４は端子２１からの送信データＩ，Ｑと復調されたデータＩ，Ｑとの差分（誤差）を求めて係数更新部１５に供給する。なお、端子２１と減算器２４との間には図示しない遅延部が存在し、送信データＩ，Ｑと復調されたデータＩ，Ｑとの時間合わせが行われている。
係数更新部３５は級数方式歪補償部２５で生成した歪補償係数及び差分及び復調されたデータＩ，Ｑに基づいて歪補償係数の更新分を求める。次に、この更新分と級数方式歪補償部２５で生成した歪補償係数と級数方式歪補償部２５の出力する歪補償係数を加算したものを新たな歪補償係数として級数方式歪補償部２５に供給する。これにより級数方式歪補償部２５の歪補償係数が更新される。
特開平９−６９７３３号公報 特開２０００−７８０３７号公報
電力増幅器のヒステリシスとは、現在の信号が過去の信号の影響を受けるという現象であり、ヒステリシスの影響度合いは一意ではない。従来のプリディストータでは、ヒステリシスの影響度合いにより遅延信号を作る場合の遅延量が固定であり、遅延量を変更するという思想はなかった。このため、電力増幅器のヒステリシスを十分に補償できていないという問題があった。
開示のプリディストータは、電力増幅器のヒステリシスを十分に補償できることを目的とする。
開示の一実施形態によるプリディストータは、電力増幅器に入力する送信信号に対して電力増幅器の入力対出力特性の逆特性を前記送信信号に予め与えて歪補償を行うプリディストータであって、前記送信信号のサンプルデータである送信データから得た送信電力と、前記送信電力と遅延時間を調整して遅延した前記送信電力との差分電力とから、前記逆特性の歪補償信号を生成する歪補償信号生成手段と、前記電力増幅器の出力信号に応じて前記送信データの遅延量を制御する遅延量制御手段と、を有する。
本実施形態によれば、電力増幅器のヒステリシスを十分に補償することができる。
従来のプリディストータの一例の構成図である。 従来のアドレス生成部の各例の構成図である。 従来のアドレス生成部の各例の構成図である。 従来のプリディストータの他の例の構成図である。 プリディストータの第１実施形態の構成図である。 送信信号の周波数電力スペクトラムを示す図である。 遅延時間ΔＴとＡＣＬＲの関係を示す図である。 遅延時間ΔＴとＡＣＬＲの関係を求める処理の一実施形態のフローチャートである。 送信信号の周波数電力スペクトラムを示す図である。 ＡＣＬＲ差と遅延時間ΔＴの関係を示す図である。 プリディストータの第３実施形態の構成図である。 プリディストータの第４実施形態の構成図である。 遅延時間ΔＴと誤差の関係を示す図である。 プリディストータの第５実施形態の構成図である。 遅延差と遅延時間ΔＴの関係を示す図である。 プリディストータの第６実施形態の構成図である。 トランスバーサルフィルタの一実施形態の構成図である。 図１７のトランスバーサルフィルタの動作を説明するための図である。
以下、図面に基づいて実施形態を説明する。
＜第１実施形態＞
図５は、プリディストータの第１実施形態の構成図を示す。図５中、端子４１には送信信号のサンプルデータとしての送信データＩ，Ｑが供給される。この送信データＩ，Ｑは乗算器４２，アドレス生成部４３，減算器４４に供給される。
アドレス生成部４３は、電力演算部４３ａと可変遅延部４３ｂと減算部４３ｃを有している。電力演算部４３ａは送信データＩ，Ｑから電力値を演算する。減算部４３ｃでは電力演算部４３ａの出力する電力値と、この電力値を可変遅延部４３ｂで遅延した電力値との差分電力を求め、電力値を１次元アドレスとし、差分電力を２次元アドレスとして出力する。可変遅延部４３ｂはＡＣＬＲ測定・制御部６０から供給される制御信号により遅延時間ΔＴを可変する。
アドレス生成部４３の出力するアドレス（１次元アドレス，２次元アドレス）は歪補償係数生成部４５に供給され、歪補償係数生成部４５は上記アドレスにより２次元ＬＵＴ（ルックアップテーブル）から歪補償係数が読み出して乗算器４２に供給する。
乗算器４２は送信データＩ，Ｑに歪補償係数を複素乗算する。乗算器４２の出力はＤＡ変換器４６でアナログ化され、直交変調器４７に供給されて直交変調される。直交変調器４７の出力する無線周波数の直交変調信号は電力増幅器４８で電力増幅されたのち、方向性結合器４９を経て端子５０より出力される。
無線周波数の直交変調信号の一部は方向性結合器４９から取り出され、周波数変換器５２でＩＦ（中間周波）信号に周波数変換され、ＡＤ変換器５３でデジタル化されて直交復調器５４に供給される。直交復調器５４はデジタルＩＦ信号の直交復調を行い、復調されたデータＩ，Ｑは減算器４４及び係数更新部５５及びＡＣＬＲ測定・制御部６０に供給される。
ＡＣＬＲ測定・制御部６０は、復調されたデータＩ，Ｑから測定されるＡＣＬＲ（Ａｄｊａｃｅｎｔ Ｃｈａｎｎｅｌ Ｌｅａｋａｇｅ ｐｏｗｅｒ Ｒａｔｉｏ：隣接チャネル漏洩電力比）をＦＦＴ（Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）等を用いて求め、ＡＣＬＲが最良となるよう可変遅延部４３ｂの遅延時間ΔＴを可変制御する。図６は、送信信号の周波数電力スペクトラムを示しており、ＡＣＬＲは送信信号帯域のパワーと隣接帯域のパワーとの差［ｄＢ］として表される。
減算器４４は端子４１からの送信データＩ，Ｑと復調されたデータＩ，Ｑとの差分（誤差）を求めて係数更新部５５に供給する。なお、端子４１と減算器４４との間には図示しない遅延部が存在し、送信データＩ，Ｑと復調されたデータＩ，Ｑとの時間合わせが行われている。
係数更新部５５は歪補償係数生成部４５から読み出された歪補償係数及び差分及び復調されたデータＩ，Ｑに基づいて歪補償係数の更新分を求める。次に、この更新分と歪補償係数生成部４５から読み出された歪補償係数を加算したものを新たな歪補償係数として歪補償係数生成部４５に供給する。これにより歪補償係数生成部４５の歪補償係数が更新される。
遅延時間ΔＴと復調されたデータＩ，Ｑから測定されるＡＣＬＲの関係は図７に実線で示すように、最適遅延値でＡＣＬＲ最良値［ｄＢ］となり、最適遅延値から離れるほどＡＣＬＲ最良値［ｄＢ］から離れることになる。なお、図７においてＡＣＬＲは負の値で示されており、図７のグラフの縦軸について下方向が、ＡＣＬＲの大きさが増大する方向となっている。一般に、ＡＣＬＲが大きいほど、特性が良好なことを示す。
＜遅延時間ΔＴとＡＣＬＲの関係を求める処理＞
図８は、ＡＣＬＲ測定・制御部６０が実行する遅延時間ΔＴとＡＣＬＲの関係を求める処理の一実施形態のフローチャートを示す。ステップＳ１では初期条件として微小遅延量τを設定し、遅延時間ΔＴを例えば０に設定する。ステップＳ２では可変遅延部４３ｂの遅延時間ΔＴの値をΔＴ１に設定し、ステップＳ３で係数更新部５５により歪補償係数を更新し、ステップＳ４でＡＣＬＲを測定してＡＣＬＲ１に保持する。
次に、ステップＳ５で可変遅延部４３ｂの遅延時間ΔＴを微小遅延量τだけ増加させ、また、可変遅延部４３ｂの遅延時間ΔＴの値をΔＴ２に設定する。ステップＳ６で係数更新部５５により歪補償係数を更新し、ステップＳ７でＡＣＬＲを測定してＡＣＬＲ２に保持する。
次に、ステップＳ８でＡＣＬＲ１の値とＡＣＬＲ２の値を比較し、ＡＣＬＲ１＞ＡＣＬＲ２の場合には、ＡＣＬＲの大きさが増大して最適遅延値に近付いているためステップＳ９にてΔＴ２の値を可変遅延部４３ｂの遅延時間ΔＴに設定してステップＳ２に進み、ステップＳ２〜Ｓ８を繰り返す。
一方、ステップＳ８でＡＣＬＲ１≦ＡＣＬＲ２の場合にはステップＳ１０に進む。ステップＳ１０ではΔＴ１の値を可変遅延部４３ｂの遅延時間ΔＴに設定する。ステップＳ１１では可変遅延部４３ｂの遅延時間ΔＴの値をΔＴ１に設定し、ステップＳ１２で係数更新部５５により歪補償係数を更新し、ステップＳ１３でＡＣＬＲを測定してＡＣＬＲ１に保持する。
次に、ステップＳ１４で可変遅延部４３ｂの遅延時間ΔＴを微小遅延量τだけ増加させ、また、可変遅延部４３ｂの遅延時間ΔＴの値をΔＴ２に設定する。ステップＳ１５で係数更新部５５により歪補償係数を更新し、ステップＳ１６でＡＣＬＲを測定してＡＣＬＲ２に保持する。
次に、ステップＳ１７でＡＣＬＲ１の値とＡＣＬＲ２の値を比較し、ＡＣＬＲ１≦ＡＣＬＲ２の場合には、ＡＣＬＲの大きさが減少して最適遅延値から遠ざかっているためステップＳ１８にてΔＴ２の値を可変遅延部４３ｂの遅延時間ΔＴに設定してステップＳ１１に進み、ステップＳ１１〜Ｓ１７を繰り返す。
一方、ステップＳ１７でＡＣＬＲ１＞ＡＣＬＲ２の場合にはステップＳ１９に進む。ステップＳ１９ではΔＴ１の値を可変遅延部４３ｂの遅延時間ΔＴに設定して、この処理を終了する。
この図８の処理を実行することによって、図７に実線で示す関係が得られ、ＡＣＬＲ測定・制御部６０は図７に示す最適遅延値を遅延時間ΔＴとして可変遅延部４３ｂに設定する。
なお、図８の処理は、工場出荷時、電源投入時、又は、送信信号パワーの変化時、環境温度の変化時等、更には所定時間毎に実行される。
このように歪補償係数を更新しながら遅延時間ΔＴを調整して、ＡＣＬＲが最良となるポイントを求める。ＡＣＬＲが最良のポイントが歪補償最適状態であるから、このときの遅延時間ΔＴを最適値として可変遅延部４３ｂに設定することにより、電力増幅器４８のヒステリシスを十分に補償することができる。
この実施形態では、歪補償信号生成手段の一例としてアドレス生成部４３と歪補償係数生成部４５を用い、遅延量制御手段の一例としてＡＣＬＲ測定・制御部６０と可変遅延部４３ｂを用いている。
＜第２実施形態＞
ところで、ヒステリシスが大きい場合、送信信号の周波数電力スペクトラムは図９に示すように、周波数非対称性が現れる。すなわち、低周波数側のＡＣＬＲ値ｙ１［ｄＢ］に対して高周波数側のＡＣＬＲ値ｙ２［ｄＢ］が大きくなり、ＡＣＬＲ差（ｙ１−ｙ２）がヒステリシスの影響度を表している。
このため、図５に示すプリディストータのＡＣＬＲ測定・制御部６０では、ＡＣＬＲ差（ｙ１−ｙ２）を算出し、図１０に実線で示す関係から、ＡＣＬＲ差（ｙ１−ｙ２）に対応する遅延時間ΔＴを求め、可変遅延部４３ｂの遅延時間ΔＴを可変制御する。上記のＡＣＬＲ差（ｙ１−ｙ２）を求める際には、乗算器４２は送信データＩ，Ｑの歪補償を行わず通過させるようにする。この構成については後述する。
これによって、電力増幅器４８のヒステリシスを十分に補償することができる。また、この実施形態では、図８の処理が不要となる。
＜第３実施形態＞
図１１は、プリディストータの第３実施形態の構成図を示す。図１１中、図５と同一部分には同一符号を付す。この実施形態では級数方式歪補償部６２を用いる。
図１１において、端子４１には送信データＩ，Ｑが供給される。この送信データＩ，Ｑは乗算器４２，減算器４４，可変遅延部６１，級数方式歪補償部６２に供給される。
可変遅延部６１は、ＡＣＬＲ測定・制御部６０から供給される制御信号により遅延時間ΔＴを可変する。可変遅延部６１は送信データＩ，Ｑを遅延時間ΔＴだけ遅延して遅延データとして級数方式歪補償部６２に供給する。
級数方式歪補償部６２は、送信データＩ，Ｑ及び遅延データからボルテラ級数等を用いて歪補償係数を生成し乗算器４２に供給する。
乗算器４２は送信データＩ，Ｑに歪補償係数を複素乗算する。乗算器４２の出力はＤＡ変換器４６でアナログ化され、直交変調器４７に供給されて直交変調される。直交変調器４７の出力する無線周波数の直交変調信号は電力増幅器４８で電力増幅されたのち、方向性結合器４９を経て端子５０より出力される。
無線周波数の直交変調信号の一部は方向性結合器４９から取り出され、周波数変換器５２でＩＦ（中間周波）信号に周波数変換され、ＡＤ変換器５３でデジタル化されて直交復調器５４に供給される。直交復調器５４はデジタルＩＦ信号の直交復調を行い、復調されたデータＩ，Ｑは減算器４４及び係数更新部５５及びＡＣＬＲ測定・制御部６０に供給される。
ＡＣＬＲ測定・制御部６０は、復調されたデータＩ，Ｑから測定されるＡＣＬＲをＦＦＴ等を用いて求め、ＡＣＬＲが最良（ＡＣＬＲの大きさが最大）となるよう可変遅延部４３ｂの遅延時間ΔＴを可変制御する。
減算器４４は端子４１からの送信データＩ，Ｑと復調されたデータＩ，Ｑとの差分（誤差）を求めて係数更新部６３に供給する。なお、端子４１と減算器４４との間には図示しない遅延部が存在し、送信データＩ，Ｑと復調されたデータＩ，Ｑとの時間合わせが行われている。
係数更新部６３は級数方式歪補償部６２で生成した歪補償係数及び差分及び復調されたデータＩ，Ｑに基づいて歪補償係数の更新分を求める。次に、この更新分と級数方式歪補償部６２で生成した歪補償係数と級数方式歪補償部６２の出力する歪補償係数を加算したものを新たな歪補償係数として級数方式歪補償部６２に供給する。これにより級数方式歪補償部６２の歪補償係数が更新される。
この実施形態においても、第１実施形態と同様に図８の処理を実行することによって、歪補償係数を更新しながら遅延時間ΔＴを調整して、図７に実線で示すＡＣＬＲが最良となるポイントを求める。ＡＣＬＲが最良のポイントが歪補償最適状態であるから、このときの遅延時間ΔＴを最適値として可変遅延部６１に設定することにより、電力増幅器４８のヒステリシスを十分に補償することができる。
この実施形態では、歪補償信号生成手段の一例として可変遅延部６１と級数方式歪補償部６２を用い、遅延量制御手段の一例としてＡＣＬＲ測定・制御部６０と可変遅延部６１を用いている。
＜第４実施形態＞
図１２は、プリディストータの第４実施形態の構成図を示す。図１２中、図５と同一部分には同一符号を付す。この実施形態では誤差測定・制御部７０を用いる。
図１２において、端子４１には送信データＩ，Ｑが供給される。この送信データＩ，Ｑは乗算器４２，アドレス生成部４３，減算器４４に供給される。
アドレス生成部４３は、電力演算部４３ａと可変遅延部４３ｂと減算部４３ｃを有している。電力演算部４３ａは送信データＩ，Ｑから電力値を演算する。減算部４３ｃでは電力演算部４３ａの出力する電力値と、この電力値を可変遅延部４３ｂで遅延した電力値との差分電力を求め、電力値を１次元アドレスとし、差分電力を２次元アドレスとして出力する。可変遅延部４３ｂは誤差測定・制御部７０から供給される制御信号により遅延時間ΔＴを可変する。
アドレス生成部４３の出力するアドレス（１次元アドレス，２次元アドレス）は歪補償係数生成部４５に供給され、歪補償係数生成部４５は上記アドレスにより２次元ＬＵＴ（ルックアップテーブル）から歪補償係数が読み出して乗算器４２に供給する。
乗算器４２は送信データＩ，Ｑに歪補償係数を複素乗算する。乗算器４２の出力はＤＡ変換器４６でアナログ化され、直交変調器４７に供給されて直交変調される。直交変調器４７の出力する無線周波数の直交変調信号は電力増幅器４８で電力増幅されたのち、方向性結合器４９を経て端子５０より出力される。
無線周波数の直交変調信号の一部は方向性結合器４９から取り出され、周波数変換器５２でＩＦ（中間周波）信号に周波数変換され、ＡＤ変換器５３でデジタル化されて直交復調器５４に供給される。直交復調器５４はデジタルＩＦ信号の直交復調を行い、復調されたデータＩ，Ｑは減算器４４及び係数更新部５５及び誤差測定・制御部７０に供給される。
減算器４４は端子４１からの送信データＩ，Ｑと復調されたデータＩ，Ｑとの差分（誤差）を求めて係数更新部５５及び誤差測定・制御部７０に供給する。なお、端子４１と減算器４４との間には図示しない遅延部が存在し、送信データＩ，Ｑと復調されたデータＩ，Ｑとの時間合わせが行われている。
誤差測定・制御部７０は、送信データＩ，Ｑと復調されたデータＩ，Ｑとの差分である誤差が最小となるよう可変遅延部４３ｂの遅延時間ΔＴを可変制御する。
係数更新部５５は歪補償係数生成部４５から読み出された歪補償係数及び差分及び復調されたデータＩ，Ｑに基づいて歪補償係数の更新分を求める。次に、この更新分と歪補償係数生成部４５から読み出された歪補償係数を加算したものを新たな歪補償係数として歪補償係数生成部４５に供給する。これにより歪補償係数生成部４５の歪補償係数が更新される。
遅延時間ΔＴと復調されたデータＩ，Ｑから測定される誤差の関係は図１３に示すように、最適遅延値で誤差最小値となり、最適遅延値から離れるほど誤差最小値から離れることになる。
誤差測定・制御部７０は、図８において「ＡＣＬＲ」を「誤差」と置き換えた処理を行うことによって、歪補償係数を更新しながら遅延時間ΔＴを調整して、図１３に示すように、誤差が最小となるポイントを求める。誤差が最小のポイントが歪補償最適状態であるから、このときの遅延時間ΔＴを最適値として可変遅延部４３ｂに設定することにより、電力増幅器４８のヒステリシスを十分に補償することができる。
この実施形態では、歪補償信号生成手段の一例としてアドレス生成部４３と歪補償係数生成部４５を用い、遅延量制御手段の一例として誤差測定・制御部７０と可変遅延部４３ｂを用いている。
＜第５実施形態＞
図１４は、プリディストータの第５実施形態の構成図を示す。図１４中、図５と同一部分には同一符号を付す。この実施形態では遅延量測定・制御部７３を用いる。
図１４において、端子４１には送信データＩ，Ｑが供給される。この送信データＩ，Ｑは乗算器４２，アドレス生成部４３，減算器４４に供給される。
アドレス生成部４３は、電力演算部４３ａと可変遅延部４３ｂと減算部４３ｃを有している。電力演算部４３ａは送信データＩ，Ｑから電力値を演算する。減算部４３ｃでは電力演算部４３ａの出力する電力値と、この電力値を可変遅延部４３ｂで遅延した電力値との差分電力を求め、電力値を１次元アドレスとし、差分電力を２次元アドレスとして出力する。可変遅延部４３ｂは遅延量測定・制御部７３から供給される制御信号により遅延時間ΔＴを可変する。
アドレス生成部４３の出力するアドレス（１次元アドレス，２次元アドレス）は歪補償係数生成部４５に供給され、歪補償係数生成部４５は上記アドレスにより２次元ＬＵＴ（ルックアップテーブル）から歪補償係数が読み出す。
歪補償係数生成部４５で生成した歪補償係数はセレクタ７１に供給される。また、セレクタ７１には係数発生部７２の出力する固定係数「１＋ｊ０」が供給されており、セレクタ７１は遅延量測定・制御部７３の制御により歪補償係数生成部４５からの歪補償係数と係数発生部７２からの固定係数「１＋ｊ０」のいずれか一方を選択して乗算器４２に供給する。
乗算器４２は送信データＩ，Ｑに歪補償係数を複素乗算する。なお、固定係数「１＋ｊ０」を乗算器４２に供給した場合、乗算器４２は端子４１からの送信データＩ，Ｑを歪補償することなく通過させる。
乗算器４２の出力はＤＡ変換器４６でアナログ化され、直交変調器４７に供給されて直交変調される。直交変調器４７の出力する無線周波数の直交変調信号は電力増幅器４８で電力増幅されたのち、方向性結合器４９を経て端子５０より出力される。
無線周波数の直交変調信号の一部は方向性結合器４９から取り出され、周波数変換器５２でＩＦ（中間周波）信号に周波数変換され、ＡＤ変換器５３でデジタル化されて直交復調器５４に供給される。直交復調器５４はデジタルＩＦ信号の直交復調を行い、復調されたデータＩ，Ｑは減算器４４及び係数更新部５５及び遅延量測定・制御部７３に供給される。
減算器４４は端子４１からの送信データＩ，Ｑと復調されたデータＩ，Ｑとの差分（誤差）を求めて係数更新部５５に供給する。なお、端子４１と減算器４４との間には図示しない遅延部が存在し、送信データＩ，Ｑと復調されたデータＩ，Ｑとの時間合わせが行われている。
係数更新部５５は歪補償係数生成部４５から読み出された歪補償係数及び差分及び復調されたデータＩ，Ｑに基づいて歪補償係数の更新分を求める。次に、この更新分と歪補償係数生成部４５から読み出された歪補償係数を加算したものを新たな歪補償係数として歪補償係数生成部４５に供給する。これにより歪補償係数生成部４５の歪補償係数が更新される。
遅延量測定・制御部７３は、まず、セレクタ７１に固定係数「１＋ｊ０」を選択させて歪補償を行わない状態とする。この状態で遅延量測定・制御部７３は端子４１からの送信データＩ，Ｑに対する直交復調器５４からの復調されたデータＩ，Ｑの遅延量Ｄｏｆｆを測定する。遅延量Ｄｏｆｆはヒステリシスが補償されていない、つまり、ヒステリシスの影響により遅延量にズレが出ている状況である。
次に、遅延量測定・制御部７３はセレクタ７１に歪補償係数生成部４５からの歪補償係数を選択させて歪補償を行う状態とする。この状態で遅延量測定・制御部７３は端子４１からの送信データＩ，Ｑに対する直交復調器５４からの復調されたデータＩ，Ｑの遅延量Ｄｏｎを測定する。
遅延量測定・制御部７３は、遅延差（Ｄｏｆｆ−Ｄｏｎ）を算出し、図１５に実線で示す関係から、遅延差（Ｄｏｆｆ−Ｄｏｎ）に対応する遅延時間ΔＴを求め、可変遅延部４３ｂの遅延時間ΔＴを可変制御する。これによって、電力増幅器４８のヒステリシスを十分に補償することができる。
この実施形態では、歪補償信号生成手段の一例としてアドレス生成部４３と歪補償係数生成部４５を用い、遅延量制御手段の一例として遅延量測定・制御部７３と可変遅延部４３ｂを用いている。
＜第６実施形態＞
図１６は、プリディストータの第６実施形態の構成図を示す。図１６中、図５と同一部分には同一符号を付す。この実施形態ではアドレス生成部８０を用いる。
図１６において、端子４１には送信データＩ，Ｑが供給される。この送信データＩ，Ｑは乗算器４２，アドレス生成部８０，減算器４４に供給される。
アドレス生成部８０は、電力演算部８０ａとトランスバーサルフィルタ８０ｂと減算部８０ｃを有している。電力演算部８０ａは送信データＩ，Ｑから電力値を演算する。減算部８０ｃでは電力演算部８０ａの出力する電力値と、この電力値をトランスバーサルフィルタ８０ｂで積分した積分値との差分電力を求め、電力値を１次元アドレスとし、差分電力を２次元アドレスとして出力する。トランスバーサルフィルタ８０ｂはＡＣＬＲ測定・制御部６０から供給される制御信号により遅延時間ΔＴを可変する。
図１７は、５タップのトランスバーサルフィルタの一実施形態の構成図を示す。図１７中、トランスバーサルフィルタは単位遅延素子９１−１〜９１−４と、乗算器９２−１〜９２−５と、加算器９３を有している。
端子９０の入力と単位遅延素子９１−１〜９１−４それぞれは乗算器９２−１〜９２−５においてＡＣＬＲ測定・制御部６０から供給されるタップ係数Ｃ０〜Ｃ５を乗算され、加算器９３において乗算器９２−１〜９２−５の出力の総和がとられ端子９４から出力される。
タップ係数Ｃ０〜Ｃ５を図１８（Ａ）に示すように設定することで、入力信号を２サンプル（１サンプル＝１／Ｆｓ）遅延した信号が端子９４から出力される。なお、Ｆｓはサンプリング周波数である。また、タップ係数Ｃ０〜Ｃ５を図１８（Ｂ）に示すように設定することで入力信号を１．５サンプル遅延した信号が出力され、タップ係数Ｃ０〜Ｃ５を図１８（Ｃ）に示すように設定することで入力信号を２．５サンプル遅延した信号が出力される。
なお、図１８の例ではｓｉｎｃ関数を用いているが、タップ長が短い場合にはｓｉｎｃ関数に窓関数を乗算した関数を用いてタップ係数を生成しても良い。
アドレス生成部４３の出力するアドレス（１次元アドレス，２次元アドレス）は歪補償係数生成部４５に供給され、歪補償係数生成部４５は上記アドレスにより２次元ＬＵＴ（ルックアップテーブル）から歪補償係数が読み出して乗算器４２に供給する。
乗算器４２は送信データＩ，Ｑに歪補償係数を複素乗算する。乗算器４２の出力はＤＡ変換器４６でアナログ化され、直交変調器４７に供給されて直交変調される。直交変調器４７の出力する無線周波数の直交変調信号は電力増幅器４８で電力増幅されたのち、方向性結合器４９を経て端子５０より出力される。
無線周波数の直交変調信号の一部は方向性結合器４９から取り出され、周波数変換器５２でＩＦ（中間周波）信号に周波数変換され、ＡＤ変換器５３でデジタル化されて直交復調器５４に供給される。直交復調器５４はデジタルＩＦ信号の直交復調を行い、復調されたデータＩ，Ｑは減算器４４及び係数更新部５５及びＡＣＬＲ測定・制御部６０に供給される。
ＡＣＬＲ測定・制御部６０は、復調されたデータＩ，Ｑから測定されるＡＣＬＲをＦＦＴ等を用いて求め、ＡＣＬＲが最良（ＡＣＬＲの大きさが最大）となるようトランスバーサルフィルタ８０ｂの遅延時間ΔＴを可変制御する。
減算器４４は端子４１からの送信データＩ，Ｑと復調されたデータＩ，Ｑとの差分（誤差）を求めて係数更新部５５に供給する。なお、端子４１と減算器４４との間には図示しない遅延部が存在し、送信データＩ，Ｑと復調されたデータＩ，Ｑとの時間合わせが行われている。
係数更新部５５は歪補償係数生成部４５から読み出された歪補償係数及び差分及び復調されたデータＩ，Ｑに基づいて歪補償係数の更新分を求める。次に、この更新分と歪補償係数生成部４５から読み出された歪補償係数を加算したものを新たな歪補償係数として歪補償係数生成部４５に供給する。これにより歪補償係数生成部４５の歪補償係数が更新される。
このように、トランスバーサルフィルタ８０ｂを用いているため、遅延時間ΔＴをデジタル回路のサンプリング間隔よりも細かに、つまり高精度に設定することができ、ヒステリシスの補償性能を高めることができる。
この実施形態では、歪補償信号生成手段の一例としてアドレス生成部８０と歪補償係数生成部４５を用い、遅延量制御手段の一例としてＡＣＬＲ測定・制御部６０とトランスバーサルフィルタ８０ｂを用いている。
上記の各実施形態によれば、高精度なヒステリシスの補償が可能となって歪補償性能が向上する。また、自動調整機能による運用時のヒステリシス変化への追従性によって、歪補償性能が維持できる。加えて、工場出荷時の調整工数を抑えることができる。
なお、第２、第４、第５、第６実施形態においても、第３実施形態と同様に級数方式歪補償部を用いて歪補償係数を算出しても良い。また、第２乃至第５実施形態においても、第６実施形態と同様にトランスバーサルフィルタを用いたアドレス生成部を用いても良い。
なお、上記の各実施形態では送信側の直交変調器４７でシングルコンバージョンを行う構成とし、再生側の周波数変換器５２，直交復調器５４でダブルコンバージョンを行う構成としているが、シングルコンバージョン／ダブルコンバージョンのいずれを用いても良く、また、直交変調器４７と直交復調器５４はアナログ／デジタルのいずれで変復調を行っても良い。
（付記１）
電力増幅器に入力する送信信号に対して電力増幅器の入力対出力特性の逆特性を前記送信信号に予め与えて歪補償を行うプリディストータであって、
前記送信信号のサンプルデータである送信データと遅延した前記送信データから、前記逆特性の歪補償信号を生成する歪補償信号生成手段と、
前記電力増幅器の出力信号に応じて前記送信データの遅延量を制御する遅延量制御手段と、
を有することを特徴とするプリディストータ。
（付記２）
付記１記載のプリディストータにおいて、
前記遅延量制御手段は、前記電力増幅器の出力信号における隣接チャネル漏洩電力比の大きさを増大するよう前記送信データの遅延量を制御する
ことを特徴とするプリディストータ。
（付記３）
付記１記載のプリディストータにおいて、
前記遅延量制御手段は、前記電力増幅器の出力信号における低周波数側の隣接チャネル漏洩電力比と高周波数側の隣接チャネル漏洩電力比の差に応じて前記送信データの遅延量を制御する
ことを特徴とするプリディストータ。
（付記４）
付記１記載のプリディストータにおいて、
前記遅延量制御手段は、前記電力増幅器の入力信号と出力信号の誤差を低減するよう前記送信データの遅延量を制御する
ことを特徴とするプリディストータ。
（付記５）
付記１記載のプリディストータにおいて、
前記遅延量制御手段は、前記歪補償を行わない状態の前記電力増幅器の出力信号の遅延量と、前記歪補償を行った状態の前記電力増幅器の出力信号の遅延量との遅延量差に応じて前記送信データの遅延量を制御する
ことを特徴とするプリディストータ。
（付記６）
付記１乃至５のいずれか１項記載のプリディストータにおいて、
前記遅延量制御手段は、トランスバーサルフィルタを用いて前記送信信号のサンプルデータである送信データを遅延する
ことを特徴とするプリディストータ。
（付記７）
電力増幅器に入力する送信信号に対して電力増幅器の入力対出力特性の逆特性を前記送信信号に予め与えて歪補償を行うプリディストータの遅延調整方法であって、
前記送信信号のサンプルデータである送信データと遅延した前記送信データから、歪補償信号生成手段で前記逆特性の歪補償信号を生成し、
前記電力増幅器の出力信号に応じて前記送信データの遅延量を制御する
ことを特徴とする遅延調整方法。
（付記８）
付記７記載の遅延調整方法において、
前記送信データの遅延量の制御は、前記電力増幅器の出力信号における隣接チャネル漏洩電力比の大きさを増大するように行う
ことを特徴とする遅延調整方法。
（付記９）
付記７記載の遅延調整方法において、
前記送信データの遅延量の制御は、前記電力増幅器の出力信号における低周波数側の隣接チャネル漏洩電力比と高周波数側の隣接チャネル漏洩電力比の差に応じて行う
ことを特徴とする遅延調整方法。
（付記１０）
付記７記載の遅延調整方法において、
前記送信データの遅延量の制御は、前記電力増幅器の入力信号と出力信号の誤差を低減するよう前記送信データの遅延量を制御する
ことを特徴とする遅延調整方法。
（付記１１）
付記１乃至６のいずれか１項記載のプリディストータにおいて、
前記歪補償信号生成手段は、ルックアップテーブルを用いて歪補償信号を生成する
ことを特徴とするプリディストータ。
（付記１２）
付記１乃至６のいずれか１項記載のプリディストータにおいて、
前記歪補償信号生成手段は、級数を用いて歪補償信号を生成する
ことを特徴とするプリディストータ。
４２ 乗算器
４３ アドレス生成部
４３ａ 電力演算部
４３ｂ 可変遅延部
４３ｃ 減算部
４４ 減算器
４５ 歪補償係数生成部
４６ ＤＡ変換器
４７ 直交変調器
４８ 電力増幅器
４９ 方向性結合器
５２ 周波数変換器
５３ ＡＤ変換器
５４ 直交復調器
５５，６３ 係数更新部
６０ ＡＣＬＲ測定・制御部
６１ 可変遅延部
６２ 級数方式歪補償部
７０ 誤差測定・制御部
７１ セレクタ
７２ 係数発生部
７３ 遅延量測定・制御部
８０ アドレス生成部
８０ａ 電力演算部
８０ｂ トランスバーサルフィルタ
８０ｃ 減算部

Claims (10)

  1. 電力増幅器に入力する送信信号に対して電力増幅器の入力対出力特性の逆特性を前記送信信号に予め与えて歪補償を行うプリディストータであって、
    前記送信信号のサンプルデータである送信データから得た送信電力と、前記送信電力と遅延時間を調整して遅延した前記送信電力との差分電力とから、前記逆特性の歪補償信号を生成する歪補償信号生成手段と、
    前記電力増幅器の出力信号に応じて前記送信データの遅延量を制御する遅延量制御手段と、
    を有することを特徴とするプリディストータ。
  2. 請求項１記載のプリディストータにおいて、
    前記遅延量制御手段は、前記電力増幅器の出力信号における隣接チャネル漏洩電力比の大きさを増大するよう前記送信データの遅延量を制御する
    ことを特徴とするプリディストータ。
  3. 請求項１記載のプリディストータにおいて、
    前記遅延量制御手段は、前記電力増幅器の出力信号における低周波数側の隣接チャネル漏洩電力比と高周波数側の隣接チャネル漏洩電力比の差に応じて前記送信データの遅延量を制御する
    ことを特徴とするプリディストータ。
  4. 請求項１記載のプリディストータにおいて、
    前記遅延量制御手段は、前記電力増幅器の入力信号と出力信号の誤差を低減するよう前記送信データの遅延量を制御する
    ことを特徴とするプリディストータ。
  5. 請求項１記載のプリディストータにおいて、
    前記遅延量制御手段は、前記歪補償を行わない状態の前記電力増幅器の出力信号の遅延量と、前記歪補償を行った状態の前記電力増幅器の出力信号の遅延量との遅延量差に応じて前記送信データの遅延量を制御する
    ことを特徴とするプリディストータ。
  6. 請求項１乃至５のいずれか１項記載のプリディストータにおいて、
    前記遅延量制御手段は、トランスバーサルフィルタを用いて前記送信信号のサンプルデータである送信データを遅延する
    ことを特徴とするプリディストータ。
  7. 電力増幅器に入力する送信信号に対して電力増幅器の入力対出力特性の逆特性を前記送信信号に予め与えて歪補償を行うプリディストータの遅延調整方法であって、
    前記送信信号のサンプルデータである送信データから得た送信電力と、前記送信電力と遅延時間を調整して遅延した前記送信電力との差分電力とから、歪補償信号生成手段で前記逆特性の歪補償信号を生成し、
    前記電力増幅器の出力信号に応じて前記送信データの遅延量を制御する
    ことを特徴とする遅延調整方法。
  8. 請求項７記載の遅延調整方法において、
    前記送信データの遅延量の制御は、前記電力増幅器の出力信号における隣接チャネル漏洩電力比の大きさを増大するように行う
    ことを特徴とする遅延調整方法。
  9. 請求項７記載の遅延調整方法において、
    前記送信データの遅延量の制御は、前記電力増幅器の出力信号における低周波数側の隣接チャネル漏洩電力比と高周波数側の隣接チャネル漏洩電力比の差に応じて行う
    ことを特徴とする遅延調整方法。
  10. 請求項７記載の遅延調整方法において、
    前記送信データの遅延量の制御は、前記電力増幅器の入力信号と出力信号の誤差を低減するよう前記送信データの遅延量を制御する
    ことを特徴とする遅延調整方法。
JP2009024413A 2009-02-05 2009-02-05 プリディストータ及びその遅延調整方法 Expired - Fee Related JP5251565B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009024413A JP5251565B2 (ja) 2009-02-05 2009-02-05 プリディストータ及びその遅延調整方法
EP10151637.5A EP2221962B1 (en) 2009-02-05 2010-01-26 Predistorter and distortion compensation method
US12/693,695 US8619905B2 (en) 2009-02-05 2010-01-26 Predistorter and distortion compensation method
CN201010113657.0A CN101800517B (zh) 2009-02-05 2010-02-05 预失真器及失真补偿方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009024413A JP5251565B2 (ja) 2009-02-05 2009-02-05 プリディストータ及びその遅延調整方法

Publications (2)

Publication Number Publication Date
JP2010183310A JP2010183310A (ja) 2010-08-19
JP5251565B2 true JP5251565B2 (ja) 2013-07-31

Family

ID=42102813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009024413A Expired - Fee Related JP5251565B2 (ja) 2009-02-05 2009-02-05 プリディストータ及びその遅延調整方法

Country Status (4)

Country Link
US (1) US8619905B2 (ja)
EP (1) EP2221962B1 (ja)
JP (1) JP5251565B2 (ja)
CN (1) CN101800517B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5339083B2 (ja) * 2009-10-06 2013-11-13 日本電気株式会社 ディジタル歪補償方法及び回路
JP5673238B2 (ja) * 2011-03-10 2015-02-18 富士通株式会社 電力増幅装置、送信機及び電力増幅装置制御方法
JP5751420B2 (ja) 2011-08-11 2015-07-22 富士通株式会社 歪補償装置、歪補償方法及び無線送信機
JP6064374B2 (ja) * 2012-05-30 2017-01-25 富士通株式会社 歪補償装置、および、歪補償方法
US8804807B2 (en) 2012-06-13 2014-08-12 Northrup Grumman Systems Corporation Iterative equalization with non-linear soft interference cancellation in non-linear satellite channels
JP6098336B2 (ja) 2012-09-25 2017-03-22 住友電気工業株式会社 歪補償装置および無線通信装置
US8874052B2 (en) * 2012-11-15 2014-10-28 Motorola Mobility Llc Method and apparatus for improving efficiency and distortion leakage in a wireless power amplifier
US9902141B2 (en) 2014-03-14 2018-02-27 University Of Maryland Layer-by-layer assembly of graphene oxide membranes via electrostatic interaction and eludication of water and solute transport mechanisms
JP2015220739A (ja) * 2014-05-21 2015-12-07 富士通株式会社 歪補償装置及び歪補償方法
JP2016115952A (ja) * 2014-12-10 2016-06-23 富士通株式会社 歪補償装置及び歪補償方法
JP2016123095A (ja) * 2014-12-24 2016-07-07 日本無線株式会社 前置歪み補償装置
JP2017076879A (ja) * 2015-10-14 2017-04-20 富士通株式会社 歪補償装置
US10985951B2 (en) 2019-03-15 2021-04-20 The Research Foundation for the State University Integrating Volterra series model and deep neural networks to equalize nonlinear power amplifiers
JP7572972B2 (ja) 2019-05-15 2024-10-24 ヴィア セパレイションズ，インコーポレイテッド 耐久性のある酸化グラフェン膜
EP3969158A1 (en) * 2019-05-15 2022-03-23 Via Separations, Inc. Filtration apparatus containing graphene oxide membrane
CN111064478B (zh) * 2019-12-16 2021-04-27 紫光展讯通信(惠州)有限公司 时延校准方法、无线射频设备及计算机可读存储介质
CN118317820A (zh) 2021-11-29 2024-07-09 维阿分离股份有限公司 用于蒸发器预浓缩的与膜系统的热交换器集成
KR20240034035A (ko) * 2022-09-06 2024-03-13 삼성전자주식회사 Aclr 조정 가능한 전자 장치 및 그 동작 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3560398B2 (ja) 1995-08-31 2004-09-02 富士通株式会社 歪補償を有する増幅器
US5870668A (en) 1995-08-18 1999-02-09 Fujitsu Limited Amplifier having distortion compensation and base station for radio communication using the same
JP3772031B2 (ja) * 1998-09-02 2006-05-10 富士通株式会社 増幅器のプリディストータと増幅装置
DE69943380D1 (de) * 1999-07-28 2011-06-01 Fujitsu Ltd Verfahren und vorrichtung zur verzerrungskompensation eines funkgerätes
JP4014343B2 (ja) * 1999-12-28 2007-11-28 富士通株式会社 歪補償装置
JP4183364B2 (ja) * 1999-12-28 2008-11-19 富士通株式会社 歪補償装置
WO2002087097A1 (fr) * 2001-04-18 2002-10-31 Fujitsu Limited Dispositif de correction de distorsion
JP3923978B2 (ja) * 2002-05-31 2007-06-06 富士通株式会社 適応制御装置
DE60239426D1 (de) * 2002-05-31 2011-04-21 Fujitsu Ltd Verzerrungskompensator
JP2004080770A (ja) * 2002-07-30 2004-03-11 Matsushita Electric Ind Co Ltd 電力増幅方法、電力増幅器、通信機器
JP4091047B2 (ja) 2002-10-31 2008-05-28 深▲川▼市中▲興▼通▲訊▼股▲分▼有限公司 広帯域プリディストーション線形化の方法およびシステム
JP2004172676A (ja) * 2002-11-15 2004-06-17 Japan Radio Co Ltd 歪補償方法
KR100480278B1 (ko) * 2002-12-24 2005-04-07 삼성전자주식회사 광대역 전력 증폭기를 위한 디지털 전치보상기 및 그적응화 방법
JP4716306B2 (ja) 2003-03-24 2011-07-06 三菱電機株式会社 プレディストータ
JP4394409B2 (ja) 2003-09-25 2010-01-06 株式会社日立国際電気 プリディストーション方式歪補償機能付き増幅器
KR101126401B1 (ko) * 2004-05-11 2012-03-29 삼성전자주식회사 전력 증폭기에 디지털 전치 왜곡 장치 및 방법
JP4417174B2 (ja) 2004-05-19 2010-02-17 株式会社日立国際電気 プリディストータ
JP4619827B2 (ja) * 2005-03-07 2011-01-26 富士通株式会社 歪補償装置
JP5301831B2 (ja) * 2005-06-30 2013-09-25 富士通株式会社 歪補償回路を有する電力増幅器
WO2007013177A1 (ja) * 2005-07-29 2007-02-01 Fujitsu Limited 遅延調整装置
WO2009011071A1 (en) * 2007-07-19 2009-01-22 Fujitsu Limited Amplifier device with nonlinear-distortion compensation

Also Published As

Publication number Publication date
EP2221962B1 (en) 2013-06-19
JP2010183310A (ja) 2010-08-19
US20100194474A1 (en) 2010-08-05
CN101800517A (zh) 2010-08-11
EP2221962A1 (en) 2010-08-25
US8619905B2 (en) 2013-12-31
CN101800517B (zh) 2013-03-27

Similar Documents

Publication Publication Date Title
JP5251565B2 (ja) プリディストータ及びその遅延調整方法
JP4394409B2 (ja) プリディストーション方式歪補償機能付き増幅器
EP1723725B1 (en) Digital predistortion system and method for linearizing an rf power amplifier with nonlinear gain characteristics and memory effects
US7535298B2 (en) Arrangement and a method relating to signal predistortion
US8787494B2 (en) Modeling digital predistorter
JP3707549B2 (ja) 送信装置
EP1819040A1 (en) Distortion compensating apparatus and method
CN101237221B (zh) 放大装置
JP4168259B2 (ja) 非線形歪補償回路および非線形歪補償方法ならびに送信回路
JP4918572B2 (ja) プリディストーション方式歪補償機能付き増幅器
JP2008172544A (ja) ダイオードリニアライザを用いた歪補償回路
EP2858251B1 (en) Distortion compensation device and distortion compensation method
JP2011091499A (ja) 歪補償装置
US9548703B2 (en) Distortion compensation apparatus, transmission apparatus, and distortion compensation method
JP3642040B2 (ja) 歪補償回路および歪補償方法
EP1848108B1 (en) Distortion compensating apparatus and method
JP5509455B2 (ja) 歪補償装置
JP2004165900A (ja) 通信装置
WO2009093396A1 (ja) 非線形歪補償回路、送信回路、及び非線形歪補償方法
JP6021658B2 (ja) 歪補償回路
EP2001127B1 (en) System and method for linearizing microwave transmitters
WO2019234925A1 (ja) 歪み補償回路及び無線送信機
JP4118882B2 (ja) 増幅器のプリディストータ
JP2005117510A (ja) 歪補償回路、歪み補償信号生成方法、及び電力増幅器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130401

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160426

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees