JP2002223130A - 送信装置および送信方法 - Google Patents

送信装置および送信方法

Info

Publication number
JP2002223130A
JP2002223130A JP2001017045A JP2001017045A JP2002223130A JP 2002223130 A JP2002223130 A JP 2002223130A JP 2001017045 A JP2001017045 A JP 2001017045A JP 2001017045 A JP2001017045 A JP 2001017045A JP 2002223130 A JP2002223130 A JP 2002223130A
Authority
JP
Japan
Prior art keywords
signal
phase
phase difference
distortion compensation
distortion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001017045A
Other languages
English (en)
Inventor
Norio Kubo
徳郎 久保
Takayoshi Oide
高義 大出
Kazuo Hase
和男 長谷
Hajime Hamada
一 浜田
Hiroyoshi Ishikawa
広吉 石川
Yasuyuki Oishi
泰之 大石
Nobukazu Satsuba
伸和 札場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2001017045A priority Critical patent/JP2002223130A/ja
Priority to US09/973,613 priority patent/US6980604B2/en
Publication of JP2002223130A publication Critical patent/JP2002223130A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/02—Channels characterised by the type of signal
    • H04L5/06—Channels characterised by the type of signal the signals being represented by different frequencies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits

Abstract

(57)【要約】 【課題】 ＤＡＣのビット精度を高くすることなく歪補
償を行い，かつ，フィードバック信号に生じた，増幅器
による位相歪以外の送信装置における位相差を除去でき
る送信装置および送信方法を提供する。 【解決手段】 ＤＡＣ３１ａ〜３１ｄからはアナログ信
号に変換されたディジタル入力信号が，ＤＡＣ４３から
はアナログ信号に変換された歪補償信号が，それぞれ加
算器５に与えられる。加算器５では，両信号が加算さ
れ，歪補償を受けた送信信号が生成される。この送信信
号は，増幅器８により増幅されアンテナ９から出力され
る。一方，増幅器８の出力信号は，フィードバック信号
として位相制御部Ａに与えられ，フィードバック信号と
参照信号との間の位相差が求められる。この位相差に基
づいて，可変復調用ＮＣＯ４９において，フィードバッ
ク信号に生じた，増幅器による位相歪以外の送信装置に
おける位相差が除去される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は，ディジタル入力信
号から変換されたアナログ信号を増幅して送信する送信
装置および送信方法に関し，特に，ディジタル入力信号
にプリディストーションにより歪補償を施した後に増幅
器により増幅して送信する送信装置および送信方法に関
する。
【０００２】
【従来の技術】隣接帯域への漏洩電力比が規定されてい
る無線通信システムには，送信信号を増幅する増幅器の
非線型歪による隣接チャネルへの漏洩電力を低減するた
めに，歪補償装置（リニアライザ）が設けられている。
図１３は，従来の無線通信システムにおける送信装置の
一例を示すブロック図である。
【０００３】この送信装置は，乗算器２１０と電力計算
部２１１と歪補償テーブル２１２と歪補償係数更新部２
１３と減算器２１４とを含むプリディストータ型の歪補
償装置を備えている。
【０００４】ベースバンドの４つの送信信号（各信号は
ディジタルＩ信号およびディジタルＱ信号から構成され
ている。）は，変調部２０１〜２０４によってそれぞれ
変調された後，周波数帯域が重ならないように，周波数
シフト用の乗算器２０５〜２０８によってそれぞれ周波
数シフトを受ける。その後，４つの送信信号は加算器２
０９によって１つのディジタル信号（１つのディジタル
Ｉ信号と１つのディジタルＱ信号）にされ，乗算器２１
０，電力計算部２１１，および減算器２１４に与えられ
る。
【０００５】電力計算部２１１は，入力された送信信号
の電力値ｐを求め，電力値ｐを歪補償テーブル２１２に
与える。歪補償テーブル２１２は，電力値ｐに対応した
歪補償係数を乗算器２１０および歪補償係数更新部２１
３に与える。乗算器２１０では，入力された送信信号と
歪補償係数とが乗算され，これにより，送信信号に対し
て前置歪補償（プリディストーション）が施される。
【０００６】乗算器２１０から出力された送信信号は，
変調用ＮＣＯ２１５で，１つのディジタル信号に直交変
調されるとともに中間周波数帯域の信号に変換され，Ｄ
ＡＣ（ディジタル・アナログ変換器）２１６に与えられ
る。
【０００７】ＤＡＣ２１６では，入力されたディジタル
信号がアナログ送信信号に変換される。このアナログ信
号は，フィルタ２１７によって，ベースバンドの成分が
除去された後，ＲＦミキサ部２１８において無線周波数
帯域に変換され，その後，増幅器２１９によって増幅さ
れ，アンテナ２２０から送信される。
【０００８】一方，増幅器２１９からの出力信号の一部
は，フィードバック信号として，ＩＦミキサ部２２１に
与えられる。
【０００９】フィードバック信号は，ＩＦミキサ部２２
１において，無線周波数帯域から中間周波数帯域に変換
された後，可変減衰器２２２において，増幅器２１９の
増幅率の逆数倍に減衰される。減衰されたフィードバッ
ク信号は，フィルタ２２３において，無線周波数帯域の
成分が除去された後，ＡＤＣ（アナログ・ディジタル変
換器）２２４によってディジタル信号に変換される。
【００１０】このディジタル・フィードバック信号は，
復調用ＮＣＯ（ＮＣＯ：Numerically Controlled Oscil
lator（数値制御発振器））２２５によって，直交復調
されるとともに，中間周波数帯域からベースバンドに変
換され，減算器２１４および歪補償係数更新部２１３に
与えられる。
【００１１】減算器２１４に与えられたフィードバック
信号は，加算器２０９からの参照信号と減算され，両信
号の差分信号が求められる。この差分信号がフィードバ
ック信号に含まれる歪信号成分に対応する。この歪信号
成分は，歪補償係数更新部２１３に与えられる。
【００１２】歪補償係数更新部２１３は，減算器２１４
からの歪信号成分，歪補償テーブル２１２からの歪補償
係数，および復調用ＮＣＯ２２５からのフィードバック
信号に基づいて，新たな歪補償係数を求め，この新たな
歪補償係数により，歪補償テーブル２１２を更新する。
この更新された歪補償係数は，以後の入力される送信信
号の歪補償に用いられることとなる。
【００１３】このような動作が，入力される送信信号ご
とに繰り返される。
【００１４】
【発明が解決しようとする課題】このように，従来の送
信装置では，歪補償を受けた信号がＤＡＣ２１６によっ
てディジタル信号からアナログ信号に変換される。しか
し，歪補償を受けた信号は，一般に，歪補償を受ける前
の信号よりも大きな振幅値を有するので，歪補償を受け
た信号をディジタル・アナログ変換するには，ビット精
度の高い（すなわちビット数が多い）ＤＡＣが必要とな
る。
【００１５】一方，ＤＡＣは，ビット精度の高いほど，
変換速度が遅くなる一方，高速の変換速度が速いほど，
ビット精度が低くなるので，ＤＡＣ２１６にビット精度
の高いものを用いると，変換速度が犠牲になる。しかし
ながら，近年の無線通信システム，特にＣＤＭＡ方式の
基地局における通信システムのように，周波数の高い信
号を取り扱うシステムでは，高速の変換を行うことがで
きるＤＡＣが必要とされているので，ビット精度を上げ
ることによって変換速度が犠牲にされるのは好ましくな
い。
【００１６】他方で，送信装置において，フィードバッ
ク信号は，その伝送路の長さによる遅延，信号の帯域変
換（周波数変換）を行う局部発振器の位相ずれ等によっ
て，参照信号との間で位相差を生ずることがある。この
ような位相差が存在すると，本来の歪補償が正確に行え
ないおそれがある。また，このような位相差をも補償し
た送信信号をＤＡＣにより変換するには，よりビット精
度の高いＤＡＣが必要となるおそれがある。
【００１７】本発明は，このような背景に鑑みなされた
ものであり，その目的は，ＤＡＣのビット精度を高くす
ることなく歪補償を行い，かつ，フィードバック信号に
生じた，増幅器による位相歪以外の送信装置における位
相差を除去できる送信装置および送信方法を提供するこ
とにある。
【００１８】また，本発明の他の目的は，増幅器による
位相歪および該増幅器による位相歪以外の送信装置にお
ける位相差を除去できる送信装置および送信方法を提供
することにある。
【００１９】
【課題を解決するための手段】前記目的を達成するため
に，本発明に係る送信装置は，ディジタル入力信号に，
増幅器によって生じる非線型歪を補償するためのプリデ
ィストーションを施した後，該ディジタル入力信号をア
ナログ信号に変換し，前記増幅器により増幅して送信す
る送信装置において，前記ディジタル入力信号を第１の
アナログ信号に変換する第１のディジタル・アナログ変
換器と，前記増幅器の出力から帰還されるフィードバッ
ク信号と参照信号として与えられる前記ディジタル入力
信号とにより求められた歪補償係数に基づいて，前記デ
ィジタル入力信号にプリディストーションを施し，前記
ディジタル入力信号と前記プリディストーションが施さ
れた信号とから歪補償信号を生成する歪補償信号生成部
と，前記歪補償信号生成部により生成された歪補償信号
を第２のアナログ信号に変換する第２のディジタル・ア
ナログ変換器と，前記第１のアナログ信号に前記第２の
アナログ信号を加算し，該加算結果のアナログ信号を前
記増幅器に与える加算器と，前記フィードバック信号お
よび前記参照信号に基づいて検出される，前記増幅器の
前記非線型歪を構成する位相歪以外の該送信装置におけ
る位相差を補償し，該位相差が補償されたフィードバッ
ク信号が前記歪補償信号生成部に与えられるようにする
第１の位相差補償部と，を備えていることを特徴とす
る。
【００２０】本発明によると，ディジタル入力信号は，
第１のディジタル・アナログ変換器によって第１のアナ
ログ信号に変換される。一方，ディジタル入力信号に
は，プリディストーションが施される。そして，前記デ
ィジタル入力信号と前記プリディストーションが施され
た信号とから歪補償信号が生成される。この生成された
歪補償信号は，第２のディジタル・アナログ変換器によ
って第２のアナログ信号に変換される。その後，前記第
１のアナログ信号と前記第２のアナログ信号とは加算さ
れ，この加算により，歪補償が施されたアナログ送信信
号が生成される。このアナログ送信信号は増幅器に与え
られ，増幅される。
【００２１】このように，ディジタル入力信号および歪
補償信号は，第１のディジタル・アナログ変換器および
第２のディジタル・アナログ変換器によってそれぞれ個
別に変換される。したがって，プリディストーションが
施されたディジタル入力信号をアナログ信号に変換する
場合よりもビット精度の高いディジタル・アナログ変換
器は要求されない。このため，より高速な変換が可能と
なる。
【００２２】また，前記増幅器の出力からの帰還される
フィードバック信号と，参照信号として与えられる前記
ディジタル入力信号とに基づいて，前記増幅器の前記非
線型歪を構成する位相歪以外の該送信装置における位相
差が検出され補償される。そして，位相差が補償された
フィードバック信号が，歪補償信号生成部に与えられ
る。
【００２３】これにより，歪補償信号生成部では，増幅
器における非線型歪のみを補償する歪補償信号が生成さ
れる。その結果，歪補償信号生成部は，増幅器の非線型
歪の補償を正確に行うことができる。また，第２のディ
ジタル・アナログ変換器には，増幅器の非線型歪を補償
する信号のみが与えられるので，それ以外の位相差をも
補償する信号を変換する場合よりも，ビット精度の低い
もので足り，その分，高速な変換が可能となる。
【００２４】本発明の一実施の形態においては，前記歪
補償信号生成部が，前記ディジタル入力信号の各電力値
に対応する歪補償係数を有する歪補償テーブルと，前記
参照信号と前記フィードバック信号と前記ディジタル入
力信号に対応する歪補償係数とから新たな歪補償係数を
求め，該求められた新たな歪補償係数により前記歪補償
テーブルを更新する歪補償係数更新部と，前記ディジタ
ル入力信号に対応する歪補償係数を前記ディジタル入力
信号に乗算することにより前記ディジタル入力信号にプ
リディストーションを施す乗算器と，前記乗算器の出力
信号と前記ディジタル入力信号との差分信号を求め，該
差分信号を前記歪補償信号として出力する減算器と，を
備えている。
【００２５】これにより，歪補償係数がディジタル入力
信号ごとに更新される適応型プリディストーションが行
われる。
【００２６】また，本発明の好ましい実施の形態におい
ては，前記第１の位相差補償部は，前記加算器で，前記
第１のアナログ信号と前記第２のアナログ信号との加算
が行われず，前記第１のアナログ信号が該加算器の出力
信号として出力される状態で，かつ，前記増幅器が線型
領域で動作している状態で作動して，前記参照信号と前
記フィードバック信号とに基づいて前記位相差を検出
し，該位相差を補償する，ことを特徴とする。
【００２７】この実施の形態のよると，第１の位相差補
償部は，送信装置が初期化処理を行っている時等におけ
る位相差の補償（すなわち初期位相制御）を行う。
【００２８】本発明の他の好ましい実施の形態におい
て，前記送信装置は，前記ディジタル入力信号の電力値
に対応する歪補償係数に基づいて，前記位相差を検出し
て該位相差を補償し，該位相差が補償されたフィードバ
ック信号が前記歪補償信号生成部に与えられるようにす
る第２の位相差補償部をさらに備えていることを特徴と
する。
【００２９】これにより，第１の位相差補償部による初
期位相制御に加えて，必要な送信信号を送信装置が送信
している稼動時においても位相制御が行われ，稼動時に
おける位相差を補償する位相追従が可能となる。
【００３０】
【発明の実施の形態】以下に，本発明の実施の形態につ
いて，いくつかの例を挙げて説明するが，あくまで一例
であって，本発明の技術的範囲は，これら実施の形態に
限定されるものではない。
【００３１】＜第１の実施の形態＞図１は，本発明の第
１の実施の形態に係る送信装置の一例を示すブロック図
である。
【００３２】図中，信号線は，実線と一点鎖線とに分け
て記載されている。一点鎖線で示す信号線は，この送信
装置に入力された送信信号であるＩｃｈのディジタルＩ
信号とＱｃｈのディジタルＱ信号とをそれぞれ運ぶ２本
の信号線から構成されている（図を見易くするために簡
略化して１本の一点鎖線で示している）。ただし，歪補
償テーブル４６から出力されている一点鎖線の信号線
は，歪補償係数ｈI（歪補償係数の実数部）と歪補償係
数ｈQ（歪補償係数の虚数部）とをそれぞれ運ぶ２本の
信号線から構成されている。一方，実線で示す信号線
は，ディジタルＩ信号およびディジタルＱ信号が直交変
調等された後の１つの信号を運ぶ１本の信号線で構成さ
れている。図２等の他の図面についても同様である。
【００３３】この送信装置は，４つのキャリア信号を変
調して送信するものであり，キャリア変調部１と，周波
数シフト部２と，主信号変換部３と，歪補償信号生成部
４と，加算器５と，フィルタ６と，ＲＦミキサ部７と，
増幅器８と，アンテナ９とを備えている。
【００３４】キャリア変調部１は，４つのベースバンド
のディジタル・キャリア信号をそれぞれ変調して出力す
る変調部１１〜１４を備えている。これらの変調部１１
〜１４によりそれぞれ変調されたベースバンドのディジ
タル・キャリア信号（Ｉ信号およびＱ信号）は，周波数
シフト部２に与えられる。
【００３５】周波数シフト部２は，乗算器２１〜２４を
備えている。これらの乗算器２１〜２４の一方の入力に
は，キャリア変調部１からの信号がそれぞれ与えられ，
他方の入力には，シフトさせるべき周波数を有する信号
ｅｘｐ（ｊω1ｔ）〜ｅｘｐ（ｊω4ｔ）がそれぞれ与え
られる。乗算器２１〜２４は，これら一方の入力および
他方の入力に与えられる信号をそれぞれ乗算（複素乗
算）する。これにより，乗算器２１〜２４にそれぞれ与
えられたキャリア信号は，ω1／２π，ω2／２π，ω3
／２π，ω4／２πの周波数シフトを受けて出力され
る。
【００３６】この周波数シフト量は，各キャリア信号が
加算器３２において合成されたときに重なり合わない量
に設定されている。たとえば，Ｗ−ＣＤＭＡ（Wideband
-CDMA）方式では，この周波数シフト量は，ω1／２π＝
ω2／２π＝ω3／２π＝ω4／２π＝５［ＭＨｚ］に設
定されている。乗算器２１〜２４から出力された各信号
は，主信号変換部３および歪補償信号生成部４に与えら
れる。
【００３７】主信号変換部３は，変調用ＮＣＯ３０ａ〜
３０ｄと，ディジタル・アナログ変換器（以下「ＤＡ
Ｃ」という。）３１ａ〜３１ｄと，加算器３２とを備え
ている。
【００３８】変調用ＮＣＯ（ＮＣＯ：Numerically Cont
rolled Oscillator（数値制御発振器））３０ａ〜３０
ｄのそれぞれは，周波数シフト部２から入力されるベー
スバンドのディジタルＩ信号およびディジタルＱ信号を
直交変調して，１つのディジタル信号に合成するととも
に，発振信号（ｅｘｐ（ｊω5ｔ））によって，この合
成されたディジタル信号をベースバンドから中間周波数
（以下「ＩＦ」という。）帯域の信号に変換する。
【００３９】変調用ＮＣＯ３０ａ〜３０ｄから出力され
た各信号は，ＤＡＣ３１ａ〜３１ｄに与えられ，ディジ
タル信号からアナログ信号に変換された後，加算器３２
に与えられる。このように，主信号変換部３では，歪補
償を受けていない送信信号（主信号）のみがＤＡＣ３１
ａ〜３１ｄによってアナログ信号に変換される。その結
果，ＤＡＣ３１ａ〜３１ｄは，歪補償を受けた送信信号
を変換する場合よりも，ビット精度の低いもので足り，
その分，高速な変換が可能となる。
【００４０】加算器３２は，ＤＡＣ３１ａ〜３１ｄから
の４つのアナログ信号を加算し，加算結果を加算器５に
与える。
【００４１】歪補償信号生成部４は，加算器４０と，減
算器４１と，変調用ＮＣＯ４２と，ＤＡＣ４３と，電力
計算部４４と，乗算器４５と，歪補償テーブル４６と，
歪補償係数更新部４７と，減算器４８と，可変復調用Ｎ
ＣＯ４９と，アナログ・ディジタル変換器（以下「ＡＤ
Ｃ」という。）５０と，フィルタ５１と，可変減衰器５
２と，ＩＦミキサ部５３と，符号５４で示す位相制御部
Ａと，符号５５で示す位相制御部Ｂとを備えている。
【００４２】加算器４０は，周波数シフト２から与えら
れた４つのＩ信号および４つのＱ信号を，Ｉ信号はＩ信
号同士，Ｑ信号はＱ信号同士加算し，加算結果のＩ信号
およびＱ信号を，減算器４１，電力計算部４４，乗算器
４５，および位相制御部Ａに与えるとともに，減算器４
８に参照信号（以下，参照信号のＩ成分を「ＩR信号」
と表し，Ｑ成分を「ＱR信号」と表す。）として与え
る。
【００４３】電力計算部４４は，加算器４０から与えら
れたＩ信号およびＱ信号の電力値ｐ（ｐ＝Ｉ2＋Ｑ2）を
求め，求められた電力値ｐを歪補償テーブル４６および
位相制御部Ｂに与える。
【００４４】歪補償テーブル４６は，種々の電力値ｐに
それぞれ対応した歪補償係数（Ｉ信号に対する係数ｈI
およびＱ信号に対応する係数ｈQ（複素表現ではｈI＋ｊ
ｈQ））をテーブルとして記憶し，電力計算部４４から
与えられた電力値ｐに対応した歪補償係数ｈIおよびｈQ
を乗算器４５および位相制御部Ｂに出力する。
【００４５】乗算器４５は，加算器４０から与えられた
Ｉ信号およびＱ信号と，歪補償テーブル４６から与えら
れた歪補償係数ｈIおよびｈQを乗算（複素乗算（Ｉ＋ｊ
Ｑ）×（ｈI＋ｊｈQ））し，乗算結果（Ｉ信号およびＱ
信号）を減算器４１に与える。
【００４６】減算器４１は，加算器４０からの信号と乗
算器４５からの信号との差分信号を求め，この差分信号
を変調用ＮＣＯ４２に与える。この差分信号は，Ｉ信号
同士の差分信号およびＱ信号同士の差分信号として求め
られる。この差分信号を求めることにより，入力された
送信信号から歪補償信号の成分が抽出される。
【００４７】変調用ＮＣＯ４２は，前述した変調用ＮＣ
Ｏ３０ａ〜３０ｄと同様に，この歪補償信号（Ｉ信号お
よびＱ信号）を直交変調するとともに，ベースバンドか
らＩＦ帯域の信号に変換し，ＤＡＣ４３に出力する。Ｄ
ＡＣ４３は，ＩＦ帯域の歪補償信号（ディジタル信号）
をアナログ信号に変換し，加算器５に与える。
【００４８】加算器５は，主信号変換部３（加算器３
２）からの送信信号と，歪補償信号生成部４（ＤＡＣ４
３）からの歪補償信号（アナログ信号）とを加算し，加
算結果の信号をフィルタ６に与える。この加算により，
主信号と歪補償信号とが加算されて，前置歪補償（プリ
ディストーション）を受けた送信信号が生成される。
【００４９】フィルタ６は，入力された送信信号からベ
ースバンド成分（低域成分）を除去し，除去後の送信信
号をＲＦミキサ部７に与える。ミキサ部７は，送信信号
が入力されるミキサ７０と，ＩＦ帯域の信号を無線周波
（以下「ＲＦ」という。）帯域の信号に変換するための
周波数信号をミキサ７０に与える局部発振器７１とを備
えている。これにより，ミキサ部７は，ＩＦ帯域の送信
信号をＲＦ帯域の送信信号に変換して，増幅器（パワー
アンプ）８に与える。
【００５０】増幅器８は，図１２に示す入出力特性によ
って入力された送信信号を増幅し，出力する。増幅器８
は，図１２（ａ）の実線で示すように，入力信号の電力
（以下「入力電力」という。）の相対的に小さい領域
（線型領域）では，入力電力と出力信号の電力（以下
「出力電力」という。）とが比例するが，入力電力の相
対的に大きな領域（非線型領域）では，入力電力と出力
電力が比例せず，入力電力が大きくなるほど，出力電力
はより大きな振幅歪を有して飽和する傾向にある。同様
にして，図１２（ｂ）の実線で示すように，出力電力の
位相も，非線型領域では，入力電力が大きくなるほど，
より大きな位相歪を有する。
【００５１】このような入出力特性を有する増幅器８か
ら出力された送信信号は，アンテナ９から送信されると
ともに，その一部はフィードバック信号として，歪補償
信号生成部４のＩＦミキサ部５３に与えられる。
【００５２】ＩＦミキサ部５３は，増幅器８からのフィ
ードバック信号が入力されるミキサ５３ａと，ＲＦ帯域
の信号をＩＦ帯域の信号に変換するための周波数信号を
ミキサ５３ａに与える局部発振器５３ｂとを備えてい
る。これにより，ミキサ部５３は，ＲＦ帯域のフィード
バック信号をＩＦ帯域のフィードバック信号に変換し
て，可変減衰器５２に与える。
【００５３】可変減衰器５２は，線型性を有し，入力さ
れたＩＦ帯域のフィードバック信号を，非線型歪（振幅
歪および位相歪）を生ずることなく減衰するように構成
されている。また，その減衰率は，歪がない場合，すな
わち図１２（ａ）の仮想線（二点鎖線）で示す増幅器８
の増幅率（利得）の逆数に調整されている。たとえば，
増幅器８の仮想線で示す増幅率Ｇ（＝〔出力電力
ＰOUT〕／〔入力電力ＰIN〕）とすると，可変減衰器５
２の減衰率は１／Ｇに設定される。
【００５４】これにより，フィードバック信号は，増幅
器８が線型領域において歪を生ずることなく信号を増幅
している場合には，増幅器８による増幅前の大きさの信
号に減衰される一方，増幅器８が非線型領域において歪
を有する場合には，この歪の分だけ，増幅器８による増
幅前の電力値とは異なった電力値の信号に減衰され，減
衰後のフィードバック信号にも増幅器８の歪が反映され
る。この減衰されたフィードバック信号は，フィルタ５
１に与えられる。
【００５５】フィルタ５１は，入力されたフィードバッ
ク信号から，ＲＦ帯域の成分（高域成分）を除去し，除
去後のフィードバック信号をＡＤＣ５０に与える。ＡＤ
Ｃ５０は，フィルタ５１からのフィードバック信号（ア
ナログ信号）をディジタル信号に変換し，変換したディ
ジタル・フィードバック信号を可変復調用ＮＣＯ４９に
与える。
【００５６】可変復調用ＮＣＯ４９は，ＡＤＣ５０から
のディジタル・フィードバック信号を直交復調するとと
もに，ＩＦ帯域からベースバンドの信号に変換し，Ｉ成
分の信号（以下「ＩF信号」と表す。）とＱ成分の信号
（以下「ＱF信号」という。）として出力する。この可
変復調用ＮＣＯ４９では，位相制御部ＡまたはＢによ
り，位相が制御されて直交復調が行われる。この可変復
調用ＮＣＯ４９ならびに位相制御部ＡおよびＢについて
は，後に詳述する。
【００５７】可変復調用ＮＣＯ４９から出力されたフィ
ードバック信号（ＩF信号およびＱF信号）は，減算器４
８，歪補償係数更新部４７，および位相制御部Ａに与え
られる。
【００５８】減算器４８は，加算器４０から与えられた
参照信号と増幅器８からのフィードバック信号との差分
信号を求め，この差分信号を歪補償係数更新部４７に与
える。この差分信号には，増幅器８が非線型領域で動作
している場合には，増幅器８の歪（振幅歪および位相
歪）と，増幅器８以外の部分で生ずる位相差とが含まれ
る一方，増幅器８が線型領域で動作している場合には，
増幅器８以外の部分で生ずる位相差のみが含まれる。増
幅器８以外の部分で生ずる位相差（以下「アナログ部に
おける位相差」という。）には，信号の遅延による位相
差と，局部発振器７１および／または５３ｂの信号の位
相とフィードバック信号の位相との間のずれによる位相
差（位相回転）との少なくとも２つの歪が含まれる。
【００５９】歪補償係数更新部４７は，この差分信号
と，フィードバック信号と，歪補償テーブル４６から与
えられた歪補償係数とから新たな歪補償係数を求め，こ
の新たな歪補償係数により，電力計算部４４で計算され
た電力値ｐに対応する歪補償係数を更新する。この新た
な歪補償係数は，以降の送信信号の歪補償に利用され
る。
【００６０】位相制御部ＡおよびＢは，本実施の形態で
は，増幅器８の非線型領域の歪（非線型歪）ではなく，
アナログ部における位相差を補償するものである。ま
た，位相制御部Ａは，この送信装置が歪補償を行わない
時（たとえば送信装置起動時の初期化処理時等）に作動
するように構成されている。この時には，たとえばＤＡ
Ｃ４３から信号が加算器５に出力されないように制御が
行われ，歪補償を行うためのフィードバック・ループが
オープン（オフ）の状態にされる。したがって，加算器
３２からの信号は，加算器５で歪補償信号を加算される
ことなく，同じ信号として加算器５から出力される。
【００６１】一方，位相制御部Ｂは，この送信装置が歪
補償を行っている時（すなわち必要な送信信号を送信し
ている時）に作動するように構成されている。送信装置
内に設けられた局部発振器（たとえば局部発振器７１，
５３ｂ等）の位相がシフトせず，また，ディジタル信号
を処理する構成要素（たとえばＤＡＣ，ＡＤＣ等）のク
ロック信号の周期にもずれが生じない場合には，位相制
御部Ａによる位相差の補償により，アナログ部における
位相差は除去される。しかし，動作時において，前記位
相のシフトやクロック信号の周期のずれが生ずることが
あり，この場合に，移相制御部Ｂが移相追従を行って，
動作時のアナログ部における位相差を除去することとな
る。
【００６２】送信装置が歪補償を行っている時は，たと
えば，ＤＡＣ４３から信号が加算器５に出力され，歪補
償を行うためのフィードバック・ループがクローズ（オ
ン）の状態にされる。これらの作動／不作動の制御は，
たとえば図示しない制御装置によって行われる。
【００６３】位相制御部Ａの作動時には，増幅器８が線
型領域内で作動する電力の信号がこの送信装置に入力さ
れるようになっている。したがって，位相制御部Ａは，
前述したように，フィードバック信号に生じたアナログ
部における位相差のみを補償するように動作する。
【００６４】また，位相制御部Ｂの作動時は，必要な送
信信号を送信している時であるので，この時には，増幅
器８が非線型領域で作動する場合がある。したがって，
位相制御部Ｂは，電力計算部４４から与えられる電力値
ｐに基づいて，増幅器８が線型領域と非線型領域とのい
ずれで動作しているかを判断して，電力値ｐがあらかじ
め定められた値を有する場合に作動するように構成され
ている。
【００６５】この電力値ｐのあらかじめ定められた値の
例としては，図１２（ｂ）に示すＡ点の電力値，Ｂ点の
電力値，またはＣ点の電力値，Ｃ点の電力値以下の任意
の電力値もしくはＣ点以下の全全力値を挙げることがで
きる。Ａ点は，増幅器８の歪が最大となる点である。こ
のＡ点の電力値は，増幅器８を試験等することにより求
められる。Ｃ点は，増幅器８の線型領域と非線型領域と
の境界の点であり，このＣ点の電力値も，増幅器８を試
験等することにより求められる。Ｂ点は，Ａ点とＣ点と
の間の点であり，中点（Ａ点の位相歪の１／２の点）と
することもできるし，それ以外の点とすることもでき
る。このＢ点の電力値は，Ａ点の電力値およびＣ点の電
力値を求めることにより，その間の値として決定され
る。
【００６６】Ａ点の電力値において位相制御部Ｂを作動
させた場合には，位相歪が最大となる点において位相差
の補償が行われることとなり，歪補償係数が有効に利用
されることとなる。Ｃ点以下の電力値において位相制御
部Ｂを作動させた場合には，最も発生頻度の高い部分
で，位相差が補償されるので，より頻度多くアナログ部
における位相差が補償されることとなる。
【００６７】これら位相制御部ＡおよびＢの作動時およ
びアナログ部における位相差を補償する機能は，以下の
第２の実施の形態から第１２の実施の形態においても同
様である。
【００６８】以下，位相制御部ＡおよびＢについて詳述
する。
【００６９】図２（ａ）は，位相制御部Ａ（符号５４）
の詳細な構成を示すブロック図である。位相制御部Ａ
は，参照信号ＩR，ＱRの位相θ1を測定する位相測定部
５４ａと，フィードバック信号ＩF，ＱFの位相θ2を測
定する位相測定部５４ｂと，これらの位相θ1およびθ2
の差Δθを計算する位相差計算部５４ｃとを有する。
【００７０】位相測定部５４ａは，参照信号ＩR，ＱRか
ら以下の式（１）により位相θ1を求める。
【００７１】θ1＝tan-1（ＱR／ＩR） …（１） 同様にして，位相測定部５４ｂは，以下の式（２）によ
り位相θ2を求める。
【００７２】θ2＝tan-1（ＱF／ＩF） …（２） 位相差計算部５４ｃは，位相差Δθ＝θ1−θ2を求め，
この位相差Δθを可変復調用ＮＣＯ４９に与える。
【００７３】可変復調用ＮＣＯ４９は，後述するよう
に，ＩＦ帯域からベースバンドへの周波数変換の際の位
相（ｊω6ｔとする。）に位相差Δθを加えた位相（ｊ
ω6ｔ＋Δθ）により周波数変換を行う。これにより，
初期設定時等におけるアナログ部における位相差が補償
されることとなる。
【００７４】図４（ａ）は，位相制御部Ｂ（符号５５）
の詳細な構成を示すブロック図である。位相制御部Ｂ
は，Δθ計算部５５ａを備えている。このΔθ計算部５
５ａには，歪補償テーブル４６からの歪補償係数ｈI，
ｈQおよび電力計算部４４からの電力値ｐが入力され
る。Δθ計算部４４ａは，入力される電力値ｐに対応し
た作動／不作動テーブル（図示略）を備えている。この
作動／不作動テーブルは，電力値ｐに対応してΔθ計算
部５５ａが作動するかどうかを規定するテーブルであ
る。たとえば，前述した図１２（ｂ）に示すＡ点の電力
値において，位相差の補償を行う場合には，この作動／
不作動テーブルには，Ａ点の電力値において作動するよ
うに規定され，それ以外の電力値には，不作動と規定さ
れている。
【００７５】この作動／不作動テーブルにおいて，作動
するように規定されている場合には，Δθ計算部５５ａ
は，以下の式（３）により求められるΔθの値を出力す
る一方，作動しないように規定されている場合には，Δ
θ計算部４４ａは，歪補償テーブル４６からの値に関わ
らず，Δθの値としてゼロを出力する（あるいはΔθ計
算部４４ａはディセーブル状態となる）。
【００７６】 Δθ＝ｔａｎ-1（｜ｈQ｜／｜ｈI｜）＋θadd …（３） ここで，θaddは，図４（ａ）のテーブルに示すよう
に，ｈQおよびｈIの符号から決定される０°，−９０
°，９０°，１８０°のいずれかの値である。
【００７７】出力されたΔθの値（ゼロを含む。）は，
可変復調用ＮＣＯ４９に与える。これにより，可変復調
用ＮＣＯ４９は，後述するように，ＩＦ帯域からベース
バンドへの周波数変換の際の位相（ｊω6ｔとする。）
に位相差Δθを加えた位相（ｊω6ｔ＋Δθ）により周
波数変換を行う。その結果，送信信号の送信時のアナロ
グ部における位相差が補償されることとなる。
【００７８】図５は，可変復調用ＮＣＯ４９の詳細な構
成を示すブロック図である。可変復調用ＮＣＯ４９は，
加算器４９ａ，４９ｂと，sin／cos発生テーブル４９ｃ
と，直交復調器４９ｄとを備えている。
【００７９】加算器４９ａには，sin／cos発生テーブル
４９ｃから発生する信号の位相が位相データとしてあら
かじめ与えられ，設定される。この設定された位相デー
タの値は，図５に示す例ではｊω6ｔである。ここで，
角周波数ω6（周波数ω6／２π）は，ＩＦ帯域をベース
バンドに変換するのに必要な角周波数である。この位相
データは，加算器４９ａを経由して加算器４９ｂにも与
えられる。
【００８０】加算器４９ｂには，加算器４９ａからの位
相データに加えて，位相制御部ＡまたはＢからの位相シ
フト量（前述した位相差）Δθが入力される。加算器４
９ｂは，これらの値を加算し，加算結果〔ｊω6ｔ＋Δ
θ〕をsin／cos発生テーブル４９ｃに与える。
【００８１】sin／cos発生テーブル４９ｃは，加算器４
９から与えられた加算結果の位相〔ｊω6ｔ＋Δθ〕を
有する正弦波および余弦波（すなわちｅｘｐ（ｊω6ｔ
＋Δθ））信号を生成し，この信号を直交復調器４９ｄ
に与える。
【００８２】直交復調器４９ｄは，入力されたフィード
バック信号を，Ｉ成分の信号（以下「ＩF信号」と表
す。）とＱ成分の信号（以下「ＱF信号」という。）と
に直交復調するとともに，信号の帯域をＩＦ帯域からベ
ースバンドに変換する。この直交復調の際に，sin／cos
発生テーブル４９ｃから与えられる正弦波および余弦波
信号によって，直交復調器４９ｄの出力信号の位相は，
入力信号に対してΔθだけ移相（位相シフト）される。
これにより，フィードバック信号にアナログ部における
位相差Δθが生じていても，この位相差が補償（補正）
されることとなる。その結果，フィードバック信号に
は，増幅器による非線型歪（振幅歪および位相歪）のみ
が含まれることとなる。
【００８３】このように，本実施の形態では，アナログ
部における位相差が位相制御部ＡおよびＢならびに可変
復調用ＮＣＯ４９によって補償されるので，減算器４１
から出力される差分信号は，増幅器８の非線型歪のみを
含むこととなる。その結果，歪補償テーブル４６，乗算
器４５等において増幅器８の非線型歪の補償が正確に行
える。また，ＤＡＣ４３は，増幅器８の非線型歪のみを
変換すればよく，アナログ部における位相差および増幅
器８の非線型歪の双方を変換する場合よりも，ビット精
度の低いもので足り，その分，高速な変換が可能とな
る。
【００８４】なお，本実施の形態において，加算器３２
を４入力のものから５入力のものに変更して，加算器５
を省略し，ＤＡＣ４３の出力信号を加算器３３に与える
こともできる。また，周波数シフト部２からのディジタ
ル信号（Ｉ信号とＱ信号）をＤＡＣによりアナログ信号
に変換した後，直交変調器により直交変調して，加算器
３２に与えることもできる。さらに，フィルタ５１から
のアナログ信号を直交復調器により直交復調した後，Ａ
ＤＣによりディジタル信号に変換することもできる。
【００８５】＜第２の実施の形態＞第１の実施の形態に
おける位相制御部ＡおよびＢによる位相の制御を，可変
復調用ＮＣＯ４９において行うのではなく，変調用ＮＣ
Ｏ３０ａ〜３０ｄにおける直交変調の際に行うこともで
きる。第２の実施の形態は，このように，直交変調の際
に位相を制御するものである。
【００８６】図６は，この第２の形態に係る送信装置の
主信号変換部３の部分を示すブロック図である。第２の
実施の形態では，変調用ＮＣＯ３０ａ〜３０ｄが，可変
変調用ＮＣＯ３５ａ〜３５ｄに置換される。一方，図示
は省略するが，第１の実施の形態における可変復調用Ｎ
ＣＯ４９は，Δθの可変部分が除かれた位相（またはΔ
θ＝０の位相）により直交復調および周波数変換を行う
復調用ＮＣＯに置換される。それ以外の部分について
は，前述した第１の実施の形態に係る送信装置と同様の
構成を有する。
【００８７】可変変調用ＮＣＯ３５ａ〜３５ｄは，図５
に示す可変復調用ＮＣＯ４９の直交復調器が直交変調器
に置換される点を除き，可変復調用ＮＣＯ４９と同様の
構成を有する。したがって，周波数シフト部２から与え
られるディジタル信号は，直交変調の際にΔθによって
移相される。これによっても，アナログ部における位相
差が補償され，その結果，ＤＡＣ４３においては，増幅
器８の非線型歪のみが変換されることとなり，ＤＡＣ４
３として，ビット精度が低く，高速変換可能なものを用
いることができる。
【００８８】＜第３の実施の形態＞フィードバック信号
に生じたアナログ部における位相差を，フィードバック
信号の位相をシフトさせる移相用乗算器を新たに設ける
ことによっても補償することができる。
【００８９】図７は，移相用乗算器１００を，復調用Ｎ
ＣＯ４９０（第１の実施の形態における可変復調用ＮＣ
Ｏ４９を，位相が可変でないものに置換したもの）と減
算器４８との間に新たに設けた送信装置の一部を示すブ
ロック図である。また，図２（ｂ）は，移相用乗算器１
００の移相量を制御する位相制御部Ａの構成を示すブロ
ック図であり，図４（ｂ）は，移相用乗算器１００の移
相量を制御する位相制御部Ｂの構成を示すブロック図で
ある。
【００９０】図２（ｂ）に示す位相制御部Ａは，図２
（ａ）に示す位相制御部Ａに対して，複素変換部５４ｄ
が新たに追加されている。この複素変換部５４ｄは，位
相差計算部５４ｃから与えられるΔθの値から複素数
（α＋ｊβ）を求め，出力するものである。このαおよ
びβは，α＝cosΔθ，β＝sinΔθにより求められる。
このようにして求められたαおよびβは，乗算器１００
に与えられ，乗算器１００において，復調用ＮＣＯ４９
０から出力された信号に乗算（複素乗算（Ｉ＋ｊＱ）×
（α＋ｊβ））される。
【００９１】一方，図４（ｂ）に示す位相制御部Ｂは，
複素共役部５５ｂにより構成される。この複素共役部５
５ｂは，歪補償テーブル４６から与えられる歪補償係数
ｈI，ｈQ（すなわちｈI＋ｊｈQ）の共役複素数であるｈ
I，−ｈQ（すなわちｈI−ｊｈQ）を求め，これを（ｈI 2
＋ｈQ 2）1/2で正規化した値ｈI／（ｈI 2＋ｈQ 2）1/2，
−ｈQ／（ｈI 2＋ｈQ 2）1/2を出力するものである。この
ｈI／（ｈI 2＋ｈQ 2）1 /2がαとして，−ｈQ／（ｈI 2＋
ｈQ 2）1/2がβとして，乗算器１００に与えられ，フィ
ードバック信号と乗算（複素乗算）される。
【００９２】このように，乗算器１００を新たに設け
て，この乗算器１００において，フィードバック信号に
位相差Δθに対応する複素数（α＋ｊβ）を乗算するこ
とによっても，アナログ部における位相差を補償するこ
とができる。
【００９３】＜第４の実施の形態＞周波数シフト部２と
主信号変換部３との間に移相用乗算器を設けることによ
って，アナログ部における位相差を補償することができ
る。
【００９４】図８は，第４の実施の形態に係る送信装置
の一部を示すブロック図である。この第４の実施の形態
は，周波数シフト部２と主信号変換部３との間に乗算器
１１１〜１１４を設け，これらの乗算器１１１〜１１４
において，周波数シフト部２からの信号に，位相制御部
ＡまたはＢから与えられるαおよびβを乗算するもので
ある。
【００９５】位相制御部ＡおよびＢは，第３の実施の形
態におけるもの（図２（ｂ），図４（ｂ））と同じもの
をそれぞれ用いることができる。
【００９６】第１の実施の形態における可変復調用ＮＣ
Ｏ４９（図１参照）は，Δθの可変部分が除かれた位相
（またはΔθ＝０の位相）により直交復調および周波数
変換を行う復調用ＮＣＯに置換される。
【００９７】この第４の実施の形態によっても，アナロ
グ部における位相差を補償することができる。
【００９８】＜第５の実施の形態＞図１に示すミキサ部
７においても，アナログ部における位相差を補償するこ
とができる。図９は，位相可変器７２を追加したミキサ
部７の構成を示すブロック図である。この図９において
も，第１の実施の形態における可変復調用ＮＣＯ４９
（図１参照）は，Δθの可変部分が除かれた位相（また
はΔθ＝０の位相）により直交復調および周波数変換を
行う復調用ＮＣＯに置換される。それ以外の部分は，図
１に示す構成と同じである。また，位相制御部Ａは，図
２（ａ）に示す構成のものが用いられ，位相制御部Ｂ
は，図４（ａ）に示す構成のものが用いられる。
【００９９】位相可変器７２には，局部発振器７１から
の信号と，位相制御部ＡまたはＢからの位相差Δθとが
与えられる。位相可変器７２は，局部発振器７１からの
信号の位相を，位相制御部ＡまたはＢから与えられる位
相差Δθだけシフトし，このシフトされた位相を有する
信号をミキサ７０に与える。ミキサ７０は，位相可変器
７２から与えられた信号によって，ＩＦ帯域からＲＦ帯
域へ送信信号の周波数を変換する。
【０１００】この構成を有するミキサ部７によっても，
アナログ部における位相差が補償される。
【０１０１】＜第６の実施の形態＞図１に示すミキサ部
５３においても，アナログ部における位相差を補償する
ことができる。図１０は，位相可変器５３ｃを追加した
ミキサ部５３の構成を示すブロック図である。この図１
０においても，第１の実施の形態における可変復調用Ｎ
ＣＯ４９（図１参照）は，Δθの可変部分が除かれた位
相（またはΔθ＝０の位相）により直交復調および周波
数変換を行う復調用ＮＣＯに置換される。それ以外の部
分は，図１に示す構成と同じである。また，位相制御部
Ａは，図２（ａ）に示す構成のものが用いられ，位相制
御部Ｂは，図４（ａ）に示す構成のものが用いられる。
【０１０２】位相可変器５３ｃには，局部発振器５３ｂ
からの信号と，位相制御部ＡまたはＢからの位相差Δθ
とが与えられる。位相可変器５３ｃは，局部発振器５３
ｂからの信号の位相を，位相制御部ＡまたはＢから与え
られる位相差Δθだけシフトし，このシフトされた位相
を有する信号をミキサ５３ａに与える。ミキサ５３ａ
は，位相可変器５３ｃから与えられた信号によって，Ｒ
Ｆ帯域からＩＦ帯域へ送信信号の周波数を変換する。
【０１０３】この構成を有するミキサ部５３によって
も，アナログ部における位相差が補償される。
【０１０４】＜第７の実施の形態＞位相制御部Ａは，前
述したように，送信装置が歪補償を行わない時に作動す
るものであり，この時には，通信情報が送信されない。
したがって，あらかじめ定められたテスト・パターン信
号を用いてアナログ部における位相差を補償することも
できる。
【０１０５】図２（ｃ）は，テスト・パターン信号を用
いてアナログ部における位相差を補償する場合の位相制
御部Ａの構成を示すブロック図である。
【０１０６】送信装置には，あらかじめ定められたテス
ト・パターン信号が入力される。したがって，このテス
ト・パターン信号のＩ成分とＱ成分との位相θ1（＝tan
-1（Ｑ／Ｉ））は判明している。このため，位相制御部
Ａには，参照信号ＩR，ＱRの位相を測定する位相測定部
５４ａを設ける必要はなく，判明しているテスト・パタ
ーン信号の位相θ1が位相計算部５４ｃに直接与えられ
る。このテスト・パターン信号の位相θ1は，位相制御
部Ａの内部または外部に位相発生器（図示略）を設ける
ことにより与えることもできるし，位相差計算部５４ｃ
の内部に定数として組み込むこともできる。
【０１０７】この図２（ｃ）に示す構成の位相制御部Ａ
は，第１の実施の形態のほかに，第２，第５，および第
６の実施の形態にも適用できる。
【０１０８】このようにテスト・パターン信号を用いる
ことによっても，初期動作時等のアナログ部における位
相差を補償することができる。
【０１０９】なお，無線通信で規定されていないテスト
・パターン信号が用いられる場合には，テスト・パター
ン信号がアンテナ９から送信されないように，増幅器８
からアンテナ９への信号線を切断できるスイッチ等（図
示略）が設けられる。
【０１１０】＜第８の実施の形態＞前述した第７の実施
の形態における位相差Δθを複素数（α＋ｊβ）に変換
し，この複素数を，第３および第４の実施の形態におけ
る適用することによっても，アナログ部における位相差
を補償することができる。
【０１１１】図２（ｄ）は，テスト・パターン信号を用
いてアナログ部における位相差を補償する場合の他の位
相制御部Ａの構成を示すブロック図である。前述した第
７の実施の形態における位相制御部Ａに，複素変換部５
４ｄが新たに設けられている。この複素変換部５４ｄ
は，第３の実施の形態におけるもの（図２（ｂ）参照）
と同じものであり，位相差Δθを複素数（α＋ｊβ）に
変換するものである。
【０１１２】この位相制御部Ａを第３および第４の実施
の形態に適用することによっても，初期動作時等のアナ
ログ部における位相差を補償することができる。
【０１１３】なお，無線通信で規定されていないテスト
・パターン信号が用いられる場合には，テスト・パター
ン信号がアンテナ９から送信されないように，増幅器８
からアンテナ９への信号線を切断できるスイッチ等（図
示略）が設けられる。
【０１１４】＜第９の実施の形態＞位相制御部Ａを図３
（ａ）に示す構成とすることもできる。この位相制御部
Ａは，ＱF符号抽出部５４０と，ランダム・ウォーク・
フィルタ５４１と，Δθ＿アップ／ダウン・カウンタ５
４２とを備えている。
【０１１５】送信装置には，初期化処理時等に，送信信
号として，ディジタルＱ信号の値がゼロ（すなわち参照
信号ＱRの値もゼロ）であるテスト・パターン信号が入
力される。
【０１１６】ＱF符号抽出部５４０には，フィードバッ
ク信号ＩF，ＱFが入力される。ＱF符号抽出部５４０
は，入力されたフィードバック信号ＩF，ＱFからＱFの
符号を抽出し，この符号が“＋”の場合には１を，
“−”の場合には−１を，ＱFの値がゼロの場合（すな
わち±の符号がない場合）には０をパルス信号としてラ
ンダム・ウォーク・フィルタ５４１に与える。
【０１１７】ランダム・ウォーク・フィルタ５４１は，
その内部にアップ／ダウン・カウンタ（図示略）を有
し，このアップ／ダウン・カウンタには，初期値として
０が設定されているとともに，上限値＋Ｔと下限値−Ｔ
（Ｔは正の整数）が設定されている。ランダム・ウォー
ク・フィルタ５４１は，ＱF符号抽出部５４０から１が
与えられた場合には，内部のアップ／ダウン・カウンタ
の値を１増加させ，−１が与えられた場合には，内部の
アップ／ダウン・カウンタの値を１減少させ，０が与え
られた場合には，アップ／ダウン・カウンタの値を増減
させない。そして，このアップ／ダウン・カウンタのカ
ウント値が上限値＋Ｔになった場合には，Δθ＿アップ
／ダウン・カウンタ５４２に１をパルス信号として出力
し，下限値−Ｔになった場合には，Δθ＿アップ／ダウ
ン・カウンタ５４２に−１をパルス信号として出力す
る。パルス信号の出力後，カウント値はゼロにリセット
される。
【０１１８】このように，ランダム・ウォーク・フィル
タ５４１は，フィードバック信号Ｑ Fの変化が位相差Δ
θに直接的に反映されるのを防止し，一定の遅延時間を
もって反映するように設けられている。したがって，ど
の程度の遅延時間をもって反映させるかにより，前述し
た上限値＋Ｔおよび下限値−Ｔの値が決定される。
【０１１９】Δθ＿アップ／ダウン・カウンタ５４２に
は，カウント値の初期値としてゼロが設定されている。
Δθ＿アップ／ダウン・カウンタ５４２は，ランダム・
ウォーク・フィルタ５４１からパルス信号１が与えられ
ると，そのカウント値を１増加させ，パルス信号−１が
与えられると，そのカウント値を１減少させる。そし
て，そのカウント値がΔθとして出力される。
【０１２０】このようにしてΔθを制御することによ
り，フィードバック信号ＱFはゼロとなるように制御さ
れる。その結果，フィードバック信号ＱFと，テスト・
パターンのディジタル入力信号（すなわち参照信号ＱR
＝０）との位相差がなくなり，アナログ部における位相
差が補償される。
【０１２１】なお，ランダム・ウォーク・フィルタ５４
１は一例であって，これに代えて，遅延時間を有する他
のフィルタを用いることもできる。
【０１２２】＜第１０の実施の形態＞図３（ｂ）に示す
ように，図３（ａ）の位相制御部Ａに複素変換部５４３
を追加し，Δθを複素数（α＋ｊβ）に変換し出力する
こともできる。複素変換部５４３は，第３の実施の形態
における複素変換部５４ｄ（図２（ｂ）参照）または第
４の実施の形態における複素変換部５４ｄ（図２（ｄ）
参照）と同じものである。
【０１２３】この場合に，複素変換部５４３から出力さ
れるα，βは，第３の実施の形態における乗算器１００
（図７参照）または第４の実施の形態における乗算器１
１１〜１１４（図８参照）に与えられる。
【０１２４】＜第１１の実施の形態＞位相制御部Ｂを，
図１２（ｂ）に示すＣ点の電力値もしくはＣ点の電力値
以下の電力値において作動するようにした場合に，増幅
器８から出力されるアナログ信号には，増幅器８の非線
型歪（振幅歪および位相歪）が含まれないこととなる。
したがって，この場合における歪補償係数は，アナログ
部における位相差がない場合には，ｈI＝１およびｈQ＝
０となる一方，アナログ部における位相差がある場合に
は，歪補償係数ｈI≠１またはｈQ≠０となる。
【０１２５】よって，位相制御部Ｂは，ｈI＝１または
ｈQ＝０となるように信号の位相を制御することによっ
ても，アナログ部における位相差を補償することができ
る。
【０１２６】図４（ｃ）は，ｈQ＝０となるように信号
の位相を制御する位相制御部Ｂの構成を示すブロック図
である。この位相制御部Ｂは，ｈQ抽出部５５ｃと，コ
ンパレータ５５ｄと，ランダム・ウォーク・フィルタ５
５ｅと，Δθ＿アップ／ダウン・カウンタ５５ｆとを備
えている。
【０１２７】ｈQ抽出部５５ｃには，歪補償テーブル４
６からの歪補償係数ｈI，ｈQが入力される。ｈQ抽出部
５５ｃは，入力された歪補償係数ｈI，ｈQから歪補償係
数ｈQのみを抽出し，コンパレータ５５ｄに出力する。
【０１２８】コンパレータ５５ｄは，歪補償係数ｈQの
値をゼロと比較し，ゼロより大きい場合（すなわち歪補
償係数ｈQの値が正の場合）には１を，ゼロより小さい
場合（すなわち歪補償係数ｈQの値が負の場合）には−
１を，ゼロと等しい場合には０をランダム・ウォーク・
フィルタ５５ｅにパルス信号として与える。
【０１２９】ランダム・ウォーク・フィルタ５５ｅは，
その内部にアップ／ダウン・カウンタ（図示略）を有
し，このアップ／ダウン・カウンタには，初期値として
０が設定されているとともに，上限値＋Ｓと下限値−Ｓ
（Ｓは正の整数）が設定されている。
【０１３０】また，ランダム・ウォーク・フィルタ５５
ｅには，コンパレータ５５ｄからの出力値に加えて，電
力計算部４４（図１参照）からの電力値ｐが入力されて
いる。ランダム・ウォーク・フィルタ５５ｅは，入力さ
れる電力値ｐに対応した作動／不作動テーブル（図示
略）を備えている。この作動／不作動テーブルは，ラン
ダム・ウォーク・フィルタ５５ｅが作動するかどうかを
規定するテーブルである。この作動／不作動テーブルに
は，電力値ｐが増幅器８の線型領域に含まれるある値ま
たは線型領域に含まれる全値である場合には，ランダム
・ウォーク・フィルタ５５ｅが作動するように規定さ
れ，電力値ｐが増幅器９の非線型領域に含まれる値であ
る場合には，ランダム・ウォーク・フィルタ５５ｅが作
動しないように規定されている。
【０１３１】ランダム・ウォーク・フィルタ５５ｅが電
力値ｐに対応して作動している場合において，ｈQ抽出
部５５ｃから１が与えられたときは，内部のアップ／ダ
ウン・カウンタの値を１増加させ，−１が与えられたと
きは，内部のアップ／ダウン・カウンタの値を１減少さ
せ，０が与えられたときは，アップ／ダウン・カウンタ
の値を増減させない。そして，このアップ／ダウン・カ
ウンタのカウント値が上限値＋Ｓになった場合には，Δ
θ＿アップ／ダウン・カウンタ５５ｆに１をパルス信号
として出力し，下限値−Ｓになった場合には，Δθ＿ア
ップ／ダウン・カウンタ５５ｆに−１をパルス信号とし
て出力する。その後，カウント値はゼロにリセットされ
る。
【０１３２】一方，ランダム・ウォーク・フィルタ５５
ｅが電力値ｐに対応して作動しない場合においては，ｈ
Q抽出部５５ｃから値に関わらず，内部のアップ／ダウ
ン・カウンタの値の増減を行わず，また，Δθ＿アップ
／ダウン・カウンタ５５ｆにパルス信号を出力しない。
【０１３３】このように，ランダム・ウォーク・フィル
タ５５ｅは，歪補償係数ｈQの変化が位相差Δθに直接
的に反映されるのを防止し，一定の遅延時間をもって反
映するように設けられている。したがって，どの程度の
遅延時間をもって反映させるかにより，前述した上限値
＋Ｓおよび下限値−Ｓの値が決定される。
【０１３４】Δθ＿アップ／ダウン・カウンタ５５ｆに
は，初期値としてゼロが設定されている。Δθ＿アップ
／ダウン・カウンタ５５ｆは，ランダム・ウォーク・フ
ィルタ５５ｅからパルス信号１が与えられると，そのカ
ウント値を１増加させ，パルス信号−１が与えられる
と，そのカウント値を１減少させる。そして，そのカウ
ント値がΔθとして出力される。
【０１３５】このようにしてΔθを制御することによ
り，歪補償係数ｈQはゼロとなるように制御され，その
結果，アナログ部における位相差が補償される。
【０１３６】なお，ｈQ抽出部５５ｃをｈI抽出部に置換
するとともに，コンパレータ５５ｄをｈIと１とを比較
するものに置換し，ｈIが１となるように制御すること
によっても，アナログ部における位相差を補償すること
ができる。また，ランダム・ウォーク・フィルタ５５ｅ
は一例であって，これに代えて，遅延時間を有する他の
フィルタを用いることもできる。
【０１３７】＜第１２の実施の形態＞図４（ｄ）に示す
ように，図４（ｃ）の位相制御部Ｂに複素変換部５５ｇ
を追加し，Δθを複素数（α＋ｊβ）に変換し出力する
こともできる。複素変換部５５ｄは，第３の実施の形態
における複素変換部５４ｄ（図２（ｂ）参照）または第
４の実施の形態における複素変換部５４ｄ（図２（ｄ）
参照）と同じものである。
【０１３８】この場合に，複素変換部５４ｄから出力さ
れるα，βは，第３の実施の形態における乗算器１００
（図７参照）または第４の実施の形態における乗算器１
１１〜１１４（図８参照）に与えられる。
【０１３９】＜第１３の実施の形態＞これまでに説明し
た実施の形態における位相制御部Ｂは，アナログ部にお
ける位相差を補償するものであるが，この位相制御部Ｂ
を，アナログ部における位相差に加えて，増幅器８の位
相歪を補償するように構成することもできる。以下で
は，アナログ部における位相差と増幅器８の位相歪との
双方を補償するように構成された位相制御部Ｂを，これ
までの実施の形態における位相制御部Ｂと区別するため
に「位相制御部Ｃ」と表すこととする。
【０１４０】図１１は，増幅器８の位相歪と，アナログ
部における位相差との双方を補償する位相制御部Ｃ（符
号５６）を用いた送信装置の構成を示すブロック図であ
る。
【０１４１】この図１１に示す送信装置が図１に示す送
信装置と異なる点は，電力計算部４４からの電力値ｐが
位相制御部Ｃに入力されない点，歪補償テーブル４６と
乗算器４５との間にルート計算部５７が追加された点，
可変復調用ＮＣＯ４９が位相可変部を有しない復調用Ｎ
ＣＯ４９０に置換されている点，および変調用ＮＣＯ３
０ａ〜３０ｄが位相可変の可変変調用ＮＣＯ３５ａ〜３
５ｄに置換されている点である。他の構成要素について
は，図１に示すものと同じであるので，同じ符号を用い
て，その詳細な説明を省略することとする。
【０１４２】位相制御部Ｃは，位相制御部Ｂと同様に，
フィードバック・ループがクローズされ，この送信装置
が歪補償を行っている時（すなわち必要な送信信号を送
信している時）に作動する一方，位相制御部Ｂのように
電力値ｐに応じた作動／不作動の動作選択を行わず，常
に作動して位相差および位相歪の補償を行う。このた
め，位相制御部Ｃには，電力計算部４４から電力値ｐが
入力されていない。
【０１４３】位相制御部Ｃの詳細な構成は，図４（ａ）
に示す位相制御部Ｂとほぼ同様の構成であるが，電力値
ｐが入力されず，したがって，前述した作動／不作動テ
ーブルは，その内部に設けられていない点が異なる。た
とえば，図４（ａ）に示すΔθ計算部５５ａには，電力
値ｐが入力されず，かつ，作動／不作動テーブルが設け
られていない。したがって，Δθ計算部５５ａは，常に
作動して，入力される歪補償係数ｈI，ｈQからΔθを計
算して出力する。
【０１４４】位相制御部Ｃから出力されるΔθは，第２
の実施の形態で説明した可変変調ＮＣＯ３５ａ〜３５ｄ
に与えられ，直交変調の際に信号の位相がΔθシフトさ
れる。
【０１４５】ルート計算部５７は，歪補償テーブル４６
から与えられる歪補償係数ｈI，ｈQの大きさ（ｈI 2＋ｈ
Q 2）1/2を計算し，この値を乗算器４５に与える。乗算
器４５では，Ｉ信号およびＱ信号の双方に（ｈI 2＋
ｈQ 2）1/2が乗算される。このようにルート計算部５７
を設けるのは，位相制御部Ｃがアナログ部における位相
差に加えて，増幅器８の位相歪も補償するので，乗算器
４５に与えられる歪補償信号は，増幅器８の振幅歪のみ
を補償するもので足りるからである。
【０１４６】これにより，増幅器８の位相歪およびアナ
ログ部における位相差は，位相制御部Ｃによって補償さ
れる。一方，増幅器８の振幅歪は，ＤＡＣ４３を介して
加算器５において補償される。
【０１４７】なお，本実施の形態において，加算器３２
を４入力のものから５入力のものに変更して，加算器５
を省略し，ＤＡＣ４３の出力信号を加算器３３に与える
こともできる。また，周波数シフト部２からのディジタ
ル信号（Ｉ信号とＱ信号）をＤＡＣによりアナログ信号
に変換した後，直交変調器により直交変調して，加算器
３２に与えることもできる。さらに，フィルタ５１から
のアナログ信号を直交復調器により直交復調した後，Ａ
ＤＣによりディジタル信号に変換することもできる。
【０１４８】＜第１４の実施の形態＞前述した第１３の
実施の形態において，図８に示すように，可変変調ＮＣ
Ｏ３５ａ〜３５ｄを，位相可変部を有しない，第１の実
施の形態と同様の変調ＮＣＯ３０ａ〜３０ｄに置換する
とともに，移相用乗算器１１１〜１１４を設けることも
できる。そして，移相制御部Ｃからαおよびβをこれら
の乗算器１１１〜１１４に与えることもできる。
【０１４９】この場合には，移相制御部Ｃは，図４
（ｂ）に示す複素共役部５５ｂとほぼ同様のものが用い
られる。ただし，第１３の実施の形態における移相制御
部Ｃと同様に，電力値ｐに応じた作動／不作動の動作選
択を行わず，常に作動して位相差および位相歪の補償を
行う。このため，複素共役部５５ｂには，電力値ｐが入
力されず，かつ，作動／不作動テーブルが設けられてい
ない。したがって，複素共役部５５ｂは，常に作動し
て，入力される歪補償係数ｈI，ｈQからαおよびβを計
算して出力する。
【０１５０】＜他の実施の形態＞位相制御部Ａが位相差
を補償する箇所と，位相制御部Ｂが位相差を補償する箇
所とを異ならせることもできる。たとえば，位相制御部
Ａは，可変復調用ＮＣＯ４９（図１参照）において位相
差を補償するのに対し，位相制御部Ｂは，可変変調用Ｎ
ＣＯ３５ａ〜３５ｄ（図６参照）において位相差を補償
することもできるし，その逆とすることもできる。ま
た，位相制御部Ａは，乗算器１００（図７参照）におい
て位相差を補償するのに対し，位相制御部Ｂは，ミキサ
部７（図９参照）において位相差を補償することもでき
るし，その逆とすることもできる。他の位相差を補償す
る箇所についても同様である。
【０１５１】また，位相制御部Ａが位相差を補償する箇
所と，位相制御部Ｃが位相差（および位相歪）を補償す
る箇所とについても，同様に異ならせることができる。
【０１５２】さらに，これまでに説明した送信装置の構
成は一例であり，他の構成を有する送信装置において
は，図１や図１１等に示す位相差の補償箇所と異なる位
相差の補償箇所が設けられることがある。
【０１５３】（付記１） ディジタル入力信号に，増幅
器によって生じる非線型歪を補償するためのプリディス
トーションを施した後，該ディジタル入力信号をアナロ
グ信号に変換し，前記増幅器により増幅して送信する送
信装置において，前記ディジタル入力信号を第１のアナ
ログ信号に変換する第１のディジタル・アナログ変換器
と，前記増幅器の出力から帰還されるフィードバック信
号と参照信号として与えられる前記ディジタル入力信号
とにより求められた歪補償係数に基づいて，前記ディジ
タル入力信号にプリディストーションを施し，前記ディ
ジタル入力信号と前記プリディストーションが施された
信号とから歪補償信号を生成する歪補償信号生成部と，
前記歪補償信号生成部により生成された歪補償信号を第
２のアナログ信号に変換する第２のディジタル・アナロ
グ変換器と，前記第１のアナログ信号に前記第２のアナ
ログ信号を加算し，該加算結果のアナログ信号を前記増
幅器に与える加算器と，前記フィードバック信号および
前記参照信号に基づいて検出される，前記増幅器の前記
非線型歪を構成する位相歪以外の該送信装置における位
相差を補償し，該位相差が補償されたフィードバック信
号が前記歪補償信号生成部に与えられるようにする第１
の位相差補償部と，を備えていることを特徴とする送信
装置。
【０１５４】（付記２） 付記１において，前記歪補償
信号生成部が，前記ディジタル入力信号の各電力値に対
応する歪補償係数を有する歪補償テーブルと，前記参照
信号と前記フィードバック信号と前記ディジタル入力信
号に対応する歪補償係数とから新たな歪補償係数を求
め，該求められた新たな歪補償係数により前記歪補償テ
ーブルを更新する歪補償係数更新部と，前記ディジタル
入力信号に対応する歪補償係数を前記ディジタル入力信
号に乗算することにより前記ディジタル入力信号にプリ
ディストーションを施す乗算器と，前記乗算器の出力信
号と前記ディジタル入力信号との差分信号を求め，該差
分信号を前記歪補償信号として出力する減算器と，を備
えていることを特徴とする送信装置。
【０１５５】（付記３） 付記１または２において，前
記第１の位相差補償部は，前記加算器で，前記第１のア
ナログ信号と前記第２のアナログ信号との加算が行われ
ず，前記第１のアナログ信号が該加算器の出力信号とし
て出力される状態で，かつ，前記増幅器が線型領域で動
作している状態で作動して，前記参照信号と前記フィー
ドバック信号とに基づいて前記位相差を検出し，該位相
差を補償する，ことを特徴とする送信装置。
【０１５６】（付記４） 付記３において，前記ディジ
タル入力信号および前記参照信号が，同相成分および直
交成分の信号から構成され，前記フィードバック信号
が，ディジタルの同相成分および直交成分の信号に変換
されて前記第１の位相差補償部に与えられ，前記第１の
位相差補償部が，前記参照信号を構成する同相成分およ
び直交成分の信号から前記参照信号の位相を求めるとと
もに，前記フィードバック信号を構成する同相成分およ
び直交成分の信号から前記フィードバック信号の位相を
求め，前記参照信号の位相と前記フィードバック信号の
位相との差分を前記位相差として求める，ことを特徴と
する送信装置。
【０１５７】（付記５） 付記３において，前記ディジ
タル入力信号および前記参照信号が，あらかじめ定めら
れたテスト・パターンの同相成分および直交成分の信号
から構成され，前記フィードバック信号が，ディジタル
の同相成分および直交成分の信号に変換されて前記第１
の位相差補償部に与えられ，前記第１の位相差補償部
が，前記フィードバック信号を構成する同相成分および
直交成分の信号から前記フィードバック信号の位相を求
めるとともに，あらかじめ定められた，前記テスト・パ
ターンの信号の位相と，前記フィードバック信号の位相
との差分を前記位相差として求める，ことを特徴とする
送信装置。
【０１５８】（付記６） 付記３において，前記ディジ
タル入力信号が，同相成分および直交成分の信号から構
成され，かつ，該直交成分がゼロであるテスト・パター
ンの信号であり，前記フィードバック信号が，ディジタ
ルの同相成分および直交成分の信号に変換されて前記第
１の位相差補償部に与えられ，前記第１の位相差補償部
が，前記フィードバック信号を構成する直交成分がゼロ
となるように前記位相差を補償する，ことを特徴とする
送信装置。
【０１５９】（付記７） 付記６において，前記第１の
位相差補償部が，前記フィードバック信号を構成する直
交成分の符号を求め，該符号に基づいてランダム・ウォ
ーク・フィルタの内部カウンタを増減し，ランダム・ウ
ォーク・フィルタからの出力値に基づいて位相差の値を
表す位相カウンタを増減し，該位相カウンタのカウント
値に基づいて前記位相差を補償する，ことを特徴とする
送信装置。
【０１６０】（付記８） 付記４から７のいずれか１つ
において，前記ディジタル入力信号を構成する同相成分
および直交成分の信号を直交変調して前記第１のディジ
タル・アナログ変換器に与え，または，前記第１のディ
ジタル・アナログ変換器からのアナログ信号を直交変調
して前記増幅器に与える直交変調器をさらに備え，前記
第１の位相差補償部は，前記直交変調器における直交変
調時に該直交変調器からの出力信号の位相を，前記検出
された位相差に対応した分，シフトさせることにより前
記位相差を補償する，ことを特徴とする送信装置。
【０１６１】（付記９） 付記４から７のいずれか１つ
において，前記増幅器の出力信号を直交復調し，直交復
調により同相成分および直交成分に分離された信号を前
記第１の位相差補償部に与える直交復調器をさらに備
え，前記第１の位相差補償部が，前記直交復調器におけ
る直交復調時に該直交復調器からの出力信号の位相を，
前記検出された位相差に対応した分，シフトさせること
により前記位相差を補償する，ことを特徴とする送信装
置。
【０１６２】（付記１０） 付記４から７のいずれか１
つにおいて，前記第１の位相差補償部は，前記ディジタ
ル入力信号を構成する同相成分および直交成分の信号
と，実数部および虚数部からなる数値との乗算を行う乗
算器を前記第１のディジタル・アナログ変換器の前段に
備えるとともに，前記検出された位相差を実数部および
虚数部からなる数値に変換して前記乗算器に与える，こ
とを特徴とする送信装置。
【０１６３】（付記１１） 付記４から７のいずれか１
つにおいて，前記増幅器の前段に，該増幅器に入力され
るアナログ信号の周波数帯域を変換するための第１の周
波数変換部をさらに備え，前記第１の位相差補償部は，
前記第１の周波数変換部における周波数変換時に，前記
第１の周波数変換部の出力信号の位相を，前記検出され
た位相差に対応した分，シフトさせることにより前記位
相差を補償する，ことを特徴とする送信装置。
【０１６４】（付記１２） 付記４から７のいずれか１
つにおいて，前記増幅器の後段に，前記フィードバック
信号の周波数帯域を変換するための第２の周波数変換部
をさらに備え，前記第１の位相差補償部は，前記第２の
周波数変換部における周波数変換時に，前記第２の周波
数変換部の出力信号の位相を，前記検出された位相差に
対応した分，シフトさせることにより前記位相差を補償
する，ことを特徴とする送信装置。
【０１６５】（付記１３） 付記２において，前記ディ
ジタル入力信号の電力値に対応する歪補償係数に基づい
て，前記位相差を検出して該位相差を補償し，該位相差
が補償されたフィードバック信号が前記歪補償信号生成
部に与えられるようにする第２の位相差補償部をさらに
備えていることを特徴とする送信装置。
【０１６６】（付記１４） 付記１３において，前記第
２の位相差補償部は，前記第１のアナログ信号と前記第
２のアナログ信号との加算が前記加算器で行われる時で
あって，前記ディジタル入力信号の電力値が，前記増幅
器の線型領域に対応する電力値，前記増幅器の最大の非
線型歪に対応する電力値，または，前記増幅器の最大の
非線型歪に対応する電力値と，線型領域と非線型領域と
の境界に対応する電力値との間の電力値である場合に作
動する，ことを特徴とする送信装置。
【０１６７】（付記１５） 付記１４において，前記歪
補償係数が，実数部に対応する数値と虚数部に対応する
数値とから構成され，前記第２の位相差補償部は，前記
ディジタル入力信号の電力値が，前記増幅器の線型領域
に対応する電力値である場合に作動し，前記歪補償係数
の実数部が１となるように，または，前記歪補償係数が
０となるように，前記位相差を補償する，ことを特徴と
する送信装置。
【０１６８】（付記１６） 付記１５において，前記第
２の位相差補償部が，前記歪補償係数を構成する実数部
に対応する数値と１とを比較し，または，前記歪補償係
数を構成する虚数部に対応する数値と０とを比較して，
その代償関係に基づいてランダム・ウォーク・フィルタ
の内部カウンタを増減し，前記ランダム・ウォーク・フ
ィルタからの出力値に基づいて位相差の値を表す位相カ
ウンタを増減し，該位相カウンタのカウント値に基づい
て前記位相差を補償する，ことを特徴とする送信装置。
【０１６９】（付記１７） 付記１３から１６のいずれ
か１つにおいて，前記ディジタル入力信号が同相成分お
よび直交成分の信号から構成され，前記同相成分および
直交成分の信号を直交変調して前記第１のディジタル・
アナログ変換器に与え，または，前記第１のディジタル
・アナログ変換器からのアナログ信号を直交変調して前
記増幅器に与える直交変調器をさらに備え，前記第２の
位相差補償部は，前記直交変調器における直交変調時に
該直交変調器からの出力信号の位相を，前記検出された
位相差に対応した分，シフトさせることにより前記位相
差を補償する，ことを特徴とする送信装置。
【０１７０】（付記１８） 付記１３から１６のいずれ
か１つにおいて，前記ディジタル入力信号が同相成分お
よび直交成分の信号から構成され，前記第２の位相差補
償部は，前記ディジタル入力信号を構成する同相成分お
よび直交成分の信号と，実数部および虚数部からなる数
値との乗算を行う乗算器を前記直交変調器の前段に備え
るとともに，前記検出された位相差を実数部および虚数
部からなる数値に変換して前記乗算器に与える，ことを
特徴とする送信装置。
【０１７１】（付記１９） 付記１３から１６のいずれ
か１つにおいて，前記ディジタル入力信号が同相成分お
よび直交成分の信号から構成され，前記フィードバック
信号をディジタルの同相成分および直交成分に直交復調
して，前記歪補償信号生成部に与える直交復調器をさら
に備え，前記第２の位相差補償部が，前記直交復調器に
おける直交復調時に該直交復調器からの出力信号の位相
を，前記検出された位相差に対応した分，シフトさせる
ことにより前記位相差を補償する，ことを特徴とする送
信装置。
【０１７２】（付記２０） 付記１３から１６のいずれ
か１つにおいて，前記増幅器の前段に，該増幅器に入力
されるアナログ信号の周波数帯域を変換するための第１
の周波数変換部をさらに備え，前記第２の位相差補償部
は，前記第１の周波数変換部における周波数変換時に，
前記第１の周波数変換部の出力信号の位相を，前記検出
された位相差に対応した分，シフトさせることにより前
記位相差を補償する，ことを特徴とする送信装置。
【０１７３】（付記２１） 付記１３から１６のいずれ
か１つにおいて，前記増幅器の後段に，前記フィードバ
ック信号の周波数帯域を変換するための第２の周波数変
換部をさらに備え，前記第２の位相差補償部は，前記第
２の周波数変換部における周波数変換時に，前記第２の
周波数変換部の出力信号の位相を，前記検出された位相
差に対応した分，シフトさせることにより前記位相差を
補償する，ことを特徴とする送信装置。
【０１７４】（付記２２） 付記２において，前記ディ
ジタル入力信号の電力値に対応する歪補償係数に基づい
て，前記増幅器の前記非線型歪を構成する位相歪および
前記位相差を検出して該位相歪および該位相差を補償
し，該位相歪および該位相差が補償されたフィードバッ
ク信号が前記歪補償信号生成部に与えられるようにする
第３の位相差補償部をさらに備えていることを特徴とす
る送信装置。
【０１７５】（付記２３） 付記２２において，前記第
３の位相差補償部は，前記第１のアナログ信号と前記第
２のアナログ信号との加算が前記加算器で行われる時で
あって，前記ディジタル入力信号のすべての電力値に対
して作動する，ことを特徴とする送信装置。
【０１７６】（付記２４） 付記２３において，前記デ
ィジタル入力信号が同相成分および直交成分の信号から
構成され，前記同相成分および直交成分の信号を直交変
調して前記第１のディジタル・アナログ変換器に与え，
または，前記第１のディジタル・アナログ変換器からの
アナログ信号を直交変調して前記増幅器に与える直交変
調器をさらに備え，前記第３の位相差補償部は，前記直
交変調器における直交変調時に該直交変調器からの出力
信号の位相を，前記検出された位相差に対応した分，シ
フトさせることにより前記位相歪および前記位相差を補
償する，ことを特徴とする送信装置。
【０１７７】（付記２５） 付記２３において，前記デ
ィジタル入力信号が同相成分および直交成分の信号から
構成され，前記第３の位相差補償部は，前記ディジタル
入力信号を構成する同相成分および直交成分の信号と，
実数部および虚数部からなる数値との乗算を行う乗算器
を前記直交変調器の前段に備えるとともに，前記検出さ
れた位相差を実数部および虚数部からなる数値に変換し
て前記乗算器に与える，ことを特徴とする送信装置。
【０１７８】（付記２６） ディジタル入力信号に，増
幅器によって生じる非線型歪を補償するためのプリディ
ストーションを施した後，該ディジタル入力信号をアナ
ログ信号に変換し，前記増幅器により増幅して送信する
送信方法において，前記ディジタル入力信号を第１のア
ナログ信号に変換し，前記増幅器の出力から帰還される
フィードバック信号と参照信号として与えられる前記デ
ィジタル入力信号とにより求められた歪補償係数に基づ
いて，前記ディジタル入力信号にプリディストーション
を施し，前記ディジタル入力信号と前記プリディストー
ションが施された信号とから歪補償信号を生成し，前記
生成された歪補償信号を第２のアナログ信号に変換し，
前記第１のアナログ信号に前記第２のアナログ信号を加
算し，該加算結果のアナログ信号を前記増幅器に与え，
前記フィードバック信号および前記参照信号に基づいて
検出される，前記増幅器の前記非線型歪を構成する位相
歪以外の該送信装置における位相差を補償し，該位相差
が補償されたフィードバック信号が前記歪補償信号生成
部に与えられるようにする，ことを特徴とする送信方
法。
【０１７９】
【発明の効果】本発明によると，プリディストーション
が施されたディジタル入力信号をアナログ信号に変換す
る場合よりもビット精度は高いディジタル・アナログ変
換器は要求されない。このため，より高速な変換が可能
となる。
【０１８０】また，歪補償信号を変換するディジタル・
アナログ変換器には，増幅器の非線型歪を補償する信号
のみが与えられるので，それ以外の歪をも補償する信号
を変換する場合によりも，ビット精度の低いもので足
り，その分，高速な変換が可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る送信装置の構
成を示すブロック図である。
【図２】位相制御部Ａの詳細な構成を示すブロック図で
あり，（ａ）は，第１の実施の形態に係るものであり，
（ｂ）は，移相用乗算器１００の移相量を制御する位相
制御部Ａの構成を示すブロック図である。（ｃ）は，テ
スト・パターン信号を用いてアナログ部における位相差
を補償する場合の位相制御部Ａの構成を示すブロック図
であり，（ｄ）は，テスト・パターン信号を用いてアナ
ログ部における位相差を補償する場合の他の位相制御部
Ａの構成を示すブロック図である。
【図３】（ａ）および（ｂ）は，位相制御部Ａの他の構
成を示すブロック図である。
【図４】（ａ），（ｂ），（ｃ），および（ｄ）は，位
相制御部Ｂの詳細な構成を示すブロック図である。
【図５】可変復調用ＮＣＯの詳細な構成を示すブロック
図である。
【図６】第２の形態に係る送信装置の主信号変換部の部
分を示すブロック図である。
【図７】移相用乗算器を，復調用ＮＣＯ（第１の実施の
形態における可変復調用ＮＣＯを，位相が可変でないも
のに置換したもの）と減算器との間に新たに設けた送信
装置の一部を示すブロック図である。
【図８】第４の実施の形態に係る送信装置の一部を示す
ブロック図である。
【図９】位相可変器を追加したミキサ部の構成を示すブ
ロック図である。
【図１０】位相可変器を追加したミキサ部の構成を示す
ブロック図である。
【図１１】増幅器の位相歪と，アナログ部における位相
差との双方を補償する位相制御部Ｃを用いた送信装置の
構成を示すブロック図である。
【図１２】増幅器の入出力特性を示すグラフであり，
（ａ）は，入力信号の電力と出力信号の電力との関係を
示し，（ｂ）は，入力信号の電力と出力信号の位相歪と
の関係を示す。
【図１３】従来の無線通信システムにおける送信装置の
一例を示すブロック図である。
【符号の説明】
３ 主信号変換部 ３０ａ〜３０ｄ，４２ 変調用ＮＣＯ ３１ａ〜３１ｄ，４３ ディジタル・アナログ変換器
（ＤＡＣ） ３２ 加算器 ３５ａ〜３５ｄ 可変変調用ＮＣＯ ４１ 減算器 ４４ 電力計算部 ４５ 乗算器 ４６ 歪補償テーブル ４７ 歪補償係数更新部 ４９ 位相可変復調用ＮＣＯ ５ 加算器 ７ ＲＦミキサ部 ７０ ミキサ ７１ 局部発振器 ７２ 位相可変器 ８ 増幅器 ５３ ＩＦミキサ部 ５３ａ ミキサ ５３ｂ 局部発振器 ５３ｃ 位相可変器 ５４ 位相制御部Ａ ５５ 位相制御部Ｂ ５４ａ，５４ｂ 位相測定部 ５４ｃ 位相差計算部 ５４ｄ 複素変換部 ５６ 位相制御部Ｃ １００，１１１〜１１４ 移相用乗算器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長谷 和男 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 浜田 一 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 石川 広吉 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 大石 泰之 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 札場 伸和 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5J022 AB01 BA04 CB06 CE01 5J090 AA01 AA41 CA21 CA26 FA08 FA19 FA20 GN03 GN04 GN07 HN03 HN04 HN07 HN08 HN16 KA00 KA16 KA23 KA26 KA32 KA34 KA44 KA53 KA55 MA11 MA14 NN16 SA14 TA01 TA02 5K004 AA05 AA08 FA05 FF05 JF04 5K060 BB05 CC04 KK06

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 ディジタル入力信号に，増幅器によって
    生じる非線型歪を補償するためのプリディストーション
    を施した後，該ディジタル入力信号をアナログ信号に変
    換し，前記増幅器により増幅して送信する送信装置にお
    いて，前記ディジタル入力信号を第１のアナログ信号に
    変換する第１のディジタル・アナログ変換器と，前記増
    幅器の出力から帰還されるフィードバック信号と参照信
    号として与えられる前記ディジタル入力信号とにより求
    められた歪補償係数に基づいて，前記ディジタル入力信
    号にプリディストーションを施し，前記ディジタル入力
    信号と前記プリディストーションが施された信号とから
    歪補償信号を生成する歪補償信号生成部と，前記歪補償
    信号生成部により生成された歪補償信号を第２のアナロ
    グ信号に変換する第２のディジタル・アナログ変換器
    と，前記第１のアナログ信号に前記第２のアナログ信号
    を加算し，該加算結果のアナログ信号を前記増幅器に与
    える加算器と，前記フィードバック信号および前記参照
    信号に基づいて検出される，前記増幅器の前記非線型歪
    を構成する位相歪以外の該送信装置における位相差を補
    償し，該位相差が補償されたフィードバック信号が前記
    歪補償信号生成部に与えられるようにする第１の位相差
    補償部と，を備えていることを特徴とする送信装置。
  2. 【請求項２】 請求項１において，前記歪補償信号生成
    部が，前記ディジタル入力信号の各電力値に対応する歪
    補償係数を有する歪補償テーブルと，前記参照信号と前
    記フィードバック信号と前記ディジタル入力信号に対応
    する歪補償係数とから新たな歪補償係数を求め，該求め
    られた新たな歪補償係数により前記歪補償テーブルを更
    新する歪補償係数更新部と，前記ディジタル入力信号に
    対応する歪補償係数を前記ディジタル入力信号に乗算す
    ることにより前記ディジタル入力信号にプリディストー
    ションを施す乗算器と，前記乗算器の出力信号と前記デ
    ィジタル入力信号との差分信号を求め，該差分信号を前
    記歪補償信号として出力する減算器と，を備えているこ
    とを特徴とする送信装置。
  3. 【請求項３】 請求項１または２において，前記第１の
    位相差補償部は，前記加算器で，前記第１のアナログ信
    号と前記第２のアナログ信号との加算が行われず，前記
    第１のアナログ信号が該加算器の出力信号として出力さ
    れる状態で，かつ，前記増幅器が線型領域で動作してい
    る状態で作動して，前記参照信号と前記フィードバック
    信号とに基づいて前記位相差を検出し，該位相差を補償
    する，ことを特徴とする送信装置。
  4. 【請求項４】 請求項２において，前記ディジタル入力
    信号の電力値に対応する歪補償係数に基づいて，前記位
    相差を検出して該位相差を補償し，該位相差が補償され
    たフィードバック信号が前記歪補償信号生成部に与えら
    れるようにする第２の位相差補償部をさらに備えている
    ことを特徴とする送信装置。
  5. 【請求項５】 ディジタル入力信号に，増幅器によって
    生じる非線型歪を補償するためのプリディストーション
    を施した後，該ディジタル入力信号をアナログ信号に変
    換し，前記増幅器により増幅して送信する送信方法にお
    いて，前記ディジタル入力信号を第１のアナログ信号に
    変換し，前記増幅器の出力から帰還されるフィードバッ
    ク信号と参照信号として与えられる前記ディジタル入力
    信号とにより求められた歪補償係数に基づいて，前記デ
    ィジタル入力信号にプリディストーションを施し，前記
    ディジタル入力信号と前記プリディストーションが施さ
    れた信号とから歪補償信号を生成し，前記生成された歪
    補償信号を第２のアナログ信号に変換し，前記第１のア
    ナログ信号に前記第２のアナログ信号を加算し，該加算
    結果のアナログ信号を前記増幅器に与え，前記フィード
    バック信号および前記参照信号に基づいて検出される，
    前記増幅器の前記非線型歪を構成する位相歪以外の該送
    信装置における位相差を補償し，該位相差が補償された
    フィードバック信号が前記歪補償信号生成部に与えられ
    るようにする，ことを特徴とする送信方法。
JP2001017045A 2001-01-25 2001-01-25 送信装置および送信方法 Withdrawn JP2002223130A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001017045A JP2002223130A (ja) 2001-01-25 2001-01-25 送信装置および送信方法
US09/973,613 US6980604B2 (en) 2001-01-25 2001-10-09 Transmission device and transmission method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001017045A JP2002223130A (ja) 2001-01-25 2001-01-25 送信装置および送信方法

Publications (1)

Publication Number Publication Date
JP2002223130A true JP2002223130A (ja) 2002-08-09

Family

ID=18883312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001017045A Withdrawn JP2002223130A (ja) 2001-01-25 2001-01-25 送信装置および送信方法

Country Status (2)

Country Link
US (1) US6980604B2 (ja)
JP (1) JP2002223130A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6657493B2 (en) 2001-10-31 2003-12-02 Fujitsu Limited Distortion compensation apparatus and distortion compensation method
JP2005244937A (ja) * 2004-01-28 2005-09-08 Ntt Docomo Inc 多周波帯用ルックアップテーブル型プリディストータ
JP2008017218A (ja) * 2006-07-06 2008-01-24 Matsushita Electric Ind Co Ltd 無線通信装置
JP2015507447A (ja) * 2012-02-13 2015-03-05 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 送信機における小さなスパーの低減

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7058369B1 (en) 2001-11-21 2006-06-06 Pmc-Sierra Inc. Constant gain digital predistortion controller for linearization of non-linear amplifiers
US7340265B2 (en) * 2002-02-28 2008-03-04 Atheros Communications, Inc. Method and apparatus for transient frequency distortion compensation
WO2003103137A1 (ja) * 2002-05-31 2003-12-11 富士通株式会社 増幅装置
US7551905B2 (en) * 2002-05-31 2009-06-23 Fujitsu Limited Distortion compensation apparatus
JP4142384B2 (ja) * 2002-10-01 2008-09-03 松下電器産業株式会社 送信装置
US20040151241A1 (en) * 2003-02-03 2004-08-05 Tsutomu Shimotoyodome Signal generator using IIR type digital filter and its output stopping method
EP1630976A1 (en) * 2003-06-02 2006-03-01 Fujitsu Limited Array antenna communication device and array antenna communication device calibration method
US7026871B2 (en) * 2003-07-03 2006-04-11 Icefyre Semiconductor, Inc. Adaptive predistortion for a transmit system
US7453952B2 (en) 2003-07-03 2008-11-18 Saed Aryan Predistortion circuit for a transmit system
US6975167B2 (en) * 2003-07-03 2005-12-13 Icefyre Semiconductor Corporation Adaptive predistortion for a transmit system with gain, phase and delay adjustments
US7409193B2 (en) * 2003-07-03 2008-08-05 Zarbana Digital Fund Llc Predistortion circuit for a transmit system
US7366252B2 (en) * 2004-01-21 2008-04-29 Powerwave Technologies, Inc. Wideband enhanced digital injection predistortion system and method
US7483931B2 (en) * 2004-01-30 2009-01-27 Oki Electric Industry Co., Ltd. Signal generator using IIR type digital filter; and method of generating, supplying, and stopping its output signal
US7336725B2 (en) * 2004-03-03 2008-02-26 Powerwave Technologies, Inc. Digital predistortion system and method for high efficiency transmitters
DE602005025406D1 (de) * 2005-01-04 2011-01-27 Fujitsu Ltd Gleichstrom-offsetkompensationsverfahren und -einrichtung
US7653362B2 (en) * 2006-03-16 2010-01-26 Pine Valley Investments, Inc. Method and apparatus for on-chip measurement of power amplifier AM/AM and AM/PM non-linearity
US8224250B2 (en) 2006-12-06 2012-07-17 Broadcom Corporation Method and system for compensating for estimated distortion in a transmitter by utilizing a digital predistortion scheme with a single feedback mixer
US8219032B2 (en) 2006-12-06 2012-07-10 Broadcom Corporation Method and system for compensating for estimated distortion in a transmitter by utilizing a digital predistortion scheme with a quadrature feedback mixer configuration
US8068574B2 (en) * 2007-05-31 2011-11-29 Freescale Semiconductor, Inc. Systems, apparatus, and methods for performing digital pre-distortion with feedback signal adjustment
US8290449B2 (en) * 2007-09-18 2012-10-16 California Institute Of Technology Equalization of third-order intermodulation products in wideband direct conversion receiver
JP2009232425A (ja) * 2008-03-25 2009-10-08 Toshiba Corp 送信機
WO2009147891A1 (ja) * 2008-06-02 2009-12-10 株式会社 東芝 カーテシアンループを用いた無線送信装置
JP5218173B2 (ja) * 2009-03-12 2013-06-26 富士通株式会社 無線送信機の位相補正装置、無線送信機の歪補償装置
JP5293441B2 (ja) * 2009-06-17 2013-09-18 富士通株式会社 位相補正装置、位相補正方法
JP5251749B2 (ja) * 2009-06-17 2013-07-31 富士通株式会社 位相補正装置、位相補正方法
US8351543B2 (en) * 2009-12-21 2013-01-08 Ubidyne, Inc. Active antenna array with modulator-based pre-distortion
US8427234B1 (en) * 2012-02-14 2013-04-23 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for predistorting a signal
US9432063B2 (en) * 2013-01-16 2016-08-30 Huawei Technologies Co., Ltd. Radio frequency signal transceiving and processing method, device, and base station system
JP6003749B2 (ja) * 2013-03-22 2016-10-05 富士通株式会社 変調装置、および変調方法
EP2790321A1 (en) * 2013-04-09 2014-10-15 Alcatel Lucent Method for signal amplification in an amplifier apparatus, computer program product, digital data storage device, amplifier apparatus, transmitter apparatus, network node and vehicle thereof
EP3079262A4 (en) * 2013-12-06 2016-11-30 Fujitsu Ltd ELECTRIC POWER ADJUSTMENT METHOD, ELECTRIC POWER ADJUSTMENT PROGRAM, ELECTRIC POWER ADJUSTMENT APPARATUS, AND SEMICONDUCTOR INTEGRATED CIRCUIT
JP2017098711A (ja) * 2015-11-20 2017-06-01 富士通株式会社 歪補償装置および歪補償方法
KR102586418B1 (ko) * 2016-03-23 2023-10-06 삼성전기주식회사 고주파 신호 전치왜곡 장치 및 전력증폭기 비선형 왜곡 보정 장치
CN114142862B (zh) * 2021-02-04 2022-11-18 上海辰竹仪表有限公司 一种高精度数模转换装置及方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0654006A (ja) 1992-08-03 1994-02-25 Fujitsu Ltd 送信電力回路
JP2967699B2 (ja) * 1995-03-06 1999-10-25 日本電気株式会社 送信装置
JP3378424B2 (ja) 1996-02-21 2003-02-17 富士通株式会社 無線装置
US5959500A (en) * 1998-01-26 1999-09-28 Glenayre Electronics, Inc. Model-based adaptive feedforward amplifier linearizer
FI105506B (fi) * 1998-04-30 2000-08-31 Nokia Networks Oy Vahvistimen linearisointimenetelmä ja vahvistinjärjestely
JP2974306B1 (ja) 1998-06-19 1999-11-10 日本電気移動通信株式会社 直交変調器の歪み補償回路
US5909823A (en) * 1998-10-09 1999-06-08 Crane Co. Anti-pilferage door system for a vending machine
FI105612B (fi) * 1998-10-23 2000-09-15 Nokia Networks Oy Menetelmä ja kytkentä vaihevirheen korjaamiseksi tehovahvistimen linearisointisilmukassa
DE69933243T2 (de) * 1999-07-28 2007-04-12 Fujitsu Ltd., Kawasaki Funkgerät mit verzerrungskompensation
JP4183364B2 (ja) * 1999-12-28 2008-11-19 富士通株式会社 歪補償装置
JP4326673B2 (ja) * 2000-06-06 2009-09-09 富士通株式会社 非線形歪補償装置を有する通信装置の起動方法
JP2002111401A (ja) * 2000-10-03 2002-04-12 Fujitsu Ltd 信号の歪補償装置および歪補償方法
JP3874688B2 (ja) * 2002-03-29 2007-01-31 富士通株式会社 歪補償装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6657493B2 (en) 2001-10-31 2003-12-02 Fujitsu Limited Distortion compensation apparatus and distortion compensation method
JP2005244937A (ja) * 2004-01-28 2005-09-08 Ntt Docomo Inc 多周波帯用ルックアップテーブル型プリディストータ
JP4638724B2 (ja) * 2004-01-28 2011-02-23 株式会社エヌ・ティ・ティ・ドコモ 多周波帯用ルックアップテーブル型プリディストータ
JP2008017218A (ja) * 2006-07-06 2008-01-24 Matsushita Electric Ind Co Ltd 無線通信装置
JP4686412B2 (ja) * 2006-07-06 2011-05-25 パナソニック株式会社 無線通信装置
JP2015507447A (ja) * 2012-02-13 2015-03-05 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 送信機における小さなスパーの低減

Also Published As

Publication number Publication date
US6980604B2 (en) 2005-12-27
US20020097811A1 (en) 2002-07-25

Similar Documents

Publication Publication Date Title
JP2002223130A (ja) 送信装置および送信方法
US6647073B2 (en) Linearisation and modulation device
US7864881B2 (en) Digital predistortion transmitter
US7020190B2 (en) Frequency translator using a cordic phase rotator
US6973138B1 (en) Advanced adaptive pre-distortion in a radio frequency transmitter
US8666325B2 (en) Polar feedback receiver for modulator
US20040166813A1 (en) Cartesian loop systems with digital processing
EP1641131A1 (en) Digital sideband suppression for radio frequency (RF) modulators
US20020196864A1 (en) Hybrid polar modulator differential phase cartesian feedback correction circuit for power amplifier linearization
JP2002111401A (ja) 信号の歪補償装置および歪補償方法
US5650758A (en) Pipelined digital predistorter for a wideband amplifier
JPH11177470A (ja) 非線形歪補償装置
KR20100050564A (ko) 무선 통신용 멀티-모드 및 멀티-대역 송신기
US9088320B2 (en) Transmitter with pre-distortion module, a method thereof
KR20020074382A (ko) 비선형 왜곡 보상 방법 및 비선형 왜곡 보상 회로
JP4268760B2 (ja) Ｉｑ変調器における歪み補償装置及び方法
US20060097814A1 (en) Digital sideband suppression for radio frequency (RF) modulators
EP1166519A1 (en) Correction of nonlinearity of i/q modulator
WO2002017586A1 (en) Multicarrier transmitter circuit arrangement with predistortion linearisation method
JP2002084146A (ja) プリディストーション型歪補償電力増幅器
JP3221326B2 (ja) 送信装置
JP2004165900A (ja) 通信装置
JP2002252663A (ja) ディジタル無線装置
JP2004200767A (ja) 歪み補償装置及び方法、無線通信装置
JP4597100B2 (ja) 高周波電力増幅器用非線形補償回路

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080401