JP4326673B2 - 非線形歪補償装置を有する通信装置の起動方法 - Google Patents

非線形歪補償装置を有する通信装置の起動方法 Download PDF

Info

Publication number
JP4326673B2
JP4326673B2 JP2000168844A JP2000168844A JP4326673B2 JP 4326673 B2 JP4326673 B2 JP 4326673B2 JP 2000168844 A JP2000168844 A JP 2000168844A JP 2000168844 A JP2000168844 A JP 2000168844A JP 4326673 B2 JP4326673 B2 JP 4326673B2
Authority
JP
Japan
Prior art keywords
distortion compensation
signal
compensation coefficient
update
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000168844A
Other languages
English (en)
Other versions
JP2001345718A (ja
Inventor
徳郎 久保
高義 大出
和男 長谷
一 浜田
広吉 石川
泰之 大石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2000168844A priority Critical patent/JP4326673B2/ja
Priority to US09/805,870 priority patent/US6907085B2/en
Publication of JP2001345718A publication Critical patent/JP2001345718A/ja
Application granted granted Critical
Publication of JP4326673B2 publication Critical patent/JP4326673B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3282Acting on the phase and the amplitude of the input signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34Negative-feedback-circuit arrangements with or without positive feedback
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • H04B2001/0408Circuits with power amplifiers
    • H04B2001/0433Circuits with power amplifiers with linearisation using feedback

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、歪補償装置(あるいは、リニアライザ)を有する通信装置において、通信装置の各部分の起動方法に関する。
【0002】
【従来の技術】
近年、周波数利用効率の良い線形変調方式(QPSKなど)を用いた無線装置が多く利用されている。この際、電波を送信する送信部においても高い線形性が要求されている。通常、送信部に設けられる、最終段の高出力増幅器(PA)において高い線形性を求めようとすると相反的に効率が悪くなり、増幅器の大きさ、電源容量、放熱などの条件が厳しくなっていく。すなわち、線形性を示すパワーレンジの大きいPAを使用しようとすると、必然的に大型のPAを使用することになり、電力の消費量や効率が悪くなる。よって、小型で、線形性を示すパワーレンジの比較的小さい増幅器を非線形領域で使用し、非線形歪補償回路により該小型の増幅器の非線形領域の線形化を図り、高い電力効率と線形性を同時に得ている。
【0003】
しかしながら、現状においては、十分満足のいく非線形歪補償装置(リニアライザ;特に、PAの入力に更新可能な補償係数を演算してPAに入力し、得られるPAの出力と当該PAの入力との線形性を見かけ上達成するプリディストータ型リニアライザ)を有した送信装置の実用化例は非常に少なく、起動の手順も確立されていない。
【0004】
また、リニアライザを有している送信装置においては、リニアライザを有していない送信装置に比べ、多くの調整箇所及び補償テーブルの作成などがあり、起動の際に複雑な手順が要求される。
【0005】
【発明が解決しようとする課題】
従来、十分満足のいくリニアライザを搭載した送信装置は、実用化が少なく、このような装置の制御に必要な技術が完全に成熟しているとは言えない。特に、現在実用化が盛んに研究・開発されているWideband-CDMA (W−CDMA)においては、広帯域の信号を大出力で送信することが考えられるが、それと同時に装置の大型化、高消費電力化を避けるため、上記したような小型のPAを使用して、装置を構成することが望まれる。従って、将来においては、リニアライザを搭載した送信装置が主流となることは十分考えられることであり、従って、そのようなリニアライザを搭載した送信装置において、各部分の制御方法などの技術を十分成熟させる必要がある。そして、リニアライザを搭載した装置においては、通常の送信装置と比べて、多くの調整箇所及び補償テーブルの作成等が必要であるため、正確な手順により起動する必要がある。
【0006】
本発明の課題は、歪補償係数作成・更新機能を有するリニアライザを搭載した通信装置において、適切な起動方法を提供することである。
【0007】
【課題を解決するための手段】
本発明の起動方法は、フィードバックループを持ち、歪補償係数の作成・更新機能を有する非線形歪補償装置を有する通信装置の起動方法であって、(a)該フィードバックループをオープンするステップと、(b)該通信装置の有するアナログ信号のレベル調整と位相調整を行うステップと、(c)該フィードバックループをクローズするステップと、(d)該歪補償係数の作成・更新を行うステップとを備えることを特徴とする。
【0008】
本発明によれば、従来確立されていなかった、フィードバックループを持ち、歪補償係数の作成・更新機能を持つリニアライザ(非線形歪補償装置)を搭載した通信装置に適切な起動方法を提供することが出来る。
【0009】
【発明の実施の形態】
本発明の実施形態は、フィードバック回路を持ち、歪み補償係数を更新することができるプリディストータ型リニアライザを有する送信装置を前提にする。
【0010】
リニアライザを通常動作させる前には以下に示す項目を行う必要がある。
(1)フィードバックATT(アッテネータ;減衰器)の減衰量を指定する値の調整、(2)フィードバック信号遅延量(PAやフィルタなどによって生じるアナログ的に生じる信号の遅延量)の調整、
(1)と(2)はフィードバックループが開いた状態において調整を行う必要があり、この調整なしでは、プリディストーションを行わせるための正確な歪補償係数を作成することは出来ない。すなわち、フィードバックループが閉じた状態で、上記(1)と(2)を行おうとすると、(1)または(2)の調整によって生じたフィードバックループを伝送される信号の変化に対応して歪補償係数の更新が行われてしまうので、(1)と(2)の調整を上手く行うことが出来なくなってしまう。
【0011】
図1は、リニアライザの原理構成を示す図である。
図1は、フィードバック回路を持ち歪補償係数を更新することができるプリディストータ形のリニアライザの原理構成図であり、図2は、本発明の実施形態の起動方法の基本手順を適用する送信装置の構成図である。
【0012】
図1に示されるように、プリディストータ型リニアライザへの入力をx(t)とすると、このx(t)が減算器13と歪補償テーブル10に入力される。減算器13は、PA12からの出力のパワー調整した信号とx(t)との差を演算し、歪補償信号更新部11に入力する。歪補償信号更新部11には、歪補償テーブルからの出力値h(p)が入力され、減算器からの差信号とh(p)とを適切に演算することによって、歪補償テーブルのエントリの更新信号とする。
【0013】
また、x(t)は、歪補償テーブル10に入力され、歪補償テーブル10のエントリを取得するためのアドレス値として入力されると共に、歪補償テーブルのエントリを更新する場合に、どのエントリを更新するかを示すアドレス値を与えるものとなる。
【0014】
歪補償テーブル10から出力される歪補償係数h(p)は、乗算器14において、x(t)と乗算され、h(p)とx(t)の乗算結果がf(p)というゲインを有するPA12に入力される。PA12の出力y(t)は、後段の回路に送信されると共に、フィードバック経路を通って、減算器13に入力される。後述するように、フィードバック経路には、PA12の出力y(t)を適切に減衰するためのアッテネータなどが設けられるが、図1では省略されている。
【0015】
図2は、図1の原理に基づいて構成された、本実施形態の起動方法を適用する送信装置の基本構成である。図2においては、変調部20から出力された変調信号は、乗算器21に入力されると共に、歪補償テーブル37、減算器35にも入力される。スイッチ38は、乗算器21において、変調信号に乗算する信号を歪補償テーブル37で得られた値とするか、1+j0(jは虚数単位)を乗算するかを選択するために設けられている。ここで、図2においては、信号は、単一の経路を送信されるように記載しているが、実際には、各信号にはI信号とQ信号とがあり、それぞれに配線が設けられているが、これらをまとめて、複素信号として考えている。従って、図2の回路においては、複素信号が伝搬されているものとする。従って、変調部20からの複素変調信号に乗算器21において、1+j0を乗算することは、複素変調信号になんら変化を及ぼさないという結果となる。従って、スイッチ38において、1+j0を選択して、乗算器21に入力することによって、歪補償係数の更新のためのフィードバックループを開いた状態とすることができる。一方、スイッチ38において、歪補償テーブル37からの値を乗算器21に入力した場合には、歪補償係数が変調部20からの複素変調信号に乗算されることになり、すなわち、フィードバックループが閉じた状態となる。なお、変調信号が複素信号であることに伴って、歪補償係数も本実施形態においては、複素値となっている。
【0016】
乗算器21からの出力は、直交変調された後、デジタル−アナログ変換器(DAC)22において、アナログ信号に変換され、次に、バンドパスフィルタ23を通過し、乗算器24において、局部発振器28からの高周波が乗算され、RF信号に変換される。このようにして得られたRF信号は、PA25によって増幅され、アンテナ26から送出される。
【0017】
また、PA25の出力は、フィードバック経路を介して、乗算器29に入力され、局部発振器27の高周波が乗算されて、RF信号から低周波変調信号に逆変換される。そして、可変アッテネータ(VATT)30において、PA25によって増幅された分のパワーが減衰される。VATT30は、複素変調信号の電力値を検出し、PA25によって与えられた位相変化は無視して、パワーの減衰のみを行う。このようにして、減衰された複素変調信号は、バンドパスフィルタ31を通過し、アナログ−デジタル変換器(ADC)32によってデジタル信号に変換され、直交変調された後、可変遅延器33に入力される。
【0018】
可変遅延器33は、遅延量制御部34において検出された、変調部20からの直接の変調信号と、フィードバック経路を介して入力される変調信号のアナログ的な遅延差に基づいて、フィードバック経路を介して可変遅延器33に入力される変調信号の遅延量を調整し、減算器35において、減算が正しく行われるようにするために設けられている。ここで、可変遅延器33は、フィルタやPA25によって変調信号に与えられるアナログ的な遅延量を調整するものであり、図示してはいないが、FFなどによって生成される、マスタクロックの精度のデジタル的な遅延は全て調整済みであることを前提にしている。
【0019】
そして、減算器35から歪補償信号更新部36に差信号が入力されると、図1で説明した通り、歪補償テーブルの更新を索引が行われ、歪補償係数がスイッチ38に出力される。
【0020】
なお、本発明の実施形態の説明においては、図2の点線で示すように、DAC22及び、ADC32より、アンテナ26側をアナログ部と呼び、これらより変調部20側をリニアライザデジタル部と呼ぶ。
【0021】
図3は、図2の基本構成における、起動手順を示すフローチャートであり、本発明の実施形態における基本起動手順を示す図である。
起動手順としてまず、最終段の高出力増幅器(PA)の電源を入れる前に、リニアライザ部を稼働させ(ステップS10)、フィードバックループをオープンにする(ステップS11)。フィードバックループをオープンにする方法の一例としては、変調器からの信号をプリディストーションするための複素乗算器に歪補償係数を入力させず、1+j0を乗算の係数とすることと、歪補償更新部を動作させないことによりループオープンとすることができる。
【0022】
次に、PAを含むアナログ部を稼働させ(ステップS12)、フィードバック信号減衰器(図2中のVATT30)により、参照信号(変調器20から直接減算器35に入力される信号)とフィードバック信号(PA25の出力から得られた信号)のレベルを合わせる(ステップS13)。その後フィードバック信号と参照信号の比較タイミングを合わせるために、図2中の可変遅延器33によりタイミング調整を行う(ステップS14)。以上のステップS13とS14の調整が終了した後に、フィードバックループをクローズさせ(ステップS15)、歪補償係数(テーブル作成)の作成を行う(ステップS16)。以上の起動手順後に通常のリニアライザ動作が行われる(ステップS17)。
【0023】
なお、図3の手順においては、アンテナからは電波は送出されず、アンテナと同じインピーダンスを有する信号終端部が接続されていることを仮定している。
図4は、本発明の実施形態を適用する基地局送信部の構成図である。
【0024】
図4において、図2と同じ構成要素には同じ参照符号を付し、説明を省略する。
図4のテスト信号発生部40は、歪補償テーブル37の作成用に設けた信号である。変調部20からの変調信号を歪補償テーブル37の作成のために使用すると、変調信号のパワーが所定の範囲内に収まってしまい、歪補償テーブル37が格納することが出来る全てのパワーについての歪補償係数を作成することができない場合がある。そこで、テスト信号発生部40において、歪補償テーブル37のカバーする全てのパワー値をテスト信号が発生するように構成し、パワーの非常に低い部分やパワーの非常に大きい部分についても歪補償テーブルが作成できるようにする。
【0025】
また、PA25は、通常、入力パワーが大きくなると出力パワーが飽和するようになる。すなわち、どのように大きなパワーの入力信号を入力しても、出力パワーが大きくならない現象が生じる。このような場合、何もしないと、歪補償信号更新部36においては、十分な線形性が得られるまで歪補償係数を補正しようとするが、この補正は収束せず、補償係数をデジタル値で表現できるビット数の最大値にまで上げてしまう。この結果、歪補償後の送信信号波形に不連続点が発生し更なる信号の歪の増大が起きる。そこで、飽和処理部41は、DAC22の入力信号を取得し、これが十分大きなパワーとなっている場合には、PA25は、飽和状態になってしまうと予測し、PA25からのフィードバック信号のパワーを増幅して、歪補償信号更新部36に入力し、歪補償信号更新部36が十分な線形性が得られたと判断して、これ以上の歪補償係数の補正を行わないように制御する回路である。
【0026】
図5は、本実施形態で示している適応プリディストータ型のリニアライザの構成及び動作を説明する図である。
適応プリディストータ方式はアンプの非線形歪みを適応アルゴリズムを用いて推定し、デジタル処理によりプリディストーションを行う歪補償方式である。歪みは入力振幅の非線形関数なので、量子化された入力の各値に対し、それぞれ独立に歪みを推定しており、適応アルゴリズムを用いて、アンプ出力信号をレベル調整した信号と参照信号との平均二乗誤差を最小にするように補正値を求めている。平均二乗誤差を最小化するMMSEアルゴリズムに、本方式では、演算量が最も少なく安定性の良い最小二乗法(LMS)を用いている。
【0027】
複素信号であるx(t)は、ブロック45において、絶対値の2乗の演算がされ、歪補償テーブル46のエントリh(p)を索引するためのインデックスあるいはアドレス値pとなる。また、x(t)は、更新前の歪補償係数hn-1(p)と乗算され、PA47によって増幅され、y(t)となる。y(t)は、レベル調整された後(不図示)減算器に入力され、x(t)と減算されて、e(t)=x(t)−y(t)が演算される。また、y(t)の複素共役がブロック48に於いて取られ、y* (t)は、hn-1 (p)と乗算されて、u* (t)となる。なお、ここで、上付“*”は、複素共役を示すものとする。次に、e(t)とu* (t)が乗算され、更に、μが乗算されて、hn-1 (p)と加算されて歪補償係数の補正値が算出される。
【0028】
図6は、図4の送信装置における起動手順を示すフローチャートである。
図6においては、図3の場合と同様に、まず、リニアライザデジタル部を起動し(ステップS20)、次に、フィードバックループをオープン(ステップS21)にした後に、PAを含むアナログ部を起動させる(ステップS22)が、この際に信号として通常の変調信号ではなく、フィードバックATT及びフィードバック信号遅延量の調整を行いやすくするためのテスト信号を使用する。フィードバックATT、フィードバック信号遅延量の調整後(ステップS23、S24)、歪補償テーブル作成を行うが、この際テスト信号レベルが歪補償テーブルの全てのアドレスに対応するようにレベルを可変して補償係数の作成を行う(ステップS27)。
【0029】
補償係数の作成においては、歪補償テーブルのあるアドレスにおいて歪係数を更新し(ステップS28)、ステップS29において、補償係数が収束したか否かを判断する(ステップS29)。ステップS29において、補償係数が収束していないと判断された場合には、ステップS30において、飽和処理が必要か(飽和処理とは、プリディストーション後の信号がDACの出力可能範囲を超える、あるいは、PAの出力が飽和するような制御が行われそうになったときに振幅制限を行い、かつ、振幅制限が行われた場合においても位相については追従動作を行わせる動作である)否かが判断され、必要でない場合には、ステップS28に戻り、必要であると判断された場合には、ステップS31において、飽和処理を行って、ステップS28に戻る。
【0030】
ステップS29において、補償係数が収束したと判断された場合には、ステップS32において、全ての歪補償テーブルのアドレスに対応した歪補償係数が作成されたか否かが判断される。ステップS32において、作成されていないと判断された場合には、ステップS28に戻り、ステップS32において、全て作成されたと判断された場合には、ステップS33で、テスト信号を停止し、ステップS34で、通常動作に移る。
【0031】
同図の起動手順においても、PAの先には、アンテナの他に、アンテナと同じインピーダンスを有する信号終端部が設けられ、歪補償テーブル作成時には、信号がアンテナには送られず、信号終端部に送られることを前提にしている。
【0032】
図7は、マルチキャリアタイプの歪補償構成の1構成例であるマルチDACを用いた場合のリニアライザ構成を示す図である。
なお、同図において、図4と同じ構成には、同じ参照符号を付し、説明を省略する。
【0033】
本構成においては、DAC22を複数(各キャリア)使用し、アナログ信号で加算(加算器52)するため、4つの各DAC22出力から加算器52の出力までにDACの個別誤差、DACから加算器までの4本のアナログ信号ライン長差及び加算器の周波数特性などにより、振幅及び位相偏差が生ずる。従って、DAC22の前段に、振幅・位相調整器51を設け、アナログ的な遅延及び位相変化を調整する。
【0034】
すなわち、キャリア1〜キャリア4までの変調器20(4波とは限らない)から出力された変調信号、あるいは、キャリア1〜キャリア4までのテスト信号発生部40から出力されたテスト信号は、乗算器50において、それぞれ位相シフトが行われる。各キャリアの信号は、加算器56において、それぞれ加算される。また、各キャリアの信号は、それぞれ、振幅・位相調整器51によって振幅及び位相の調整がされ、直交変調後、DAC22において、それぞれデジタル信号からアナログ信号に変換される。
【0035】
加算器52において、加算された結果の信号は、加算器53において、歪補償値が加算され、バンドパスフィルタ23を通過する。そして、乗算器24において、局部発振器28の高周波と乗算され、PA25で増幅されて、送出される。PA25の出力は、前述のように、フィードバック経路を介して、歪補償係数が取得され、乗算器57において、各キャリアの信号が加算された結果の信号に乗算される。更に、本構成では、減算器55において、歪補償係数乗算後の信号から元の信号を引いて、差信号を生成し、DAC54を介して加算器53において、各キャリアの信号を加算した結果の信号をDAC22でデジタル信号に変換した結果の信号に加算することによって、歪補償を行う。
【0036】
フィードバックループを開く場合には、前述の通り、スイッチ38において、歪補償係数ではなく、1+j0を選択することによって行う。
図8は、図7の構成における起動手順の一例を示すフローチャートである。
【0037】
図8に示す起動手順では、各キャリア毎に参照信号との位相差及び振幅差を測定し、各キャリア間の偏差をなくすルーチンが追加されている。
まず、ステップS40において、リニアライザデジタル部を起動し、ステップS41において、フィードバックループをオープンにする(開く)。そして、ステップS42において、アナログ部を起動し、ステップS43において、テスト信号を発生する。テスト信号は、複数のキャリアで構成される使用帯域の中心周波数を有するものとする。そして、ステップS44において、フィードバックATTの減衰値を調整し、ステップS45において、フィードバック信号遅延量を調整する。
【0038】
そして、ステップS46において、キャリアiのテスト信号を設定された所定のレベルで発生し、ステップS47において、参照信号とフィードバック信号との位相差及び振幅差を測定する。そして、ステップS48において、全てのキャリアについて測定を行ったか否かを判断する。今の場合、4つのキャリアについて全て測定が完了したか否かを判断する。全てのキャリアについて測定がまだ終わっていない場合には、ステップS49において、iを1つ増加し、ステップS46に戻って測定を繰り返す。ステップS48において、全てのキャリアについて測定が終わったと判断された場合には、ステップS50に進む。
【0039】
ステップS50においては、歪補償テーブルを初期値に設定し、ステップS51において、全てのキャリアでテストパターンを発生する。そして、ステップS52において、フィードバックループをクローズし歪補償テーブルの作成に入る。
【0040】
歪補償テーブルの作成においては、ステップS53において、テスト信号レベルを歪補償テーブルの全てのアドレスに対応するように可変していく。まず、ステップS54において、あるアドレスにおいて、歪補償テーブルの歪補償係数を更新し、ステップS55において、補償係数が収束したか否かを判断する。収束していない場合には、ステップS56に進んで、飽和処理が必要か否かを判断する。必要でない場合には、ステップS54に戻る。ステップS56において、飽和処理が必要と判断された場合には、ステップS57において、飽和処理を行い、ステップS54に戻る。
【0041】
ステップS55において、補償係数が収束したと判断された場合には、ステップS58において、全てのアドレスに対応した歪補償係数が作成されたか否かを判断し、作成されていない場合には、ステップS53に戻る。全てのアドレスに対応する歪補償係数が作成された場合には、ステップS59に進み、テスト信号を停止し、ステップS60において、通常動作に移行する。
【0042】
図9は、本発明の実施形態の起動手順の別の実施形態を説明するための送信器の回路構成例を示した図である。
上記実施形態の構成例は送信部フォワード系1つに対して歪補償変更部1つとフィードバック系1つの構成である。この構成においても歪補償係数更新部による歪補償係数の更新は常に行う必要はなく、ある定期的に更新を行う間欠更新でも問題はない。そこで、図9に示すように、リニアライザデジタル部(補償テーブルを含む)とアナログ部の送信フォワード系複数に対して、フィードバック系と歪補償信号更新部1つを用い、SWによるループの切替を行うことにより回路構成の削減が可能となる。
【0043】
なお、同図において、図4と同じ構成要素には同じ参照符号を付して、説明を省略する。
図9の構成においては、変調部20からPA25までの構成が複数基板上に設けられており、フィードバック経路が、これらに共通に設けられており、スイッチSW1〜SW7を切り替えて歪補償テーブルの作成などを行う。ここで、1つの基板には、図9では、図4の構成を記載しているが、図7のような構成を1つの基板に設けることも可能である。
【0044】
図8において、基本構成は、図4と同様であって、SW1〜SW7が設けられている点が異なる。スイッチSW1からSW5は、複数の基板からの入力や基板への出力を切り替え、共通に設けられているフィードバック経路を使って、各基板毎に設けられている歪補償テーブル37を更新するために使用する。スイッチSW6、SW7は、VATT30や、可変遅延器33の減衰値や遅延値を各基板毎に記憶しておいたものを、それぞれ、対応する基板に対して動作しているとき、対応する減衰値(ATT値)や遅延値に切り替えて、それぞれ可変遅延器33やVATT30に供給するためのものである。
【0045】
図10は、図9に示す補償係数時分割更新構成に対する起動手順を示すフローチャートである。
図10に4多重例の場合の起動手順を示す。
【0046】
フィードバックループのオープン時におけるフィードバックATT及びフィードバック信号遅延量調整はSWを切り替えることにより、各送信系毎(#1〜4)に順番に行う。この際VATTと可変遅延器は1つしか持たない構成とするので、調整後はその値を記憶しておく必要がある。フィードバックループのクローズ時での補償テーブルの作成においてもSWによりループを切り替え各送信系毎(#1〜4)に順番に行う。
【0047】
まず、ステップS65において、全ての基板のリニアライザデジタル部を起動し、ステップS66において、全ての基板のフィードバックループをオープンにする。そして、ステップS67において、全ての基板のアナログ部を移動し、テスト信号を設定レベルで発生する。
【0048】
次に、ステップS68において、スイッチSW1とSW5をi番目の基板(送信部)に設定し、ステップS69において、i番目の基板に対するフィードバックATT値の調整と調整後のATT値を記憶する。次に、ステップS70において、i番目の基板に対応するフィードバック信号遅延量の調整と、調整後の遅延量の記憶を行う。そして、ステップS71において、全ての基板(今の場合、#1〜#4)について処理が終わったか否かを判断し、まだ終わっていない場合には、ステップS72において、iを1つ増加して、ステップS68に戻る。処理が全ての基板に対し終わったと、ステップS71において判断された場合には、ステップS73に進み、歪補償テーブルを初期値に設定する。
【0049】
そして、ステップS74において、スイッチSW1〜SW7をi番目の基板に設定して、i番目の基板について形成されたフィードバックループをクローズする。そして、ステップS84において、テスト信号を歪補償テーブルの全てのアドレスに対応するように可変し、ステップS75において、あるアドレスにおいて、歪補償係数を更新し、ステップS76において、補償係数が収束したか否かを判断する。ステップS76において、補償係数が収束していないと判断された場合には、ステップS78に進み、飽和処理が必要か否かを判断し、必要ない場合にはステップS75にそのまま進み、必要な場合には、ステップS79において、飽和処理を行ってステップS75に戻る。
【0050】
ステップS76において、補償係数が収束したと判断された場合には、ステップS77において、全てのアドレスに対応した歪補償係数が作成されたか否かを判断し、作成されていない場合には、ステップS84に進み、作成された場合には、ステップS80に進む。
【0051】
ステップS80においては、全ての基板(今の場合#1〜#4)について、処理が終わったか否かを判断し、終わっていない場合には、ステップS81において、iの値を1増加し、ステップS74に戻って処理を繰り返す。ステップS80において、全ての基板について処理が終わったと判断された場合には、ステップS82に進み、テスト信号を停止し、ステップS83において、通常動作に移行する。
【0052】
なお、この起動手順は、起動処理状態にある場合には、PAの先にはアンテナではなく、アンテナと同じインピーダンスを備えた信号終端部が設けられていることを念頭に置いている。
【0053】
図11は、アンテナを付けた状態(電波が発射する状態)においてリニアライザを有する送信装置の起動手順を示すフローチャートである。
この際ポイントとなるのは、帯域外輻射レベルを規格以上に発生させ隣接する帯域のシステムに妨害を与えてはいけないことである。すなわち、歪補償係数の作成段階では、歪補償係数が大きく変動し、PAの非線形動作が補償されていないので、信号に歪が生じ、従って、アンテナから送出される信号のスペクトルを見ると、サイドローブのようなスペクトルの広がりが生じている。従って、もし、他の動作中の通信システムがあり、そのシステムの使用周波数帯域が、上記サイドローブ状のスペクトルの広がりと重なる場合には、他の通信システムの通信品質を劣化させ、悪影響を与えてしまう。
【0054】
よって、本起動手順では、フィードバックループをクローズする前に歪補償係数の更新ステップであるμ値を小さい値に設定し、歪補償係数が急激に変動しないようにしている。また、補償係数の作成の際にはテスト信号を小さいレベルから徐々に大きくしていく手順を取る構成としている。フィードバックループのオープンの場合での調整は歪は発生しないレベルで行う。
【0055】
まず、ステップS90において、リニアライザデジタル部を起動し、ステップS91において、フィードバックループをオープンにする。そして、ステップS92において、アナログ部を起動し、テスト信号を歪が生じないレベルで発生する。そして、ステップS93において、フィードバックATTを調整し、ステップS94において、フィードバック信号遅延量を調整し、ステップS95において、歪補償テーブルを初期値に設定する。そして、ステップS96において、μ値を最小値に設定し、ステップS97において、テスト信号レベルを最小値に設定する。
【0056】
そして、ステップS98において、フィードバックループをクローズし、ステップS99において、あるアドレスにおいて、歪補償係数を更新し、ステップS100において、補償係数が収束したか否かを判断し、収束していない場合には、ステップS101において、飽和処理が必要か否かを判断する。ステップS101において、飽和処理が不要と判断された場合には、ステップS99に戻る。また、ステップS101において、飽和処理が必要と判断された場合には、ステップS102において、飽和処理を行い、ステップS99に戻る。
【0057】
ステップS100において、補償係数が収束したと判断された場合には、ステップS104に進む。
ステップS104では、信号レベルが規定のレベルに到達したか否かを判断し、到達していない場合には、ステップS105において、信号レベルを1段階上げて、ステップS99に戻る。ステップS104において、信号レベルが規定のレベルに到達したと判断された場合には、ステップS106において、テスト信号を停止し、ステップS107で、通常動作の移行する。
【0058】
なお、図11のフローチャートでは、図4の構成を前提に起動手順を説明したが、図7の構成、図9の構成に適用することが可能であり、これは当業者によれば容易に理解されるであろう。
【0059】
図12は、歪補償係数の更新ステップであるμ値を可変させるための構成例を示した図である。
上記した実施形態における起動手順において、歪補償係数の作成の際にμ値を大きい値から小さい値に可変(多段階可変)させる。
【0060】
図12(a)は、固定されたμ値に1〜0.00001の多段階に設けられた係数を乗算し、歪補償係数の更新ステップを可変使用とするものである。図12(a)中、μ値に1〜0.0001の係数を乗算して、μ値を可変しているが、異なるμ値を直接与えても同じである。また、1〜0.0001という値は例としての値であり、実際に構築する際には、そのシステムに適合した値が存在する。
【0061】
また、図12(b)に示す様に多段階ではなく、最初はμ値を大きくし、ある程度収束した段階でμ値を小さくする2段階での構成もある。図12(b)の場合では、μ値に1をかけた値と、0.00001をかけた値とを用意しており、これをスイッチSWで切り替えて使用する構成となっている。
【0062】
図13は、歪補償テーブルの係数値を初期設定について説明する図である。
上記実施形態では、初期の歪補償係数値を完全なリセット状態(1+j0;この係数では変調器からの信号と乗算つまりプリディストーションしても信号は全く変化しない係数)とすることを念頭に置いて説明してきたが、リセット状態ではなく、工場出荷時に予め作成しておいた補償係数値を図13(a)に示す様に補償テーブルにロードさせ、起動時の歪補償係数作成時間の短縮を図ることも可能である。
【0063】
また、図12(a)において、工場出荷時の歪補償係数作成時に図12(b)に示すように参照信号とフィードバック信号との位相回転量を測定しておく。出荷後の歪補償係数作成前に同様に位相回転量を測定し、工場出荷時に歪補償係数を作成した時と同じ位相回転量が与えられれば、既に、歪補償係数の初期値に位相回転量も反映されているので、起動時の補償係数作成時間の短縮を図ることができる。
【0064】
図14は、歪補償係数の収束判定のための構成の一例を示す図である。
歪補償係数収束の判定を図14に示すように、減算器35の出力である差信号レベルの大きさにより判定する。この際、具体的な差信号の収束閾値はリニアライザデジタル部の信号のビット数などにより異なるため具体的には示さない。すなわち、減算器35の差信号のレベルが小さくなると言うことは、変調器あるいはテスト信号生成器からの信号とPAの出力の信号との間の非線形関係がかなり抑制されたことを意味するので、このように、差信号のレベルを検出することによって歪補償係数の収束を判定することが出来る。
【0065】
図15は、歪補償係数の収束判定のための別の構成例を示す図である。
歪補償係数収束の判定において、図15に示す様にアナログ部もしくはリニアライザデジタル部の信号の帯域外信号レベルを直接測定し、システムの規格レベル以下の大きさになったことにより収束判定を行う。
【0066】
すなわち、歪補償係数が適切な値に収束していない場合には、PA25の出力信号には歪が含まれている。信号が歪を含んでいると、信号のスペクトル上でサイドローブ上のスペクトルの広がり、すなわち、帯域外信号レベルが大きくなるので、これをフィルタ60によって抽出し、電力測定部61によって電力を測定する。帯域外信号レベルの電力が小さくなれば、PA25の出力信号の歪が小さくなったことを意味し、従って、歪補償係数が適切に設定されたことを意味するので、歪補償係数の収束判定に使用することが出来る。
【0067】
なお、ここで、スイッチ62は、ADC63の前後から信号を入力し、切り替えるようになっている。これは、実際に切り替えるという意味ではなく、アナログ信号を使って帯域外信号レベルを測定しても良いし、デジタル信号に変換してから、帯域外信号レベルを測定しても良いということを示している。この場合、フィルタ60や、電力測定部61は、アナログ信号を使うか、デジタル信号を使うかによって、それぞれ、アナログフィルタ、アナログ電力測定器、あるいは、デジタルフィルタ、デジタル電力測定器を設けることになる。
【0068】
上記の実施形態においては、通常動作時前の起動時のアナログレベル及び遅延量の調整及び歪補償係数作成時にテスト信号を用いることを好適として記載したが、必ずしもこれには限定されず、変調器からの通常の変調波を用いて行うことも可能である。このとき、通信データの先頭に、調整時用のテストパターンのようなものを付加しておくことが好ましい。
【0069】
図16は、リニアライザOFF状態からのリニアライザの起動手順を示すフローチャートである。
通信時間帯が夜間であったり、通信エリアがトラフィックの少ない地域である場合など、出力レベルが低く、リニアライザを必要としない状況に置いては、リニアライザをOFFにして消費電力を抑え、大きい出力電力が必要になった時に、再びリニアライザをONにすることが考えられる。この場合、図16に示す手順において起動する。この際には当然通信中であるため、フィードバックループをクローズする時に急激な送信波の位相と振幅変動を起こさせないために、フィードバックループのクローズ前に補償係数を1+j0にセットし、μ値も小さい値にし、起動段階で歪が発生するのを防ぐ必要がある。
【0070】
図16において、まず、ステップS110で、リニアライザデジタル部を起動し、ステップS111において、フィードバックループをオープンにし、ステップS112において、フィードバックATT値をリニアライザがOFFになる以前の値に設定し、再度微調整する。次に、ステップS113において、フィードバック信号遅延量をリニアライザがOFFになる以前の値に設定し、再度微調整する。そして、ステップS114において、歪補償テーブルのエントリを1+j0に設定する。更に、ステップS115において、μ値を最小値に設定する。そして、ステップS116において、フィードバックループをクローズし、ステップS117において、歪補償テーブルの更新を行い、更新が終わったか否かを判断する。ステップS117において、更新が完了していない場合には、ステップS117を繰り返す。ステップS177で、更新が完了した場合には、ステップS118で、通常動作に移行する。
【0071】
なお、この起動手順は、前述の各起動手順と組み合わせることが可能であり、これは、当業者によれば、容易に理解されるであろう。
図17は、移動局にリニアライザを適用した場合の構成例である。
【0072】
なお、同図において、図2、図4と同じ構成要素には同じ参照符号を付し、説明を省略する。
移動局にリニアライザを適用させた場合、基地局と比べ、出力電力が小さいなどの規模の違いから、図17に示すようにアンテナ26、アンテナ26と同じインピーダンスの終端部66及びその切り替え器(スイッチ65)を小型で小電力のもので構成することが可能であり、起動時において通常動作前の補償係数更新完了までは、信号を終端部66に終端させて、電波をアンテナ26から出力させずに、各調整及び補償係数作成が可能となる。その他は、基地局を基本とした上記実施形態における場合と同様であり、起動手順も、前述の起動手順に加え、リニアライザの起動の一番最初にアンテナ26を終端部66に切り替え、リニアライザの起動完了後に終端部66をアンテナ26に切り替える様にすればよい。
【0073】
なお、移動局は基地局と違い、常に送信を行うことは無いので、設定した時間毎に送信系を立ち上げ、定期的に補償係数の更新作業を行っておくことにより、通常の送信動作に入る際に補償係数の再更新をする必要をなくし、素早く通常動作モードに入るようにすることが可能である。
【0074】
もちろん、基地局においても、アンテナとアンテナと同じインピーダンスを有する終端部とをスイッチを用いて切り替えるようにすることは可能であり、前述したように、起動手順としては、終端部を有する場合と、有しない場合とで、使い分けることが好ましい。
<付記>
1.フィードバックループを持ち、歪補償係数の作成・更新機能を有する非線形歪補償装置を有する通信装置の起動方法であって、
(a)該フィードバックループをオープンするステップと、
(b)該通信装置の有するアナログ信号のレベル調整と位相調整を行うステップと、
(c)該フィードバックループをクローズするステップと、
(d)該歪補償係数の作成・更新を行うステップと、
を備えることを特徴とする起動方法。
2.(e)前記ステップ(a)の前に、前記通信装置のデジタル部を起動するステップと、
(f)前記ステップ(a)と(b)の間に、該通信装置のアナログ部の起動を行うステップと、
を更に備えることを特徴とする付記1に記載の起動方法。
3.前記レベル調整は、前記通信装置の電波を送信するために信号を増幅する増幅器のゲインを相殺するための調整であることを特徴とする付記1に記載の起動方法。
4.前記位相調整は、前記通信装置のアナログ部において生じる、アナログ的な信号遅延を調整し、フィードバックループを伝送された信号と、直接前記非線形歪補償装置に入力された信号のタイミングを一致させる調整であることを特徴とする付記1に記載の起動方法。
5.前記通信装置は、マルチキャリア伝送を行い、
(g)各キャリア毎の振幅及び位相調整を行うステップを、
更に備えることを特徴とする付記1に記載の起動方法。
6.前記複数のキャリアが全体で占有する帯域の中心周波数を有する信号を用いて、前記ステップ(b)を行うことを特徴とする付記5に記載の起動方法。
7.前記歪補償係数の作成・更新は、テスト信号を用いて作成することを特徴とする付記1に記載の起動方法。
8.前記通信装置は、複数の送信系からなり、これら複数の送信系を順次切り替えることにより、フィードバックループを構成し、前記歪補償係数の作成・更新を行うことを特徴とする付記1に記載の起動方法。(3)
9.前記歪補償係数の作成・更新ステップを複数設定可能とすることを特徴とする付記1に記載の起動方法。
10.前記歪補償係数の作成・更新ステップを最小に設定し、該歪補償係数の作成・変更に使用する信号のレベルを最小値から多段に変化させ、順次大きくしていくことによって、該歪補償係数の作成・変更を行うことを特徴とする付記9に記載の起動方法。
11.前記歪補償係数の作成・更新の初期値として、予め測定された値を使うことを特徴とする付記1に記載の起動方法。
12.前記歪補償係数の作成・更新の初期値として、全ての係数を1+j0(ここで、jは虚数単位)に設定することを特徴とする付記1に記載の起動方法。
13.前記歪補償係数の作成・更新処理の収束判定は、前記非線形歪補償装置に直接入力される信号と、前記フィードバックループを伝送され、レベル調整された信号との差信号のレベルの大きさを検出して行うことを特徴とする付記1に記載の起動方法。
14.前記歪補償係数の作成・更新処理の収束判定は、前記送信部から送出直前の信号の帯域外輻射レベルを検出することによって行うことを特徴とする付記1に記載の起動方法。
15.前記非線形歪補償装置が一旦OFFにされた後、再びONにされる場合、前記ステップ(b)のレベル調整及び、位相調整処理の初期値として、該非線形歪補償装置がOFFにされる直前の値を使用することを特徴とする付記1に記載の起動方法。
16.前記通信装置の送出側には、アンテナと、該アンテナと同等のインピーダンスを有する信号終端部とを有し、前記歪補償係数の作成・更新処理のための信号を該信号終端部で終端しながら、該歪補償係数の作成・更新処理を行うことを特徴とする付記1に記載の起動方法。
【0075】
【発明の効果】
本発明によれば、リニアライザを有する送信装置の各部調整及び補償係数を正確に設定することができ、なお、かつ、他のシステムへの帯域外輻射などを抑えることが可能となる。
【図面の簡単な説明】
【図1】リニアライザの原理構成を示す図である。
【図2】本発明の実施形態の起動方法の基本手順を適用する送信装置の構成図である。
【図3】図2の基本構成における、起動手順を示すフローチャートであり、本発明の実施形態における基本起動手順を示す図である。
【図4】本発明の実施形態を適用する基地局送信部の構成図である。
【図5】本実施形態で示している適応プリディストータ型のリニアライザの構成及び動作を説明する図である。
【図6】図4の送信装置における起動手順を示すフローチャートである。
【図7】マルチキャリアタイプの歪補償構成の1構成例であるマルチDACを用いた場合のリニアライザ構成を示す図である。
【図8】図7の構成における起動手順の一例を示すフローチャートである。
【図9】本発明の実施形態の起動手順の別の実施形態を説明するための送信器の回路構成例を示した図である。
【図10】図9に示す補償係数時分割更新構成に対する起動手順を示すフローチャートである。
【図11】アンテナを付けた状態(電波が発射する状態)においてリニアライザを有する送信装置の起動手順を示すフローチャートである。
【図12】歪補償係数の更新ステップであるμ値を可変させるための構成例を示した図である。
【図13】歪補償テーブルの係数値を初期設定について説明する図である。
【図14】歪補償係数の収束判定のための構成の一例を示す図である。
【図15】歪補償係数の収束判定のための別の構成例を示す図である。
【図16】リニアライザOFF状態からのリニアライザの起動手順を示すフローチャートである。
【図17】移動局にリニアライザを適用した場合の構成例である。
【符号の説明】
10、37 歪補償テーブル
11、36 歪補償信号更新部
12、25 PA
13、35、55 減算器
14、21、24、29、50、57 乗算器
20 変調部
22、54 DAC
23、31、60 (バンドパス)フィルタ
26 アンテナ
27、28 局部発振器
30 可変減衰器(VATT)
32、63 ADC
33 可変遅延器
34 遅延量制御部
38、62、65 スイッチ
40 テスト信号発生部
41 飽和処理部
51 振幅・位相調整器
52、53、56 加算器
61 電力測定部
66 終端部

Claims (5)

  1. 入力信号を歪補償処理後に変換したアナログ信号を増幅する増幅器の出力をフィードバックするフィードバックループと、該入力信号と該フィードバックされた信号とに基づいて該歪補償処理に用いる歪補償係数の作成・更新を行う歪補償信号更新部と、を有する非線形歪補償装置を有する通信装置の起動方法であって、
    (a)該フィードバックループを オープンするステップと、
    (b)該通信装置の有するアナログ信号のレベル調整と位相調整を行うステップと、
    (c)該フィードバックループをクローズするス テップと、
    (d)該歪補償係数の作成・更新を行うステップと、
    を備え
    該歪補償係数の作成・更新ステップを最小に設定し、該歪補償係数の作成・変更に使用する信号のレベルを最小値から多段に変化させ、順次大きくしていくことによって、該歪補償係数の作成・変更を行うことを特徴とする起動方法。
  2. 前記通信装置は、マルチキャリア伝送を行い、(g)各キャリア毎の振幅及び位相調整を行うステップを、更に備えることを特徴とする請求項1に記載の起動方法。
  3. 前記通信装置は、複数の送信系からなり、これら複数の送信系を順次切り替えることにより、フィードバックループを構成し、前記歪補償係数の作成・更新を行うことを特徴とする請求項1に記載の起動方法。
  4. 前記歪補償係数の作成・更新ステップを複数設定可能とすることを特徴とする請求項1に記載の起動方法。
  5. 前記歪補償係数の作成・更新の初期値として、全ての係数を1+j0(ここで、jは虚数単位)に設定することを特徴とする請求項1に記載の起動方法。
JP2000168844A 2000-06-06 2000-06-06 非線形歪補償装置を有する通信装置の起動方法 Expired - Fee Related JP4326673B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000168844A JP4326673B2 (ja) 2000-06-06 2000-06-06 非線形歪補償装置を有する通信装置の起動方法
US09/805,870 US6907085B2 (en) 2000-06-06 2001-03-14 Activation method of communications apparatus with a non-linear distortion compensation device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000168844A JP4326673B2 (ja) 2000-06-06 2000-06-06 非線形歪補償装置を有する通信装置の起動方法

Publications (2)

Publication Number Publication Date
JP2001345718A JP2001345718A (ja) 2001-12-14
JP4326673B2 true JP4326673B2 (ja) 2009-09-09

Family

ID=18671794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000168844A Expired - Fee Related JP4326673B2 (ja) 2000-06-06 2000-06-06 非線形歪補償装置を有する通信装置の起動方法

Country Status (2)

Country Link
US (1) US6907085B2 (ja)
JP (1) JP4326673B2 (ja)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002223130A (ja) * 2001-01-25 2002-08-09 Fujitsu Ltd 送信装置および送信方法
KR100446500B1 (ko) * 2001-03-19 2004-09-04 삼성전자주식회사 비선형 왜곡 보상 방법 및 비선형 왜곡 보상 회로
GB2376583B (en) * 2001-06-15 2005-01-05 Wireless Systems Int Ltd Time alignment of signals
JP2003188656A (ja) 2001-12-21 2003-07-04 Nec Corp 歪補償回路
US7657241B2 (en) * 2002-02-01 2010-02-02 Qualcomm, Incorporated Distortion reduction calibration
US8380143B2 (en) * 2002-05-01 2013-02-19 Dali Systems Co. Ltd Power amplifier time-delay invariant predistortion methods and apparatus
US6985704B2 (en) 2002-05-01 2006-01-10 Dali Yang System and method for digital memorized predistortion for wireless communication
US8811917B2 (en) 2002-05-01 2014-08-19 Dali Systems Co. Ltd. Digital hybrid mode power amplifier system
US8064850B2 (en) 2002-05-01 2011-11-22 Dali Systems Co., Ltd. High efficiency linearization power amplifier for wireless communication
US8472897B1 (en) 2006-12-22 2013-06-25 Dali Systems Co. Ltd. Power amplifier predistortion methods and apparatus
US7551905B2 (en) 2002-05-31 2009-06-23 Fujitsu Limited Distortion compensation apparatus
US7194043B2 (en) * 2002-05-31 2007-03-20 Lucent Technologies Inc. System and method for predistorting a signal to reduce out-of-band error
EP1511180B1 (en) * 2002-05-31 2011-03-09 Fujitsu Limited Distortion compensator
DE60238508D1 (de) * 2002-05-31 2011-01-13 Fujitsu Ltd Verzerrungskompensationsvorrichtung
WO2003103164A1 (ja) * 2002-05-31 2003-12-11 富士通株式会社 適応制御装置
DE10234657A1 (de) * 2002-07-29 2004-02-19 Infineon Technologies Ag Sendeanordnung, insbesondere für den Mobilfunk
US7415077B2 (en) * 2002-07-29 2008-08-19 Infineon Technologies Ag Transmission arrangement, particularly for mobile radio
JP4142384B2 (ja) 2002-10-01 2008-09-03 松下電器産業株式会社 送信装置
US6949976B2 (en) 2002-10-10 2005-09-27 Fujitsu Limited Distortion compensating amplifier device, amplifier system, and wireless base station
JP4048202B2 (ja) * 2002-10-10 2008-02-20 富士通株式会社 歪み補償増幅装置、増幅システムおよび無線基地局
KR100472070B1 (ko) * 2002-10-16 2005-03-10 한국전자통신연구원 선형화가 가능한 적응 배열 안테나 시스템 및 그 선형화방법
US7206355B2 (en) * 2002-12-02 2007-04-17 Nortel Networks Limited Digitally convertible radio
US7415367B2 (en) * 2003-05-20 2008-08-19 Arcom Digital, Llc System and method to locate common path distortion on cable systems
US7263136B2 (en) * 2003-07-14 2007-08-28 The Boeing Company Predistortion modulator
JP4641715B2 (ja) 2003-11-14 2011-03-02 富士通株式会社 歪補償装置及び無線基地局
JP2005167541A (ja) * 2003-12-02 2005-06-23 Matsushita Electric Ind Co Ltd 送信機
JP4371830B2 (ja) 2004-01-27 2009-11-25 富士通株式会社 歪補償増幅装置および基地局
EP1615338A1 (de) * 2004-07-06 2006-01-11 Siemens Aktiengesellschaft Verfahren und Anordnung zur linearisierung einer Leistungsverstärkerkennlinie
US20060024062A1 (en) * 2004-07-28 2006-02-02 Nortel Networks Limited Pre-compensation for modulator distortion in optical systems
JP4492246B2 (ja) * 2004-08-02 2010-06-30 富士通株式会社 歪み補償装置
JP4555702B2 (ja) * 2005-02-21 2010-10-06 富士通株式会社 歪補償装置
JP4619827B2 (ja) * 2005-03-07 2011-01-26 富士通株式会社 歪補償装置
JP4308163B2 (ja) * 2005-03-22 2009-08-05 富士通株式会社 歪補償装置
EP1708360A1 (en) * 2005-03-30 2006-10-04 Siemens Aktiengesellschaft Method and apparatus for generating a high frequency signal
ATE464698T1 (de) * 2006-05-22 2010-04-15 Ericsson Telefon Ab L M Vorrichtung zum überwachen nichtlinearer verzerrungen von funksignalen und verfahren dafür
JP4480711B2 (ja) * 2006-12-13 2010-06-16 富士通株式会社 適応制御装置
CN104202279A (zh) 2006-12-26 2014-12-10 大力系统有限公司 用于多信道宽带通信系统中的基带预失真线性化的方法和系统
US7957707B2 (en) * 2007-03-30 2011-06-07 Freescale Semiconductor, Inc. Systems, apparatus and method for performing digital pre-distortion based on lookup table gain values
WO2009040897A1 (ja) * 2007-09-26 2009-04-02 Fujitsu Limited 送受信増幅器および遅延偏差補償方法
JP5016435B2 (ja) * 2007-10-01 2012-09-05 株式会社日立国際電気 歪補償装置
US8391808B2 (en) * 2008-02-28 2013-03-05 Broadcom Corporation Method and system for estimating and compensating non-linear distortion in a transmitter using calibration
JP5012581B2 (ja) * 2008-03-06 2012-08-29 富士通株式会社 歪補償増幅装置および補正方法
JP5104623B2 (ja) * 2008-07-29 2012-12-19 富士通株式会社 遅延量推定装置および信号送信装置
JP5404219B2 (ja) * 2009-07-08 2014-01-29 三菱電機株式会社 アレーアンテナ用送信機
JP5060525B2 (ja) * 2009-08-03 2012-10-31 富士通株式会社 基地局
CN105141513B (zh) 2010-09-14 2018-12-14 大力系统有限公司 操作分布式天线系统的方法和在该系统中进行通信的方法
JP5755875B2 (ja) * 2010-12-27 2015-07-29 株式会社日立国際電気 歪み補償回路および歪み補償方法
SI2664060T1 (sl) * 2011-01-11 2020-10-30 Aviat Networks, Inc. Sistemi in postopki za radiofrekvenčni oddajnik z izboljšano linearnostjo in močnostnim izhodom z uporabo predhodnega popačenja in gan (galium nitrid) naprave za ojačenje moči
BR112013002605B1 (pt) * 2011-02-18 2022-08-23 Sun Patent Trust Método de transmissão, aparelho de transmissão, método de recepção e aparelho de recepção
JP5673238B2 (ja) * 2011-03-10 2015-02-18 富士通株式会社 電力増幅装置、送信機及び電力増幅装置制御方法
US8837620B2 (en) * 2011-05-03 2014-09-16 Optis Cellular Technology, Llc Adaptive multi-channel transmitter linearization system using a shared feedback receiver
JP5804092B2 (ja) * 2012-02-09 2015-11-04 日本電気株式会社 送信機および送信方法
JP5811929B2 (ja) * 2012-03-30 2015-11-11 富士通株式会社 無線装置、歪補償方法、及び歪補償プログラム
CN103222243B (zh) * 2012-12-05 2016-05-25 华为技术有限公司 一种数据处理的方法及装置
JP6059003B2 (ja) * 2012-12-26 2017-01-11 パナソニック株式会社 歪み補償装置及び歪み補償方法
CN103107967B (zh) * 2013-01-25 2016-02-03 大唐移动通信设备有限公司 一种预失真系数的更新方法和系统
WO2015176263A1 (zh) * 2014-05-22 2015-11-26 华为技术有限公司 共本振电路、发射系统和确定共本振电路的校正系数的方法
JP2016072696A (ja) * 2014-09-26 2016-05-09 富士通株式会社 歪み補償装置及び歪み補償方法
JP6413795B2 (ja) * 2015-01-23 2018-10-31 富士通株式会社 歪補償装置
EP3306817B8 (en) * 2016-10-07 2021-04-21 Rohde & Schwarz GmbH & Co. KG Predistortion system and method
US9876657B1 (en) * 2017-03-06 2018-01-23 Xilinx, Inc. System and method for downlink processing in communication systems
US10608606B2 (en) 2017-06-23 2020-03-31 Skyworks Solutions, Inc. Power amplifier noise suppression using feedback
US10581384B2 (en) * 2017-06-23 2020-03-03 Skyworks Solutions, Inc. Power amplifier with phase-shifted band-pass feedback
US20200244509A1 (en) * 2019-01-28 2020-07-30 Qualcomm Incorporated In-phase and quadrature-phase estimation and correction using kernel analysis
US11770145B2 (en) 2021-08-27 2023-09-26 Samsung Electronics Co., Ltd System and method for efficient initialization of memory digital pre-distorter coefficients to reduce calibration time

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0654006A (ja) 1992-08-03 1994-02-25 Fujitsu Ltd 送信電力回路
JP3323715B2 (ja) 1995-11-30 2002-09-09 富士通株式会社 無線装置
US5959499A (en) * 1997-09-30 1999-09-28 Motorola, Inc. Predistortion system and method using analog feedback loop for look-up table training
US6275685B1 (en) * 1998-12-10 2001-08-14 Nortel Networks Limited Linear amplifier arrangement
US6697436B1 (en) * 1999-07-13 2004-02-24 Pmc-Sierra, Inc. Transmission antenna array system with predistortion

Also Published As

Publication number Publication date
JP2001345718A (ja) 2001-12-14
US6907085B2 (en) 2005-06-14
US20010051504A1 (en) 2001-12-13

Similar Documents

Publication Publication Date Title
JP4326673B2 (ja) 非線形歪補償装置を有する通信装置の起動方法
US8022763B2 (en) Amplifier failure detection apparatus
US6859099B2 (en) Nonlinear distortion compensation power amplifier
US6657493B2 (en) Distortion compensation apparatus and distortion compensation method
US6864745B2 (en) Distortion compensation device
JP5071370B2 (ja) 歪補償装置及び方法
US7561636B2 (en) Digital predistortion apparatus and method in power amplifier
US9124324B2 (en) Dual loop digital predistortion for power amplifiers
JP4617265B2 (ja) 歪補償装置及び歪補償方法
JP4863729B2 (ja) 歪補償装置及び歪補償方法
US7613250B2 (en) Distortion compensation apparatus
WO2003019773A1 (en) Calibration of an adaptive signal conditioning system
US7215717B2 (en) Distortion compensation circuit
JP2010147805A (ja) 歪補償装置及び方法
JPH11511927A (ja) プレ・ポストひずみ増幅器
US8804872B1 (en) Dynamic determination of volterra kernels for digital pre-distortion
KR20100105487A (ko) 전력 증폭 장치 및 전력 증폭 방법
JP3939888B2 (ja) 非線形歪み補償電力増幅器
US6744315B2 (en) Transmission amplifier
JP2006270797A (ja) 歪み補償装置及び歪み補償方法
JP2003078360A (ja) 歪み補償装置
JP4048202B2 (ja) 歪み補償増幅装置、増幅システムおよび無線基地局
JP2003078451A (ja) 増幅装置
JP3322307B2 (ja) 送信機
JP2003143020A (ja) 送信電力制御装置及び送信電力制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090609

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090610

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130619

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140619

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees