JP4492246B2 - 歪み補償装置 - Google Patents

歪み補償装置 Download PDF

Info

Publication number
JP4492246B2
JP4492246B2 JP2004225546A JP2004225546A JP4492246B2 JP 4492246 B2 JP4492246 B2 JP 4492246B2 JP 2004225546 A JP2004225546 A JP 2004225546A JP 2004225546 A JP2004225546 A JP 2004225546A JP 4492246 B2 JP4492246 B2 JP 4492246B2
Authority
JP
Japan
Prior art keywords
coefficient
storage unit
distortion compensation
distortion
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004225546A
Other languages
English (en)
Other versions
JP2006050073A (ja
Inventor
英治 車古
康人 舟生
健 大庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004225546A priority Critical patent/JP4492246B2/ja
Priority to US11/107,851 priority patent/US7466762B2/en
Publication of JP2006050073A publication Critical patent/JP2006050073A/ja
Application granted granted Critical
Publication of JP4492246B2 publication Critical patent/JP4492246B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36Modulator circuits; Transmitter circuits
    • H04L27/366Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
    • H04L27/367Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
    • H04L27/368Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion adaptive predistortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Description

本発明は、歪み補償装置に関し、例えば、移動通信システムで用いられる無線基地局の送信用増幅器に用いて好適な歪み補償装置に関する。
移動通信システムにおける無線基地局は、移動局に対して大電力で送信を行うため、電力増幅器で発生する歪みを低減するために歪み補償装置を備えている。
歪み補償の方式としては、種々の方式があるが、その1例として、プレディストーション方式が挙げられる。
プレディストーション方式とは、予め増幅器への入力前の信号に対して、増幅器で発生する歪みに対して逆の歪み特性を与えることにより、増幅後の信号の歪みを低減する方式である。
ここで、増幅器で発生する歪みは、入力信号(特に入力信号のレベル)によって変化するため、入力信号を関数として、逆の歪み特性を与えるための係数(歪み補償係数)を算出し、この係数に基づいて入力信号を補正することが好ましい。
従って、プレディストーション方式では、入力信号から生成されるアドレスに対応させて歪み補償係数を記憶する係数テーブル(LUT:Look Up Table)を用いられる。
尚、係数テーブルは、電源起動やリセットをトリガとして、専用回路により高速に係数を書き込み、運用開始前には、全ての係数をセット完了とされる。
プレディストーション方式について開示した発明として次の特許文献がある。
特開2001−267850号公報
先に説明した背景技術によれば、歪み補償装置における係数テーブルは、電源起動やリセットをトリガとして、専用回路により高速に係数を書き込まれる。
しかし、きめ細やかな歪み補償を行うためには、入力信号の微妙な変化に対してそれぞれ歪み補償係数を記憶しなければならず、書き込むべき係数データが増大し、書き込み完了まで時間を要することとなり、運用開始により増幅器からの信号の送信が開始されるまで長時間かかることとなる。
そこで、本発明の目的の1つは、送信開始までの時間を短縮することである。
尚、上記目的に限らず、後述する発明を実施するための最良の形態に示す各構成により導かれる効果であって、従来の技術によっては得られない効果を奏することも本発明の目的の1つとして位置付けることができる。
(1)本発明では、送信信号に対して歪み補償処理を施してから増幅する歪み補償装置において、前記歪み補償処理に用いられる係数を記憶するための係数記憶部と、該係数の初期値を記憶する初期値記憶部と、前記係数記憶部への初期書き込みに際して、該初期値記憶部に記憶された係数のうち、第1の部分に対応する係数に制限して前記係数記憶部に記憶させ、第2の部分に対応する係数についてはその後前記係数記憶部に記憶させる制御を行なう制御部と、を備えたことを特徴とする歪み補償装置を用いる。
(2)本発明では、前記第1の部分の係数は、前記第2の部分の係数に対して、送信信号のレベルがより大きいレベルに対応する、ことを特徴とする(1)記載の歪み補償装置を用いる。
(3)本発明では、前記制御部は、前記第2の部分は、初期書き込みに対して所定時間経過後に行なうように制御することを特徴とする(1)記載の歪み補償装置を用いるを用いる。
(4)本発明では、前記係数記憶部に記憶した係数を更新する係数更新部を備え、前記制御部は、前記第1の部分に対応する係数の前記係数記憶部への記憶後、該記憶した第1の部分に対応する係数の前記更新を許容し、前記第2の部分に対応する係数の前記係数記憶部への記憶の際には、該更新を規制する、ことを特徴とする(1)記載の歪み補償装置を用いる。
(5)本発明では、前記係数記憶部に前記第1の部分に対応する係数を記憶した後であって、前記第2の部分に対応する係数を記憶する前について、前記歪み補償処理に用いる係数を、前記第1の部分に対応する係数に制限する制限部を備えたことを特徴とする(1)記載の歪み補償装置を用いる。
(6)本発明では、前記制限部は、前記係数記憶部への前記第2の部分に対応する係数の記憶後に前記制限を行なわないように制限の解除を行なう、ことを特徴とする(5)記載の歪み補償装置を用いる。
(7)本発明では、前記初期書き込み後に、前記送信信号のレベルが所定のレベル以上で入力されることが予定されている場合には、前記第1の部分は前記第2の部分に対して高いレベルの送信信号に対応する係数とすることを特徴とする(1)記載の歪み補償装置を用いる。
(8)本発明では、前記初期書き込み後に、所定時間にわたって、前記送信信号のレベルが所定のレベル以下で入力されることが予定されている場合には、前記第1の部分は前記第2の部分に対して低いレベルの送信信号に対応する係数とすることを特徴とする(1)記載の歪み補償装置を用いる。
(9)本発明では、前記第1の部分に対応する係数の前記係数記憶部への記憶後、前記増幅器の出力信号の歪みを検出する歪み検出部を備え、前記制御部は、該歪み検出部における検出結果に応じて、前記前記第2の部分に対応する係数の前記係数記憶部への記憶制御を実行する、ことを特徴とする(1)記載の歪み補償装置を用いる。
(10)本発明では、前記第1の部分に対して、前記第2の部分は、送信信号のレベルがより小さいレベルに対応する係数であり、前記制御部は、前記歪み補償を行なわない場合において前記第1の部分に対応する送信信号のレベルを入力した際に、前記増幅器で発生するであろう歪み量よりも所定だけ小さい歪み量を前記歪み検出部が検出した場合に、前記第2の部分に対応する係数に関する前記記憶制御を実行する、ことを特徴とする(9)記載の歪み補償装置を用いる。
(11)本発明では、送信信号に対して歪み補償処理を施してから増幅する歪み補償装置において、前記歪み補償処理に用いられる係数を記憶するための係数記憶部と、該係数の初期値を記憶する初期値記憶部と、該初期値記憶部に記憶された係数のうち、第1の部分に対応する係数を該係数記憶部に記憶した後に、該第1の部分に対応する係数を用いた前記歪み補償処理を施した信号を送信させつつ、第2の部分に対応する係数について前記係数記憶部に記憶させる制御を行なう制御部と、を備えたことを特徴とする歪み補償装置を用いる。
本発明にかかる歪み補償装置によれば、送信開始までの時間を短縮することができることとなる。
以下、図面を参照することにより、本発明の実施の形態について説明する。
〔a〕第1実施形態の説明
本実施形態では、係数テーブルの書き込み方を工夫する。
・「歪み補償装置」
次に図1を用いて、本発明に係る歪み補償装置について説明する。
図1は、本発明に係る歪みの補償装置を示す図である。このような歪み補償装置は、移動通信システムにおける無線基地局の送信用増幅ユニットとして用いることができる。もちろん、移動通信に限らず、一般の無線装置に適用することもできる。
図において、1は入力信号に対して所定の遅延を与える第1遅延部、2は入力信号に応じてアドレスを出力するアドレス生成部、3は歪み補償処理に用いる歪み補償係数を記憶するための係数記憶部(LUT)、4は歪み補償係数を用いてプレディストーションを行なう歪み補償部、5はD/A変換部、6は歪み補償の対象である増幅器、7は増幅後の信号の一部をフィードバック信号として抽出するためのカプラ、8はA/D変換部、9は第所定の遅延を与える第2遅延部、10は係数記憶部3に記憶している係数の更新を行なう係数更新部、11は係数記憶部3に記憶する対象の歪み補償係数を記憶する初期値記憶部、12は各ブロックの制御を行う制御部(例えば汎用のプロセッサも用いる)、13はフィードバック信号に含まれる歪み量を検出して制御部12に通知する歪み検出部を示す。
・「歪み補償装置の動作」
次に図1に示した歪み補償装置における動作について説明する。
歪み補償装置に入力された送信信号としてのx(t)は、第1遅延部1において、所定の遅延が与えられた後に、歪み補償部4に入力される。ここで、所定の遅延を与えるのは、送信信号であるx(t)に基づいて、係数記憶部3から歪み補償係数h(p)を出力するために必要とされる時間を確保するためである。
即ち、x(t)は、アドレス生成部2に入力され、そのレベルに応じたアドレスpが出力される。
係数記憶部3は、そのアドレスに記憶している歪み補償係数を読み出して、h(p)として歪み補償部4に与えるのである。
歪み補償処理部4は、送信信号x(t)に対して、係数記憶部3からの歪み補償係数h(p)を用いて、増幅器における歪み特性に対して、逆の歪み特性を与えることにより、プレディストーションを実行する。
即ち、増幅器6の歪み特性をF(p)、Gを線型増幅係数とすると、
h(p)×F(p)=G
となるようなh(p)を送信信号x(t)に乗算することで、
y(t)=F(p)×h(p)×x(t)=G・x(t)
のように、送信信号の線形的な増幅を実現するのである。
歪み補償部4で、歪み補償処理された送信信号は、D/A変換部5でアナログ信号に変換され、増幅器6によって増幅される。
ここで、送信信号のレベルが大きいほど増幅器6において発生する歪み量も増大するが、歪み補償処理部4において、予め逆特性の歪みが与えられているため、その出力は線形化することとなる。
さて、増幅器6からの増幅後の信号は、送信信号として出力されることとなるが、その一部をカプラ7により抽出し、フィードバック信号として利用される。
即ち、A/D変換部8によって、デジタル信号に変換され、係数更新部10に与えられる。
係数更新部10は、送信信号であるx(t)を第2遅延部9において遅延させたものも同時に入力されており、この2つの入力を比較することで係数記憶部3における係数の更新を行う。
即ち、係数記憶部3における歪み補償係数にずれが生じていても、更新すべき歪み補償係数をh’(p)とすると、
h’(p)=G÷F(p)=G・x(t)・h(p)÷y(t)
により求まるため、求めたh’(p)を対応するh(p)に替えて記憶させることで、更新を行うことができる。
以上のように、図1に示した歪み補償増幅装置は、フォードバック信号を用いて、歪み補償係数を更新しつつ、プレディストーションを行うことができるのである。
・「係数記憶部3への初期書き込み」
次に、係数記憶部3への初期書き込みを行う際の手順について説明する。
歪み補償処理を行うには、係数記憶部3に、各送信信号のレベルに応じた歪み補償係数を予め記憶しておく必要がある。
しかし、この歪み補償増幅装置を搭載した無線基地局の起動時、この歪み補償増幅ユニットのリセット時等において、係数記憶部3における記憶内容を用いることは不可能か又は好ましくない。
従って、その場合は、初期値記憶部11から歪み補償係数を読み出して、係数記憶部3に記憶させる制御(初期書き込み)が必要となる。
しかし、先に説明したように、歪み補償係数はきめ細やかな歪み補償を実行しようとするほど、係数データのデータ量が増大し、係数記憶部3への記憶制御に要する時間が長くなるという問題がある。
そこで、この実施形態では、初期値記憶部に記憶している係数を第1の部分と、第2の

部分に分け(もちろん、更に3以上の部分に分けてもよい)、初期書き込みを行う際には、まず第1の部分に制限して書き込みを行い、第2の部分についてはその後書き込みように制御部12が制御するのである。
このようにすることで、この歪み補償増幅装置を搭載した無線基地局の起動時、この歪み補償増幅ユニットのリセット時等において、初期書き込みを行う歪み補償係数のデータ量が制限されることとなり、高速に初期書き込みを完了し、当該歪み補償増幅器から出力される増幅後の信号の送信を開始し、その後、残りの歪み補償係数を適宜書き込むことができ、送信開始までに要する時間が短縮されることとなる。
・「書き込み順に関する配慮」
更に、歪み補償係数の書き込み順に対する配慮を行うことは有用である。
即ち、先に説明したように、増幅器における歪みの発生量は、送信信号が大きくなる程増大し、抑制する必要が高い。
そこで、この実施形態では、初期書き込みを行う第1の部分は、送信信号のレベルが高い部分に対応する歪み補償係数(好ましくは、送信信号として入力される可能性のある最大の送信レベルを含む所定のレベル範囲に対応する歪み補償係数)とし、その後書き込みを行う第2の部分は、第1の部分に対して、送信信号のレベルが低い部分に対応する歪み補償係数とするのである。
尚、この制御は、制御部12が、初期値記憶部11から読み出して、係数記憶部3に記憶させるデータを第1の部分、第2の部分で区別して行なうことで可能である。
以上のような配慮を行うことで、係数記憶部11に最初に設定するデータは、比較的送信信号が大きい場合の歪み補償係数となり、全ての歪み補償係数の記憶前に、送信を開始したとしても、発生する歪みがあまりに大きくなってしまうことを防ぐことができる。
また、第2の部分については、制御部12が、第1の部分についての初期書き込みから所定時間経過したことを検出した場合に、行なうことができる。
もちろん他の部分もあれば、送信信号のレベルが大きい順に所定時間経過後とに順に、係数記憶部3への書き込みを行なうこともできる。
好ましくは、第1の部分の初期書き込み後、第2の部分の書き込みを行うまでの間に、第1の部分についての歪み係数の更新を係数更新部10により実行することが好ましい。
第2の部分の書き込みまでの時間を有効に利用して、送信信号のレベルが大きい部分についての歪み補償係数の最適化処理を進めることができるからである。
尚、更新の許可は制御部12が、係数更新部10に対して制御信号の送信により実行することが好ましい。第2の部分の書き込みに際しては、係数記憶部3において書き込みが同時に生ずることがないように制御部12は、更新を規制する制御信号を係数更新部10に与えることが好ましい。
・「初期書き込み後全ての歪み補償係数が記憶されるまでの配慮」
図2は、制限部としてのアドレス生成部2の構成を示す図である。
図において、21は送信信号であるx(t)のレベルを算出するレベル算出部、22は制御部12から指定された基準値を出力する基準値出力部、23はレベル算出部21からのレベルと基準値とを比較し、大きい方を選択的に出力(同じ場合は、レベル算出部21を選択)する比較部、24は比較部23からの信号をアドレス情報に変換して出力するアドレス変換部をそれぞれ示す。
係数記憶部3に第1の部分についての係数は記憶されたものの、第2の部分についての係数が記憶されていない状態において、送信信号x(t)のレベルに基づいて変換された先のアドレスが第2の部分用の記憶領域である場合は、エラーとなってしまう。
そこで、この実施形態では、制御部12は、初期書き込みで既に書き込みを完了している歪み補償係数であって、送信信号のレベルが最小のレベルを、初期書き込み後までに、基準値として基準値出力部22に設定する。
従って、初期書き込み後入力された送信信号x(t)が基準値より大きい場合は、比較部23により選択され、アドレス変換部24により、第1の部分に対応する記憶領域のアドレスが出力され、歪み補償係数が適性に読み出されることとなる。
そして、初期書き込み後入力された送信信号x(t)が基準値より小さい場合は、比較部23に基準値が選択され、アドレス変換部24により、第1の部分であって、送信信号のレベルが最小のものに対応する歪み補償係数のアドレスが出力されることとなる。
このように、いまだ書き込みが完了していない部分に対応する送信信号が入力された場合でも、歪み補償係数が出力されることとなる。
尚、他の案として、初期書き込みで既に書き込みを完了している歪み補償係数であって、送信信号のレベルが最小のレベルに対して1ステップ小さいレベルを基準値として制御部12は設定しておき、そのレベルをアドレス変換部24で変換した場合には、歪み補償係数として、x(t)が変化しないような値を記憶させておくこともできる。
このようにすることで、書き込みが行われていない送信信号については、歪み補償処理を施すことを断念することで、不適正な歪み補償処理が施される可能性を低減するのである。
以上のように、制御部12は、基準値を制御して、歪み補償処理に用いる歪み補償係数を第1の部分に制限することができるが、もちろん、第2の部分についての係数記憶部3への書き込みが完了した場合は、基準値を下げ、第2の部分についても歪み補償係数として参照可能とすることが望ましい。
・「多段書き込み」
先の例では、2段階の書き込みについて主に説明したが、更に多段に書き込みを行う場合について図3〜5を用いて説明する。
図3は、増幅器における歪み曲線を示す図である。
先に説明したように、増幅器の出力電力が大きい(入力信号が大きい)ほど、歪みは増大することがわかる。
尚、歪み規格値とは、歪み補償増幅装置として許される、最大の歪み発生量を示すものであり、歪み補償増幅器は基本的にこれ以上の歪みの発生を抑える必要がある値である。
出力電力がA〜B1の間は、歪み補償処理なしには、歪み規格値を超えており、一方、B2〜B1、C〜B2の間は歪み補償処理なしであっても、歪み規格値以下である。
従って、この場合は、図4に示すように、係数記憶部3(LUT)には、初期書き込みとして、まず、電力A〜B1部分の書き込みを行ない、次に、B1〜B2部分の書き込みを行い、最後に電力B2〜C部分についての書き込みを行なうことが望ましい。
これの時系列的に示した図が図5であり、この歪み補償増幅装置を搭載した無線基地局の起動、この歪み補償増幅ユニットのリセットにより各種設定が「開始」され、所定時間の起動時間経過後、送信を開始すべき運用時間となるが、背景技術で説明したような手法によれば、図のように、歪み補償係数についてのデータが膨大なため、送信を開始すべき運用時間になってもまだ、係数記憶部3(LUT)の設定が完了していないことがわかる。
一方、本実施形態のごとく、複数段書き込み(LUT分割方式)を行なった場合は、図のように、起動時間内に、歪み規格値を超えてしまう可能性のある入力信号についての歪み補償係数の設定は完了しており、運用開始により、送信を開始したとしても、歪み規格値を超える歪みの発生を抑制することができる。
その後、先に説明したように、係数記憶部3におけるA〜B1についての更新が実行され、更新を中止する際に、電力B1〜B2についての歪み補償係数の係数記憶部3への書き込みが実行される。
電力B1〜B2についての更新、電力B2からCについての書き込みもその後同様に実行される。
このように、この実施形態では、多段に書き込みを行いつつ、歪み規格値を超える歪みの発生を防止しつつ、送信の早期開始を実現することができる。
・「起動・リセットの種類に応じた初期書き込み制御」
この実施形態では、この歪み補償増幅装置を搭載した無線基地局が起動される場合と、この歪み補償増幅ユニットだけリセットされる場合などによって、初期設定後入力される送信信号のレベルが大きく異なることがあることに配慮する。
即ち、この歪み補償増幅装置を搭載した無線基地局が起動される場合等は、図6に示した上側の図から明らかなように、初期設定が完了してから、運用が開始されても、送信信号のレベルは0から徐々の増加するし、送信信号が、図3で示した歪み規格値を超える可能性のあるレベルにまで送信信号のレベルが上昇するまでに△tで示す時間だけまだ余裕があることがある。
これは、送信を中断していて即再開するケースではないため、送信すべき信号も当初は少なく、このように送信信号のレベルも徐々に増加することとなる。
従って、このように、所定レベル(例えば、歪み規格値に達する可能性のあるレベル基準)以下で所定時間送信信号が入力されることが予定されている場合には、初期書き込みの対象とするのは、図3における電力B1〜B2又はB2〜Cに対応する歪み補償係数とし、所定時間(△t)経過するまでに、電力A〜B1についての書き込みを完了させることが望ましい。
これにより、△tの間における歪みも、電力B1〜B2又はB2〜Cに対応する歪み補償係数の利用により、効果的に抑制され、更に、送信信号のレベルが高くなった場合についても、電力A〜B1についての歪み補償係数の利用により歪みは効果的に抑制される。
一方、この歪み補償増幅ユニットだけリセットされる場合等は、図6に示した下側の図から明らかなように、初期設定の完了後、いきなり歪み規格値を超える可能性のある、大きいレベルの送信信号入力される。
これは、送信を中断していて即再開するケースであるため、送信すべき信号も多く、このように送信信号のレベルも最初から高いのである。
従って、このように、所定レベル(例えば、歪み規格値に達する可能性のあるレベル基準)以上で所定時間送信信号が入力されることが予定されている場合には、初期書き込みの対象とするのは、図3における電力A〜B1に対応する歪み補償係数とし、その後段階的に、電力B1〜B2又はB2〜Cに対応する歪み補償係数を書き込むことが望ましい。
好ましくは、制御部12は、この歪み補償増幅装置を搭載した無線基地局が起動される場合、この歪み補償増幅ユニットだけリセットされる場合等をそれぞれ異なるモードとして識別し、識別したモードにより、対応する初期書き込み制御を選択的に実行する。
〔b〕第2実施形態の説明
本実施形態では、第1実施形態において、先行して初期書き込みを行った第1の部分についての歪み補償係数に対して、第2の部分についての歪み補償係数の書き込み次期を制御する。
図1において、歪み検出部13が示されているが、歪む検出部13は、カプラ7により抽出し、A/D変換部8により、デジタル信号に変換されフィードバック信号について歪み検出を行う。
そして、制御部12は、歪み検出部13において検出された歪み量に応じて第2の部分についての書き込み制御を実行する。
即ち、歪み検出部13としては、例えば、デジタルフィードバック信号に対してFFT
処理を施し、送信信号の帯域外に存在する歪み成分のレベルを検出し、その検出結果を制御部12へ通知する。
制御部12は、例えば図3で示した歪み規格値から所定値小さい歪み量である書き込み基準値と通知された歪み量を比較し、通知された歪み量が、書き込み基準値を超える場合には、第1の部分(電力A〜B1等に対応する歪み補償係数)についての更新処理を即中止し、第2の部分(電力B1〜B2に対応する歪み補償係数)の書き込み制御を実行するする。
歪み規格値には至らないものの、補済み補償係数の更新による歪み補償の精度の向上によりも優先して歪み補償係数の書き込みを行った方が送信される歪み量をより小さい値に抑えることができる可能性が高いからである。
尚、第1実施形態、第2実施形態において、第1の部分に対して第2の部分を少なくとも所定時間後に設定することとしたが、必ずしも所定時間経過後にだけ第2の部分の設定するのではなく、第1の部分の設定後、第1の部分に対応する歪み補償係数を用いた歪み補償処理を施した信号の送信を行いつつ、第2の部分について継続的に係数記憶部3に書き込みを行なうこともできる。
尚、好ましくは、第2の部分の書き込み中においては、第1の部分についての更新を行なわないように、制御部12は係数更新部10を制御することが望ましい。
本発明に係る歪み補償装置を示す図である。 本発明に係るアドレス生成部の詳細図を示す図である。 増幅器における歪み曲線を示す図である。 係数記憶部(LUT)の記憶内容を示す図である。 LUT設定方法を示す図である。 装置起動時、送信増幅器リセット時における書き込み領域を示す図である。
符号の説明
1 第1遅延部
2 アドレス生成部
3 係数記憶部(LUT)
4 歪み補償部
5 D/A変換部
6 増幅器
7 カプラ
8 A/D変換部
9 第2遅延部
10 係数更新部
11 初期値記憶部
12 制御部
13 歪み検出部
21 レベル算出部
22 基準値出力部
23 比較部
24 アドレス変換部

Claims (11)

  1. 送信信号に対して歪み補償処理を施してから増幅する歪み補償装置において、
    前記歪み補償処理に用いられる係数を記憶するための係数記憶部と、
    該係数の初期値を記憶する初期値記憶部と、
    前記係数記憶部への初期書き込みに際して、該初期書き込み後に入力される送信信号のレベルの予定値に基づいて、該初期値記憶部に記憶された係数のうち、第1の部分に対応する係数に制限して前記係数記憶部に記憶させ、第2の部分に対応する係数についてはその後前記係数記憶部に記憶させる制御を行なう制御部と、
    を備えたことを特徴とする歪み補償装置。
  2. 前記初期書き込み後に入力される送信信号の予定値が所定レベル以上の場合、前記第1の部分の係数は、前記第2の部分の係数に対して、送信信号のレベルがより大きいレベルに対応する、
    ことを特徴とする請求項1記載の歪み補償装置。
  3. 前記制御部は、前記第2の部分は、初期書き込みに対して所定時間経過後に行なうように制御する、
    ことを特徴とする請求項1記載の歪み補償装置。
  4. 前記初期書き込み後に、前記送信信号のレベルが所定のレベル以上で入力されることが予定されている場合には、前記第1の部分は前記第2の部分に対して高いレベルの送信信号に対応する係数とする、
    ことを特徴とする請求項1記載の歪み補償装置。
  5. 前記初期書き込み後に、所定時間にわたって、前記送信信号のレベルが所定のレベル以下で入力されることが予定されている場合には、前記第1の部分は前記第2の部分に対して低いレベルの送信信号に対応する係数とする、
    ことを特徴とする請求項1記載の歪み補償装置。
  6. 送信信号に対して歪み補償処理を施してから増幅する歪み補償装置において、
    前記歪み補償処理に用いられる係数を記憶するための係数記憶部と、
    該係数の初期値を記憶する初期値記憶部と、
    前記係数記憶部への初期書き込みに際して、該初期値記憶部に記憶された係数のうち、第1の部分に対応する係数に制限して前記係数記憶部に記憶させ、第2の部分に対応する係数についてはその後前記係数記憶部に記憶させる制御を行なう制御部と、
    前記係数記憶部に記憶した係数を更新する係数更新部と、
    を備え、
    前記制御部は、前記第1の部分に対応する係数の前記係数記憶部への記憶後、該記憶した第1の部分に対応する係数の前記更新を許容し、前記第2の部分に対応する係数の前記係数記憶部への記憶の際には、該更新を規制する、
    ことを特徴とする歪み補償装置。
  7. 送信信号に対して歪み補償処理を施してから増幅する歪み補償装置において、
    前記歪み補償処理に用いられる係数を記憶するための係数記憶部と、
    該係数の初期値を記憶する初期値記憶部と、
    前記係数記憶部への初期書き込みに際して、該初期値記憶部に記憶された係数のうち、第1の部分に対応する係数に制限して前記係数記憶部に記憶させ、第2の部分に対応する係数についてはその後前記係数記憶部に記憶させる制御を行なう制御部と、
    前記係数記憶部に前記第1の部分に対応する係数を記憶した後であって、前記第2の部分に対応する係数を記憶する前について、前記歪み補償処理に用いる係数を、前記第1の部分に対応する係数に制限する制限部と、
    を備えたことを特徴とする歪み補償装置。
  8. 前記制限部は、前記係数記憶部への前記第2の部分に対応する係数の記憶後に前記制限を行なわないように制限の解除を行なう、
    ことを特徴とする請求項7記載の歪み補償装置。
  9. 送信信号に対して歪み補償処理を施してから増幅する歪み補償装置において、
    前記歪み補償処理に用いられる係数を記憶するための係数記憶部と、
    該係数の初期値を記憶する初期値記憶部と、
    前記係数記憶部への初期書き込みに際して、該初期値記憶部に記憶された係数のうち、第1の部分に対応する係数に制限して前記係数記憶部に記憶させ、第2の部分に対応する係数についてはその後前記係数記憶部に記憶させる制御を行なう制御部と、
    前記第1の部分に対応する係数の前記係数記憶部への記憶後、前記増幅器の出力信号の歪みを検出する歪み検出部と、
    を備え、
    前記制御部は、該歪み検出部における検出結果に応じて、前記第2の部分に対応する係数を前記係数記憶部に記憶させる制御を実行する、
    ことを特徴とする歪み補償装置。
  10. 前記第1の部分に対して、前記第2の部分は、送信信号のレベルがより小さいレベルに対応する係数であり、
    前記制御部は、前記歪み補償を行なわない場合において前記第1の部分に対応する送信信号のレベルを入力した際に、前記増幅器で発生するであろう歪み量よりも所定だけ小さい歪み量を前記歪み検出部が検出した場合に、前記第2の部分に対応する係数を前記係数記憶部に記憶させる制御を実行する、
    ことを特徴とする請求項9記載の歪み補償装置。
  11. 送信信号に対して歪み補償処理を施してから増幅する歪み補償装置において、
    前記歪み補償処理に用いられる係数を記憶するための係数記憶部と、
    該係数の初期値を記憶する初期値記憶部と、
    該初期値記憶部に記憶された係数のうち、第1の部分に対応する係数を該係数記憶部に記憶した後に、該第1の部分に対応する係数を用いた前記歪み補償処理を施した信号を送信させつつ、第2の部分に対応する係数について前記係数記憶部に記憶させる制御を行なう制御部と、
    を備えたことを特徴とする歪み補償装置。
JP2004225546A 2004-08-02 2004-08-02 歪み補償装置 Active JP4492246B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004225546A JP4492246B2 (ja) 2004-08-02 2004-08-02 歪み補償装置
US11/107,851 US7466762B2 (en) 2004-08-02 2005-04-18 Distortion compensating apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004225546A JP4492246B2 (ja) 2004-08-02 2004-08-02 歪み補償装置

Publications (2)

Publication Number Publication Date
JP2006050073A JP2006050073A (ja) 2006-02-16
JP4492246B2 true JP4492246B2 (ja) 2010-06-30

Family

ID=35732172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004225546A Active JP4492246B2 (ja) 2004-08-02 2004-08-02 歪み補償装置

Country Status (2)

Country Link
US (1) US7466762B2 (ja)
JP (1) JP4492246B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100576724C (zh) * 2005-05-18 2009-12-30 株式会社Ntt都科摩 幂级数型前置补偿器及其控制方法
US8498590B1 (en) * 2006-04-04 2013-07-30 Apple Inc. Signal transmitter linearization
US8411709B1 (en) 2006-11-27 2013-04-02 Marvell International Ltd. Use of previously buffered state information to decode in an hybrid automatic repeat request (H-ARQ) transmission mode
CN101689834B (zh) * 2007-03-28 2013-01-16 富士通株式会社 畸变校正控制装置和畸变校正控制方法
WO2008126217A1 (ja) * 2007-03-28 2008-10-23 Fujitsu Limited 歪補正制御装置及び歪補正制御方法
US8897393B1 (en) 2007-10-16 2014-11-25 Marvell International Ltd. Protected codebook selection at receiver for transmit beamforming
US8542725B1 (en) 2007-11-14 2013-09-24 Marvell International Ltd. Decision feedback equalization for signals having unequally distributed patterns
JP5157479B2 (ja) * 2008-01-28 2013-03-06 富士通株式会社 歪補償装置及びこれを備えた電力増幅装置
JP5056490B2 (ja) * 2008-03-10 2012-10-24 富士通株式会社 歪み補償係数更新装置および歪み補償増幅器
US8565325B1 (en) 2008-03-18 2013-10-22 Marvell International Ltd. Wireless device communication in the 60GHz band
US8498342B1 (en) 2008-07-29 2013-07-30 Marvell International Ltd. Deblocking filtering
US8761261B1 (en) 2008-07-29 2014-06-24 Marvell International Ltd. Encoding using motion vectors
US8345533B1 (en) 2008-08-18 2013-01-01 Marvell International Ltd. Frame synchronization techniques
US8681893B1 (en) 2008-10-08 2014-03-25 Marvell International Ltd. Generating pulses using a look-up table
JP2010154042A (ja) * 2008-12-24 2010-07-08 Sumitomo Electric Ind Ltd 歪補償回路
JP5071370B2 (ja) * 2008-12-26 2012-11-14 富士通株式会社 歪補償装置及び方法
EP2375567B1 (en) * 2008-12-27 2020-07-29 Sumitomo Electric Industries, Ltd. Distortion compensating circuit and radio base station
US8520771B1 (en) * 2009-04-29 2013-08-27 Marvell International Ltd. WCDMA modulation
JP5375683B2 (ja) * 2010-03-10 2013-12-25 富士通株式会社 通信装置および電力補正方法
US8817771B1 (en) 2010-07-16 2014-08-26 Marvell International Ltd. Method and apparatus for detecting a boundary of a data frame in a communication network
US9735811B2 (en) 2010-11-22 2017-08-15 Telefonaktiebolaget Lm Ericsson (Publ) Digital predistortion of non-linear devices
JP5870505B2 (ja) 2011-04-28 2016-03-01 富士通株式会社 歪補償装置及び歪補償方法
TWI536731B (zh) * 2013-08-20 2016-06-01 瑞昱半導體股份有限公司 預失真方法、預失真裝置以及機器可讀媒體

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08256020A (ja) * 1995-03-16 1996-10-01 Hitachi Denshi Ltd 線形補償回路
JP2001345718A (ja) * 2000-06-06 2001-12-14 Fujitsu Ltd 非線形歪補償装置を有する通信装置の起動方法
JP2002026998A (ja) * 2000-07-11 2002-01-25 Matsushita Electric Ind Co Ltd 歪補償回路及び方法
JP2002135349A (ja) * 2000-10-26 2002-05-10 Toyo Commun Equip Co Ltd プリディストーション型歪補償回路
JP2002223171A (ja) * 2001-01-29 2002-08-09 Fujitsu Ltd 歪補償係数を補正及び補間する非線形歪補償送信装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677767A (ja) 1992-08-26 1994-03-18 Sony Corp ノンリニアキャンセラー
JP3156439B2 (ja) * 1993-04-20 2001-04-16 三菱電機株式会社 歪補償回路
JP3421452B2 (ja) * 1994-12-07 2003-06-30 富士通株式会社 非線形歪補償装置
JP4014343B2 (ja) * 1999-12-28 2007-11-28 富士通株式会社 歪補償装置
JP4211019B2 (ja) 2000-03-17 2009-01-21 富士通株式会社 無線装置及びその送信波の歪補償方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08256020A (ja) * 1995-03-16 1996-10-01 Hitachi Denshi Ltd 線形補償回路
JP2001345718A (ja) * 2000-06-06 2001-12-14 Fujitsu Ltd 非線形歪補償装置を有する通信装置の起動方法
JP2002026998A (ja) * 2000-07-11 2002-01-25 Matsushita Electric Ind Co Ltd 歪補償回路及び方法
JP2002135349A (ja) * 2000-10-26 2002-05-10 Toyo Commun Equip Co Ltd プリディストーション型歪補償回路
JP2002223171A (ja) * 2001-01-29 2002-08-09 Fujitsu Ltd 歪補償係数を補正及び補間する非線形歪補償送信装置

Also Published As

Publication number Publication date
US7466762B2 (en) 2008-12-16
US20060023807A1 (en) 2006-02-02
JP2006050073A (ja) 2006-02-16

Similar Documents

Publication Publication Date Title
JP4492246B2 (ja) 歪み補償装置
EP2643932B1 (en) Digital predistortion of non-linear devices
WO2010073483A1 (ja) 歪補償増幅器
US9036736B2 (en) Method and apparatus for controlling update of digital pre-distortion coefficient
JP2007318654A (ja) 携帯無線機及びそれに用いるパワーアンプの制御方法
JP2006050183A (ja) 歪み補償装置、圧縮データ生成方法
JPH09107299A (ja) 受信増幅装置
JP4941261B2 (ja) 歪補償増幅装置および歪補償方法
JP6263479B2 (ja) 信号送信方法及び装置
JP4828971B2 (ja) 無線装置
US9225364B1 (en) Distortion compensation method, distortion compensation apparatus, and non-transitory computer readable storage medium
JP6323120B2 (ja) 無線送信装置
JP5040924B2 (ja) 歪補償装置
JP4304296B2 (ja) 送信電力制御回路および送信電力制御回路を備えた無線通信装置
JP2017184073A (ja) 電力増幅装置及びその制御方法
WO2002027921A1 (fr) Procede et circuit de compensation de la distorsion et de controle des sorties
JPWO2007049474A1 (ja) プリディストーション方式歪補償増幅装置
JP5272805B2 (ja) 増幅装置
JP4617276B2 (ja) 送信機
JP2004363793A (ja) 電力増幅器の歪補償装置
JP3933165B2 (ja) 送信電力制御装置及びその方法、送信電力制御装置のためのコンピュータ・プログラム、並びに無線送信機
JP2022106089A (ja) 送信装置、送信方法、および送信用プログラム
JP4631489B2 (ja) 無線端末及びそれに用いるapc制御方法
TW202220390A (zh) 發射電路及其發射訊號強度調整方法
WO2013177875A1 (zh) 一种功率放大器及其控制方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100316

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100329

R150 Certificate of patent or registration of utility model

Ref document number: 4492246

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 4