JP2010154042A - 歪補償回路 - Google Patents
歪補償回路 Download PDFInfo
- Publication number
- JP2010154042A JP2010154042A JP2008327917A JP2008327917A JP2010154042A JP 2010154042 A JP2010154042 A JP 2010154042A JP 2008327917 A JP2008327917 A JP 2008327917A JP 2008327917 A JP2008327917 A JP 2008327917A JP 2010154042 A JP2010154042 A JP 2010154042A
- Authority
- JP
- Japan
- Prior art keywords
- input
- distortion compensation
- unit
- amplifier
- memory unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3258—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/336—A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3212—Using a control circuit to adjust amplitude and phase of a signal in a signal path
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Amplifiers (AREA)
Abstract
【解決手段】 本発明の歪補償回路20は、増幅器4の入力信号及び出力信号を蓄積するサンプリングメモリ部21と、サンプリングメモリ部21に蓄積される前記入出力信号を読み出して、増幅器4の入出力特性を表すモデルを推定し、推定したモデルを示す係数を出力するモデル推定部22と、前記係数に基づいて増幅器4の歪補償を行う歪補償部23とを備えている。また、歪補償回路20は、サンプリングメモリ部21に所定時間分の前記入力信号及び前記出力信号を蓄積させるとともに、前記メモリ部に蓄積された前記入出力信号から得られる係数による歪補償が歪補償部23によって行われた後に、新たな係数を得るための前記入出力信号を再蓄積するようにサンプリングメモリ部21を制御する制御部25をさらに備えている。
【選択図】 図2
Description
上記歪補償回路は、入出力信号を取得してから、増幅器の入力信号に歪補償の効果を反映させるまでに、逆歪特性の推定や歪補償処理を行う時間を必要とする。このため、ある時間帯で取得した入出力信号に基づいて歪補償を行ったとき、入出力信号を取得した時間帯の直後の時間帯で再度入出力信号を取得すると、この再度取得した入出力信号は、歪補償処理による歪補償の効果が反映されておらず、直前に取得した入出力信号とほぼ同じ入出力信号に基づいた処理を行ってしまう。従来の歪補償回路では、このような無駄な処理を行ってしまう問題を有しており、効率よく歪補償が行えているとはいえなかった。
そこで、本発明は、より効率よく歪補償を行うことができる歪補償回路を提供することを目的とする。
この結果、上記従来例のように、直前に取得した入出力信号に基づいた歪補償の効果が反映されていない入出力信号を取得するといったことが生じるのを防止することができ、より効率よく歪補償を行うことができる。
この場合、メモリ部がメモリフル状態となれば、メモリ部には所定時間分の前記入出力信号が蓄積されるので、所定時間分の前記入出力信号がメモリ部に蓄積されたことを、制御部に容易に把握させることができ、前記メモリ部による前記入出力信号の蓄積を停止させるように当該メモリ部を制御するのを容易かつ簡易に行うことができる。
図1は、本発明に係る歪補償回路が組み込まれた増幅装置1のハードウェア構成を示す回路図である。この増幅装置1は、無線通信装置等の送信信号を増幅するためのものであり、前記歪補償回路を機能的に有するデジタル処理部2、及び、高出力増幅器(HPA、以下、単に増幅器ともいう)4を有するアナログ処理部3を備えている。
アナログ処理部3は、増幅器4に電源電圧を付与する電源部5を備えており、さらに、デジタル処理部2と増幅器4の信号入力端との間に、DA(デジタル−アナログ)変換器(DAC)6、ローパスフィルタ(LPF)7、発振器8aによる信号を混合するための混合器としての機能を有する変調器8、及びドライバ増幅器9が配置接続されている。デジタル処理部2が出力する入力信号は、これらを介して、増幅器4に与えられる。なお、デジタル処理部2は、アナログ処理部3に対して同相成分と直交成分とからなる直交変調前の信号を出力する。アナログ処理部3は、前記信号の両成分それぞれについてDA(デジタル−アナログ)変換器(DAC)6及びローパスフィルタ7を有している。DA変換器6によってアナログ変換された両成分は、変調器8によって直交変調され、増幅器4へ入力される。
歪補償回路20は、増幅器4への入力信号と、アナログ処理部3から取得する増幅器4の出力信号とに基づいて増幅器4の増幅特性に対して歪補償処理を行うことで、所望の増幅特性を得るものであり、増幅器4の入力信号y及び出力信号zを蓄積するサンプリングメモリ部21と、サンプリングメモリ部21に蓄積される入出力信号y,zを読み出して、増幅器4の入出力特性を表すモデルを推定するモデル推定部22と、前記モデルに基づいて増幅器4の歪補償を行う歪補償部23と、モデル推定部22から出力される前記モデルを示す係数を蓄積する係数メモリ部24と、サンプリングメモリ部21の動作についての制御を行う制御部25とを備えている。
ここで、増幅器4の入出力特性は非線形特性であり、下記式(1)に示す、べき級数多項式で表現される。なお、式(1)において、z(t)は、ある時間tにおける増幅器4の出力信号、y(t)は増幅器4の入力信号、iは次数、nは時間tに対してどの程度過去(前のタイミング)又は未来(先のタイミング)に時間的に移動したタイミングであるかを示す時間幅、ainは時間幅nに対応する各次の係数であり、式(1)は現状の信号に加え、過去及び未来の信号も考慮した特性として示される。
なお、上記式(1)及び式(2)の説明では、歪補償前の信号、入力信号、及び出力信号をそれぞれ、x(t)、y(t)、及びz(t)と示したが、以下の説明では、単にx、y、及びzとも示す。
モデル推定部22は、入力信号yを、出力信号zのべき級数多項式で表した増幅器モデル(逆モデル)を有しており、サンプリングメモリ部21から読み出した出力信号zを前記モデルに適用して、入力信号yの推定値を求める。さらに、モデル推定部22は、この推定値と、サンプリングメモリ部21から読み出した入力信号yとの差が最小となるときのモデルを現状の増幅器4の入出力特性を表すモデルと推定する。モデル推定部22は、推定したモデルの各次の係数を求め、この係数を、増幅器4の逆特性を示す各次の係数ain´として出力する。
さらに、モデル推定部22は、係数ain´を出力する際、係数ain´を示す情報にCRCコードを付加して出力する。
これによって、増幅器4は、信号xに対して予め歪補償が施された入力信号yが与えられ、歪の無い(もしくは少ない)出力信号zを出力することができる。
図3は、サンプリングメモリ部21、モデル推定部22、係数メモリ部24、及び、歪補償部23によって行われるそれぞれの処理の関係を示したシーケンス図である。なお、図2には、図3中に示す処理によって相互に送受されるデータやフラグ等についても示している。
制御部25は、サンプリングメモリ部21からメモリフル状態となった旨の通知を受けると、入出力信号y、zの蓄積を停止させるようにサンプリングメモリ部21を制御する(ステップS3)。具体的には、制御部25は、入出力信号y、zの蓄積を開始する旨の命令(サンプリングメモリ部21の書き込み側ポートを停止させる旨の命令)を、サンプリングメモリ部21に送る。以降、サンプリングメモリ部21は、入出力信号y、zの蓄積を開始する旨の命令(書き込み側ポートを動作させる旨の命令)を受けるまで、入出力信号y、zの蓄積の停止を継続する。
このように、制御部25は、サンプリングメモリ部21に前記所定時間分の入出力信号y、zに係る入出力信号データを蓄積させることができる。
その後、モデル推定部22は、求めた係数ain´を係数メモリ部24に転送する(ステップS6)。係数メモリ部24は、転送された係数ain´を蓄積する。
係数ain´を全て係数メモリ部24に転送することで転送が完了すると、モデル推定部22は、その旨を示す転送完了フラグを制御部25に送る。
制御部25は、係数メモリ部24からの転送フラグを受けると、予め定められた待ち時間Tが経過した後、入出力信号y、zの蓄積を開始する旨の命令(書き込み側ポートを動作させる旨の命令)をサンプリングメモリ部21に送り、サンプリングメモリ部21に現状歪補償部23から出力されている入力信号y2、及びこれに対応して増幅器4から出力される出力信号z2の蓄積を開始させる(ステップS12)。すなわち、制御部25は、ステップS8において係数ain´が歪補償部23に転送されてから、待ち時間Tが経過したタイミングで、サンプリングメモリ部21に入出力信号y、zの蓄積を開始させる。
ここで、待ち時間Tは、係数ain´が歪補償部23に転送されるとともに歪補償部23によって歪補償処理が行われ、係数ain´による歪補償が反映された入力信号y2が歪補償部23から出力され、これに対応する出力信号z2が得られるのに必要十分な時間に設定されている。
従って、サンプリングメモリ部21は、入出力信号y1、z1から求められた係数ain´による歪補償が反映された入力信号y2及びこれに対応して増幅器4から出力される出力信号z2の蓄積を開始する。
従って、サンプリングメモリ部21に蓄積される入出力信号y、zを、その直前にサンプリングメモリ部21に蓄積された入出力信号に基づいた歪補償の効果が反映されたものとすることができる。
この結果、上記従来例のように、直前に取得した入出力信号に基づいた歪補償の効果が反映されていない入出力信号を取得するといったことが生じるのを防止することができ、より効率よく歪補償を行うことができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。
20 歪補償回路
21 サンプリングメモリ部
22 モデル推定部
23 歪補償部
25 制御部
Claims (2)
- 増幅器の入力信号及び出力信号を蓄積するメモリ部と、
前記メモリ部に蓄積される前記入力信号及び前記出力信号を読み出して、前記増幅器の入出力特性を表すモデルを推定し、その推定したモデルを示すパラメータを出力するモデル推定部と、
前記モデル推定部が出力する前記パラメータに基づいて前記増幅器の歪補償を行う歪補償部と、
前記メモリ部に所定時間分の前記入力信号及び前記出力信号を蓄積させるとともに、前記メモリ部に蓄積された前記入力信号及び前記出力信号から得られるパラメータによる歪補償が前記歪補償部によって行われた後に、新たなパラメータを得るための前記入力信号及び前記出力信号を再蓄積するように前記メモリ部を制御する制御部と、を備えていることを特徴とする歪補償回路。 - 前記メモリ部は、前記所定時間分の前記入力信号及び前記出力信号が蓄積可能な容量に設定されるとともに、メモリフル状態となると書き込みが不能となるメモリにより構成されている請求項1に記載の歪補償回路。
Priority Applications (10)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008327917A JP2010154042A (ja) | 2008-12-24 | 2008-12-24 | 歪補償回路 |
RU2011129994/08A RU2011129994A (ru) | 2008-12-24 | 2009-09-30 | Схема компенсации искажений |
PCT/JP2009/067036 WO2010073789A1 (ja) | 2008-12-24 | 2009-09-30 | 歪補償回路 |
BRPI0923977A BRPI0923977A2 (pt) | 2008-12-24 | 2009-09-30 | circuito de compensação da distorção |
CN200980152108.XA CN102265507B (zh) | 2008-12-24 | 2009-09-30 | 失真补偿电路 |
CA2748191A CA2748191A1 (en) | 2008-12-24 | 2009-09-30 | Distortion compensation circuit |
US13/141,588 US8471632B2 (en) | 2008-12-24 | 2009-09-30 | Distortion compensation circuit |
EP09834595.2A EP2378659B1 (en) | 2008-12-24 | 2009-09-30 | Distortion compensation circuit |
KR1020117016618A KR101602004B1 (ko) | 2008-12-24 | 2009-09-30 | 왜곡 보상 회로 |
TW098135213A TW201025832A (en) | 2008-12-24 | 2009-10-19 | Distortion compensation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008327917A JP2010154042A (ja) | 2008-12-24 | 2008-12-24 | 歪補償回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010154042A true JP2010154042A (ja) | 2010-07-08 |
Family
ID=42287416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008327917A Pending JP2010154042A (ja) | 2008-12-24 | 2008-12-24 | 歪補償回路 |
Country Status (10)
Country | Link |
---|---|
US (1) | US8471632B2 (ja) |
EP (1) | EP2378659B1 (ja) |
JP (1) | JP2010154042A (ja) |
KR (1) | KR101602004B1 (ja) |
CN (1) | CN102265507B (ja) |
BR (1) | BRPI0923977A2 (ja) |
CA (1) | CA2748191A1 (ja) |
RU (1) | RU2011129994A (ja) |
TW (1) | TW201025832A (ja) |
WO (1) | WO2010073789A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6123497B2 (ja) * | 2013-06-03 | 2017-05-10 | 住友電気工業株式会社 | 歪補償装置および無線通信装置 |
CN105227507B (zh) * | 2014-06-13 | 2019-08-02 | 中兴通讯股份有限公司 | 非线性系统失真校正装置及方法 |
KR101684176B1 (ko) * | 2015-10-05 | 2016-12-20 | 한밭대학교 산학협력단 | 샘플 반복을 이용한 디지털 전치왜곡 방법 및 그 장치 |
CA3002959C (en) * | 2015-11-09 | 2021-04-27 | Telefonaktiebolaget Lm Ericsson (Publ) | An amplifier circuit for compensating an output signal from a circuit |
US9900016B1 (en) * | 2017-05-05 | 2018-02-20 | Intel IP Corporation | Compensation of non-linearity at digital to analog converters |
US10873299B2 (en) * | 2019-03-27 | 2020-12-22 | Intel Corporation | Trans-impedance amplifier transfer function compensation |
US11271601B1 (en) | 2020-10-19 | 2022-03-08 | Honeywell International Inc. | Pre-distortion pattern recognition |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0879143A (ja) * | 1994-09-06 | 1996-03-22 | Hitachi Denshi Ltd | 無線機 |
JP2002009556A (ja) * | 2000-06-16 | 2002-01-11 | Sony Corp | 歪補償装置及び歪補償方法 |
JP2002082843A (ja) * | 2000-09-11 | 2002-03-22 | Matsushita Electric Ind Co Ltd | バースト転送制御回路及びバースト転送制御方法 |
JP2007248115A (ja) * | 2006-03-14 | 2007-09-27 | Yokogawa Electric Corp | 波形測定装置 |
JP2008295089A (ja) * | 2004-09-21 | 2008-12-04 | Hitachi Kokusai Electric Inc | 歪補償増幅装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3872726B2 (ja) * | 2002-06-12 | 2007-01-24 | 富士通株式会社 | 送信増幅器 |
DE10247034B3 (de) * | 2002-10-09 | 2004-02-19 | Siemens Ag | Verfahren zur adaptiven Vorverzerrung digitaler Rohdatenwerte und Vorrichtung zu dessen Durchführung |
US7577211B2 (en) * | 2004-03-01 | 2009-08-18 | Powerwave Technologies, Inc. | Digital predistortion system and method for linearizing an RF power amplifier with nonlinear gain characteristics and memory effects |
GB2415308A (en) * | 2004-06-18 | 2005-12-21 | Filtronic Plc | Memory effect predistortion for a transmit power amplifier in a telecommunications system |
JP4492246B2 (ja) * | 2004-08-02 | 2010-06-30 | 富士通株式会社 | 歪み補償装置 |
CN100589321C (zh) * | 2008-03-28 | 2010-02-10 | 中兴通讯股份有限公司 | 一种实现数字预失真的装置和方法 |
US7737779B2 (en) * | 2008-08-29 | 2010-06-15 | Xilinx, Inc. | Method of and circuit for reducing distortion in a power amplifier |
-
2008
- 2008-12-24 JP JP2008327917A patent/JP2010154042A/ja active Pending
-
2009
- 2009-09-30 BR BRPI0923977A patent/BRPI0923977A2/pt not_active Application Discontinuation
- 2009-09-30 WO PCT/JP2009/067036 patent/WO2010073789A1/ja active Application Filing
- 2009-09-30 EP EP09834595.2A patent/EP2378659B1/en not_active Not-in-force
- 2009-09-30 CA CA2748191A patent/CA2748191A1/en not_active Abandoned
- 2009-09-30 US US13/141,588 patent/US8471632B2/en not_active Expired - Fee Related
- 2009-09-30 RU RU2011129994/08A patent/RU2011129994A/ru not_active Application Discontinuation
- 2009-09-30 KR KR1020117016618A patent/KR101602004B1/ko active IP Right Grant
- 2009-09-30 CN CN200980152108.XA patent/CN102265507B/zh not_active Expired - Fee Related
- 2009-10-19 TW TW098135213A patent/TW201025832A/zh unknown
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0879143A (ja) * | 1994-09-06 | 1996-03-22 | Hitachi Denshi Ltd | 無線機 |
JP2002009556A (ja) * | 2000-06-16 | 2002-01-11 | Sony Corp | 歪補償装置及び歪補償方法 |
JP2002082843A (ja) * | 2000-09-11 | 2002-03-22 | Matsushita Electric Ind Co Ltd | バースト転送制御回路及びバースト転送制御方法 |
JP2008295089A (ja) * | 2004-09-21 | 2008-12-04 | Hitachi Kokusai Electric Inc | 歪補償増幅装置 |
JP2007248115A (ja) * | 2006-03-14 | 2007-09-27 | Yokogawa Electric Corp | 波形測定装置 |
Non-Patent Citations (1)
Title |
---|
JPN6009063463; Lei Ding, G.T. Zhou, D.R. Morgan, Ma Zhengxiang, J.S. Kenney, Kim Jaehyeong, C.R. Giardina: 'A robust digital baseband predistorter constructed using memory polynomials' IEEE Transactions on Communications VOL. 52, NO. 1, 200401, p. 159-165, IEEE * |
Also Published As
Publication number | Publication date |
---|---|
TW201025832A (en) | 2010-07-01 |
WO2010073789A1 (ja) | 2010-07-01 |
BRPI0923977A2 (pt) | 2016-01-19 |
KR20110099132A (ko) | 2011-09-06 |
US20110254623A1 (en) | 2011-10-20 |
RU2011129994A (ru) | 2013-01-27 |
EP2378659B1 (en) | 2019-01-09 |
CN102265507B (zh) | 2014-04-16 |
CN102265507A (zh) | 2011-11-30 |
KR101602004B1 (ko) | 2016-03-17 |
CA2748191A1 (en) | 2010-07-01 |
EP2378659A1 (en) | 2011-10-19 |
EP2378659A4 (en) | 2016-12-28 |
US8471632B2 (en) | 2013-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2010073789A1 (ja) | 歪補償回路 | |
CN1509554B (zh) | 放大器控制电路及其方法和无线通信设备 | |
TW550893B (en) | Continuous closed-loop power control system including modulation injection in a wireless transceiver power amplifier | |
JP3156439B2 (ja) | 歪補償回路 | |
KR100976904B1 (ko) | 증폭기 체인을 위한 순차적 직류 오프셋 보정 방법 | |
JP2005515655A (ja) | デジタル訂正を行うスイッチング増幅器およびデジタル訂正の方法 | |
JP5012581B2 (ja) | 歪補償増幅装置および補正方法 | |
JP5233444B2 (ja) | 歪補償増幅器および前置歪補償増幅装置 | |
WO2014196504A1 (ja) | 歪補償装置および無線通信装置 | |
EP2840710A1 (en) | Power amplification system, device and method | |
JP3994308B2 (ja) | プリディストーション型歪補償回路 | |
JP5593724B2 (ja) | 増幅装置とこれを備えた無線送信装置、及び、増幅装置の利得調整方法 | |
JP4356384B2 (ja) | 非線形補償回路と送信装置並びに非線形補償方法 | |
WO2014050383A1 (ja) | 歪補償装置および無線通信装置 | |
JP2008294812A (ja) | 無線信号増幅装置 | |
JP2001060883A (ja) | 送信機及びデータ伝送装置 | |
EP1193864B1 (en) | Distortion compensating device and method for compensating distortion | |
JP2004320295A (ja) | 非線形歪補償装置 | |
JP2001060903A (ja) | 無線通信装置 | |
JP4673594B2 (ja) | 逆特性測定装置および歪み補償装置、方法、プログラム、記録媒体 | |
JP2010045508A (ja) | 増幅回路及び無線通信装置 | |
US20070109045A1 (en) | Power amplifying apparatus | |
JP2004128922A (ja) | 歪補償装置 | |
JPH1023095A (ja) | 無線送信回路 | |
JP2001284977A (ja) | プリディストーション歪補償用補償データ生成方法及び装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130806 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131002 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140311 |