JP2002009556A - 歪補償装置及び歪補償方法 - Google Patents
歪補償装置及び歪補償方法Info
- Publication number
- JP2002009556A JP2002009556A JP2000182274A JP2000182274A JP2002009556A JP 2002009556 A JP2002009556 A JP 2002009556A JP 2000182274 A JP2000182274 A JP 2000182274A JP 2000182274 A JP2000182274 A JP 2000182274A JP 2002009556 A JP2002009556 A JP 2002009556A
- Authority
- JP
- Japan
- Prior art keywords
- distortion
- phase
- correction data
- adaptive
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3282—Acting on the phase and the amplitude of the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/102—A non-specified detector of a signal envelope being used in an amplifying circuit
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
Abstract
(57)【要約】
【課題】 電力増幅器のようなデバイスの歪成分を、簡
易に補償することのできる歪補償装置及び方法を提供す
る。 【解決手段】 補償されるべき電力増幅器２３の出力に
ひずみが存在すると、歪成分のみが減算結果Ｓ４０に表
れる。この減算結果Ｓ４０は、ランダムアクセスメモリ
１７に書き込まれているデータで、信号Ｓ３をアドレス
とするものと加算され、再度ランダムアクセスメモリ１
７に書き込まれる。このランダムアクセスメモリ１７の
データは、後続の第３のメモリ１９のアドレスとなっ
て、第３のメモリ１９に格納されているデータを出力せ
しめる。この第３のメモリのデータＳ４４は、振幅歪補
正経路中にある第２の加算器７により、第１のメモリ６
の振幅補正データに加算されて、補償されるべき電力増
幅器２３に入力され、振幅歪の補正に寄与する。
易に補償することのできる歪補償装置及び方法を提供す
る。 【解決手段】 補償されるべき電力増幅器２３の出力に
ひずみが存在すると、歪成分のみが減算結果Ｓ４０に表
れる。この減算結果Ｓ４０は、ランダムアクセスメモリ
１７に書き込まれているデータで、信号Ｓ３をアドレス
とするものと加算され、再度ランダムアクセスメモリ１
７に書き込まれる。このランダムアクセスメモリ１７の
データは、後続の第３のメモリ１９のアドレスとなっ
て、第３のメモリ１９に格納されているデータを出力せ
しめる。この第３のメモリのデータＳ４４は、振幅歪補
正経路中にある第２の加算器７により、第１のメモリ６
の振幅補正データに加算されて、補償されるべき電力増
幅器２３に入力され、振幅歪の補正に寄与する。
Description
【０００１】
【発明の属する技術分野】本発明は、歪補償装置、特に
携帯電話機に用いる送信用の高周波電力増幅器に適用し
得る歪補償装置及び歪補償方法に関する。
携帯電話機に用いる送信用の高周波電力増幅器に適用し
得る歪補償装置及び歪補償方法に関する。
【０００２】
【従来の技術】近年の通信の高速化、大容量化にともな
い、デジタル無線通信機器における送信電力増幅器に求
められる線形性は厳しくなりつつあり、これは、同時
に、電力増幅器の電力効率の向上を妨げる事態を生じて
いる。
い、デジタル無線通信機器における送信電力増幅器に求
められる線形性は厳しくなりつつあり、これは、同時
に、電力増幅器の電力効率の向上を妨げる事態を生じて
いる。
【０００３】一方、既に一般市場に多く普及されている
デジタル携帯電話機の連続通話時間は長時間化の一途を
たどっており、新しいデジタル無線通信機器の市場投入
においては、製品競争力の点から、その使用時間を無視
できなくなり、ここに至って、歪み補償の技術を導入し
て、効率の向上を図る動きが活発になりつつある。
デジタル携帯電話機の連続通話時間は長時間化の一途を
たどっており、新しいデジタル無線通信機器の市場投入
においては、製品競争力の点から、その使用時間を無視
できなくなり、ここに至って、歪み補償の技術を導入し
て、効率の向上を図る動きが活発になりつつある。
【０００４】然し、この技術は、その回路規模におい
て、極めて膨大になり、小型軽量を長所とする携帯電話
機においては、実現が厳しいものとなっている。また、
携帯端末の特質上、使用される環境が大きく変動するた
め、歪み補償も、この環境変動に追従する適応歪み補償
とすることが必須であり、小型化とあいまって、極めて
重要な課題となっている。この様な歪み補償装置とし
て、電力増幅器の歪みと逆特性の補償手段を設けたプレ
ディストーションの技術が知られている。
て、極めて膨大になり、小型軽量を長所とする携帯電話
機においては、実現が厳しいものとなっている。また、
携帯端末の特質上、使用される環境が大きく変動するた
め、歪み補償も、この環境変動に追従する適応歪み補償
とすることが必須であり、小型化とあいまって、極めて
重要な課題となっている。この様な歪み補償装置とし
て、電力増幅器の歪みと逆特性の補償手段を設けたプレ
ディストーションの技術が知られている。
【０００５】この様なプレディストーション技術として
は、プレディストーションを適用化したもの、フィード
フォワードを適用化させたものなど幾つかの報告がある
が、この様なプレディストーションに用いる適応歪み補
償装置での分野における従来例を幾つかを以下に説明す
る。
は、プレディストーションを適用化したもの、フィード
フォワードを適用化させたものなど幾つかの報告がある
が、この様なプレディストーションに用いる適応歪み補
償装置での分野における従来例を幾つかを以下に説明す
る。
【０００６】第１の従来構成として、例えば、1992.Eur
opean Microwave Conference.Vol.22,pp.1125-pp.113
0,"Power amplifier Adaptive Linearization Using Pr
edistorion with Polynomial."がある。図１８に、ここ
で紹介されている例のブロック図を示す。
opean Microwave Conference.Vol.22,pp.1125-pp.113
0,"Power amplifier Adaptive Linearization Using Pr
edistorion with Polynomial."がある。図１８に、ここ
で紹介されている例のブロック図を示す。
【０００７】図１８において、歪みを補償すべき電力増
幅器（ＰＡ）１１４の非線型入出力特性をＶout＝Ａ
（Ｖin）と表した場合、入力端子１１１から入力される
入力ベースバンドの同相及び直交信号Ｉ，Ｑは、線形化
比較回路１１２でＡ（Ｖin）を線形化する関数Ｈ（Ｉ，
Ｑ）を用いて演算を行ない、その結果Ｉ，Ｑ信号をデジ
タル−アナログ変換回路（ＤＡＣ）１１３に供給してア
ナログ化すると同時に高周波帯に変換し、電力増幅器１
１４に入力させる。その出力Ｖoutを検出し、出力端子
１１５から出力すると共に、復調回路１１６にてベース
バンド帯に変換したＩf，Ｑf信号を得る。ここで、温度
変化に対応する適応補償は、線形化比較回路１１２は入
力信号Ｉ，Ｑと検出信号Ｉf，Ｑfとを比較し、差分がゼ
ロとなるように線形化の関数Ｈに含まれる定数を調整す
る。この差分が正しくゼロとなるまで、この操作を繰返
し、関数Ｈ（Ｉ，Ｑ）に含まれる定数を最終的に最適な
値に決定している。
幅器（ＰＡ）１１４の非線型入出力特性をＶout＝Ａ
（Ｖin）と表した場合、入力端子１１１から入力される
入力ベースバンドの同相及び直交信号Ｉ，Ｑは、線形化
比較回路１１２でＡ（Ｖin）を線形化する関数Ｈ（Ｉ，
Ｑ）を用いて演算を行ない、その結果Ｉ，Ｑ信号をデジ
タル−アナログ変換回路（ＤＡＣ）１１３に供給してア
ナログ化すると同時に高周波帯に変換し、電力増幅器１
１４に入力させる。その出力Ｖoutを検出し、出力端子
１１５から出力すると共に、復調回路１１６にてベース
バンド帯に変換したＩf，Ｑf信号を得る。ここで、温度
変化に対応する適応補償は、線形化比較回路１１２は入
力信号Ｉ，Ｑと検出信号Ｉf，Ｑfとを比較し、差分がゼ
ロとなるように線形化の関数Ｈに含まれる定数を調整す
る。この差分が正しくゼロとなるまで、この操作を繰返
し、関数Ｈ（Ｉ，Ｑ）に含まれる定数を最終的に最適な
値に決定している。
【０００８】他の従来構成として、例えば、IEEEE Tran
saction on Vehicalar Technologies,Vol.43,No.2,199
4,May,pp.323-pp.332."Adaptive Linearization Using
Predistortion" がある。図１９に、ここに記載されて
いるブロック図を示す。図１９において、説明を容易に
するために、図１８との対応部分は同一符号を付してい
る。入力信号Ｉ，Ｑに対してメモリ等の変換テーブル１
２４をアクセスすることによりデータ変換を行ない、電
力増幅器１１４を線形化し得るデータＩ’，Ｑ’を得、
電力増幅器１１４に入力せしめる。その出力Ｖoutを検
出し、復調回路１１６にてベースバンド帯に変換し信号
Ｉf，Ｑfを得る。ここで、適応補償は、入力信号Ｉ，Ｑ
と復調回路１１６からの検出信号Ｉf，Ｑfとを比較し、
差分ｅｎがゼロとなるように、変換テーブル１２４をア
クセスするアドレスを調整するためのアドレス生成部１
２３を有する。そして、この差分ｅｎが正しくゼロとな
るまで、アドレス生成部１２３を繰り返し調整し、変換
テーブル１２４内をアクセスするアドレス値を最適化し
ている。
saction on Vehicalar Technologies,Vol.43,No.2,199
4,May,pp.323-pp.332."Adaptive Linearization Using
Predistortion" がある。図１９に、ここに記載されて
いるブロック図を示す。図１９において、説明を容易に
するために、図１８との対応部分は同一符号を付してい
る。入力信号Ｉ，Ｑに対してメモリ等の変換テーブル１
２４をアクセスすることによりデータ変換を行ない、電
力増幅器１１４を線形化し得るデータＩ’，Ｑ’を得、
電力増幅器１１４に入力せしめる。その出力Ｖoutを検
出し、復調回路１１６にてベースバンド帯に変換し信号
Ｉf，Ｑfを得る。ここで、適応補償は、入力信号Ｉ，Ｑ
と復調回路１１６からの検出信号Ｉf，Ｑfとを比較し、
差分ｅｎがゼロとなるように、変換テーブル１２４をア
クセスするアドレスを調整するためのアドレス生成部１
２３を有する。そして、この差分ｅｎが正しくゼロとな
るまで、アドレス生成部１２３を繰り返し調整し、変換
テーブル１２４内をアクセスするアドレス値を最適化し
ている。
【０００９】
【発明が解決しようとする課題】以上示した従来構成で
は、線形化関数に含まれる定数あるいは、線形化テーブ
ルをアクセスするアドレスを最適化している。しかし、
いずれの例も、帰還ループを用いて繰り返し操作を行な
って、差分を小さくしようとしているが、この帰還ルー
プには、電力増幅器１１４の特性を含み、常に安定して
最適値に収束する保証がない、と言う重大な課題を有し
ていた。
は、線形化関数に含まれる定数あるいは、線形化テーブ
ルをアクセスするアドレスを最適化している。しかし、
いずれの例も、帰還ループを用いて繰り返し操作を行な
って、差分を小さくしようとしているが、この帰還ルー
プには、電力増幅器１１４の特性を含み、常に安定して
最適値に収束する保証がない、と言う重大な課題を有し
ていた。
【００１０】また、以上に示した従来構成では、電力増
幅器の出力をベースバンド帯への変換を行うために、復
調器を必要にしている。一般にこの復調器は直交復調と
なるために、回路規模は膨大なものになる。
幅器の出力をベースバンド帯への変換を行うために、復
調器を必要にしている。一般にこの復調器は直交復調と
なるために、回路規模は膨大なものになる。
【００１１】本発明は、上記実情に鑑みてなされたもの
であり、電力増幅器のようなデバイスの歪成分を、簡易
に補償することのできる歪補償装置及び方法の提供を目
的とする。また、上記復調器を不要とした簡単な構成と
することのできる歪補償装置及び方法の提供を目的とす
る。
であり、電力増幅器のようなデバイスの歪成分を、簡易
に補償することのできる歪補償装置及び方法の提供を目
的とする。また、上記復調器を不要とした簡単な構成と
することのできる歪補償装置及び方法の提供を目的とす
る。
【００１２】
【課題を解決するための手段】本発明に係る歪補償装置
は、上記課題を解決するために、デバイスに発生する歪
成分を補償する歪補償装置において、上記デバイスに供
給される入力信号の包絡線信号と上記デバイスから出力
される出力信号の包絡線信号との振幅差分を求め、この
振幅差分を積分して累積した結果に基づいて上記デバイ
スの温度変動に対する振幅歪の適応補正データを出力
し、この適応補正データを用いて上記デバイスの振幅歪
を適応補償する振幅歪適応補償手段を備える。
は、上記課題を解決するために、デバイスに発生する歪
成分を補償する歪補償装置において、上記デバイスに供
給される入力信号の包絡線信号と上記デバイスから出力
される出力信号の包絡線信号との振幅差分を求め、この
振幅差分を積分して累積した結果に基づいて上記デバイ
スの温度変動に対する振幅歪の適応補正データを出力
し、この適応補正データを用いて上記デバイスの振幅歪
を適応補償する振幅歪適応補償手段を備える。
【００１３】この歪補償装置は、さらに、上記デバイス
に供給される入力信号の包絡線信号に基づいて上記デバ
イスの振幅歪を補正するための補正データを出力し、こ
の補正データに応じて上記デバイスの利得可変処理を制
御して上記デバイスの振幅歪を補正する振幅歪補正手段
を備える。
に供給される入力信号の包絡線信号に基づいて上記デバ
イスの振幅歪を補正するための補正データを出力し、こ
の補正データに応じて上記デバイスの利得可変処理を制
御して上記デバイスの振幅歪を補正する振幅歪補正手段
を備える。
【００１４】そして、この歪補償装置の上記振幅歪適応
補償手段は、上記振幅歪補正手段で用いる上記補正デー
タに、上記適応補正データを加算して上記デバイスの振
幅歪を適応補償する。
補償手段は、上記振幅歪補正手段で用いる上記補正デー
タに、上記適応補正データを加算して上記デバイスの振
幅歪を適応補償する。
【００１５】特に、上記振幅歪適応補償手段は、上記デ
バイスに供給される入力信号の包絡線信号を検出する第
１の包絡線検出手段と、上記デバイスから出力される出
力信号の包絡線成分を検出する第２の包絡線検出手段
と、上記第１の包絡線検出手段で検出された上記入力信
号の包絡線成分と上記第２の包絡線検出手段で検出され
た上記出力信号の包絡線成分との振幅の差分を求める減
算手段と、上記減算手段で得られた振幅の差分を積分し
て累積する累積手段と、上記累積手段で累積された結果
に基づいて上記デバイスの温度変動に対する適応補正デ
ータを出力する適応補正データ出力手段とを備える。
バイスに供給される入力信号の包絡線信号を検出する第
１の包絡線検出手段と、上記デバイスから出力される出
力信号の包絡線成分を検出する第２の包絡線検出手段
と、上記第１の包絡線検出手段で検出された上記入力信
号の包絡線成分と上記第２の包絡線検出手段で検出され
た上記出力信号の包絡線成分との振幅の差分を求める減
算手段と、上記減算手段で得られた振幅の差分を積分し
て累積する累積手段と、上記累積手段で累積された結果
に基づいて上記デバイスの温度変動に対する適応補正デ
ータを出力する適応補正データ出力手段とを備える。
【００１６】また、この歪補償装置は、さらに、上記デ
バイスに供給される入力信号と上記デバイスから出力さ
れる出力信号との位相差に基づいて上記デバイスの温度
変動に対する位相歪の適応補正データを出力し、この適
応補正データを用いて上記デバイスの位相歪を適応補償
する適応位相歪補償手段を備える。
バイスに供給される入力信号と上記デバイスから出力さ
れる出力信号との位相差に基づいて上記デバイスの温度
変動に対する位相歪の適応補正データを出力し、この適
応補正データを用いて上記デバイスの位相歪を適応補償
する適応位相歪補償手段を備える。
【００１７】またさらに、この歪補償装置は、上記デバ
イスに供給される入力信号の包絡線信号に基づいて上記
デバイスの位相歪を補正するための補正データを出力
し、この補正データに応じて上記デバイスの移相処理を
制御して上記デバイスの位相歪を補正する位相歪補正手
段を備える。
イスに供給される入力信号の包絡線信号に基づいて上記
デバイスの位相歪を補正するための補正データを出力
し、この補正データに応じて上記デバイスの移相処理を
制御して上記デバイスの位相歪を補正する位相歪補正手
段を備える。
【００１８】この歪補償装置において、上記適応位相歪
補償手段は、上記位相歪補正手段で用いる上記補正デー
タに、上記適応補正データを加算して上記デバイスの位
相歪を適応補償する。
補償手段は、上記位相歪補正手段で用いる上記補正デー
タに、上記適応補正データを加算して上記デバイスの位
相歪を適応補償する。
【００１９】特に、上記適応位相歪補償手段は、上記デ
バイスに供給される入力信号と上記デバイスから出力さ
れる出力信号との位相差を検出する位相差検出手段と、
上記位相差検出手段で検出された位相差に基づいて上記
デバイスの温度変動に対する位相歪の適応補正データを
出力する位相歪適応補正データ出力手段とを備える。
バイスに供給される入力信号と上記デバイスから出力さ
れる出力信号との位相差を検出する位相差検出手段と、
上記位相差検出手段で検出された位相差に基づいて上記
デバイスの温度変動に対する位相歪の適応補正データを
出力する位相歪適応補正データ出力手段とを備える。
【００２０】本発明に係る歪補償方法は、上記課題を解
決するために、デバイスに発生する歪成分を補償する歪
補償方法において、上記デバイスに供給される入力信号
の包絡線信号と上記デバイスから出力される出力信号の
包絡線信号との振幅差分を求め、この振幅差分を積分し
て累積した結果に基づいて上記デバイスの温度変動に対
する振幅歪の適応補正データを出力し、この適応補正デ
ータを用いて上記デバイスの振幅歪を適応補償する振幅
歪適応補償工程を備える。
決するために、デバイスに発生する歪成分を補償する歪
補償方法において、上記デバイスに供給される入力信号
の包絡線信号と上記デバイスから出力される出力信号の
包絡線信号との振幅差分を求め、この振幅差分を積分し
て累積した結果に基づいて上記デバイスの温度変動に対
する振幅歪の適応補正データを出力し、この適応補正デ
ータを用いて上記デバイスの振幅歪を適応補償する振幅
歪適応補償工程を備える。
【００２１】また、この歪補償方法は、上記デバイスに
供給される入力信号の包絡線信号に基づいて上記デバイ
スの振幅歪を補正するための補正データを出力し、この
補正データに応じて上記デバイスの利得可変処理を制御
して上記デバイスの振幅歪を補正する振幅歪補正工程を
備える。
供給される入力信号の包絡線信号に基づいて上記デバイ
スの振幅歪を補正するための補正データを出力し、この
補正データに応じて上記デバイスの利得可変処理を制御
して上記デバイスの振幅歪を補正する振幅歪補正工程を
備える。
【００２２】そして、この歪補償方法において、上記振
幅歪適応補償工程は、上記振幅歪補正工程で用いる上記
補正データに、上記適応補正データを加算して上記デバ
イスの振幅歪を適応補償する。
幅歪適応補償工程は、上記振幅歪補正工程で用いる上記
補正データに、上記適応補正データを加算して上記デバ
イスの振幅歪を適応補償する。
【００２３】また、この歪補償方法は、上記デバイスに
供給される入力信号と上記デバイスから出力される出力
信号との位相差に基づいて上記デバイスの温度変動に対
する位相歪の適応補正データを出力し、この適応補正デ
ータを用いて上記デバイスの位相歪を適応補償する適応
位相歪補償工程を備える。
供給される入力信号と上記デバイスから出力される出力
信号との位相差に基づいて上記デバイスの温度変動に対
する位相歪の適応補正データを出力し、この適応補正デ
ータを用いて上記デバイスの位相歪を適応補償する適応
位相歪補償工程を備える。
【００２４】さらに、上記デバイスに供給される入力信
号の包絡線信号に基づいて上記デバイスの位相歪を補正
するための補正データを出力し、この補正データに応じ
て上記デバイスの移相処理を制御して上記デバイスの位
相歪を補正する位相歪補正工程を備える。
号の包絡線信号に基づいて上記デバイスの位相歪を補正
するための補正データを出力し、この補正データに応じ
て上記デバイスの移相処理を制御して上記デバイスの位
相歪を補正する位相歪補正工程を備える。
【００２５】そして、上記適応位相歪補償工程は、上記
位相歪補正工程で用いた上記補正データに、上記適応補
正データを加算して上記デバイスの位相歪を適応補償す
る。
位相歪補正工程で用いた上記補正データに、上記適応補
正データを加算して上記デバイスの位相歪を適応補償す
る。
【００２６】
【発明の実施の形態】以下、本発明の歪補償装置を図面
を参照して説明する。この歪補償装置は、デジタル無線
通信機器における送信用高周波電力増幅器（以下電力増
幅器と記す）の歪を補償するものである。
を参照して説明する。この歪補償装置は、デジタル無線
通信機器における送信用高周波電力増幅器（以下電力増
幅器と記す）の歪を補償するものである。
【００２７】先ず、図１により歪補償装置の全体的構成
を説明する。この歪補償装置は、主に４つの経路から構
成される。上記電力増幅器の振幅歪を補正する経路であ
る振幅歪補正経路と、上記電力増幅器の位相歪を補正す
る位相歪補正経路と、上記電力増幅器の温度の変動に伴
う振幅歪を適応的に補償する振幅歪の適応補償を行う経
路と、上記電力増幅器に至る高周波信号の通過する高周
波信号通過経路である。
を説明する。この歪補償装置は、主に４つの経路から構
成される。上記電力増幅器の振幅歪を補正する経路であ
る振幅歪補正経路と、上記電力増幅器の位相歪を補正す
る位相歪補正経路と、上記電力増幅器の温度の変動に伴
う振幅歪を適応的に補償する振幅歪の適応補償を行う経
路と、上記電力増幅器に至る高周波信号の通過する高周
波信号通過経路である。
【００２８】振幅歪補正経路は振幅歪補正手段であり、
上記電力増幅器に供給される高周波入力信号の包絡線信
号に基づいて上記電力増幅器の振幅歪を補正するための
補正データを出力し、この補正データに応じて上記電力
増幅器の利得可変処理を制御して上記電力増幅器の振幅
歪を補正する。
上記電力増幅器に供給される高周波入力信号の包絡線信
号に基づいて上記電力増幅器の振幅歪を補正するための
補正データを出力し、この補正データに応じて上記電力
増幅器の利得可変処理を制御して上記電力増幅器の振幅
歪を補正する。
【００２９】位相歪補正経路は位相歪補正手段であり、
上記電力増幅器に供給される高周波入力信号の包絡線信
号に基づいて上記電力増幅器の位相歪を補正するための
補正データを出力し、この補正データに応じて上記電力
増幅器の移相処理を制御して上記電力増幅器の位相歪を
補正する。
上記電力増幅器に供給される高周波入力信号の包絡線信
号に基づいて上記電力増幅器の位相歪を補正するための
補正データを出力し、この補正データに応じて上記電力
増幅器の移相処理を制御して上記電力増幅器の位相歪を
補正する。
【００３０】振幅歪の適応補償を行う経路は、振幅歪適
応補償手段であり、上記電力増幅器に供給される入力信
号の包絡線信号と上記電力増幅器から出力される出力信
号の包絡線信号との振幅差分を求め、この振幅差分を積
分して累積した結果に基づいて上記電力増幅器の温度変
動に対する振幅歪の適応補正データを出力し、この適応
補正データを用いて上記電力増幅器の振幅歪を適応補償
する。
応補償手段であり、上記電力増幅器に供給される入力信
号の包絡線信号と上記電力増幅器から出力される出力信
号の包絡線信号との振幅差分を求め、この振幅差分を積
分して累積した結果に基づいて上記電力増幅器の温度変
動に対する振幅歪の適応補正データを出力し、この適応
補正データを用いて上記電力増幅器の振幅歪を適応補償
する。
【００３１】先ず、振幅歪補正経路は、包絡線の変動を
有する高周波信号Ｓ１の一部を入力とし、その包絡線Ｓ
２を検出する第１の包絡線検出部（ＤＥＴ1）１と、こ
の包絡線Ｓ２を、第１のセレクタ（ＳＥＬ1）２を通し
た後にデジタイズし、デジタル信号Ｓ２１を出力するＡ
／Ｄコンバータ３と、このデジタル信号Ｓ２１を第２の
セレクタ（ＳＥＬ2）４を通した後、第２のラッチ部
（ＬＣＨ2）５にてラッチして得た信号Ｓ３をアドレス
として入力し、振幅補正用として予め格納されたデータ
で、このアドレスに対応した振幅補正データＳ７を出力
する第１のメモリー（Ｍ1）６と、この第１のメモリ６
の出力Ｓ７と、後述するデジタル信号Ｓ４４とを加算す
る第２の加算器（ＡＤＤ2）７と、この第２の加算器７
の加算結果Ｓ９をアナログ変換する第１のＤ／Ａコンバ
ータ（Ｄ／Ａ1）８と、この第１のＤ／Ａコンバータ８
からのアナログ信号に含まれるデジタル雑音を除去する
第１の低域通過フィルタ（ＬＰＦ1）９からなる。
有する高周波信号Ｓ１の一部を入力とし、その包絡線Ｓ
２を検出する第１の包絡線検出部（ＤＥＴ1）１と、こ
の包絡線Ｓ２を、第１のセレクタ（ＳＥＬ1）２を通し
た後にデジタイズし、デジタル信号Ｓ２１を出力するＡ
／Ｄコンバータ３と、このデジタル信号Ｓ２１を第２の
セレクタ（ＳＥＬ2）４を通した後、第２のラッチ部
（ＬＣＨ2）５にてラッチして得た信号Ｓ３をアドレス
として入力し、振幅補正用として予め格納されたデータ
で、このアドレスに対応した振幅補正データＳ７を出力
する第１のメモリー（Ｍ1）６と、この第１のメモリ６
の出力Ｓ７と、後述するデジタル信号Ｓ４４とを加算す
る第２の加算器（ＡＤＤ2）７と、この第２の加算器７
の加算結果Ｓ９をアナログ変換する第１のＤ／Ａコンバ
ータ（Ｄ／Ａ1）８と、この第１のＤ／Ａコンバータ８
からのアナログ信号に含まれるデジタル雑音を除去する
第１の低域通過フィルタ（ＬＰＦ1）９からなる。
【００３２】位相歪補正経路は、位相補正用として予め
格納されたデータで、前記デジタル信号Ｓ３をアドレス
としたときに、このアドレスに対応した位相補正データ
Ｓ４を出力する第２のメモリー（Ｍ2）１０と、この第
２のメモリー１０の出力Ｓ９をアナログ変換する第２の
Ｄ／Ａコンバータ（Ｄ／Ａ2）１１と、この第２のＤ／
Ａコンバータ１１からのアナログ信号に含まれるデジタ
ル雑音を除去する第２の低域通過フィルタ（ＬＰＦ2）
１２からなる。
格納されたデータで、前記デジタル信号Ｓ３をアドレス
としたときに、このアドレスに対応した位相補正データ
Ｓ４を出力する第２のメモリー（Ｍ2）１０と、この第
２のメモリー１０の出力Ｓ９をアナログ変換する第２の
Ｄ／Ａコンバータ（Ｄ／Ａ2）１１と、この第２のＤ／
Ａコンバータ１１からのアナログ信号に含まれるデジタ
ル雑音を除去する第２の低域通過フィルタ（ＬＰＦ2）
１２からなる。
【００３３】振幅歪の適応補償を行う経路は、前記デジ
タル信号Ｓ３をアドレスとして、このアドレスに対応し
て格納されているデータを読み出しして信号Ｓ４２とし
て出力する、あるいは後述する信号Ｓ４１を書き込むラ
ンダムアクセスメモリ（ＲＡＭ1）１７と、歪みを補償
すべき電力増幅器（ＰＡ）２３の出力Ｓ３０の包絡線Ｓ
３１を検出する第２の包絡線検出部（ＤＥＴ2）１３
と、包絡線Ｓ３１を第１のセレクタ２を通して、Ａ／Ｄ
コンバータ３にてデジタル化し、その後第２のセレクタ
４を通して、第３のラッチ部（ＬＣＨ3）１４にてラッ
チして得た信号Ｓ２４とし、前記デジタル信号Ｓ３から
デジタル的に減算し、結果をデジタル信号Ｓ４０として
出力する減算器（ＳＵＢ）１５と、該デジタル信号Ｓ４
０と後述するデジタル信号Ｓ４３とをデジタル的に加算
し結果を信号Ｓ４１として出力する第１の加算器（ＡＤ
Ｄ1）１６と、前述した、ランダムアクセスメモリ１７
の出力信号Ｓ４２を信号Ｓ４３としてラッチする第１の
ラッチ回路（ＬＣＨ1）と、該ラッチ信号Ｓ４３をアド
レスとして入力し、適応補正用として予め格納されたデ
ータで、このアドレスに対応した適応補正データＳ４４
を出力する第３のメモリ（Ｍ3）からなる経路である。
タル信号Ｓ３をアドレスとして、このアドレスに対応し
て格納されているデータを読み出しして信号Ｓ４２とし
て出力する、あるいは後述する信号Ｓ４１を書き込むラ
ンダムアクセスメモリ（ＲＡＭ1）１７と、歪みを補償
すべき電力増幅器（ＰＡ）２３の出力Ｓ３０の包絡線Ｓ
３１を検出する第２の包絡線検出部（ＤＥＴ2）１３
と、包絡線Ｓ３１を第１のセレクタ２を通して、Ａ／Ｄ
コンバータ３にてデジタル化し、その後第２のセレクタ
４を通して、第３のラッチ部（ＬＣＨ3）１４にてラッ
チして得た信号Ｓ２４とし、前記デジタル信号Ｓ３から
デジタル的に減算し、結果をデジタル信号Ｓ４０として
出力する減算器（ＳＵＢ）１５と、該デジタル信号Ｓ４
０と後述するデジタル信号Ｓ４３とをデジタル的に加算
し結果を信号Ｓ４１として出力する第１の加算器（ＡＤ
Ｄ1）１６と、前述した、ランダムアクセスメモリ１７
の出力信号Ｓ４２を信号Ｓ４３としてラッチする第１の
ラッチ回路（ＬＣＨ1）と、該ラッチ信号Ｓ４３をアド
レスとして入力し、適応補正用として予め格納されたデ
ータで、このアドレスに対応した適応補正データＳ４４
を出力する第３のメモリ（Ｍ3）からなる経路である。
【００３４】ここで、第１の加算器１６とランダムアク
セスメモリ１７と第１のラッチ回路１８は累積手段を形
成する。また、第３のメモリ１９は、適応補正データ出
力手段である。
セスメモリ１７と第１のラッチ回路１８は累積手段を形
成する。また、第３のメモリ１９は、適応補正データ出
力手段である。
【００３５】また、この経路にて使用するＡ／Ｄコンバ
ータは、入力信号Ｓ１及び電力増幅器２３の出力信号Ｓ
３０の包絡線を各々デジタル化するのに用いられ、それ
らの信号に切り分けと保持のために、セレクタ及びラッ
チを用いている。
ータは、入力信号Ｓ１及び電力増幅器２３の出力信号Ｓ
３０の包絡線を各々デジタル化するのに用いられ、それ
らの信号に切り分けと保持のために、セレクタ及びラッ
チを用いている。
【００３６】高周波信号通過経路は、前記高周波信号Ｓ
１を入力し、通過時間を遅延させ、信号Ｓ５０とする遅
延素子（ＤＬ）２０と、この遅延素子２０の出力Ｓ５０
を入力し、制御端子に、前記第２の低域通過フィルタ１
３の出力Ｓ６を接続し、ここに加えられる信号により、
その通過位相を可変し得る移相部（ＰＨ）２１と、該移
相部２１の出力Ｓ５１を入力とし、制御端子に、前記第
１の低域通過フィルタ９の出力Ｓ１１を接続し、ここに
加えられる信号電圧に依存して通過利得が可変される利
得可変部（ＡＭ）２２と、この利得可変部２２の出力Ｓ
５２を、歪みを補正すべき電力増幅器２３に入力する。
１を入力し、通過時間を遅延させ、信号Ｓ５０とする遅
延素子（ＤＬ）２０と、この遅延素子２０の出力Ｓ５０
を入力し、制御端子に、前記第２の低域通過フィルタ１
３の出力Ｓ６を接続し、ここに加えられる信号により、
その通過位相を可変し得る移相部（ＰＨ）２１と、該移
相部２１の出力Ｓ５１を入力とし、制御端子に、前記第
１の低域通過フィルタ９の出力Ｓ１１を接続し、ここに
加えられる信号電圧に依存して通過利得が可変される利
得可変部（ＡＭ）２２と、この利得可変部２２の出力Ｓ
５２を、歪みを補正すべき電力増幅器２３に入力する。
【００３７】この歪補償装置は、上記各経路の他に、前
記ランダムアクセスメモリ１７にリードライトのタイミ
ングを切り替えるクロック信号ＭＲＷ及び前記ラッチ回
路（ＬＣＨ１，２，３）のラッチ動作を行なわしめるク
ロック信号ＬＣを生成するクロック発生部（ＣＬＫ）２
４より構成される。
記ランダムアクセスメモリ１７にリードライトのタイミ
ングを切り替えるクロック信号ＭＲＷ及び前記ラッチ回
路（ＬＣＨ１，２，３）のラッチ動作を行なわしめるク
ロック信号ＬＣを生成するクロック発生部（ＣＬＫ）２
４より構成される。
【００３８】次に、本発明の歪補償装置の動作を説明す
る。図１において、歪補償装置の入力端子Ｔinには、携
帯電話機に使用されている、帯域制限を受けたπ／４シ
フトＱＰＳＫ（Quadrature phase shift keying)、ある
いは０度のＱＰＳＫ等の直交位相変調信号の高周波入力
信号Ｓ1 が供給される。この高周波入力信号Ｓ1 は高周
波搬送波をベースバンド信号成分で変調し時間的に緩や
かに変動する包絡線成分を含む。入力端子Ｔinに供給さ
れた高周波入力信号Ｓ1 は、２分割され、振幅歪補正経
路と、第４の系路とに入力される。
る。図１において、歪補償装置の入力端子Ｔinには、携
帯電話機に使用されている、帯域制限を受けたπ／４シ
フトＱＰＳＫ（Quadrature phase shift keying)、ある
いは０度のＱＰＳＫ等の直交位相変調信号の高周波入力
信号Ｓ1 が供給される。この高周波入力信号Ｓ1 は高周
波搬送波をベースバンド信号成分で変調し時間的に緩や
かに変動する包絡線成分を含む。入力端子Ｔinに供給さ
れた高周波入力信号Ｓ1 は、２分割され、振幅歪補正経
路と、第４の系路とに入力される。
【００３９】先ず、振幅歪補正経路について説明する。
振幅歪補正経路に入った高周波入力信号Ｓ1 は包絡線検
出回路１により、その包絡線信号Ｓ2 が検出される。包
絡線検出回路１で検出された包絡線信号Ｓ２は第１のセ
レクタ２で選択された後（Ｓ２０のセレクト出力信号と
なる）、Ａ／Ｄコンバータ３によってデジタル信号Ｓ２
１に変換される。このデジタル信号Ｓ２１はさらに第２
のセレクタ４で選択されてセレクタ出力信号Ｓ２３とな
り、第２のラッチ部５にてラッチされ、信号Ｓ３として
出力される。
振幅歪補正経路に入った高周波入力信号Ｓ1 は包絡線検
出回路１により、その包絡線信号Ｓ2 が検出される。包
絡線検出回路１で検出された包絡線信号Ｓ２は第１のセ
レクタ２で選択された後（Ｓ２０のセレクト出力信号と
なる）、Ａ／Ｄコンバータ３によってデジタル信号Ｓ２
１に変換される。このデジタル信号Ｓ２１はさらに第２
のセレクタ４で選択されてセレクタ出力信号Ｓ２３とな
り、第２のラッチ部５にてラッチされ、信号Ｓ３として
出力される。
【００４０】この信号Ｓ３はアドレスとして第１のメモ
リ６に入力される。第１のメモリ６には振幅補正用とし
て予め補正データが格納されており、アドレスとしての
上記信号Ｓ３に対応した振幅補正データＳ７を加算器７
に出力する。なお、上記信号Ｓ３は位相歪補正経路の第
２のメモリ１０、振幅歪の適応補償を行う経路の減算器
１５及びランダムアクセスメモリ１７にも供給されるが
これについては後述する。
リ６に入力される。第１のメモリ６には振幅補正用とし
て予め補正データが格納されており、アドレスとしての
上記信号Ｓ３に対応した振幅補正データＳ７を加算器７
に出力する。なお、上記信号Ｓ３は位相歪補正経路の第
２のメモリ１０、振幅歪の適応補償を行う経路の減算器
１５及びランダムアクセスメモリ１７にも供給されるが
これについては後述する。
【００４１】加算器７は、上記振幅補正データＳ７と後
述する適応補償のデータＳ４４とを加算し、その加算出
力Ｓ９を第１のＤ／Ａコンバータ８に供給する。第１の
Ｄ／Ａコンバータ８は、上記加算出力Ｓ９、すなわち適
応補償のデータＳ４４が加算された振幅補正データＳ７
をアナログ信号Ｓ１０に変換し、第１の低域通過フィル
タ９に供給する。第１の低域通過フィルタ９は、上記ア
ナログ信号Ｓ１０からデジタル雑音を除去したフィルタ
出力信号Ｓ１１を高周波信号通過経路を構成する利得可
変部２２の制御端子に供給する。そして、利得可変部２
２では、上記制御端子に供給された上記Ｓ１１を制御信
号として通過利得（振幅）を制御する。
述する適応補償のデータＳ４４とを加算し、その加算出
力Ｓ９を第１のＤ／Ａコンバータ８に供給する。第１の
Ｄ／Ａコンバータ８は、上記加算出力Ｓ９、すなわち適
応補償のデータＳ４４が加算された振幅補正データＳ７
をアナログ信号Ｓ１０に変換し、第１の低域通過フィル
タ９に供給する。第１の低域通過フィルタ９は、上記ア
ナログ信号Ｓ１０からデジタル雑音を除去したフィルタ
出力信号Ｓ１１を高周波信号通過経路を構成する利得可
変部２２の制御端子に供給する。そして、利得可変部２
２では、上記制御端子に供給された上記Ｓ１１を制御信
号として通過利得（振幅）を制御する。
【００４２】ここで第１のメモリ６に格納されている振
幅補正データについて説明する。先ず、入力信号Ｓ１の
包絡線電圧をＶi（ｔ）とする。また、利得可変部２２
の出力Ｓ５２の包絡線電圧をＶpd（ｔ）とし、この利得
可変部２２の制御端子に加えられる制御信号Ｓ１１の電
圧をＶc（ｔ）とすると第１のメモリ６に格納される電
圧はこのＶc（ｔ）である。
幅補正データについて説明する。先ず、入力信号Ｓ１の
包絡線電圧をＶi（ｔ）とする。また、利得可変部２２
の出力Ｓ５２の包絡線電圧をＶpd（ｔ）とし、この利得
可変部２２の制御端子に加えられる制御信号Ｓ１１の電
圧をＶc（ｔ）とすると第１のメモリ６に格納される電
圧はこのＶc（ｔ）である。
【００４３】今、利得可変部２２の利得Ｇ（vc）を、変
換係数ａとして、 Ｇ（vc）＝１＋ａ・Ｖc（ｔ） ・・・（１） で表したとすると、 Ｖpd（ｔ）＝Ｖi（ｔ）・Ｇ（vc） ・・・（２） となっていることから、（２）式を（１）式に代入し
て、 Ｖpd（ｔ）＝Ｖi（ｔ）・（１＋ａ・Ｖc（ｔ）） となり、これより、 Ｖc（ｔ）＝（１／ａ）・（Ｖpd（ｔ）／Ｖi（ｔ）−１） ・・・（３） が得られる。
換係数ａとして、 Ｇ（vc）＝１＋ａ・Ｖc（ｔ） ・・・（１） で表したとすると、 Ｖpd（ｔ）＝Ｖi（ｔ）・Ｇ（vc） ・・・（２） となっていることから、（２）式を（１）式に代入し
て、 Ｖpd（ｔ）＝Ｖi（ｔ）・（１＋ａ・Ｖc（ｔ）） となり、これより、 Ｖc（ｔ）＝（１／ａ）・（Ｖpd（ｔ）／Ｖi（ｔ）−１） ・・・（３） が得られる。
【００４４】包絡線電圧Ｖpd（ｔ）は、歪みを補正すべ
き電力増幅器２３について、図３の入出力特性を測定す
ることにより求めることが可能である。よって、その包
絡線電圧Ｖpd（ｔ）を用いて上述の（３）式を計算して
得た結果を予め第１のメモリ６に格納すればよい。
き電力増幅器２３について、図３の入出力特性を測定す
ることにより求めることが可能である。よって、その包
絡線電圧Ｖpd（ｔ）を用いて上述の（３）式を計算して
得た結果を予め第１のメモリ６に格納すればよい。
【００４５】次に、位相歪補正経路の動作について説明
する。この位相歪補正経路の動作も概ね同様である。す
なわち、上記第２のラッチ部５でラッチされてから出力
された信号Ｓ３は上記振幅歪補正経路中の第１のメモリ
６と同じ構成の第２のメモリ１０をアクセスし、予め第
２のメモリ１０に納されている位相補正データＳ４を出
力させる。このデータＳ４は第２のＤ／Ａコンバータ１
１によりアナログ信号Ｓ５に変換され、第２の低域通過
フィルタ１２を通過し、信号Ｓ６となって上記高周波信
号通過経路を構成する移相部２１の制御端子に入力さ
れ、通過位相を制御し、歪みを補償すべき電力増幅器２
３の位相歪みを補償する。
する。この位相歪補正経路の動作も概ね同様である。す
なわち、上記第２のラッチ部５でラッチされてから出力
された信号Ｓ３は上記振幅歪補正経路中の第１のメモリ
６と同じ構成の第２のメモリ１０をアクセスし、予め第
２のメモリ１０に納されている位相補正データＳ４を出
力させる。このデータＳ４は第２のＤ／Ａコンバータ１
１によりアナログ信号Ｓ５に変換され、第２の低域通過
フィルタ１２を通過し、信号Ｓ６となって上記高周波信
号通過経路を構成する移相部２１の制御端子に入力さ
れ、通過位相を制御し、歪みを補償すべき電力増幅器２
３の位相歪みを補償する。
【００４６】温度変動等の変化がない場合には、この振
幅歪補正経路及び位相歪補正経路の動作により、補償さ
れるべき電力増幅器２３の歪は補償されている。ところ
が、温度等に変動が現れた場合、この２つの経路による
補償では不完全となり、その変動に対応する振幅歪の適
応補償を行う経路が必要になる。
幅歪補正経路及び位相歪補正経路の動作により、補償さ
れるべき電力増幅器２３の歪は補償されている。ところ
が、温度等に変動が現れた場合、この２つの経路による
補償では不完全となり、その変動に対応する振幅歪の適
応補償を行う経路が必要になる。
【００４７】この振幅歪の適応補償を行う経路の動作、
すなわち適応補償の動作について説明する。歪みを補償
されるべき電力増幅器２３の出力Ｓ３０の包絡線Ｓ３１
を第２の包絡線検出器１３にて検出し、この包絡線信号
Ｓ３１を第１のセレクタ２で選択させ、Ａ/Ｄコンバー
タ３にてデジタル化し、デジタル信号Ｓ２１を得る。こ
のデジタル信号Ｓ２１は第２のセレクタ４で選択され、
第３のラッチ部１４でラッチされてから信号Ｓ２４とし
て減算器１５に供給される。減算器１５は上記デジタル
信号Ｓ３から上記信号Ｓ２４をデジタル的に減算し、減
算結果としてデジタル信号Ｓ４０を出力する。補償され
るべき電力増幅器２３の出力にひずみが存在すると、こ
の減算により、当該歪成分のみが減算結果Ｓ４０に表れ
ることになる。この減算結果Ｓ４０は、ランダムアクセ
スメモリ１７に書き込まれているデータで、信号Ｓ３を
アドレスとするものと加算され、再度ランダムアクセス
メモリ１７に書き込まれる。ランダムアクセスメモリ１
７のデータは、読み出しと書き込みとで切り替えられる
ために、いったん読み出された後、第１のラッチ部１８
に保存される。アドレスを与える信号Ｓ３が同じ値を繰
り返すと、そのアドレスに対応するランダムアクセスメ
モリ１７内のデータは何度も加算を繰り返されて何度も
書き直される。このランダムアクセスメモリ１７のデー
タは、後続の第３のメモリ１９のアドレスとなって、第
３のメモリ１９に格納されているデータを出力せしめ
る。この第３のメモリのデータＳ４４は、振幅歪補正経
路中にある第２の加算器７により、第１のメモリ６の振
幅補正データに加算されて、補償されるべき電力増幅器
２３に入力され、振幅歪の補正に寄与する。したがっ
て、振幅補正が効果を発揮してくると、減算結果の信号
Ｓ４０はゼロに近づくことになり、ランダムアクセスメ
モリ１７内のデータもある値に収束することになる。そ
して、この収束値は、補償されるべき電力増幅器２３の
歪を改善する値になっている。
すなわち適応補償の動作について説明する。歪みを補償
されるべき電力増幅器２３の出力Ｓ３０の包絡線Ｓ３１
を第２の包絡線検出器１３にて検出し、この包絡線信号
Ｓ３１を第１のセレクタ２で選択させ、Ａ/Ｄコンバー
タ３にてデジタル化し、デジタル信号Ｓ２１を得る。こ
のデジタル信号Ｓ２１は第２のセレクタ４で選択され、
第３のラッチ部１４でラッチされてから信号Ｓ２４とし
て減算器１５に供給される。減算器１５は上記デジタル
信号Ｓ３から上記信号Ｓ２４をデジタル的に減算し、減
算結果としてデジタル信号Ｓ４０を出力する。補償され
るべき電力増幅器２３の出力にひずみが存在すると、こ
の減算により、当該歪成分のみが減算結果Ｓ４０に表れ
ることになる。この減算結果Ｓ４０は、ランダムアクセ
スメモリ１７に書き込まれているデータで、信号Ｓ３を
アドレスとするものと加算され、再度ランダムアクセス
メモリ１７に書き込まれる。ランダムアクセスメモリ１
７のデータは、読み出しと書き込みとで切り替えられる
ために、いったん読み出された後、第１のラッチ部１８
に保存される。アドレスを与える信号Ｓ３が同じ値を繰
り返すと、そのアドレスに対応するランダムアクセスメ
モリ１７内のデータは何度も加算を繰り返されて何度も
書き直される。このランダムアクセスメモリ１７のデー
タは、後続の第３のメモリ１９のアドレスとなって、第
３のメモリ１９に格納されているデータを出力せしめ
る。この第３のメモリのデータＳ４４は、振幅歪補正経
路中にある第２の加算器７により、第１のメモリ６の振
幅補正データに加算されて、補償されるべき電力増幅器
２３に入力され、振幅歪の補正に寄与する。したがっ
て、振幅補正が効果を発揮してくると、減算結果の信号
Ｓ４０はゼロに近づくことになり、ランダムアクセスメ
モリ１７内のデータもある値に収束することになる。そ
して、この収束値は、補償されるべき電力増幅器２３の
歪を改善する値になっている。
【００４８】ここで、第３のメモリ１９に格納されるデ
ータについて説明する。すでに述べた通り、利得可変部
２２の特性を利用して振幅歪を補償する場合は、上記
（３）式に示すようなデータ変換を施す必要がある。こ
れに対して、第１のメモリ６に格納されているデータ
は、すでにこの変換を終えているため、第２の加算部７
にて加減されるデータは、第１のメモリ６に対して、最
小ビットを単位としてビット加減算を行うことにより、
加減量のみをあつかうことができ、上記（３）式の変換
をいちいち考慮する必要はない。そこで、信号Ｓ４０の
結果が正ならば、第１のメモリ６の値を減らし、逆に負
ならば、増やすと言う直線変換のみを、該第３のメモリ
１９に行わせればよい。
ータについて説明する。すでに述べた通り、利得可変部
２２の特性を利用して振幅歪を補償する場合は、上記
（３）式に示すようなデータ変換を施す必要がある。こ
れに対して、第１のメモリ６に格納されているデータ
は、すでにこの変換を終えているため、第２の加算部７
にて加減されるデータは、第１のメモリ６に対して、最
小ビットを単位としてビット加減算を行うことにより、
加減量のみをあつかうことができ、上記（３）式の変換
をいちいち考慮する必要はない。そこで、信号Ｓ４０の
結果が正ならば、第１のメモリ６の値を減らし、逆に負
ならば、増やすと言う直線変換のみを、該第３のメモリ
１９に行わせればよい。
【００４９】上述したように、ランダムアクセスメモリ
１７に書き込まれるデータは、前回分に逐次加減算さて
いくため、継続的に正または負が累積された結果が、第
３のメモリ１９のアドレスを決定する。このため、発生
している歪成分が、ごく小さい場合でも、積分動作によ
り累積され、結果として大きな値となり補正されること
になる。
１７に書き込まれるデータは、前回分に逐次加減算さて
いくため、継続的に正または負が累積された結果が、第
３のメモリ１９のアドレスを決定する。このため、発生
している歪成分が、ごく小さい場合でも、積分動作によ
り累積され、結果として大きな値となり補正されること
になる。
【００５０】一般に、温度が−３０度から＋８０度まで
変動した場合利得は５ｄＢ程度の変動を示すが、位相変
異の変動はたかだか数度の範囲におさまる。このため、
上記図１に示した歪補償装置では、位相変位の適応補償
はしていない。なお、位相変位の適応補償を行う具体例
については後述する。
変動した場合利得は５ｄＢ程度の変動を示すが、位相変
異の変動はたかだか数度の範囲におさまる。このため、
上記図１に示した歪補償装置では、位相変位の適応補償
はしていない。なお、位相変位の適応補償を行う具体例
については後述する。
【００５１】次に、上記図１に示す歪補償装置で、通常
の補償用と適応補償用とで共通に用いているＡ／Ｄコン
バータ３の切り替え動作について説明する。これは信号
Ｓ２５により、セレクタが切り替えられ、入力信号Ｓ１
の包絡線をデジタル化して信号Ｓ３としてラッチする場
合と、同じく電力増幅器２３の出力Ｓ３０の包絡線をデ
ジタル化して信号Ｓ２４としてラッチする場合が交互に
現れる動作を繰り返すものである。これにより、入力信
号のデジタイズ用と出力信号のデジタイズ用のＡ／Ｄコ
ンバータを一つで代用できることになり、歪補償装置と
しての小型化、低消費電力化上効果的である。
の補償用と適応補償用とで共通に用いているＡ／Ｄコン
バータ３の切り替え動作について説明する。これは信号
Ｓ２５により、セレクタが切り替えられ、入力信号Ｓ１
の包絡線をデジタル化して信号Ｓ３としてラッチする場
合と、同じく電力増幅器２３の出力Ｓ３０の包絡線をデ
ジタル化して信号Ｓ２４としてラッチする場合が交互に
現れる動作を繰り返すものである。これにより、入力信
号のデジタイズ用と出力信号のデジタイズ用のＡ／Ｄコ
ンバータを一つで代用できることになり、歪補償装置と
しての小型化、低消費電力化上効果的である。
【００５２】次に、図２に示すタイミング図を用いて、
全体の時間的動作について説明する。なお、Ａ／Ｄコン
バータ、Ｄ／Ａコンバータに接続されるクロックは省略
してある。クロック発生部２４より発生する信号Ｓ２５
のタイミングにしたがって、入力信号Ｓ１の包絡線Ｓ２
と電力増幅器２３の包絡線信号Ｓ３１の切り替えを行う
と同時に、各々デジタル化された信号Ｓ２２（Ｓ２４）
及びＳ２３（Ｓ３）をラッチする。クロックＭＲＷは、
信号Ｓ２５を２分周して得たものであり、ＭＲＷの立ち
上がりにて、ランダムアクセスメモリ１７の読みだしを
行い、その読み出し信号Ｓ４２をクロックＬＣの立ち上
がりにてラッチする。このときのランダムアクセスメモ
リ１７のアドレスは、入力信号Ｓ１の包絡線Ｓ２をデジ
タル化した信号Ｓ３である。クロックＬＣは、クロック
発生部２４がクロックＭＲＷを遅延させて作る。このク
ロックＬＣを用いて第１のラッチ部１８にて読み出し信
号Ｓ４２がラッチされると同時に第３のメモリ１９のア
クセスが開始され、信号Ｓ４４が読み出される。この信
号Ｓ４４は、第２の加算器７で上記信号Ｓ７に加算さ
れ、加算信号Ｓ９とされた後、第１のＤ／Ａコンバータ
８にてクロックＭＲＷのたち下がりに合わせてアナログ
信号Ｓ１０とされ、さらに第１の低域通過フィルタ９を
介して信号Ｓ１１として出力される。以上の動作はクロ
ックＭＲＷの１周期内にて繰り返される。
全体の時間的動作について説明する。なお、Ａ／Ｄコン
バータ、Ｄ／Ａコンバータに接続されるクロックは省略
してある。クロック発生部２４より発生する信号Ｓ２５
のタイミングにしたがって、入力信号Ｓ１の包絡線Ｓ２
と電力増幅器２３の包絡線信号Ｓ３１の切り替えを行う
と同時に、各々デジタル化された信号Ｓ２２（Ｓ２４）
及びＳ２３（Ｓ３）をラッチする。クロックＭＲＷは、
信号Ｓ２５を２分周して得たものであり、ＭＲＷの立ち
上がりにて、ランダムアクセスメモリ１７の読みだしを
行い、その読み出し信号Ｓ４２をクロックＬＣの立ち上
がりにてラッチする。このときのランダムアクセスメモ
リ１７のアドレスは、入力信号Ｓ１の包絡線Ｓ２をデジ
タル化した信号Ｓ３である。クロックＬＣは、クロック
発生部２４がクロックＭＲＷを遅延させて作る。このク
ロックＬＣを用いて第１のラッチ部１８にて読み出し信
号Ｓ４２がラッチされると同時に第３のメモリ１９のア
クセスが開始され、信号Ｓ４４が読み出される。この信
号Ｓ４４は、第２の加算器７で上記信号Ｓ７に加算さ
れ、加算信号Ｓ９とされた後、第１のＤ／Ａコンバータ
８にてクロックＭＲＷのたち下がりに合わせてアナログ
信号Ｓ１０とされ、さらに第１の低域通過フィルタ９を
介して信号Ｓ１１として出力される。以上の動作はクロ
ックＭＲＷの１周期内にて繰り返される。
【００５３】次に第１のメモリ６、第２のメモリ１０、
第３のメモリ１９に格納されるデータを図で示す。図３
は、第１のメモリ６に格納されるデータの例である。横
軸は、包絡線信号Ｓ1の電圧であり、縦軸は、振幅補正
のデータで、上記（３）式の変換を施してある。図４
は、第２のメモリ１０に格納されるデータであり、位相
補償できるデータである。図５は、第３のメモリ１９に
格納されるデータであり、信号Ｓ４３の値により、正負
に対して直線的に変換しているものである。
第３のメモリ１９に格納されるデータを図で示す。図３
は、第１のメモリ６に格納されるデータの例である。横
軸は、包絡線信号Ｓ1の電圧であり、縦軸は、振幅補正
のデータで、上記（３）式の変換を施してある。図４
は、第２のメモリ１０に格納されるデータであり、位相
補償できるデータである。図５は、第３のメモリ１９に
格納されるデータであり、信号Ｓ４３の値により、正負
に対して直線的に変換しているものである。
【００５４】次に、本発明を実施した結果を示す。図
６、図７は、２５度(室温)の場合の歪補償の例を示す。
図６は、電力増幅器２３により発生する歪を含むスペク
トラムであり、図７は、第１のメモリ６、第２のメモリ
１０により歪補償が行われたスペクトラムを示す。
６、図７は、２５度(室温)の場合の歪補償の例を示す。
図６は、電力増幅器２３により発生する歪を含むスペク
トラムであり、図７は、第１のメモリ６、第２のメモリ
１０により歪補償が行われたスペクトラムを示す。
【００５５】図８、図９は、適応補償の結果を示すもの
である。図８は−３０度での例であり、利得Cefなるパ
ラメータを、０．２５〜１．０の範囲で変えたときに、
横軸の積算回数に対して縦軸の歪成分（ＡＣＰＲ、dB
c）がどのように変化したかを示す。特性３１は上記パ
ラメータ（利得Cef）を０．２５として得られた。特性
３２は上記パラメータを０．５として、特性３３は上記
パラメータを０．７５として、特性３４は上記パラメー
タを０．９として、特性３５は上記パラメータを１．０
として得られたものである。上記利得Cefなるパラメー
タは、上記図５における直線の傾きを表すものであり、
Cefの大きいものほど傾きが大きくなる。積算回数の増
加につれて歪電力が減少している様子が分かる。これ
は、補償できる最小分解能が、係数Cefに依存している
ためで、Cefが大きい場合は、分解能が荒くなり、その
結果歪が残留することを示している。
である。図８は−３０度での例であり、利得Cefなるパ
ラメータを、０．２５〜１．０の範囲で変えたときに、
横軸の積算回数に対して縦軸の歪成分（ＡＣＰＲ、dB
c）がどのように変化したかを示す。特性３１は上記パ
ラメータ（利得Cef）を０．２５として得られた。特性
３２は上記パラメータを０．５として、特性３３は上記
パラメータを０．７５として、特性３４は上記パラメー
タを０．９として、特性３５は上記パラメータを１．０
として得られたものである。上記利得Cefなるパラメー
タは、上記図５における直線の傾きを表すものであり、
Cefの大きいものほど傾きが大きくなる。積算回数の増
加につれて歪電力が減少している様子が分かる。これ
は、補償できる最小分解能が、係数Cefに依存している
ためで、Cefが大きい場合は、分解能が荒くなり、その
結果歪が残留することを示している。
【００５６】図９は、＋８０度の場合の適応補償の様子
を示している。利得Cefなるパラメータは、０．５〜
１．２５の範囲で変えている。特性４１は上記パラメー
タ（利得Cef）を０．５として得られた。特性４２は上
記パラメータを０．７５として、特性４３は上記パラメ
ータを１．００として、特性４４は上記パラメータを
１．２５として得られたものである。上記図８と比較す
ると、高温側では電力増幅器２３の利得低下が生じるた
めに、振幅歪の適応補償を行う経路を構成する帰還ルー
プのループ利得が低下し、歪電力の減少に要する積算回
数が増加するという結果が表れている。
を示している。利得Cefなるパラメータは、０．５〜
１．２５の範囲で変えている。特性４１は上記パラメー
タ（利得Cef）を０．５として得られた。特性４２は上
記パラメータを０．７５として、特性４３は上記パラメ
ータを１．００として、特性４４は上記パラメータを
１．２５として得られたものである。上記図８と比較す
ると、高温側では電力増幅器２３の利得低下が生じるた
めに、振幅歪の適応補償を行う経路を構成する帰還ルー
プのループ利得が低下し、歪電力の減少に要する積算回
数が増加するという結果が表れている。
【００５７】次に、上記図１に示した歪補償装置を構成
する各部の詳細な構成について説明する。先ず、包絡線
検出回路１では、図１０に示すように、ダイオード３２
のアノード端子に入力端子３１を介して入力高周波信号
Sin（Ｓ１）が供給され、カソード端子には出力端子３
７が接続されて出力信号Soo（Ｓ２）を導出している。
またダイオード３２のカソード端子と接地との間には抵
抗３５とコンデンサ３６とが並列接続されている。高周
波信号Sin（Ｓ１）を入力端子３１に入力すると、包絡
線成分の出力信号Soo（Ｓ２）のみが出力端子３７に現
れる。ダイオード３２には小信号部分の非直線性を改善
するために、バイアス端子３３からバイアス抵抗３４を
介してバイアス電圧Ｖbiasが供給されている。図１１に
は上記図１０の構成例で得られる包絡線電圧出力信号So
oの、入力信号Sinとして加えられる高周波信号電力に対
する特性を示す。
する各部の詳細な構成について説明する。先ず、包絡線
検出回路１では、図１０に示すように、ダイオード３２
のアノード端子に入力端子３１を介して入力高周波信号
Sin（Ｓ１）が供給され、カソード端子には出力端子３
７が接続されて出力信号Soo（Ｓ２）を導出している。
またダイオード３２のカソード端子と接地との間には抵
抗３５とコンデンサ３６とが並列接続されている。高周
波信号Sin（Ｓ１）を入力端子３１に入力すると、包絡
線成分の出力信号Soo（Ｓ２）のみが出力端子３７に現
れる。ダイオード３２には小信号部分の非直線性を改善
するために、バイアス端子３３からバイアス抵抗３４を
介してバイアス電圧Ｖbiasが供給されている。図１１に
は上記図１０の構成例で得られる包絡線電圧出力信号So
oの、入力信号Sinとして加えられる高周波信号電力に対
する特性を示す。
【００５８】次に、利得可変部２２として用い得る回路
の具体例について図１２を用いて説明する。この具体例
は、２重ゲートＦＥＴ４４を用いた例であり、ソース接
地回路の構成としている。制御されるべき高周波電力が
入力端子４５から入力され、入力整合回路４６を通過し
て、２重ゲートＦＥＴ４４の第１のゲートＧ１に入力さ
れる。２重ゲートＦＥＴ４４のドレインＤには、出力整
合回路４７を接続し、制御された高周波信号が出力端子
４８から出力される。２重ゲートＦＥＴ４４の第２のゲ
ートＧ２には、抵抗４２及び、コンデンサ４３を接続
し、制御端子４１を介して制御電圧Ｖcを印加する。２
重ゲートＦＥＴ４４の相互コンダクタンスは、第２ゲー
トＧ２に印加される電圧に依存することを利用して、そ
の利得を制御するものである。
の具体例について図１２を用いて説明する。この具体例
は、２重ゲートＦＥＴ４４を用いた例であり、ソース接
地回路の構成としている。制御されるべき高周波電力が
入力端子４５から入力され、入力整合回路４６を通過し
て、２重ゲートＦＥＴ４４の第１のゲートＧ１に入力さ
れる。２重ゲートＦＥＴ４４のドレインＤには、出力整
合回路４７を接続し、制御された高周波信号が出力端子
４８から出力される。２重ゲートＦＥＴ４４の第２のゲ
ートＧ２には、抵抗４２及び、コンデンサ４３を接続
し、制御端子４１を介して制御電圧Ｖcを印加する。２
重ゲートＦＥＴ４４の相互コンダクタンスは、第２ゲー
トＧ２に印加される電圧に依存することを利用して、そ
の利得を制御するものである。
【００５９】図１３は、利得可変部２２の他の具体例で
あり、ゲート接地ＦＥＴ５２を用いた例である。端子５
１、端子５３はＦＥＴ５２のソース及びドレインであり
高周波信号の通過経路である。ゲート部には抵抗５５を
介して端子５４より制御電庄が印加され、通過損失量を
調整できる。また、ゲート部と接地との間にはコンデン
サ５６を接続する。
あり、ゲート接地ＦＥＴ５２を用いた例である。端子５
１、端子５３はＦＥＴ５２のソース及びドレインであり
高周波信号の通過経路である。ゲート部には抵抗５５を
介して端子５４より制御電庄が印加され、通過損失量を
調整できる。また、ゲート部と接地との間にはコンデン
サ５６を接続する。
【００６０】利得可変部２２としては、利得の変動に対
して通過位相が変動しないものが望ましい。図１２、図
１３の回路は、共にこの効果を満たすものである。
して通過位相が変動しないものが望ましい。図１２、図
１３の回路は、共にこの効果を満たすものである。
【００６１】次に、図１４には移相器２１の具体例を示
す。端子６１，端子６２は入出力端子であり、この間に
コイル６４，コイル６５を直列に接続する。該２つのコ
イル６４，６５の接続点にコンデンサ６６とバリキャッ
プダイオード等のバリアブルキャパシタンス素子６７を
直列接続したものを、グランドとの間に接続し、該コン
デンサ６６とバリアブルキャパシタンス素子６７との接
続点に抵抗６８を介して制御端子６３を設ける。制御端
子６３に印加される電圧Vct1により、端子６１、端子６
２を通過する高周波信号の位相を偏移できる。
す。端子６１，端子６２は入出力端子であり、この間に
コイル６４，コイル６５を直列に接続する。該２つのコ
イル６４，６５の接続点にコンデンサ６６とバリキャッ
プダイオード等のバリアブルキャパシタンス素子６７を
直列接続したものを、グランドとの間に接続し、該コン
デンサ６６とバリアブルキャパシタンス素子６７との接
続点に抵抗６８を介して制御端子６３を設ける。制御端
子６３に印加される電圧Vct1により、端子６１、端子６
２を通過する高周波信号の位相を偏移できる。
【００６２】図１５は、該移相器２１の特性の一例であ
る。上記図１４に示したコンデンサ６６の値を２．５ｐ
Ｆ、抵抗６８を１ｋΩ、コイル６４，６５の値を５ｎＨ
としたときの特性である。周波数に依存して異なるが、
概ね、制御電圧0．5Ｖから3．0Ｖの範囲で、10度から40
度の偏移が起こっている。
る。上記図１４に示したコンデンサ６６の値を２．５ｐ
Ｆ、抵抗６８を１ｋΩ、コイル６４，６５の値を５ｎＨ
としたときの特性である。周波数に依存して異なるが、
概ね、制御電圧0．5Ｖから3．0Ｖの範囲で、10度から40
度の偏移が起こっている。
【００６３】以上に説明したように、上記図１に示し
た、歪補償装置は、プレディストーションに必要な適応
補償のデータを、電力増幅器２３の歪成分を、包絡線検
出という方法を用いることで可能にするために、直交復
調を要せずに簡易に実現できる。また、歪成分を出力と
入力差の積算により検出し、歪補償を行っているため、
わずかな歪成分でも補償できるという利点がある。ま
た、使用するＡ／Ｄコンバータは、通常の補償用と適応
補償用とを切り替えて用いるために、１つで済み、小型
化、低消費電力化上効果的であり、いずれもその効果は
絶大である。
た、歪補償装置は、プレディストーションに必要な適応
補償のデータを、電力増幅器２３の歪成分を、包絡線検
出という方法を用いることで可能にするために、直交復
調を要せずに簡易に実現できる。また、歪成分を出力と
入力差の積算により検出し、歪補償を行っているため、
わずかな歪成分でも補償できるという利点がある。ま
た、使用するＡ／Ｄコンバータは、通常の補償用と適応
補償用とを切り替えて用いるために、１つで済み、小型
化、低消費電力化上効果的であり、いずれもその効果は
絶大である。
【００６４】なお、上記図１に示した歪補償装置では、
上述したように、温度変動に伴う位相変異の変動が数度
の範囲におさまるため、位相変位の適応補償はしていな
かった。しかし、非常に精度の高い適応補償を行うとき
には、位相歪の適応補償を行うことが望まれる。以下で
は、図１６を用いて、位相変位の適応補償を行う歪補償
装置の具体例について説明する。上記図１と同様の構成
のブロックには同じ符号を付して説明を省略する。ま
た、セレクタ（ＳＥＬ）やラッチ部（ＬＣＨ）について
は説明の都合上省略している。
上述したように、温度変動に伴う位相変異の変動が数度
の範囲におさまるため、位相変位の適応補償はしていな
かった。しかし、非常に精度の高い適応補償を行うとき
には、位相歪の適応補償を行うことが望まれる。以下で
は、図１６を用いて、位相変位の適応補償を行う歪補償
装置の具体例について説明する。上記図１と同様の構成
のブロックには同じ符号を付して説明を省略する。ま
た、セレクタ（ＳＥＬ）やラッチ部（ＬＣＨ）について
は説明の都合上省略している。
【００６５】この歪補償装置は、上記電力増幅器に供給
される入力信号と上記電力増幅器から出力される出力信
号との位相差に基づいて上記電力増幅器の温度変動に対
する位相歪の適応補正データを出力し、この適応補正デ
ータを用いて上記電力増幅器の位相歪を適応補償する適
応位相歪補償手段を備える。
される入力信号と上記電力増幅器から出力される出力信
号との位相差に基づいて上記電力増幅器の温度変動に対
する位相歪の適応補正データを出力し、この適応補正デ
ータを用いて上記電力増幅器の位相歪を適応補償する適
応位相歪補償手段を備える。
【００６６】特に、この図１６に示す歪補償装置は、入
力信号Ｓ１と電力増幅器２３の出力信号Ｓ３０を入力
し、互いの位相差を電圧Ｓ１００として出力する位相差
検出部（ＤＰ）７１と、この位相差検出部７１の出力を
アドレスとして、対応するデータを信号Ｓ１０１として
出力するメモリ（ＭＰ）７２と、このメモリ７２の出力
を入力し、上記第２のメモリ１０の出力と加算する加算
器７３とを備えている。加算器７３の加算出力は、第２
のＤ／Ａコンバータ１１に供給される。
力信号Ｓ１と電力増幅器２３の出力信号Ｓ３０を入力
し、互いの位相差を電圧Ｓ１００として出力する位相差
検出部（ＤＰ）７１と、この位相差検出部７１の出力を
アドレスとして、対応するデータを信号Ｓ１０１として
出力するメモリ（ＭＰ）７２と、このメモリ７２の出力
を入力し、上記第２のメモリ１０の出力と加算する加算
器７３とを備えている。加算器７３の加算出力は、第２
のＤ／Ａコンバータ１１に供給される。
【００６７】次に動作を説明する。位相補償のためのテ
ーブルとなる第２のメモリ１０にデータが適正な場合
は、位相差検出部７１に出力は現れないので、動作は行
われない。このデータが不適正の場合は、電力増幅器２
３の入出力信号の位相差に依存した電圧Ｓ１００が発生
する。メモリ７２には、上記ランダムアクセスメモリ１
７と同様のデータを格納しておき、信号Ｓ１００に依存
したデータ変換を行い、信号Ｓ１０１を得、このデータ
が、位相補償テーブル（第２のメモリ１０）の出力Ｓ４
に加算され、移相部２１の制御に寄与することとなる。
ーブルとなる第２のメモリ１０にデータが適正な場合
は、位相差検出部７１に出力は現れないので、動作は行
われない。このデータが不適正の場合は、電力増幅器２
３の入出力信号の位相差に依存した電圧Ｓ１００が発生
する。メモリ７２には、上記ランダムアクセスメモリ１
７と同様のデータを格納しておき、信号Ｓ１００に依存
したデータ変換を行い、信号Ｓ１０１を得、このデータ
が、位相補償テーブル（第２のメモリ１０）の出力Ｓ４
に加算され、移相部２１の制御に寄与することとなる。
【００６８】図１７には、位相差検出部７１の具体例を
示す。直列に接続した抵抗９３とコンデンサ９４、直列
に接続したコンデンサ９５と抵抗９６を互いに並列に接
続しブリッジを構成する。ブリッジの２つの対向端子９
１，９２を入力端子とし、互いに位相差を検出すべき二
つの信号（Ｓ１，Ｓ３０）を入力すると、位相差に対応
した電圧が、該ブリッジのもう一組の対向端子間に現れ
るため、この対向端子の各々に、ダイオード９７，１０
０及び抵抗９８，１０１、コンデンサ９９，１０２から
なる二つの２乗検波回路を接続し、各々の出力を、減算
器に入力する。この減算器は、演算増幅器１０７を用い
たものであり、ダイオード９７、抵抗９８、コンデンサ
９９からなる第１の２乗検波回路の出力を抵抗１０３を
介して演算増幅器１０７の反転端子（−）で受け、ダイ
オード１００、抵抗１０１、コンデンサ１０２からなる
第２の２乗検波回路の出力を抵抗１０５を介して演算増
幅器１０７の正端子（＋）で受ける。演算増幅器１０７
の反転端子（−）と出力端子との間には抵抗１０４が接
続されている。また、演算増幅器１０７の正端子（＋）
と接地との間には抵抗１０６が接続されている。
示す。直列に接続した抵抗９３とコンデンサ９４、直列
に接続したコンデンサ９５と抵抗９６を互いに並列に接
続しブリッジを構成する。ブリッジの２つの対向端子９
１，９２を入力端子とし、互いに位相差を検出すべき二
つの信号（Ｓ１，Ｓ３０）を入力すると、位相差に対応
した電圧が、該ブリッジのもう一組の対向端子間に現れ
るため、この対向端子の各々に、ダイオード９７，１０
０及び抵抗９８，１０１、コンデンサ９９，１０２から
なる二つの２乗検波回路を接続し、各々の出力を、減算
器に入力する。この減算器は、演算増幅器１０７を用い
たものであり、ダイオード９７、抵抗９８、コンデンサ
９９からなる第１の２乗検波回路の出力を抵抗１０３を
介して演算増幅器１０７の反転端子（−）で受け、ダイ
オード１００、抵抗１０１、コンデンサ１０２からなる
第２の２乗検波回路の出力を抵抗１０５を介して演算増
幅器１０７の正端子（＋）で受ける。演算増幅器１０７
の反転端子（−）と出力端子との間には抵抗１０４が接
続されている。また、演算増幅器１０７の正端子（＋）
と接地との間には抵抗１０６が接続されている。
【００６９】上記第１の２乗検波回路の出力をＶi１、
上記第２の２乗検波回路の出力をＶi２とし、抵抗１０
３の値をＲ１、抵抗１０４の値をＲ２、抵抗１０５の値
をＲ３、抵抗１０６の値をＲ４とすると、出力端子１０
８に現れる出力Ｓ１００は、 Ｓ１００＝(Ｒ４/Ｒ３)・Ｖｉ２−(Ｒ２/Ｒ１)・Ｖｉ１ ・・・（４） ここで、Ｒ１=Ｒ２=Ｒ３=Ｒ４とすれば、上記（４）式
は、次の（５）式となる。 Ｖ0=Ｖｉ２−Ｖｉ１ ・・・（５） 以上、図１６及び図１７を用いて位相変位の適応補償を
行う歪補償装置の具体例について説明した。この位相変
位の適応補償を行う歪補償装置を、上記図１に示した歪
補償装置に付加することにより、温度変動に伴って振幅
歪を適応補償するのに加えて位相歪も適応補償すること
になるので、非常に精度の高い適応補償を行うことがで
きる。
上記第２の２乗検波回路の出力をＶi２とし、抵抗１０
３の値をＲ１、抵抗１０４の値をＲ２、抵抗１０５の値
をＲ３、抵抗１０６の値をＲ４とすると、出力端子１０
８に現れる出力Ｓ１００は、 Ｓ１００＝(Ｒ４/Ｒ３)・Ｖｉ２−(Ｒ２/Ｒ１)・Ｖｉ１ ・・・（４） ここで、Ｒ１=Ｒ２=Ｒ３=Ｒ４とすれば、上記（４）式
は、次の（５）式となる。 Ｖ0=Ｖｉ２−Ｖｉ１ ・・・（５） 以上、図１６及び図１７を用いて位相変位の適応補償を
行う歪補償装置の具体例について説明した。この位相変
位の適応補償を行う歪補償装置を、上記図１に示した歪
補償装置に付加することにより、温度変動に伴って振幅
歪を適応補償するのに加えて位相歪も適応補償すること
になるので、非常に精度の高い適応補償を行うことがで
きる。
【００７０】
【発明の効果】以上、本発明によれば、電力増幅器の歪
成分を、包絡線検出という方法を用いることで可能にす
るために、直交復調を要せずに簡易に実現できる。ま
た、歪成分を出力と入力差の積算により検出し、歪補償
を行っているため、わずかな歪成分でも補償できる。
成分を、包絡線検出という方法を用いることで可能にす
るために、直交復調を要せずに簡易に実現できる。ま
た、歪成分を出力と入力差の積算により検出し、歪補償
を行っているため、わずかな歪成分でも補償できる。
【図１】本発明の実施の形態となる、歪補償装置の全体
構成を示すブロック図である。
構成を示すブロック図である。
【図２】上記歪補償装置のタイミング図である。
【図３】室温での振幅補償テーブルを示す図である。
【図４】室温での位相補償テーブルを示す図である。
【図５】適応補償のテーブルを示す図である。
【図６】電力増幅器で発生する歪スペクトラムを示す図
である。
である。
【図７】室温でのひずみ補償の例を示す図である。
【図８】−３０度での適応補償の結果を示す図である。
【図９】＋８０度での適応補償の結果を示す図である。
【図１０】上記歪補償装置で用いた包絡線検出部の具体
例を示す回路図である。
例を示す回路図である。
【図１１】上記図１０に示した包絡線検出部の特性図で
ある。
ある。
【図１２】上記歪補償装置で用いた利得可変部の具体例
の構成を示す回路図である。
の構成を示す回路図である。
【図１３】上記歪補償装置で用いた利得可変部の他の具
体例の構成を示す回路図である。
体例の構成を示す回路図である。
【図１４】上記歪補償装置で用いた移相器の具体例の構
成を示す回路図である。
成を示す回路図である。
【図１５】上記図１４に示した移相器の特性図である。
【図１６】位相歪についての適応補償を行う歪補償装置
の構成を示すブロック図である。
の構成を示すブロック図である。
【図１７】上記図１６に示した歪補償装置で用いた位相
差検出部の具体例の回路図である。
差検出部の具体例の回路図である。
【図１８】第１の従来例を示すブロック図である。
【図１９】第２の従来例を示すブロック図である。
１ 第１の包絡線検出回路、３ Ａ／Ｄコンバータ、６
第１のメモリ、７第２の加算器、１５ 減算器、１６
第１の加算器、１７ ランダムアクセスメモリ、２１
移相器、２２ 利得可変部、２３ 電力増幅器
第１のメモリ、７第２の加算器、１５ 減算器、１６
第１の加算器、１７ ランダムアクセスメモリ、２１
移相器、２２ 利得可変部、２３ 電力増幅器
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J090 AA01 AA41 CA02 CA21 CN01 FA19 GN03 HA09 HA13 HA19 HA25 HA29 HA30 HA33 KA00 KA01 KA16 KA17 KA26 KA29 KA31 KA34 KA42 KA55 MA09 MA11 SA14 TA01 TA02 TA03 TA06 5J091 AA01 AA41 CA02 CA21 FA19 HA09 HA13 HA19 HA25 HA29 HA30 HA33 KA00 KA01 KA16 KA17 KA26 KA29 KA31 KA34 KA42 KA55 MA09 MA11 SA14 TA01 TA02 TA03 TA06 5K060 BB07 HH06 HH31 HH36 HH37 KK06 LL24
Claims (16)
- 【請求項１】 デバイスに発生する歪成分を補償する歪
補償装置において、 上記デバイスに供給される入力信号の包絡線信号と上記
デバイスから出力される出力信号の包絡線信号との振幅
差分を求め、この振幅差分を積分して累積した結果に基
づいて上記デバイスの温度変動に対する振幅歪の適応補
正データを出力し、この適応補正データを用いて上記デ
バイスの振幅歪を適応補償する振幅歪適応補償手段を備
えることを特徴とする歪補償装置。 - 【請求項２】 上記デバイスに供給される入力信号の包
絡線信号に基づいて上記デバイスの振幅歪を補正するた
めの補正データを出力し、この補正データに応じて上記
デバイスの利得可変処理を制御して上記デバイスの振幅
歪を補正する振幅歪補正手段を備えることを特徴とする
請求項１記載の歪補償装置。 - 【請求項３】 上記振幅歪適応補償手段は、上記振幅歪
補正手段で用いる上記補正データに、上記適応補正デー
タを加算して上記デバイスの振幅歪を適応補償すること
を特徴とする請求項２記載の歪補償装置。 - 【請求項４】 上記振幅歪適応補償手段は、上記デバイ
スに供給される入力信号の包絡線信号を検出する第１の
包絡線検出手段と、上記デバイスから出力される出力信
号の包絡線成分を検出する第２の包絡線検出手段と、上
記第１の包絡線検出手段で検出された上記入力信号の包
絡線成分と上記第２の包絡線検出手段で検出された上記
出力信号の包絡線成分との振幅の差分を求める減算手段
と、上記減算手段で得られた振幅の差分を積分して累積
する累積手段と、上記累積手段で累積された結果に基づ
いて上記デバイスの温度変動に対する適応補正データを
出力する適応補正データ出力手段とを備えることを特徴
とする請求項１記載の歪補償装置。 - 【請求項５】 上記デバイスに供給される入力信号と上
記デバイスから出力される出力信号との位相差に基づい
て上記デバイスの温度変動に対する位相歪の適応補正デ
ータを出力し、この適応補正データを用いて上記デバイ
スの位相歪を適応補償する適応位相歪補償手段を備える
ことを特徴とする請求項１記載の歪補償装置。 - 【請求項６】 上記デバイスに供給される入力信号の包
絡線信号に基づいて上記デバイスの位相歪を補正するた
めの補正データを出力し、この補正データに応じて上記
デバイスの移相処理を制御して上記デバイスの位相歪を
補正する位相歪補正手段を備えることを特徴とする請求
項５記載の歪補償装置。 - 【請求項７】 上記適応位相歪補償手段は、上記位相歪
補正手段で用いる上記補正データに、上記適応補正デー
タを加算して上記デバイスの位相歪を適応補償すること
を特徴とする請求項６記載の歪補償装置。 - 【請求項８】 上記適応位相歪補償手段は、上記デバイ
スに供給される入力信号と上記デバイスから出力される
出力信号との位相差を検出する位相差検出手段と、上記
位相差検出手段で検出された位相差に基づいて上記デバ
イスの温度変動に対する位相歪の適応補正データを出力
する位相歪適応補正データ出力手段とを備えることを特
徴とする請求項５記載の歪補償装置。 - 【請求項９】 上記デバイスは電力増幅手段であり、上
記入力信号は包絡線変動を生ずる高周波入力信号である
ことを特徴とする請求項１記載の歪補償装置。 - 【請求項１０】 デバイスに発生する歪成分を補償する
歪補償方法において、 上記デバイスに供給される入力信号の包絡線信号と上記
デバイスから出力される出力信号の包絡線信号との振幅
差分を求め、この振幅差分を積分して累積した結果に基
づいて上記デバイスの温度変動に対する振幅歪の適応補
正データを出力し、この適応補正データを用いて上記デ
バイスの振幅歪を適応補償する振幅歪適応補償工程を備
えることを特徴とする歪補償方法。 - 【請求項１１】 上記デバイスに供給される入力信号の
包絡線信号に基づいて上記デバイスの振幅歪を補正する
ための補正データを出力し、この補正データに応じて上
記デバイスの利得可変処理を制御して上記デバイスの振
幅歪を補正する振幅歪補正工程を備えることを特徴とす
る請求項１０記載の歪補償方法。 - 【請求項１２】 上記振幅歪適応補償工程は、上記振幅
歪補正工程で用いる上記補正データに、上記適応補正デ
ータを加算して上記デバイスの振幅歪を適応補償するこ
とを特徴とする請求項１１記載の歪補償方法。 - 【請求項１３】 上記デバイスに供給される入力信号と
上記デバイスから出力される出力信号との位相差に基づ
いて上記デバイスの温度変動に対する位相歪の適応補正
データを出力し、この適応補正データを用いて上記デバ
イスの位相歪を適応補償する適応位相歪補償工程を備え
ることを特徴とする請求項１０記載の歪補償方法。 - 【請求項１４】 上記デバイスに供給される入力信号の
包絡線信号に基づいて上記デバイスの位相歪を補正する
ための補正データを出力し、この補正データに応じて上
記デバイスの移相処理を制御して上記デバイスの位相歪
を補正する位相歪補正工程を備えることを特徴とする請
求項１３記載の歪補償方法。 - 【請求項１５】 上記適応位相歪補償工程は、上記位相
歪補正工程で用いた上記補正データに、上記適応補正デ
ータを加算して上記デバイスの位相歪を適応補償するこ
とを特徴とする請求項１４記載の歪補償方法。 - 【請求項１６】 上記デバイスは電力増幅手段であり、
上記入力信号は包絡線変動を生ずる高周波入力信号であ
ることを特徴とする請求項１０記載の歪補償方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000182274A JP2002009556A (ja) | 2000-06-16 | 2000-06-16 | 歪補償装置及び歪補償方法 |
| KR1020010033524A KR100872505B1 (ko) | 2000-06-16 | 2001-06-14 | 왜곡보상 방법 및 장치 |
| EP01305186A EP1170859B1 (en) | 2000-06-16 | 2001-06-14 | Distortion compensation method and apparatus |
| DE60138593T DE60138593D1 (de) | 2000-06-16 | 2001-06-14 | Verzerrungsausgleichverfahren und Gerät |
| US09/882,224 US6466092B2 (en) | 2000-06-16 | 2001-06-15 | Distortion compensation method and apparatus |
| CNB011243392A CN1225833C (zh) | 2000-06-16 | 2001-06-15 | 失真补偿的方法和装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000182274A JP2002009556A (ja) | 2000-06-16 | 2000-06-16 | 歪補償装置及び歪補償方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002009556A true JP2002009556A (ja) | 2002-01-11 |
Family
ID=18683067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000182274A Abandoned JP2002009556A (ja) | 2000-06-16 | 2000-06-16 | 歪補償装置及び歪補償方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6466092B2 (ja) |
| EP (1) | EP1170859B1 (ja) |
| JP (1) | JP2002009556A (ja) |
| KR (1) | KR100872505B1 (ja) |
| CN (1) | CN1225833C (ja) |
| DE (1) | DE60138593D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010073789A1 (ja) * | 2008-12-24 | 2010-07-01 | 住友電気工業株式会社 | 歪補償回路 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3740379B2 (ja) * | 2000-04-19 | 2006-02-01 | キヤノン株式会社 | 画像処理装置及び画像処理方法 |
| US7315388B2 (en) * | 2001-01-24 | 2008-01-01 | Canon Kabushiki Kaisha | Image input/output control apparatus, image processing apparatus, image processing method, data communication apparatus, and data communication method |
| US6600374B2 (en) * | 2001-06-25 | 2003-07-29 | Rambus Inc. | Collective automatic gain control |
| KR100448892B1 (ko) * | 2002-06-04 | 2004-09-18 | 한국전자통신연구원 | 고전력 증폭기의 비선형 왜곡 보상을 위한 전치 왜곡 장치및 그 방법 |
| JP4175503B2 (ja) * | 2003-04-18 | 2008-11-05 | ソニー・エリクソン・モバイルコミュニケーションズ株式会社 | 歪み補償回路及び送信装置 |
| WO2006033256A1 (ja) * | 2004-09-21 | 2006-03-30 | Hitachi Kokusai Electric Inc. | 歪補償増幅装置 |
| JP4617265B2 (ja) * | 2006-02-14 | 2011-01-19 | 富士通株式会社 | 歪補償装置及び歪補償方法 |
| US7856105B2 (en) * | 2006-03-09 | 2010-12-21 | Andrew Llc | Apparatus and method for processing of amplifier linearization signals |
| US20070295555A1 (en) * | 2006-06-26 | 2007-12-27 | The United States Of America As Represented By The Secretary Of The Navy | Hoisting harness assembly |
| JP4757231B2 (ja) * | 2007-06-01 | 2011-08-24 | 富士通株式会社 | 送信装置 |
| JP4951074B2 (ja) * | 2010-02-26 | 2012-06-13 | 株式会社エヌ・ティ・ティ・ドコモ | べき級数型ディジタルプリディストータとその歪補償制御方法 |
| KR101977783B1 (ko) * | 2017-10-17 | 2019-05-13 | 주식회사 케이엠더블유 | 전력 증폭기 성능 보정 방법 및 그를 위한 장치 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4210874A (en) * | 1978-10-23 | 1980-07-01 | Raytheon Company | Gain control amplifier circuit |
| US4389618A (en) * | 1981-04-15 | 1983-06-21 | The United States Of America As Represented By The Secretary Of The Navy | Adaptive feed-forward system |
| US4591800A (en) * | 1984-10-01 | 1986-05-27 | Motorola, Inc. | Linear power amplifier feedback improvement |
| JPH0771118B2 (ja) * | 1989-12-27 | 1995-07-31 | 三菱電機株式会社 | 変調装置 |
| US5105164A (en) * | 1989-02-28 | 1992-04-14 | At&T Bell Laboratories | High efficiency uhf linear power amplifier |
| GB9002788D0 (en) * | 1990-02-08 | 1990-04-04 | Marconi Co Ltd | Circuit for reducing distortion produced by an r.f.power amplifier |
| US6275685B1 (en) * | 1998-12-10 | 2001-08-14 | Nortel Networks Limited | Linear amplifier arrangement |
-
2000
- 2000-06-16 JP JP2000182274A patent/JP2002009556A/ja not_active Abandoned
-
2001
- 2001-06-14 EP EP01305186A patent/EP1170859B1/en not_active Expired - Lifetime
- 2001-06-14 DE DE60138593T patent/DE60138593D1/de not_active Expired - Fee Related
- 2001-06-14 KR KR1020010033524A patent/KR100872505B1/ko not_active IP Right Cessation
- 2001-06-15 CN CNB011243392A patent/CN1225833C/zh not_active Expired - Fee Related
- 2001-06-15 US US09/882,224 patent/US6466092B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010073789A1 (ja) * | 2008-12-24 | 2010-07-01 | 住友電気工業株式会社 | 歪補償回路 |
| JP2010154042A (ja) * | 2008-12-24 | 2010-07-08 | Sumitomo Electric Ind Ltd | 歪補償回路 |
| US8471632B2 (en) | 2008-12-24 | 2013-06-25 | Sumitomo Electric Industries, Ltd. | Distortion compensation circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| DE60138593D1 (de) | 2009-06-18 |
| CN1340911A (zh) | 2002-03-20 |
| KR20010113494A (ko) | 2001-12-28 |
| CN1225833C (zh) | 2005-11-02 |
| EP1170859A2 (en) | 2002-01-09 |
| EP1170859B1 (en) | 2009-05-06 |
| KR100872505B1 (ko) | 2008-12-08 |
| EP1170859A3 (en) | 2005-02-09 |
| US20020010567A1 (en) | 2002-01-24 |
| US6466092B2 (en) | 2002-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20200313631A1 (en) | Power amplifier time-delay invariant predistortion methods and apparatus | |
| US7864881B2 (en) | Digital predistortion transmitter | |
| KR100782587B1 (ko) | 왜곡보상장치 및 왜곡보상방법 | |
| JP5742186B2 (ja) | 増幅装置 | |
| JP5071370B2 (ja) | 歪補償装置及び方法 | |
| JP5233651B2 (ja) | 歪補償装置及び方法 | |
| KR20020019466A (ko) | 왜곡보상장치 | |
| JP2002009556A (ja) | 歪補償装置及び歪補償方法 | |
| CN109150213B (zh) | 一种数字预失真系统 | |
| US6766151B2 (en) | Distortion-compensating apparatus | |
| JP4356201B2 (ja) | 適応歪み補償装置 | |
| US20020079963A1 (en) | Distortion compensating device and method for compensating distortion | |
| JP4374963B2 (ja) | 適応型プリディストータ | |
| CN111386685B (zh) | 笛卡尔反馈电路 | |
| JP4243526B2 (ja) | 送信電力制御方法及び装置 | |
| JP5228521B2 (ja) | 歪補償回路、送信装置および通信システムならびに歪補償方法 | |
| KR20050083865A (ko) | 광대역 프리디스토션 선형화 방법 및 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070305 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090702 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20090820 |