KR20010095928A - 펄스폭변조 신호의 스위칭 전력 증폭시 발생하는 비선형성및 에러를 아날로그-디지털 변환기를 이용하여 보정하는방법과 그 시스템 - Google Patents

Abstract

본 발명은 펄스폭변조(pulse width modulated signal : PWM) 신호를 D급 증폭기를 이용하여 스위칭 전력 증폭할 때 발생하는 비선형성 및 에러를 보정하는 방법 및 그 시스템에 관한 것이다. 펄스폭변조기의 출력인 펄스폭변조(PWM) 신호를 기준 신호로 하고 스위칭 전력 증폭단의 출력을 부귀환(negative feedback) 신호로 한 에러 신호가 보상기를 통해 제어 신호를 발생시킨다. 상기 제어 신호가 아날로그-디지털 변환기(ADC)를 통해 별도의 디지털 신호(PCM 신호)가 되어 상기 펄스폭 변조기의 입력 디지털 신호(PCM 신호)에 가산 또는 감산되어 펄스폭 변조기의 입력으로 된다.

본 발명에서 디지털 신호인 기준신호와 출력신호를 근거로 계산된 제어 신호를 ADC를 통해 디지털 신호로 변환해서 펄스폭변조기의 디지털 입력의 일부가 되게 하여 디지털 처리만으로 스위칭 전력 증폭단의 비선형성 및 에러를 보정함으로써 아날로그 처리에서 발생할 수 있는 문제점들을 해결할 수 있다.

Description

펄스폭변조 신호의 스위칭 전력 증폭시 발생하는 비선형성 및 에러를 아날로그-디지털 변환기를 이용하여 보정하는 방법과 그 시스템{NON-LINEARITY AND ERROR CORRECTION METHOD FOR SWITCHING POWER AMPLIFICATION OF A PULSE WIDTH MODULATED SIGNAL WITH A/D CONVERTER}

본 발명은 펄스폭변조(pulse width modulated signal : PWM) 신호를 D급 증폭기를 이용하여 스위칭 전력 증폭할 때 발생하는 비선형성 및 에러를 보정하는 방법에 관한 것이다. 상세하게 본 발명은 에러 신호를 아날로그-디지털 변환기(ADC)한 후 펄스폭변조 전의 디지털 신호(PCM 신호)에 가감하여 스위칭 전력 증폭시 발생하는 비선형성 및 에러를 보정하는 방법에 관한 것이다.

도 1에서 보는 바와 같이 디지털 변조기를 통해 변조된 디지털 신호를 D급 증폭기를 사용하여 스위칭 전력 증폭을 하는 방법은 디지털 신호를 아날로그로 변환하지 않고 직접 증폭하기 때문에 다음과 같은 장점이 있다. 즉, 디지털 신호의 스위칭 전력 증폭은 효율이 90% 이상으로 매우 높아서 동전 크기의 100W 앰프와 같이 크기가 작고 저렴한 전력 시스템을 제작할 수 있어, 종래의 아날로그 증폭보다 매우 우수한 오디오 스펙을 얻을 수 있다. 이런 이유로 스위칭 전력 증폭은 디지털 신호를 아날로그 전력 신호로 변환하는 분야이면 어디든지 사용될 수 있는데, 예를 들면 가정용 HiFi 앰프, 가정 극장용 다채널 앰프, HDTV, DVD 플레이어, 이동 통신 단말기용 초소형 앰프, 및 컴퓨터 내장용 앰프 등 응용범위가 매우 넓다. 그러나 스위칭 전력단의 비선형성 문제로 널리 사용되는데 장애가 되어 왔다. 즉, 펄스의 온-오프시의 지연과 블랭킹 지연에 의해서 펄스 폭과 타이밍이 왜곡되고, 전력스위치 임피던스의 가변에 의해 펄스 진폭 에러를 발생한다.

종래에도 상기한 비선형성과 에러 문제를 해결하기 위한 다양한 제어방법이 제안되었다. 미국 특허 제US4724396과 제US5521549에도 피드백 제어를 통한 해결방안이 제시되어 있으나, 기준신호를 아날로그 신호로 함으로써 디지털 신호를 아날로그 신호로 변환하기 위한 별도의 D/A 변환기가 필요하였다. 국제특허출원 제WO97/37433호에서는 디지털 신호를 이용한 제어방법이 제시되어 있으나, 스위칭증폭기의 문제가 아니고 펄스폭변조기 자체의 비선형성과 에러 문제를 해결하는 방법을 제시하고 있을 뿐이다. 유럽특허출원 제EP758164에서는 증폭단의 출력을 피드백하여 펄스폭변조 입력에 더하여 스위칭 전력단을 구동시키는데 사용하고 있으나, 보상효과가 제한되어 있고 모든 에러들에 대해 개선된 성능을 보여주지 못한다. 한편 국제특허출원 공개번호 제WO98/44626에는 스위칭 전력 증폭단의 출력과 입력 PWM을 비교하여 얻어진 에러값을 기초로 각 펄스 에지를 연속적으로 지연시켜서 에러를 보정하는 방법이 개시되어 있다. 그러나 이 방법은 (t₀/2)의 옵셋 지연이 있고 최대 펄스 보정 범위가 t₀로 제한되며 입력 펄스의 폭이 t₀이하인 경우는 정밀한 제어가 되지 못한다. 또한 스위칭 주파수가 제어 시스템의 이득과 안정성에 영향을 주어 특정 주파수 부분에서 발진하는 제어 신호가 발생할 수 있는 문제점이 있다.

이외에도 본 발명자가 대한민국에 특허출원한 특허출원번호 제10-1999-0051769에서 제시한 스위칭 전력 증폭단의 비선형성 및 에러를 보정하는 방법이 있다. 상기 발명에서는 입력 PWM 신호를 기준 신호로 하고 스위칭 전력 증폭단의 출력을 부귀환 신호로 한 에러 신호가 보상기를 거쳐서 제어 신호가 발생시키고, 이 제어 신호로부터 정해지는 필요한 보정폭과 부호를 갖는 별개의 보상 PWM 신호에 상기 입력 PWM 신호를 더하여 스위칭 전력 증폭단의 입력 신호로 한다.

본 발명은 아날로그 신호인 에러 신호를 ADC를 통해 디지털 신호로 변환한후 펄스폭변조 전의 입력 디지털 신호(PCM 신호)와 가감하는 디지털처리 방식으로서 종래와는 다른 방식으로 스위칭 전력 증폭단의 비선형성과 에러를 보정하는 방법을 제공한다.

도 1은 펄스폭변조 신호를 이용한 스위칭 전력 증폭을 하는 방법을 도시한다.

도 2는 본 발명에 따라 펄스폭변조 신호를 스위칭 전력 증폭할 때 발생하는 에러 보정 방법을 도시하는 블럭 선도이다.

도 3은 본 발명에 따라 전력 증폭시 발생하는 에러를 보정하는 방법에 대한 일실시예를 도시한다.

도 4는 본 발명에 따른 디지털 가산기 및 감산기에 대한 일실시예의 구성을 도시한다.

본 발명은 디지털 신호를 입력 신호로 하는 펄스폭변조기의 출력을 스위칭 전력 증폭할 때 발생하는 비선형성 및 에러를 보정하는 방법이다. 상기 펄스폭변조기의 출력인 펄스폭변조(PWM) 신호를 기준 신호로 하고 상기 스위칭 전력 증폭단의 출력을 부귀환(negative feedback) 신호로 한 에러 신호가 보상기를 통해 제어 신호를 발생시킨다. 상기 제어 신호가 아날로그-디지털 변환기(ADC)를 통해 별도의 디지털 신호가 되어 상기 펄스폭변조기의 입력 디지털 신호(PCM 신호)에 가산 또는 감산되어 펄스폭 변조기의 입력이 된다.

또한 본 발명은 도 2에서 도시된 바와 같이 펄스폭 변조기와 스위칭 전력 증폭기를 포함하는 스위칭 전력 증폭기의 비선형성 및 에러를 보정하는 시스템으로서 도 1의 통상의 구성 요소에 다음 구성 요소를 추가로 포함한다: a) 상기 펄스폭 변조기의 출력을 입력으로 하는 기준 신호 형성 회로; b) 상기 스위칭 전력 증폭기의 출력을 입력으로 하는 부귀환 신호 형성회로; c) 상기 기준 신호 형성 회로의 출력에서 상기 부귀환 신호 형성 회로의 출력을 감산한 신호를 일정한 아날로그 값으로 변환하는 제어신호 형성 회로; d) 상기 제어신호 형성 회로의 출력을 입력으로 하는 ADC; 및 e) 상기 ADC의 출력과 디지털 신호를 입력으로 하고 출력이 펄스폭 변조기의 입력에 연결되는 디지털 가산기 및 감산기.

이하 구체적인 실시예를 통해 본 발명을 자세히 설명한다. 먼저 제어 신호를 형성하는 과정에 대해 살펴본다. 도 3은 부귀환 형성기의 보상으로 1/G이고, 기준 신호는 PWM 출력을 그대로 사용하고, 제어 신호 형성기의 보상으로 3차 전달함수를 사용한 실시예를 도시한 것이다. 에러 신호값(V_e)은 도 3에서와 같이 간단하게는 입력신호에서 스위칭 전력 출력을 증폭기의 이득만큼 일정하게 줄인(×) 값을 감산하여 구할 수 있다. 또한, 에러 신호값(V_e)은 1차 또는 2차 보상기로 부귀환 신호 형성기를 구성하고, 기준 신호 형성기로는 일정한 차수의 보상기를 사용하여 에러 신호 값을 정할 수도 있다. 후자의 경우로 하면 제어 시스템내의 잡음을 최소화할 수 있다. 나아가 스위칭 전력 증폭단의 출력을 부귀환 신호로 하지 않고 적분기의 출력을 부귀환 신호로 사용하는 것도 본 발명의 범위 내에 있다. 적분기의 출력을 부귀환 신호로 하는 경우 효과면에서 떨어지기는 하나 부귀환 신호 형성기의 보상을 조정하면 가능하다. 에러 신호값은 ADC에 입력되기 전에 다시 제어신호(V_C) 형성기를 거친다. 제어 신호 형성기의 보상은 시스템의 성능을 최적화 하는데 충분한 융통성을 제공하기 위하여 3차 전달함수,를 사용할 수 있다. 제어 신호값은 ADC를 통해 양자화되어 디지털 신호로 변환되는데 효과적으로 비선형 및 에러를 보정하기 위해서 제어신호 형성기의 이득(K_c)이 적절히 결정되어야한다.

상기 제어 신호값이 양 또는 부의 값을 가질 수 있으므로 ADC를 거친후에는최상의 비트가 부호를 나타내고 나머지 하위 비트가 크기를 나타내게 된다. 예를 들어 8 비트의 ADC이라고 한다면 최상의 비트가 부호를 나타내고 나머지 7 비트가 크기를 나타낸다. 제어 신호가 양수일 경우 최상의 비트를 영(0) 값으로 놓고, 제어 신호가 음수일 경우 최상의 비트를 1로 놓을 수 있다. 물론 그 반대의 경우도 뒤에 설명할 가산기 및 감산기의 설계를 조금만 변경하면 가능하다. 비선형성 및 에러의 정도가 원신호의 증폭 신호에 비해 작을 것이므로 제어 신호의 크기도 펄스폭변조기의 입력 디지털 신호에 비해 그 범위가 제한될 것이다. 따라서 실제로는 하위 몇 개의 비트만이 1 값을 갖게 된다.

도 4는 본 발명인 PWM 신호의 스위칭 전력 증폭의 비선형성 및 에러보정 시스템의 일부인 가산기 및 감산기의 일실시예를 도시한다. 가산기와 감산기는 별개로 구성할 수도 있으나 본 실시예는 가산기 및 감산기를 함께 구현한다. 또한 펄스폭변조기의 원래 입력신호가 부호 비트가 없는 8 비트의 신호이고, 제어 신호의 디지털 신호는 상기한 바와 같이 최상의 비트를 부호 비트로 하는 경우를 고려한 실시예이다. 디지털화된 제어신호의 최상의 비트는 다음 두 부분으로 연결된다. 첫째, 가산기 및 감산기의 최하위 비트의 캐리 입력에 연결된다. 둘째, 가산기 또는 감산기에 들어가기 전에 통하는 각 비트의 EXOR 게이트(E_i,_{i = 0∼6})의 하나의 입력으로 각각 연결된다. 그리고 펄스변조기의 원래 디지털 입력신호가 가산기 및 감산기의 입력(A_i,_{i = 0∼7})이 되고, 최상위 비트를 제외한 디지털화된 제어신호가 EXOR게이트(E_i,_{i = 0∼6})의 다른 입력(B_i,_{i = 0∼6})이 된다. 상기와 같이 가산기 및 감산기의 입력이 연결되면 별도의 감산기가 필요없이 가산기를 이용하여 감산을 할 수가 있다. 도 4에 도시된 전가산기를 이용한 병렬 가산기 및 감산기는 예시일 뿐 이외에도 널리 알려져 있는 캐리룩어헤드(carrylookahead) 가산기와 같이 속도가 더 빠르고 구성이 다른 여러 가지의 가산기 및 감산기가 본 발명에 사용될 수 있다.

상기 내용은 부호가 없는 PCM 신호인 경우의 예를 들었다. 컴팩트디스크에 저장되어 있는 음성 신호와 같이 부호가 있는 경우라면 최상위 비트가 부호 비트이고 나머지 비트가 크기를 나타내게 된다. 이 경우도 감산을 통상의 방법으로 가산기를 통해 할 수 있다.

또한 도 4는 펄스폭변조기의 원래 입력신호와 디지털화된 제어신호의 합이 예를 들어, 8 비트로 표시할 수 없는 오버플로우(overflow)가 발생하는 경우에 대한 오버플로우 플래그와 이 오버플로우 플래그를 이용해서 오버플로우 발생시 가산기 및 감산기의 출력을 정한 논리 회로를 포함하고 있다. 즉 오버플로우 발생시는 가장 큰 값을 출력하거나 이에 추가해서 그 다음 출력에 그 전의 출력에서 다 내보지 못한 나머지를 더하여 출력할 수도 있다. 그러나 보다 일반적이고 근본적인 해결은 PWM 입력으로 들어가는 비트수를 한 비트 늘리는 것이다. 이런 경우는 PWM기의 처리 비트수가 ADC, 디지털 가산기 및 감산기, 또는 PCM 신호보다 한 비트만 추가되는 것 뿐이다.

직렬 신호인 디지털 입력(PCM 신호)은 디지털 가산기/감산기나 PWM기에 들어가기 전에 직렬-병렬 변환기를 통해 병렬 신호로 바꿔져야 한다.

스위칭 전력 증폭단의 비선형성 및 에러 보정 시스템에 있어서 기준 형성기,제어신호 형성기, 및 부귀환 신호 형성기 등의 보상기는 연산증폭기, 저항, 인덕터, 및 커패시터 등을 이용한 통상적인 구성으로 구현될 수 있다.

한편 본 비선형성 및 에러 보정 시스템의 능력을 극대화 시키기 위해서 이동 평균 산출기, 에너지 신호 검출을 위한 자승기, 저역 또는 고역 통과 필터 등이 하나 또는 하나 이상 부가될 수 있다. 부가되는 부분은 아날로그 회로 부분이나 디지털 회로 부분 중 하나 또는 두 부분 모두가 될 수도 있다. 본 시스템에서는 ADC, 디지털 가산기/감산기, 및 PWM기 부분이 디지털 회로 부분이고 나머지 부분이 아날로그 회로 부분이다. 상기 에러보정을 극대화시키는 구성요소는 제어신호 형성기 내에 또는 제어 신호형성기와 ADC 사이의 아날로그 회로 영역에 부가될 수 도 있고, ADC와 디지털 가산기/감산기 사이의 디지털 영역에 부가될 수 도 있다. 어는 경우든 본 발명의 범위내에 있으나, 구현의 용이성이나 회로의 단순화면에서 디지털 영역에 부가되는 것이 더 바람직하다.

본 발명에서 디지털 신호인 기준신호와 출력신호를 근거로 계산된 제어 신호를 ADC를 통해 디지털 신호로 변환해서 펄스폭변조기의 디지털 입력의 일부가 되게 하여 디지털 처리만으로 스위칭 전력 증폭단의 비선형성 및 에러를 보정함으로써 아날로그 처리에서 발생할 수 있는 문제점들을 해결할 수 있다. 본 발명은 종래의 기술과 달리 옵셋 지연이 없고, 보정가능 범위가 매우 넓다. 나아가 본 발명을 이용한 제품 생산에 있어서도 ADC, 디지털 가산기/감산기, 및 PWM기를 온칩상에 구현할 수 있다는 장점이 있다. 또한 제어신호 형성기, 기준 신호 형성기, 및 부귀환신호 형성기는 간단한 회로이므로 상기 디지털 부분과 하나의 하이브리드 IC로 구현 할 수 있다.

Claims (4)

1. 디지털 신호(펄스코드변조 신호)를 입력 신호로 하는 펄스폭변조기의 출력을 스위칭 전력 증폭할 때 발생하는 비선형성 및 에러를 보정하는 방법에 있어서,

   상기 펄스폭변조기의 출력인 펄스폭변조(PWM) 신호를 기준 신호로 하고 상기 스위칭 전력 증폭단의 출력을 부귀환(negative feedback) 신호로 한 에러 신호가 보상기를 통해 제어 신호를 발생시키고, 상기 제어 신호가 아날로그-디지털 변환기(ADC)를 통해 별도의 디지털 신호가 되어 상기 펄스폭 변조기의 입력 신호인 상기 디지털 신호에 가산 또는 감산되는 스위칭 전력 증폭시의 비선형성 및 에러 보정 방법.
2. 제1항에 있어서,

   스위칭 전력 증폭시의 비선형성 및 에러 보정을 극대화하기 위하여 상기 제어 신호 또는 상기 제어 신호가 ADC를 통해 변환된 디지털 신호를 이동 평균 산출기, 자승기, 및 저역 또는 고역 필터 중 어느 하나 또는 하나 이상에 추가로 통과시킨 후 다음 신호 처리를 하는 스위칭 전력 증폭시의 비선형성 및 에러 보정 방법.
3. 펄스폭 변조기와 스위칭 전력 증폭기를 포함하는 상기 스위칭 전력 증폭기의 비선형성 및 에러를 보정하는 시스템에 있어서,

   a) 상기 펄스폭 변조기의 출력을 입력으로 하는 기준 신호 형성회로;

   b) 상기 스위칭 전력 증폭기의 출력을 입력으로 하는 부귀환 신호형성 회로;

   c) 상기 기준 신호 형성 회로의 출력에서 상기 부귀환 신호 형성 회로의 출력을 감산한 신호를 일정한 아날로그 값으로 변환하는 제어신호 형성 회로;

   d) 상기 제어신호 형성 회로의 출력을 입력으로 하는 ADC; 및

   e) 상기 ADC의 출력과 디지털 신호를 입력으로 하고 출력이 펄스폭 변조기의 입력으로 연결되는 디지털 가산기 및 감산기를 추가로 포함하는 스위칭 전력 증폭기의 비선형성 및 에러를 보정하는 시스템.
4. 제 3항에 있어서,

   스위칭 전력 증폭시의 비선형성 및 에러 보정을 극대화하기 위하여 상기 제어 신호 형성기와 상기 ADC 사이, 또는 상기 ADC와 상기 디지털 가산기/감산기 사이에 이동 평균 산출기, 자승기, 및 저역 또는 고역 필터 중 어느 하나 또는 하나 이상을 추가로 포함하는 스위칭 전력 증폭기의 비선형성 및 에러를 보정하는 시스템.