JP3969960B2 - 映像出力回路 - Google Patents
映像出力回路 Download PDFInfo
- Publication number
- JP3969960B2 JP3969960B2 JP2001093614A JP2001093614A JP3969960B2 JP 3969960 B2 JP3969960 B2 JP 3969960B2 JP 2001093614 A JP2001093614 A JP 2001093614A JP 2001093614 A JP2001093614 A JP 2001093614A JP 3969960 B2 JP3969960 B2 JP 3969960B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- data
- converter
- video
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Picture Signal Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、デジタル映像処理回路を内蔵したＩＣにおける映像出力回路に関する。
【０００２】
【従来の技術】
図３は、デジタル映像処理回路を内蔵したＩＣ（ＣＭＯＳ−ＬＳＩ）における従来の映像出力回路を示している。
【０００３】
映像出力回路は、ＤＡ変換器１１、第１のコンデンサ１２、出力バッファ１３、７５Ωの抵抗１４、第２のコンデンサ１５および映像出力端子１６を備えている。ＤＡ変換器１１および出力バッファ１３は、デジタル映像処理回路を内蔵したＩＣ（ＣＭＯＳ−ＬＳＩ）２００内に設けられている。
【０００４】
デジタル映像処理回路から出力されるデジタルの映像データａは、ＤＡ変換器１１によってアナログの映像信号に変換される。得られたアナログの映像信号は、第１のコンデンサ１２を介して出力バッファ１３に送られ、増幅される。出力バッファ１３から出力される映像信号は、７５Ωの抵抗１４および第２のコンデンサ１５を介して、映像出力端子１６に与えられる。
【０００５】
従来の映像出力回路では、第２のコンデンサ１５の容量を小さくすると、映像出力端子１６を同軸ケーブルを介して他の機器の映像入力端子に接続した場合、図４に示すように、第２コンデンサ１５から出力される映像信号ｂにサグが生じるという問題がある。このため、第２コンデンサの容量を大きくする必要があるので、映像出力回路を小型化できないという問題があった。
【０００６】
【発明が解決しようとする課題】
この発明は、サグの低減化を図ることができるとともに小型化が図れる映像出力回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
この発明による第１の映像出力回路は、デジタル映像処理回路からのデジタル映像データをアナログ映像信号に変換するためのＤＡ変換器、ＤＡ変換器の出力を増幅する出力バッファおよび出力バッファと映像出力端子との間に設けられたコンデンサを備えた映像出力回路において、コンデンサの出力が入力されるフィードバック用コンデンサ、フィードバック用コンデンサの出力をデジタルデータに変換するＡＤ変換器、デジタル映像処理回路の出力データからＡＤ変換器の出力データを減算する減算器、およびデジタル映像処理回路の出力データに減算器の出力データを加算する加算器を備えており、加算器の出力データを上記ＤＡ変換器に入力するようにしたことを特徴とする。
【０００８】
この発明による第２の映像出力回路は、デジタル映像処理回路からのデジタル映像データをアナログ映像信号に変換するためのＤＡ変換器、ＤＡ変換器の出力を増幅する出力バッファおよび出力バッファと映像出力端子との間に設けられたコンデンサを備えた映像出力回路において、コンデンサの出力が入力されるフィードバック用コンデンサ、フィードバック用コンデンサの出力をデジタルデータに変換するＡＤ変換器、ＡＤ変換器の出力データから低域信号成分を抽出する第１のＬＰＦ、第１のＬＰＦの出力データに係数を乗算する乗算器、デジタル映像処理回路の出力データから低域信号成分を抽出する第２のＬＰＦ、第２のＬＰＦの出力データから乗算器の出力データを減算する減算器、およびデジタル映像処理回路の出力データに減算器の出力データを加算する加算器を備えており、加算器の出力データを上記ＤＡ変換器に入力するようにしたことを特徴とする。
【０００９】
減算器の後段に減算器の出力データに係数を乗算する第２の乗算器を設けておき、加算器に、第２の乗算器の出力データをデジタル映像処理回路の出力データに加算させるようにしてもよい。
【００１０】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。
【００１１】
図１は、デジタル映像処理回路を内蔵したＩＣ（ＣＭＯＳ−ＬＳＩ）における従来の映像出力回路を示している。
【００１２】
映像出力回路は、従来と同様に、ＤＡ変換器１１、第１のコンデンサ１２、出力バッファ１３、７５Ωの抵抗１４、第２のコンデンサ１５および映像出力端子１６を備えている。ＤＡ変換器１１および出力バッファ１３は、デジタル映像処理回路を内蔵したＩＣ（ＣＭＯＳ−ＬＳＩ）２００内に設けられている。
【００１３】
この実施の形態では、映像出力回路は、さらに、サグ補正回路を備えている。サグ補正回路は、第２コンデンサ１５と映像出力端子１６側端子に接続された第３のコンデンサ２１、ＡＤ変換回路２２、第１のＬＰＦ２３、第１の乗算器２４、減算器２５、第２の乗算器２６、加算器２７および第２のＬＰＦ２８を備えている。ＡＤ変換器２２、第１のＬＰＦ２３、第１の乗算器２４、減算器２５、第２の乗算器２６、加算器２７および第２のＬＰＦ２８は、デジタル映像処理回路を内蔵したＩＣ（ＣＭＯＳ−ＬＳＩ）２００内に設けられている。
【００１４】
デジタル映像処理回路から出力されるデジタルの映像データは、加算器２７を介してＤＡ変換器１１によってアナログの映像信号に変換される。得られたアナログの映像信号は、第１コンデンサ１２を介して出力バッファ１３に送られ、増幅される。出力バッファ１３から出力される映像信号は、７５Ωの抵抗１４を介して第２のコンデンサ１５に送られる。
【００１５】
第２のコンデンサ１５から出力される映像信号は、映像出力端子１６に送られるとともに第３のコンデンサ２１を介してＡＤ変換器２２にも送られる。ＡＤ変換器２２は、第３のコンデンサ２１から送られてきたアナログの映像信号をデジタルの映像データに変換する。
【００１６】
ＡＤ変換器２２によって得られたデジタルの映像データは、第１のＬＰＦ２３に送られる。第１のＬＰＦ２３は、ＡＤ変換器２２から出力される映像データから低域信号成分を抽出する。
【００１７】
第１のＬＰＦ２３から出力される映像データは、第１の乗算器２４に送られて第１の係数が乗算された後、減算器２５に送られる。第１の乗算器２４は、ＩＣ（ＣＭＯＳ−ＬＳＩ）２００に接続される外部の部品のばらつきにより発生する信号振幅の誤差を、補正するために設けられている。
【００１８】
減算器２５には、第２のＬＰＦ２８の出力も入力されている。第２のＬＰＦ２８は、デジタル映像処理回路から出力される映像データから低域信号成分を抽出する。第２のＬＰＦ２８と第１のＬＰＦ２３としては、特性が同じものが用いられている。減算器２５では、デジタル映像処理回路から出力される映像データの低域信号成分から、第１の乗算器２４から出力されたデータが減算される。
【００１９】
減算器２５の出力データは、第２の乗算器２６に送られて第２の係数が乗算された後、加算器２７に送られる。第２の乗算器２６は、サグ量を補正したり、サグ補正量の強弱を調整するために設けられている。
【００２０】
加算器２７は、デジタル映像処理回路から出力されるデジタルの映像データに、第２の乗算器２６の出力データが加算される。
【００２１】
つまり、サグ補正回路では、第２のコンデンサ１５の出力に現れるサグを検出する。検出されたサグをデジタル映像処理回路から出力される映像データから減算する。得られた減算結果をデジタル映像処理回路から出力される映像データに加算する。この加算結果をＤＡ変換器１１に入力させる。
【００２２】
デジタル映像処理回路から出力される映像データをａとし、第２のコンデンサ１５から出力される映像信号をｂとして、図２に示すように、第２のコンデンサ１５から出力される映像信号ｂにサグが発生した場合には、減算器２５からは、信号ｃが出力されるので、加算器２７の出力はｄとなる。この結果、第２のコンデンサ１５から出力される映像信号ｂにサグが発生しなくなる。
【００２３】
この実施の形態によれば、第２のコンデンサ１５の出力に現れるサグが低減されるので、第２のコンデンサ１５として容量の小さいものを用いることが可能となり、小型化が図れる。
【００２４】
第１のＬＰＦ２３と第２のＬＰＦ２８の特性を等しくすることにより、サグをほぼ完全に補正できる。また、ＩＣ（ＣＭＯＳ−ＬＳＩ）２００に接続される外部の部品のばらつきにより発生する信号振幅の誤差を、第１の乗算器２４により、正確に補正できる。また、第２の乗算器２６によって、サグ量を補正できる。また、第２の乗算器２６によって、サグ補正量の強弱を調整することができる。
【００２５】
【発明の効果】
この発明によれば、サグの低減化を図ることができるとともに小型化が図れるようになる。
【図面の簡単な説明】
【図１】映像出力回路の構成を示す電気回路図である。
【図２】図１の各部の信号を示すタイムチャートである。
【図３】従来の映像出力回路の構成を示す電気回路図である。
【図４】図３の各部の信号を示すタイムチャートである。
【符号の説明】
１１ ＤＡ変換器
１２ 第１のコンデンサ
１３ 出力バッファ
１４ 抵抗
１５ 第２のコンデンサ
１６ 映像出力端子
２１ 第３のコンデンサ
２２ ＡＤ変換器
２３ 第１のＬＰＦ
２４ 第１の乗算器
２５ 減算器
２６ 第２の乗算器
２７ 加算器
２８ 第２のＬＰＦ
２００ ＩＣ（ＣＭＯＳ−ＬＳＩ）
【発明の属する技術分野】
この発明は、デジタル映像処理回路を内蔵したＩＣにおける映像出力回路に関する。
【０００２】
【従来の技術】
図３は、デジタル映像処理回路を内蔵したＩＣ（ＣＭＯＳ−ＬＳＩ）における従来の映像出力回路を示している。
【０００３】
映像出力回路は、ＤＡ変換器１１、第１のコンデンサ１２、出力バッファ１３、７５Ωの抵抗１４、第２のコンデンサ１５および映像出力端子１６を備えている。ＤＡ変換器１１および出力バッファ１３は、デジタル映像処理回路を内蔵したＩＣ（ＣＭＯＳ−ＬＳＩ）２００内に設けられている。
【０００４】
デジタル映像処理回路から出力されるデジタルの映像データａは、ＤＡ変換器１１によってアナログの映像信号に変換される。得られたアナログの映像信号は、第１のコンデンサ１２を介して出力バッファ１３に送られ、増幅される。出力バッファ１３から出力される映像信号は、７５Ωの抵抗１４および第２のコンデンサ１５を介して、映像出力端子１６に与えられる。
【０００５】
従来の映像出力回路では、第２のコンデンサ１５の容量を小さくすると、映像出力端子１６を同軸ケーブルを介して他の機器の映像入力端子に接続した場合、図４に示すように、第２コンデンサ１５から出力される映像信号ｂにサグが生じるという問題がある。このため、第２コンデンサの容量を大きくする必要があるので、映像出力回路を小型化できないという問題があった。
【０００６】
【発明が解決しようとする課題】
この発明は、サグの低減化を図ることができるとともに小型化が図れる映像出力回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
この発明による第１の映像出力回路は、デジタル映像処理回路からのデジタル映像データをアナログ映像信号に変換するためのＤＡ変換器、ＤＡ変換器の出力を増幅する出力バッファおよび出力バッファと映像出力端子との間に設けられたコンデンサを備えた映像出力回路において、コンデンサの出力が入力されるフィードバック用コンデンサ、フィードバック用コンデンサの出力をデジタルデータに変換するＡＤ変換器、デジタル映像処理回路の出力データからＡＤ変換器の出力データを減算する減算器、およびデジタル映像処理回路の出力データに減算器の出力データを加算する加算器を備えており、加算器の出力データを上記ＤＡ変換器に入力するようにしたことを特徴とする。
【０００８】
この発明による第２の映像出力回路は、デジタル映像処理回路からのデジタル映像データをアナログ映像信号に変換するためのＤＡ変換器、ＤＡ変換器の出力を増幅する出力バッファおよび出力バッファと映像出力端子との間に設けられたコンデンサを備えた映像出力回路において、コンデンサの出力が入力されるフィードバック用コンデンサ、フィードバック用コンデンサの出力をデジタルデータに変換するＡＤ変換器、ＡＤ変換器の出力データから低域信号成分を抽出する第１のＬＰＦ、第１のＬＰＦの出力データに係数を乗算する乗算器、デジタル映像処理回路の出力データから低域信号成分を抽出する第２のＬＰＦ、第２のＬＰＦの出力データから乗算器の出力データを減算する減算器、およびデジタル映像処理回路の出力データに減算器の出力データを加算する加算器を備えており、加算器の出力データを上記ＤＡ変換器に入力するようにしたことを特徴とする。
【０００９】
減算器の後段に減算器の出力データに係数を乗算する第２の乗算器を設けておき、加算器に、第２の乗算器の出力データをデジタル映像処理回路の出力データに加算させるようにしてもよい。
【００１０】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。
【００１１】
図１は、デジタル映像処理回路を内蔵したＩＣ（ＣＭＯＳ−ＬＳＩ）における従来の映像出力回路を示している。
【００１２】
映像出力回路は、従来と同様に、ＤＡ変換器１１、第１のコンデンサ１２、出力バッファ１３、７５Ωの抵抗１４、第２のコンデンサ１５および映像出力端子１６を備えている。ＤＡ変換器１１および出力バッファ１３は、デジタル映像処理回路を内蔵したＩＣ（ＣＭＯＳ−ＬＳＩ）２００内に設けられている。
【００１３】
この実施の形態では、映像出力回路は、さらに、サグ補正回路を備えている。サグ補正回路は、第２コンデンサ１５と映像出力端子１６側端子に接続された第３のコンデンサ２１、ＡＤ変換回路２２、第１のＬＰＦ２３、第１の乗算器２４、減算器２５、第２の乗算器２６、加算器２７および第２のＬＰＦ２８を備えている。ＡＤ変換器２２、第１のＬＰＦ２３、第１の乗算器２４、減算器２５、第２の乗算器２６、加算器２７および第２のＬＰＦ２８は、デジタル映像処理回路を内蔵したＩＣ（ＣＭＯＳ−ＬＳＩ）２００内に設けられている。
【００１４】
デジタル映像処理回路から出力されるデジタルの映像データは、加算器２７を介してＤＡ変換器１１によってアナログの映像信号に変換される。得られたアナログの映像信号は、第１コンデンサ１２を介して出力バッファ１３に送られ、増幅される。出力バッファ１３から出力される映像信号は、７５Ωの抵抗１４を介して第２のコンデンサ１５に送られる。
【００１５】
第２のコンデンサ１５から出力される映像信号は、映像出力端子１６に送られるとともに第３のコンデンサ２１を介してＡＤ変換器２２にも送られる。ＡＤ変換器２２は、第３のコンデンサ２１から送られてきたアナログの映像信号をデジタルの映像データに変換する。
【００１６】
ＡＤ変換器２２によって得られたデジタルの映像データは、第１のＬＰＦ２３に送られる。第１のＬＰＦ２３は、ＡＤ変換器２２から出力される映像データから低域信号成分を抽出する。
【００１７】
第１のＬＰＦ２３から出力される映像データは、第１の乗算器２４に送られて第１の係数が乗算された後、減算器２５に送られる。第１の乗算器２４は、ＩＣ（ＣＭＯＳ−ＬＳＩ）２００に接続される外部の部品のばらつきにより発生する信号振幅の誤差を、補正するために設けられている。
【００１８】
減算器２５には、第２のＬＰＦ２８の出力も入力されている。第２のＬＰＦ２８は、デジタル映像処理回路から出力される映像データから低域信号成分を抽出する。第２のＬＰＦ２８と第１のＬＰＦ２３としては、特性が同じものが用いられている。減算器２５では、デジタル映像処理回路から出力される映像データの低域信号成分から、第１の乗算器２４から出力されたデータが減算される。
【００１９】
減算器２５の出力データは、第２の乗算器２６に送られて第２の係数が乗算された後、加算器２７に送られる。第２の乗算器２６は、サグ量を補正したり、サグ補正量の強弱を調整するために設けられている。
【００２０】
加算器２７は、デジタル映像処理回路から出力されるデジタルの映像データに、第２の乗算器２６の出力データが加算される。
【００２１】
つまり、サグ補正回路では、第２のコンデンサ１５の出力に現れるサグを検出する。検出されたサグをデジタル映像処理回路から出力される映像データから減算する。得られた減算結果をデジタル映像処理回路から出力される映像データに加算する。この加算結果をＤＡ変換器１１に入力させる。
【００２２】
デジタル映像処理回路から出力される映像データをａとし、第２のコンデンサ１５から出力される映像信号をｂとして、図２に示すように、第２のコンデンサ１５から出力される映像信号ｂにサグが発生した場合には、減算器２５からは、信号ｃが出力されるので、加算器２７の出力はｄとなる。この結果、第２のコンデンサ１５から出力される映像信号ｂにサグが発生しなくなる。
【００２３】
この実施の形態によれば、第２のコンデンサ１５の出力に現れるサグが低減されるので、第２のコンデンサ１５として容量の小さいものを用いることが可能となり、小型化が図れる。
【００２４】
第１のＬＰＦ２３と第２のＬＰＦ２８の特性を等しくすることにより、サグをほぼ完全に補正できる。また、ＩＣ（ＣＭＯＳ−ＬＳＩ）２００に接続される外部の部品のばらつきにより発生する信号振幅の誤差を、第１の乗算器２４により、正確に補正できる。また、第２の乗算器２６によって、サグ量を補正できる。また、第２の乗算器２６によって、サグ補正量の強弱を調整することができる。
【００２５】
【発明の効果】
この発明によれば、サグの低減化を図ることができるとともに小型化が図れるようになる。
【図面の簡単な説明】
【図１】映像出力回路の構成を示す電気回路図である。
【図２】図１の各部の信号を示すタイムチャートである。
【図３】従来の映像出力回路の構成を示す電気回路図である。
【図４】図３の各部の信号を示すタイムチャートである。
【符号の説明】
１１ ＤＡ変換器
１２ 第１のコンデンサ
１３ 出力バッファ
１４ 抵抗
１５ 第２のコンデンサ
１６ 映像出力端子
２１ 第３のコンデンサ
２２ ＡＤ変換器
２３ 第１のＬＰＦ
２４ 第１の乗算器
２５ 減算器
２６ 第２の乗算器
２７ 加算器
２８ 第２のＬＰＦ
２００ ＩＣ（ＣＭＯＳ−ＬＳＩ）
Claims (3)
- デジタル映像処理回路からのデジタル映像データをアナログ映像信号に変換するためのＤＡ変換器、ＤＡ変換器の出力を増幅する出力バッファおよび出力バッファと映像出力端子との間に設けられたコンデンサを備えた映像出力回路において、
コンデンサの出力が入力されるフィードバック用コンデンサ、
フィードバック用コンデンサの出力をデジタルデータに変換するＡＤ変換器、
デジタル映像処理回路の出力データからＡＤ変換器の出力データを減算する減算器、および
デジタル映像処理回路の出力データに減算器の出力データを加算する加算器を備えており、
加算器の出力データを上記ＤＡ変換器に入力するようにしたことを特徴とする映像出力回路。 - デジタル映像処理回路からのデジタル映像データをアナログ映像信号に変換するためのＤＡ変換器、ＤＡ変換器の出力を増幅する出力バッファおよび出力バッファと映像出力端子との間に設けられたコンデンサを備えた映像出力回路において、
コンデンサの出力が入力されるフィードバック用コンデンサ、
フィードバック用コンデンサの出力をデジタルデータに変換するＡＤ変換器、
ＡＤ変換器の出力データから低域信号成分を抽出する第１のＬＰＦ、
第１のＬＰＦの出力データに係数を乗算する乗算器、
デジタル映像処理回路の出力データから低域信号成分を抽出する第２のＬＰＦ、
第２のＬＰＦの出力データから乗算器の出力データを減算する減算器、およびデジタル映像処理回路の出力データに減算器の出力データを加算する加算器を備えており、
加算器の出力データを上記ＤＡ変換器に入力するようにしたことを特徴とする映像出力回路。 - 減算器の後段に減算器の出力データに係数を乗算する第２の乗算器が設けられており、加算器は第２の乗算器の出力データをデジタル映像処理回路の出力データに加算することを特徴とする請求項２に記載の映像出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001093614A JP3969960B2 (ja) | 2001-03-28 | 2001-03-28 | 映像出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001093614A JP3969960B2 (ja) | 2001-03-28 | 2001-03-28 | 映像出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002290770A JP2002290770A (ja) | 2002-10-04 |
| JP3969960B2 true JP3969960B2 (ja) | 2007-09-05 |
Family
ID=18947928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001093614A Expired - Fee Related JP3969960B2 (ja) | 2001-03-28 | 2001-03-28 | 映像出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3969960B2 (ja) |
-
2001
- 2001-03-28 JP JP2001093614A patent/JP3969960B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002290770A (ja) | 2002-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9807504B2 (en) | Multi-path analog front end and analog-to-digital converter for a signal processing system with low-pass filter between paths | |
| US9780800B1 (en) | Matching paths in a multiple path analog-to-digital converter | |
| JP2004538701A (ja) | スイッチモード増幅器を補償する回路および方法 | |
| US20050017883A1 (en) | Analog front end circuit and method of compensating for DC offset in the analog front end circuit | |
| JP3264698B2 (ja) | 撮像装置 | |
| EP1441447A4 (en) | D / A TRANSMITTER AND OUTPUT GAIN CIRCUIT | |
| JP3969960B2 (ja) | 映像出力回路 | |
| JPH071924B2 (ja) | 映像信号エツジ強調処理装置 | |
| US10566989B2 (en) | Multi-path analog system with multi-mode high-pass filter | |
| US6137888A (en) | EM interference canceller in an audio amplifier | |
| US6556079B2 (en) | Distortion compensating device and method for compensating distortion | |
| JP2005236968A (ja) | データ変換器、およびデータ変換方法、ならびにそれらを用いた送信回路、通信機器、および電子機器 | |
| JP3468009B2 (ja) | 受信機 | |
| JP4112295B2 (ja) | 直流成分と交流成分とを有する入力信号を増幅する方法および装置 | |
| US10009039B1 (en) | Multi-path analog system with multi-mode high-pass filter | |
| JP2982233B2 (ja) | ノンリニアデエンフアシス回路 | |
| JPH0530588A (ja) | 自動音量調整装置 | |
| JP2004080299A (ja) | ノイズ除去回路及び除去方法 | |
| CN107769735B (zh) | 放大电路、滤波器和δ-σ调制器 | |
| JP2549449B2 (ja) | 雑音低減回路 | |
| US9438983B2 (en) | Signal processing circuit and associated signal processing method applied to headset | |
| JP4462709B2 (ja) | オフセット補正方法 | |
| JP2943382B2 (ja) | ノイズゲート装置 | |
| JP3028689B2 (ja) | Ａ／ｄ変換装置 | |
| JP3975724B2 (ja) | トーンコントロール装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070427 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070509 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070605 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |