JP2943382B2 - ノイズゲート装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、音響装置の残留ノイズ
低減に使用するノイズゲート装置に関する。

【０００２】

【従来の技術】図６は、従来のノイズゲート装置の構成
を示している。図６において、ノイズゲート装置は、入
力信号の電圧レベルを制御する電圧レベル制御素子６０
と、これを制御する包絡電圧発生部を有し、電圧レベル
制御素子６０は入力端子６１と出力端子６２間に直列に
接続されている。

【０００３】電圧レベル制御素子６０の包絡電圧発生部
は比較器６３を有し、この比較器６３の一方の入力端
は、入力信号を半波整流する整流素子６４を介して入力
端子６１に接続され、他方の入力端とアース間には、ノ
イズしきい値電圧６５が接続されている。比較器６３の
出力端と電圧レベル制御素子６０の制御端子間には、逆
流防止用の整流素子６６が直列に接続され、さらに整流
素子６６の出力側とアース間にはコンデンサ６７と可変
抵抗器６８が並列に接続されている。

【０００４】次に、上記従来例の動作について説明す
る。図６において、入力端子６１に図７に示すようなノ
イズ７１ａが重畳された入力信号７１が入力されると、
この入力信号７１は整流素子６４により半波整流され、
その出力側には図７に示す整流信号７２が得られる。こ
の整流信号７２は比較器６３においてノイズしきい値電
圧６５と比較され、ノイズしきい値電圧６５を越える整
流信号７２が入力されると、比較器６３からは図７に示
す波形の比較器出力信号７３が出力される。この比較器
出力信号は整流素子６６を通してコンデンサ６７に充電
され、さらに、比較器出力のオフ期間にコンデンサ６７
の充電電荷が放電されることにより、図７に示す包絡波
形の電圧７４が得られる。そして、この包絡電圧７４に
より電圧レベル制御素子６０の増幅ゲインを制御する。

【０００５】即ち、包絡電圧が最大のときに増幅ゲイン
を０ｄＢに、包絡電圧が最小のときにゲインを−∞とな
るように制御することにより、ノイズしきい値電圧以下
の信号がカットされた波形の信号７５が出力端子６２に
出力される。

【０００６】このように上記従来のノイズゲート装置で
は、ノイズしきい値電圧以下の信号をカットしつつ、ノ
イズしきい値電圧を越えた信号をそのまま出力すること
ができる。

【０００７】

【発明が解決しようとする課題】しかしながら、上記従
来のノイズゲート装置では、包絡電圧発生部が電圧レベ
ル制御素子のゲインを０ｄＢにするまでの遅延時間をも
っているため、信号初期の立ち上がりになまりが生じる
と共に、図７に示すように出力波形の信号レベルを小さ
くしてしまう問題があった。

【０００８】本発明は、このような従来の問題を解決す
るものであり、信号初期の立ち上がり波形のなまりをな
くして、ノイズの低減および歪みのないレベル圧縮を可
能にしたノイズゲート装置を提供することを目的とす
る。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に本発明のノイズゲート装置は、入力信号を所定時間遅
延する遅延手段と、前記遅延された入力信号のレベルを
制御するレベル制御手段と、ノイズしきい値電圧以上の
レベルの入力信号から前記レベル制御手段を制御するた
めの包絡信号を生成する包絡信号発生手段とを備えたも
のである。

【００１０】また、本発明のノイズゲート装置は、入力
信号を所定時間遅延する遅延手段と、前記遅延された入
力信号を通過させるカットオフ周波数用の可変ローパス
・フィルタと、ノイズしきい値電圧以上のレベルの入力
信号から前記可変ローパス・フィルタのカットオフ周波
数を制御するための包絡信号を生成する包絡信号発生手
段とを備えたものである。

【００１１】さらにまた、本発明は、圧縮すべき入力信
号を所定時間遅延する遅延手段と、前記遅延された入力
信号のレベルを圧縮制御するレベル制御手段と、前記入
力信号の絶対値としきい値電圧との差から前記レベル制
御手段を制御するための包絡信号を生成する包絡信号発
生手段とを備えたものである。

【００１２】

【作用】従って、本発明の請求項１，２によれば、包絡
信号発生手段で生じる包絡信号の遅延時間以上の遅延時
間を遅延手段により入力信号に与え、これによってレベ
ル制御手段に加えられる包絡信号の遅れを補正するよう
にしたから、信号初期の立ち上がりが損なわれることな
くノイズを低減できるという効果を有する。

【００１３】また、本発明の請求項３によれば、包絡信
号発生手段で生じる包絡信号の遅延時間以上の遅延時間
を遅延手段により圧縮すべき入力信号に与え、これによ
ってレベル制御手段に加えられる包絡信号の遅れを補正
するようにしたから、レベル制御手段に入力される信号
のアタックタイムをゼロにでき、しきい値電圧以上の過
大出力を防ぐことができるという効果を有する。

【００１４】

【実施例】

−第１の実施例− 図１は、本発明の第１の実施例の構成を示すものであ
る。図１において、ノイズゲート装置は、入力信号をデ
ィジタル信号に変換するＡ／Ｄコンバータ１、このディ
ジタル信号を遅延するシフトレジスタ２、遅延されたデ
ィジタル信号をアナログ信号に変換するＤ／Ａコンバー
タ３、入力信号の電圧レベルを制御する電圧レベル制御
素子４および電圧レベル制御素子４を制御する包絡電圧
発生部を備え、Ａ／Ｄコンバータ１、シフトレジスタ
２、Ｄ／Ａコンバータ３および電圧レベル制御素子４は
入力端子５と出力端子６間に直列に接続される。

【００１５】電圧レベル制御素子４の包絡電圧発生部
は、比較器７を有し、この比較器７の一方の入力端は、
入力信号を半波整流する整流素子８を介して入力端子５
に接続され、他方の入力端とアース間にはノイズしきい
値電圧９が接続されている。比較器７の出力端と電圧レ
ベル制御素子４の制御端子間には逆流防止の整流素子１
０が直列に接続され、さらに整流素子１０の出力側とア
ース間にはコンデンサ１１および可変抵抗器１２が並列
に接続されている。

【００１６】次に、上記第１の実施例の動作について説
明する。図１において、入力端子５に図２に示すような
ノイズ２１ａが重畳された入力信号２１が入力される
と、この入力信号２１は整流素子８により半波整流さ
れ、図２に示す波形の整流信号２２が得られる。この整
流信号２２は比較器７においてノイズしきい電圧９と比
較され、整流信号２２のレベルがノイズしきい電圧より
大きくなると、比較器７からは図２に示す波形の比較器
出力信号２３が出力される。この比較器出力信号２３は
整流素子１０を通してコンデンサ１１に充電され、さら
に比較器出力のオフ期間にコンデンサ１１の充電電荷は
可変抵抗器１２を通して放電される。この充放電を繰り
返すことにより、図２に示す包絡波形の電圧２４が得ら
れる。この包絡電圧２４により電圧レベル制御素子４を
制御する。

【００１７】即ち、包絡電圧が最大のときに電圧レベル
制御素子４の増幅ゲインを０ｄＢに、包絡電圧が最小の
ときに増幅ゲインを−∞とするように制御する。

【００１８】一方、入力信号２１はＡ／Ｄコンバータ１
によりディジタル信号に変換され、シフトレジスタ２に
より包絡電圧を得る過程で発生する遅延時間以上に遅延
された後、Ｄ／Ａコンバータ３によりアナログ信号に変
換され、これにより図２に示す遅延信号２６を得る。こ
の遅延信号２６を電圧レベル制御素子４に入力し、かつ
包絡電圧２４にゲインを制御することにより、ノイズし
きい値電圧以下の信号がカットされた波形の信号２５が
出力端子６に出力される。

【００１９】このように上記第１の実施例によれば、入
力信号にノイズが重畳されていても、ノイズしきい値電
圧以下のレベルであれば、包絡電圧が最小となり、電圧
レベル制御素子４のゲインが−∞となるため、ノイズし
きい値電圧以下の信号はカットされ、そしてノイズしき
い値電圧以上のレベルの入力信号に対してはそのままの
波形レベルで出力できる。即ち、ノイズ成分を低減した
入力信号を得ることができる。

【００２０】また、上記第１の実施例においては、包絡
電圧を得る過程で発生する遅延時間以上の遅延時間をシ
フトレジスタ２により入力信号に与えることにより、信
号初期の立ち上がりが損なわれるおそれがなく、ノイズ
成分を低減した正しい信号成分を低減することなく得る
ことができる。

【００２１】−第２の実施例− 図３は、本発明の第２の実施例を示す構成図である。図
３において、図１と同一の部分には同一符号を付してそ
の構成説明を省略し、図１と異なる部分を重点に説明す
る。

【００２２】図３からも明らかなように、図１と異なる
部分は、図１の電圧レベル制御素子４に代えて電圧可変
抵抗素子１３とコンデンサ１４からなる可変ローパス・
フィルタを設けたところにあり、そして、電圧可変抵抗
素子１３の抵抗値は包絡電圧により制御される構成にな
っている。

【００２３】このように構成された第２の実施例におい
て、電圧可変抵抗素子１３の抵抗値は、図２に示す包絡
電圧２４に応じて、その包絡電圧が最大のとき小さく、
かつ包絡電圧が最小のとき大きくなるように制御され
る。これにより、電圧可変抵抗素子１３とコンデンサ１
４から成るローパス・フィルタのカットオフ周波数は、
包絡電圧が最大のときに高くなり、包絡電圧が最小のと
きに低くなる。

【００２４】したがって、このような第２の実施例によ
れば、入力信号にノイズが重畳されていても、ノイズし
きい値電圧以下であれば、包絡電圧が最小となり、これ
に伴いローパス・フィルタのカットオフ周波数が低くな
るから、ノイズ成分は聴感上目立たなくなる。そして、
ノイズしきい値電圧以上のレベルの入力信号に対して
は、そのままの波形レベルで充分な周波数帯域をもった
状態で出力できる。

【００２５】また、上記第２の実施例によれば、包絡電
圧を得る過程で発生する遅延時間以上の遅延時間をシフ
トレジスタ２により入力信号に与えるから、信号初期の
立ち上がりが損なわれることがない。さらに、周波数特
性を制御できるから、ノイズの抑制効果が滑らかになる
という利点を有する。

【００２６】−第３の実施例− 図４は、本発明の第３の実施例の構成を示すものであ
る。図４において、図１と同一の部分には同一符号を付
してその構成説明を省略し、図１の異なる部分を重点に
説明する。

【００２７】図４からも明らかなように、図１と異なる
点は、電圧レベル制御素子４の制御端子に入力される信
号の制御系にある。即ち、電圧レベル制御素子４の制御
系は、入力端子５に接続され、入力信号の絶対値を発生
する絶対値発生回路３１と、絶対値発生回路３１からの
絶対値出力信号とノイズしきい値電圧３２との差を求め
る引算器３３と、この引算器３３の出力信号をべき乗変
換するべき乗変換回路３４と、べき乗変換回路３４の出
力端と電圧レベル制御素子４の制御端子間を結ぶライン
とアース間に並列に接続したコンデンサ３５および可変
抵抗器３６とから構成される。

【００２８】次に、上記第３の実施例の動作について説
明する。図４において、入力端子５に図５に示す入力信
号５１が入力されると、この入力信号５１は絶対値発生
回路３１により絶対値変換され、図５に示す絶対値信号
５２が得られる。引算器３３では、絶対値信号５２から
しきい値電圧３２を引算し、図５に示す引算器出力信号
５３を得る。この引算器出力信号５３はべき乗変換回路
３４によりべき乗変換された後、コンデンサ３５と可変
抵抗器３６による充放電作用により、図５に示す波形の
包絡電圧５４を得る。そして、この包絡電圧５４を電圧
レベル制御素子４の制御端子に加えることにより、包絡
電圧が最大のときにゲインを−∞に、包絡電圧が最小の
ときにゲインを０ｄＢとなるように電圧レベル制御素子
４を制御する。

【００２９】一方、入力信号はＡ／Ｄコンバータ１によ
りディジタル信号に変換され、シフトレジスタ２により
包絡電圧を得る過程で発生する遅延時間以上に遅延され
た後、Ｄ／Ａコンバータ３によりアナログ信号に変換さ
れ、これにより図５に示す遅延信号５５を得る。この遅
延信号５５を電圧レベル制御素子４に入力し、かつ包絡
電圧５４を制御端子に加えることにより、しきい値電圧
以下の信号はそのまま出力端子６に出力され、そして、
しきい値電圧以上の信号は圧縮されて出力端子６に出力
される。このときの出力信号５６の波形を図５に示す。

【００３０】このように上記第３の実施例によれば、入
力信号がしきい値電圧以下のレベルであれば、包絡電圧
が最小となり、かつ電圧レベル制御素子４のゲインが０
ｄＢとなるため、入力信号はそのまま遅延されたのみで
出力でき、そして、入力信号がしきい値電圧以上のレベ
ルであるときは、包絡電圧が上昇し、かつ電圧レベル制
御素子のゲインが低下するから、入力信号を歪ませるこ
となくレベルの圧縮が可能になる。

【００３１】また、上記第３の実施例においては、包絡
電圧を得る過程で発生する遅延時間以上の遅延時間をシ
フトレジスタにより入力信号に与えることにより、信号
圧縮時には包絡電圧が充分に上昇した後、圧縮すべき入
力信号が電圧レベル制御素子に加えられるから、信号初
期の立ち上がりが損なわれることがなく、信号のアタッ
クタイムをゼロにすることができる。

【００３２】なお、本発明は上記実施例に構成するもの
に限らず、請求項に記載した範囲を逸脱しない限り種々
変形し得ることは勿論である。

【００３３】

【発明の効果】本発明は上記第１の実施例からも明らか
なように、入力信号にノイズが重畳されていても、ノイ
ズしきい値電圧以下のレベルであれば、包絡電圧が最小
となり、かつ電圧レベル制御素子のゲインが−∞となる
ため、ノイズ成分はカットでき、入力信号がノイズしき
い値電圧以上のレベルであれば、そのままのレベルで入
力信号を出力できる。そして、包絡電圧を得る過程で発
生する遅延時間以上の遅延時間をシフトレジスタで入力
信号に与えるため、信号初期の立ち上がりが損なわれる
ことがないという効果を有する。

【００３４】また、本発明は上記第２の実施例からも明
らかなように、入力信号にノイズが重畳されていても、
ノイズしきい値電圧以下のレベルであれば、包絡電圧が
最小となり、かつ可変ローパス・フィルタのカットオフ
周波数が低くなるから、ノイズ成分は聴感上目立たなく
なり、そして、入力信号がノイズしきい値電圧以上のレ
ベルであれば、そのままの出力レベルで充分な周波数帯
域をもつ出力信号を得ることができる。さらに、信号初
期の立ち上がりも損なわれることもないという効果を有
する。

【００３５】さらにまた、本発明は上記第３の実施例か
らも明らかなように、入力信号がしきい値以下のレベル
であれば、包絡電圧が最小となり、かつ電圧レベル制御
素子のゲインが０ｄＢとなるため、入力信号はそのまま
遅延されたのみで出力でき、そして、入力信号がしきい
値電圧以上のレベルであれば、包絡電圧が上昇する結
果、電圧レベル制御素子のゲインが低下し、入力信号を
歪ませることなく信号レベルの圧縮ができる。さらに、
包絡電圧を得る過程で発生する遅延時間以上の遅延時間
をシフトレジスタにより入力信号に与えることにより、
信号圧縮時には包絡電圧が上昇した後、圧縮すべき入力
信号が電圧レベル制御素子に入力されるため、信号の立
ち上がりが損なわれることがなく、アタックタイムをゼ
ロにすることができるという効果を有する。

【図面の簡単な説明】

【図１】本発明の第１の実施例におけるノイズゲート装
置の構成図

【図２】第１の実施例における各部の電圧波形図

【図３】本発明の第２の実施例におけるノイズゲート装
置の構成図

【図４】本発明の第３の実施例いにおけるノイズゲート
装置の構成図

【図５】第３の実施例における各部の電圧波形図

【図６】従来のノイズゲート装置の構成図

【図７】従来における各部の電圧波形図

【符号の説明】

１ Ａ／Ｄコンバータ ２ シフトレジスタ ３ Ｄ／Ａコンバータ ４ 電圧レベル制御素子 ７ 比較器 ８ 整流素子 ９ しきい値電圧 １０ 整流素子 １１ コンデンサ １２ 可変抵抗器 １３ 電圧可変抵抗器 １４ コンデンサ ３２ しきい値電圧 ３５ コンデンサ ３６ 可変抵抗器

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 入力信号を所定時間遅延する遅延手段
   と、前記遅延された入力信号のレベルを制御するレベル
   制御手段と、ノイズしきい値電圧以上のレベルの入力信
   号から前記レベル制御手段を制御するための包絡信号を
   生成する包絡信号発生手段とを備えたことを特徴とする
   ノイズゲート装置。
2. 【請求項２】 入力信号を所定時間遅延する遅延手段
   と、前記遅延された入力信号を通過させるカットオフ周
   波数用の可変ローパス・フィルタと、ノイズしきい値電
   圧以上のレベルの入力信号から前記可変ローパス・フィ
   ルタのカットオフ周波数を制御するための包絡信号を生
   成する包絡信号発生手段とを備えたことを特徴とするノ
   イズゲート装置。
3. 【請求項３】 圧縮すべき入力信号を所定時間遅延する
   遅延手段と、前記遅延された入力信号のレベルを圧縮制
   御するレベル制御手段と、前記入力信号の絶対値としき
   い値電圧との差から前記レベル制御手段を制御するため
   の包絡信号を生成する包絡信号発生手段とを備えてなる
   ノイズゲート装置。