JPH09148862A - オートゲインコントロール装置およびレベル表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 アナログ入力信号に対して高域増強エンファ
シスをかけてからＡＤ変換するシステムにおいてＡＧＣ
を行う場合に、略平坦な周波数特性を得ると共に、ＡＤ
変換器のレンジを有効に利用することができるようにす
る。 【解決手段】 ディエンファシスフィルタ１９はＡＤ変
換器１４の出力に対してディエンファシスをかけ、平均
値検出回路２０はその平均レベルを検出する。ＡＧＣ特
性設定部３２は、平均値検出回路２０の出力に基づいて
アナログレベル調整器１２のゲインを調整するＡＧＣ機
能の特性を設定する。ピーク検出回路２１はＡＤ変換後
の信号のピークレベルを検出し、リミッタ特性設定部３
３はこのピークレベルに基づいて、プリエンファシス後
の信号のレベルが所定のレベルを超えないようにアナロ
グレベル調整器１２のゲインを調整するリミッタ機能の
特性を設定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、入力レベルを自動
調整するオートゲインコントロール装置およびレベルメ
ータ表示を行うレベル表示装置に関する。

【０００２】

【従来の技術】アナログ入力信号に対して高域増強プリ
エンファシスをかけてからアナログ−ディジタル変換
（以下、ＡＤ変換と記す。）し、ディジタル信号で記録
媒体への記録や送信を行い、再生または受信側では逆特
性のディエンファシスをかけて周波数特性を平坦に戻す
ことにより、高域のＳ／Ｎ（信号対雑音比）を改善する
ようなシステムにおいて、入力レベルを自動調整するオ
ートゲインコントロール（以下、ＡＧＣとも記す。）を
行う場合、従来は、ＡＤ変換後の出力信号のレベルを検
出して、アナログ入力信号のレベルを調整するアナログ
レベル調整器を制御するようにしていた。

【０００３】図９は、上述のようなシステムの構成の一
例を示すブロック図である。このシステムは、ディジタ
ルオーディオシステムの例であり、記録側の構成とし
て、アナログ入力信号を入力する入力端１０１に接続さ
れ、設定ゲインに応じてアナログ入力信号のレベルを調
整するアナログレベル調整器１０２と、このアナログレ
ベル調整器１０２の出力信号に対してプリエンファシス
をかけるプリエンファシス回路１０３と、このプリエン
ファシス回路１０３の出力信号をＡＤ変換するＡＤ変換
器（図ではＡＤＣと記す。）１０４と、このＡＤ変換器
１０４の出力信号を磁気テープ等の記録媒体１０６に記
録する記録回路１０５と、ＡＤ変換器１０４の出力信号
のレベルを検出するレベル検出回路１０７と、このレベ
ル検出回路１０７の出力を入力してＡＧＣの特性を設定
するＡＧＣ特性設定部１０８と、このＡＧＣ特性設定部
１０８の出力に基づいてアナログレベル調整器１０２の
設定ゲインを設定するゲイン設定部１０９とを備えてい
る。図９に示したシステムは、再生側の構成として、記
録媒体１０６に記録された信号を再生する再生回路１１
０と、この再生回路１１０で再生された信号をディジタ
ル−アナログ変換（以下、ＤＡ変換と記す。）するＤＡ
変換器（図ではＤＡＣと記す。）１１１と、このＤＡ変
換器１１１の出力信号に対してディエンファシスをかけ
て、出力端１１３に出力するディエンファシス回路１１
２とを備えている。

【０００４】図９に示したシステムの記録側では、入力
端１０１に入力されたアナログ入力信号は、アナログレ
ベル調整器１０２によってレベルが調整され、プリエン
ファシス回路１０３によってプリエンファシスがかけら
れ、ＡＤ変換器１０４によってディジタル信号に変換さ
れ、このディジタル信号が記録回路１０５によって記録
媒体１０６に記録される。また、レベル検出回路１０７
によってＡＤ変換器１０４の出力信号のレベルが検出さ
れ、このレベル検出回路１０７の出力がＡＧＣ特性設定
部１０８によって所定の特性の出力に変換され、このＡ
ＧＣ特性設定部１０８の出力に基づいて、ゲイン設定部
１０９によってアナログレベル調整器１０２の設定ゲイ
ンが設定され、この設定ゲインに応じてアナログレベル
調整器１０２によってアナログ入力信号のレベルが調整
されて、ＡＧＣが行われる。一方、再生側では、再生回
路１１０によって記録媒体１０６に記録された信号が再
生され、この信号はＤＡ変換器１１１によってアナログ
信号に変換され、このアナログ信号は、ディエンファシ
ス回路１１２によってディエンファシスがかけられて出
力端１１３より出力される。

【０００５】

【発明が解決しようとする課題】ところが、図９に示し
たように、ＡＤ変換後の出力信号のレベルに基づいてア
ナログレベル調整器１０２を制御する従来のＡＧＣで
は、アナログ入力信号が単信号（単一周波数の正弦波信
号）の場合には、プリエンファシス回路１０３で持ち上
げられた高域側の量がＡＧＣによって圧縮されてしまう
のに、再生側では、プリエンファシス回路１０３で持ち
上げられた量と同じ量だけ高域を減衰させるため、出力
端１１３より出力されるアナログ信号の周波数特性では
高域が低下してしまい、平坦な周波数特性が得られない
という問題点があった。

【０００６】例えば、図１０に示したように、ＡＧＣの
圧縮率を３に設定して、入力される単信号が３ｄＢ増加
したときに出力が１ｄＢだけ増加するように設定した場
合、例えばプリエンファシスで高域を９ｄＢ持ち上げて
も、ＡＧＣによって圧縮されるので、記録信号では３ｄ
Ｂしか持ち上がらず、これを再生側のディエンファシス
で９ｄＢ下げるので、再生信号では６ｄＢも高域が落ち
てしまう。

【０００７】また、アナログ入力信号が単信号ではな
く、例えば音楽信号の場合でも、曲によっては高域成分
が多い瞬間にＡＧＣが効きすぎて、ＡＧＣの動作が不自
然になる場合があるという問題点があった。

【０００８】このような問題を回避するために、プリエ
ンファシス前のアナログ入力信号のレベルに基づいてＡ
ＧＣをかけることが考えられるが、そうすると、レベル
クリップを防ぐために、プリエンファシスによって持ち
上げられた高域の単信号の場合にもクリップしないよう
な振幅になるようにＡＧＣによって振幅を抑え込む必要
が生じ、ＡＤ変換器のレンジが有効に利用されず、ま
た、中低域におけるＳ／Ｎが低下するという問題が生じ
る。

【０００９】また、図９に示したシステムにおいてレベ
ルメータの表示を行う場合、従来は、ＡＤ変換後の出力
信号のレベルを検出してレベルメータの表示を行うよう
にしていたので、高域でレベルメータの表示値が大きく
なるような周波数特性を持ってしまうという問題点があ
った。

【００１０】本発明はかかる問題点に鑑みてなされたも
ので、その第１の課題は、アナログ入力信号に対して高
域増強エンファシスをかけてからＡＤ変換するシステム
において用いられ、略平坦な周波数特性を得ることがで
きると共に、ＡＤ変換器のレンジを有効に利用すること
ができるようにしたオートゲインコントロール装置を提
供することにある。

【００１１】また、本発明の第２の課題は、レベルメー
タ表示の周波数特性を略平坦にすることができるように
したレベル表示装置を提供することにある。

【００１２】

【課題を解決するための手段】請求項１記載のオートゲ
インコントロール装置は、アナログ入力信号に対して高
域増強エンファシスをかけてからアナログ−ディジタル
変換するシステムにおいて用いられ、設定ゲインに応じ
てアナログ入力信号のレベルを調整するレベル調整手段
と、エンファシス前の信号のレベルに相当する値とエン
ファシス後の信号のレベルが所定のレベルを超えた量と
に基づいて、レベル調整手段の設定ゲインを設定するゲ
イン設定手段とを備えたものである。

【００１３】請求項２記載のオートゲインコントロール
装置は、請求項１記載のオートゲインコントロール装置
において、ゲイン設定手段が、エンファシス前の信号の
レベルに相当する値に基づいて、アナログ入力信号のレ
ベルの変化を抑えるようにレベル調整手段の設定ゲイン
を自動調整するオートゲインコントロール機能と、エン
ファシス後の信号のレベルが所定のレベルを超えた量に
基づいて、エンファシス後の信号のレベルが所定のレベ
ルを超えないようにレベル調整手段の設定ゲインを調整
するリミッタ機能とを有するように構成したものであ
る。

【００１４】請求項３記載のオートゲインコントロール
装置は、請求項１記載のオートゲインコントロール装置
において、ゲイン設定手段が、エンファシス前の信号の
レベルに相当する値としてエンファシス前の信号に相当
する信号の平均レベルを検出する平均レベル検出手段
と、エンファシス後の信号のレベルとしてエンファシス
後の信号のピークレベルを検出するピークレベル検出手
段とを有するように構成したものである。

【００１５】請求項４記載のオートゲインコントロール
装置は、請求項１記載のオートゲインコントロール装置
において、ゲイン設定手段が、ディジタルフィルタによ
ってアナログ−ディジタル変換後の信号のエンファシス
特性を補正し、平坦な周波数特性を近似した信号を生成
し、この信号を用いて、エンファシス前の信号のレベル
に相当する値を検出するように構成したものである。

【００１６】請求項５記載のオートゲインコントロール
装置は、請求項４記載のオートゲインコントロール装置
において、ディジタルフィルタが、入力信号を間引く間
引き部と、この間引き部の出力信号を通す１次のローパ
スフィルタとを有するように構成したものである。

【００１７】請求項６記載のレベル表示装置は、アナロ
グ入力信号に対して高域増強エンファシスをかけてから
アナログ−ディジタル変換するシステムにおいて用いら
れ、アナログ−ディジタル変換後の信号のエンファシス
特性を補正し、平坦な周波数特性を近似した信号を生成
するディジタルフィルタと、このディジタルフィルタの
出力信号のレベルを検出するレベル検出手段と、このレ
ベル検出手段によって検出されたレベルに基づいてレベ
ルメータ表示を行うレベルメータ表示手段とを備えたも
のである。

【００１８】請求項１記載のオートゲインコントロール
装置では、ゲイン設定手段によって、エンファシス前の
信号のレベルに相当する値とエンファシス後の信号のレ
ベルが所定のレベルを超えた量とに基づいて、レベル調
整手段の設定ゲインが設定され、この設定ゲインに応じ
て、レベル調整手段によってアナログ入力信号のレベル
が調整される。

【００１９】請求項２記載のオートゲインコントロール
装置では、ゲイン設定手段のオートゲインコントロール
機能によって、エンファシス前の信号のレベルに相当す
る値に基づいて、アナログ入力信号のレベルの変化を抑
えるようにレベル調整手段の設定ゲインが自動調整さ
れ、ゲイン設定手段のリミッタ機能によって、エンファ
シス後の信号のレベルが所定のレベルを超えた量に基づ
いて、エンファシス後の信号のレベルが所定のレベルを
超えないようにレベル調整手段の設定ゲインが調整され
る。

【００２０】請求項３記載のオートゲインコントロール
装置では、平均レベル検出手段によって、エンファシス
前の信号のレベルに相当する値としてエンファシス前の
信号に相当する信号の平均レベルが検出され、ピークレ
ベル検出手段によって、エンファシス後の信号のレベル
としてエンファシス後の信号のピークレベルが検出され
る。

【００２１】請求項４記載のオートゲインコントロール
装置では、ゲイン設定手段において、ディジタルフィル
タによってアナログ−ディジタル変換後の信号のエンフ
ァシス特性が補正され、平坦な周波数特性を近似した信
号が生成され、この信号を用いて、エンファシス前の信
号のレベルに相当する値が検出される。

【００２２】請求項５記載のオートゲインコントロール
装置では、ディジタルフィルタにおいて、間引き部によ
って入力信号が間引かれ、この間引きの後の信号が１次
のローパスフィルタに通されてエンファシス特性が補正
される。

【００２３】請求項６記載のレベル表示装置では、ディ
ジタルフィルタによってアナログ−ディジタル変換後の
信号のエンファシス特性が補正され、平坦な周波数特性
を近似した信号が生成され、レベル検出手段によって、
ディジタルフィルタの出力信号のレベルが検出され、こ
のレベルに基づいて、レベルメータ表示手段によってレ
ベルメータ表示が行われる。

【００２４】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。

【００２５】図１は本発明の一実施の形態に係るＡＧＣ
装置およびレベル表示装置を含むシステムの構成を示す
ブロック図である。このシステムは、ディジタルオーデ
ィオシステムの例であり、記録側の構成として、アナロ
グ入力信号を入力する入力端１１に接続され、設定ゲイ
ンに応じてアナログ入力信号のレベルを調整するアナロ
グレベル調整器１２と、このアナログレベル調整器１２
の出力信号に対してプリエンファシスをかけるプリエン
ファシス回路１３と、このプリエンファシス回路１３の
出力信号をＡＤ変換し、記録される信号のサンプリング
周波数ｆ_s ＝３２ｋＨｚの２倍のサンプリング周波数ｆ
_s ＝６４ｋＨｚでオーバーサンプリングしてＡＤ変換す
るＡＤ変換器（図ではＡＤＣと記す。）１４と、このＡ
Ｄ変換器１４の出力信号をサンプリング周波数ｆ_s ＝３
２ｋＨｚの信号に変換するオーバーサンプリングローパ
スフィルタ（以下、オーバーサンプリングＬＰＦと記
す。）１５と、このオーバーサンプリングＬＰＦの出力
信号を、折れ線で近似した対数カーブに従って指数部３
ビットと仮数部９ビットの浮動小数点形式に変換して１
２ビットの信号に瞬時圧縮する１２ビット折線圧縮回路
１６と、この１２ビット折線圧縮回路１６の出力信号を
記録媒体１８に記録する記録回路１７とを備えている。

【００２６】図１に示したシステムは、更に、ＡＤ変換
器１４の出力信号に対してプリエンファシスと逆特性の
ディエンファシスをかけて略平坦な周波数特性を近似す
るディエンファシスフィルタ１９と、プリエンファシス
前の信号のレベルに相当する値として、ディエンファシ
スフィルタ１９の出力信号の平均レベルを検出する平均
値検出回路２０と、この平均値検出回路２０の出力デー
タをピークに合わせて折れ線変換する折線変換部３１
と、この折線変換部３１の出力データを入力し、プリエ
ンファシス前の信号のレベルに相当する値に基づいて、
アナログ入力信号のレベルの変化を抑えるようにアナロ
グレベル調整器１２の設定ゲインを自動調整するＡＧＣ
機能を果たすＡＧＣ特性設定部３２とを備えている。折
線変換部３１は、１２ビット折線圧縮回路１６と同様の
変換処理をソフトウェアで行うものである。

【００２７】図１に示したシステムは、更に、プリエン
ファシス後の信号のレベルとして、１２ビット折線圧縮
回路１６の出力信号のピークレベルを検出するピーク検
出回路２１と、このピーク検出回路２１の出力データを
入力し、プリエンファシス後の信号のレベルが所定のレ
ベルを超えた量に基づいてプリエンファシス後の信号の
レベルが所定のレベルを超えないようにアナログレベル
調整器１２の設定ゲインを調整するリミッタ機能を果た
すリミッタ特性設定部３３と、ＡＧＣ特性設定部３２の
出力データとリミッタ特性設定部３３の出力データとを
加算する加算部３４と、この加算部３４の出力データに
対してバックラッシュ処理を行うバックラッシュ処理部
３５と、このバックラッシュ処理部３５の出力データに
基づいてアナログレベル調整器１２の設定ゲインを設定
するゲイン設定部３６とを備えている。

【００２８】折線変換部３１、ＡＧＣ特性設定部３２、
リミッタ特性設定部３３、加算部３４、バックラッシュ
処理部３５およびゲイン設定部３６は、例えばマイクロ
コンピュータおよびそのソフトウェア処理によって実現
される。アナログレベル調整器１２、ディエンファシス
フィルタ１９、平均値検出回路２０、ピーク検出回路２
１、折線変換部３１、ＡＧＣ特性設定部３２、リミッタ
特性設定部３３、加算部３４、バックラッシュ処理部３
５およびゲイン設定部３６は、本実施の形態に係るＡＧ
Ｃ装置を構成し、このうち、アナログレベル調整器１２
が本発明におけるレベル調整手段に対応し、その他の構
成要素が本発明におけるゲイン設定手段に対応する。ま
た、ディエンファシスフィルタ１９、ピーク検出回路２
２、レベルメータ駆動回路２３およびレベルメータ２４
は、本実施の形態に係るレベル表示装置を構成する。

【００２９】図１に示したシステムは、更に、ディエン
ファシスフィルタ１９の出力信号のピークレベルを検出
するピーク検出回路２２と、このピーク検出回路２２の
出力信号に基づいてレベルメータ２４を駆動して、レベ
ルメータ表示を行うレベルメータ駆動回路２３とを備え
ている。なお、図１には再生側の構成は図示していな
が、図９と同様である。

【００３０】ここで、本実施の形態において、プリエン
ファシス前の信号のレベルに相当する値に基づいてアナ
ログ入力信号のレベルの変化を抑えるようにアナログレ
ベル調整器１２の設定ゲインを自動調整するＡＧＣ機能
と、プリエンファシス後の信号のレベルが所定のレベル
を超えた量に基づいてプリエンファシス後の信号のレベ
ルが所定のレベルを超えないようにアナログレベル調整
器１２の設定ゲインを調整するリミッタ機能とを併用し
ている理由について説明する。

【００３１】単にＡＧＣの周波数特性を略平坦にするに
は、エンファシス（プリエンファシス）前のアナログ入
力信号のレベルに基づいてＡＧＣをかけることで実現で
きる。しかし、この場合には、レベルクリップを防ぐた
めに、エンファシスによって持ち上げられた高域の単信
号の場合にもクリップしないような振幅になるようにＡ
ＧＣによって振幅を抑え込む必要がある。そうすると、
中低域ではエンファシス量だけ低いレベルに抑えられて
ＡＤ変換されることになり、ＡＤ変換器１４のレンジが
有効に利用されなくなってしまう。元々、エンファシス
とは、音楽信号の高域成分が統計的に少ないことを利用
して高域を持ち上げてからＡＤ変換してＡＤ変換器のレ
ンジを有効に利用しようとするものなので、上述のよう
にエンファシス前のアナログ入力信号のレベルに基づい
てＡＧＣをかけるだけでは、中低域におけるＳ／Ｎが低
下するだけで、エンファシスをかけた意味がなくなって
しまう。一方、図９に示した従来の構成のように、エン
ファシス後の信号のレベルに基づいてＡＧＣをかける
と、ＡＤ変換器のクリップレベルに対応するため、ＡＤ
変換器のレンジを最も有効に利用するという目的には有
利である。

【００３２】そこで、本実施の形態では、ＡＤ変換後の
出力信号があるレベル以下のときには、ＡＧＣ機能によ
って、周波数特性を略平坦に近似した信号のレベル（平
均値検出回路２０の出力）だけを用いてＡＧＣをかけ、
ＡＤ変換後の出力信号があるレベルを超えたときには、
リミッタ機能によって、ＡＤ変換後の出力信号のレベル
（ピーク検出回路２１の出力）に基づいて、ＡＤ変換後
の出力信号がクリップしないレベルまでアナログ入力信
号を抑え込むことにより、比較的低いレベルにおける略
平坦な周波数特性と、高いレベルにおけるＡＤ変換器１
４のレンジの有効利用とを両立させている。

【００３３】次に、図１におけるディエンファシスフィ
ルタ１９の実現方法について説明する。プリエンファシ
ス前のアナログ入力信号のレベルに基づいてＡＧＣをか
ける場合、単純には、プリエンファシス前のアナログ入
力信号を平均値検波し、得られた直流電圧を低速のＡＤ
変換器でマイクロコンピュータに取り込んで、この直流
電圧に応じてＡＧＣをかけることも可能である。しか
し、本実施の形態では、ＡＤ変換後に、ディジタルフィ
ルタ（ディエンファシスフィルタ１９）によって、プリ
エンファシスと逆特性のディエンファシスをかけて、略
平坦な周波数特性を近似するようにしている。これによ
り、アナログのレベル検出回路は不要になる。ディエン
ファシスをかけるディジタルフィルタは、独立したハー
ドウェアで実現しても良いし、オーバーサンプリングＬ
ＰＦ１５用のディジタルフィルタのマイクロプログラム
の一部のステップを使って実現することもできる。

【００３４】ディエンファシス特性を比較的正確にディ
ジタルフィルタで実現するためには、１次のＦＩＲ（有
限インパルス応答）システムと１次のＩＩＲ（無限イン
パルス応答）システムを縦続接続したものが必要にな
る。また、フィルタ処理するサンプリング周波数も、記
録される信号のサンプリング周波数の２倍の６４ｋＨｚ
で行う必要がある。図２は、このような標準型のディエ
ンファシスフィルタの構成を示すブロック図である。こ
のディエンファシスフィルタは、入力端４１と、この入
力端４１からのサンプリング周波数ｆ_s ＝６４ｋＨｚの
入力信号を１サンプリング遅延させる遅延部（ｚ^-1要
素：ｚはｚ変換の変数）４２と、この遅延部４２の出力
信号に係数Ａ₁ を乗算する乗算部４３と、入力端４１か
らの入力信号に係数Ａ₀ を乗算する乗算部４４と、乗算
部４３および乗算部４４の後段に設けられた加算部４５
と、加算部４５の出力信号を１サンプリング遅延させる
遅延部（ｚ^-1要素）４６と、この遅延部４６の出力信号
に係数Ｂを乗算する乗算部４７と、加算部４５の出力信
号をディエンファシスフィルタの出力信号として出力す
る出力端４８とを備えている。加算部４５は、乗算部４
３、乗算部４４および乗算部４７の各出力信号を加算し
て出力するようになっている。

【００３５】これに対し、本実施の形態では、ディエン
ファシスフィルタ用ディジタルフィルタのハードウェア
や処理ステップ数を削減して回路規模や消費電力を減ら
し、また余ったステップ数をオーバーサンプリングＬＰ
Ｆ１５の次数、特性を上げることに使えるように、簡易
型のフィルタで近似している。図３は、このような簡易
型のディエンファシスフィルタの構成を示すブロック図
である。このディエンファシスフィルタは、入力端５１
と、この入力端５１からのサンプリング周波数ｆ_s ＝６
４ｋＨｚの入力信号を間引いてサンプリング周波数ｆ_s
＝３２ｋＨｚの信号にする間引き部５２と、この間引き
部５２の出力信号に係数Ａを乗算する乗算部５３と、こ
の乗算部５３の後段に設けられた加算部５４と、この加
算部５４の出力信号を１サンプリング遅延させる遅延部
（ｚ^-1要素）５５と、この遅延部５５の出力信号に係数
Ｂを乗算する乗算部５６と、加算部５４の出力信号をデ
ィエンファシスフィルタの出力信号として出力する出力
端５７とを備えている。加算部５４は、乗算部５３およ
び乗算部５６の各出力信号を加算して出力するようにな
っている。このように簡易型のディエンファシスフィル
タでは、１次のＩＩＲシステムだけのローパスフィルタ
（以下、ＬＰＦと記す。）で構成し、また、サンプリン
グ周波数を３２ｋＨｚとして処理ステップ数を半分にし
ている。なお、オーバーサンプリングＬＰＦ１５の後で
も３２ｋＨｚサンプリングになっているが、図３に示し
たように、オーバーサンプリングＬＰＦ１５の手前のＡ
Ｄ変換されたサンプリング周波数が６４ｋＨｚの信号を
サンプリング周波数が３２ｋＨｚの信号に間引いて、デ
ィエンファシスをかけて、ＡＧＣのためのレベルを検出
することにより、オーバーサンプリングＬＰＦ１５の帯
域外の大入力に対してもＡＧＣによる抑えが効くように
なる。

【００３６】また、１次のＬＰＦを仮に６４ｋＨｚサン
プリングで実現したとすると１６ｋＨｚ付近では高域ほ
どゲインが下がり、ディエンファシス特性の理論値から
離れるが、図３に示したように、３２ｋＨｚサンプリン
グで処理すると、ｆ_s ／２の１６ｋＨｚが折り返しとな
るために、１６ｋＨｚを超えるとゲインが持ち上がっ
て、６４ｋＨｚサンプリングの場合に比べてディエンフ
ァシス特性の理論値に近づくため、かえって有利であ
る。

【００３７】ディエンファシスフィルタの係数は、直流
ゲインを１にするためにＢ＝１−Ａとする。従って、実
際の簡易型のディエンファシスフィルタ１９の構成は、
図４に示すようになる。このディエンファシスフィルタ
１９は、入力端６１と、この入力端６１からのサンプリ
ング周波数ｆ_s ＝６４ｋＨｚの入力信号を間引いてサン
プリング周波数ｆ_s ＝３２ｋＨｚの信号にする間引き部
６２と、この間引き部６２の後段に設けられた減算部６
３と、この減算部６３の出力信号に係数Ａを乗算する乗
算部６４と、この乗算部６４の後段に設けられた加算部
６５と、この加算部６５の出力信号を１サンプリング遅
延させる遅延部（ｚ^-1要素）６６と、加算部６５の出力
信号をディエンファシスフィルタ１９の出力信号として
出力する出力端６７とを備えている。減算部６３は、間
引き部６２の出力信号から遅延部６６の出力信号を減算
して出力し、加算部６５は、乗算部６４の出力信号と遅
延部６６の出力信号を加算して出力するようになってい
る。このように、実際の簡易型のディエンファシスフィ
ルタ１９では、係数Ａの１回の乗算だけで済ませること
ができる。

【００３８】図４に示したディエンファシスフィルタ１
９の伝達関数は、次の（１）式のようになる。

【００３９】

【数１】 Ｈ（ｚ）＝Ａ／｛１−（１−Ａ）ｚ^-1｝ …（１）

【００４０】従って、ω＝２πｆ／ｆ_s としたときの振
幅周波数特性は、（１）式においてｚ^-1＝ｃｏｓω−ｊ
ｓｉｎωとして、次の（２）式のようになる。

【００４１】

【数２】 ｜Ｈ（ω）｜＝Ａ／√［｛１−（１−Ａ）ｃｏｓω｝² ＋｛（１−Ａ）ｓｉｎ ω｝² ］ …（２）

【００４２】一方、正確なディエンファシス特性は、例
えば次の（３）式で表される。なお、ｓはラプラス変換
の演算子である。

【００４３】

【数３】 Ｈ（ｓ）＝（１＋ｓτ₂ ）／（１＋ｓτ₁ ） …（３）

【００４４】従って、振幅周波数特性は、（３）式にお
いてｓ＝ｊ・２πｆとして、次の（４）式のようにな
る。

【００４５】

【数４】 ｜Ｈ（ｆ）｜＝√［｛１＋（２πｆτ₂ ）² ｝／｛１＋（２πｆτ₁ ）² ｝］ …（４）

【００４６】図５は、（４）式においてτ₁ ＝５０μ
秒、τ₂ ＝１５μ秒とした場合のディエンファシス特性
の理論値（符号６８で示す。）と、式（２）で表される
１次ＩＩＲシステムでｆ_s ＝３２ｋＨｚ、Ａ＝０．４９
として近似したディエンファシス特性（符号６９で示
す。）とを示したものである。

【００４７】図６は、図１におけるＡＧＣ特性設定部３
２の構成を示すブロック図である。このＡＧＣ特性設定
部３２は、折線変換部３１の出力をＡＧＣ入力として入
力する入力端７１と、この入力端７１より入力されるＡ
ＧＣ入力に対して所定のオフセットを加算する加算部７
２と、この加算部７２の後段に設けられた減算部７３
と、この減算部７３の出力をそれぞれ入力する入出力変
換部７４，７６と、入出力変換部７４の出力に対してア
タック時定数を決定するゲインＧ_aaを設定するゲイン設
定部７５と、入出力変換部７６の出力に対してディケイ
時定数を決定するゲインＧ_adを設定するゲイン設定部７
７と、これらゲイン設定部７５，７７の後段に設けられ
た加算部７８と、この加算部７８の出力をＡＧＣ特性設
定部３２の出力ＡＧＣ Ｚとして出力する出力端８０と
を備えている。減算部７３は、加算部７２の出力から加
算部７８の出力ＡＧＣ Ｚを減算して出力するようにな
っている。入出力変換部７４は、零以下の値の入力に対
しては零を出力し、正の値の入力に対してはそのままの
値を出力するようになっている。入出力変換部７６は、
零以上の値に対しては零を出力し、負の値の入力に対し
てはそのままの値を出力するようになっている。加算部
７８は、ゲイン設定部７５，７７の各出力および加算部
７８の出力ＡＧＣ Ｚを加算して出力するようになって
いる。

【００４８】ゲイン設定部７５におけるアタック時定数
を決定するゲインＧ_aaとゲイン設定部７７におけるディ
ケイ時定数を決定するゲインＧ_adは、共に、値が大きい
ほど時定数が短く、ＬＰＦが入力に追従するのが速くな
り、逆に値が小さいほど時定数が長く、ＬＰＦが入力に
追従するのが遅くなる。なお、アタック時定数とは、入
力レベルが大きくなったときにアナログレベル調整器１
２のゲインを下げるときの時定数で、ディケイ時定数と
は、入力レベルが小さくなったときにアナログレベル調
整器１２のゲインを上げるときの時定数である。ＡＧＣ
特性設定部３２では、Ｇ_aaを小さめにしてアタック時定
数を長くし、入力レベルの増加に対する応答を遅くし、
Ｇ_adはＧ_aaより更に小さく設定してディケイ時定数を長
くして、例えば音楽の曲間の無音部分等で入力レベルが
下がってもＡＧＣの応答が遅くなるようにして、アナロ
グレベル調整器１２のゲインがなかなか上がってこない
ようにしている。

【００４９】図７は、図１におけるリミッタ特性設定部
３３の構成を示すブロック図である。このリミッタ特性
設定部３３は、ピーク検出回路２１の出力をリミッタ入
力として入力する入力端８１と、この入力端８１より入
力されるリミッタ入力から所定値ＬＩＭ ＨＩを減算す
る減算部８２と、この減算部８２の出力を入力する入出
力変換部８３と、入力端８１より入力されるリミッタ入
力から所定値ＬＩＭ ＬＯＷを減算する減算部８４と、こ
の減算部８４の出力を入力する入出力変換部８５と、こ
の入出力変換部８５の出力に対してディケイ時定数を決
定するゲインＧ_ldを設定するゲイン設定部８６と、入出
力変換部８３とゲイン設定部８６の後段に設けられた加
算部８７と、この加算部８７の出力を入力する入出力変
換部８８と、この入出力変換部８８の出力をリミッタ特
性設定部３３の出力ＬＩＭ Ｚとして出力する出力端９
０とを備えている。入出力変換部８３は、零以下の値の
入力に対しては零を出力し、正の値の入力に対してはそ
のままの値を出力するようになっている。入出力変換部
８５は、零以上の値に対しては零を出力し、負の値の入
力に対してはそのままの値を出力するようになってい
る。加算部８７は、入出力変換部８３の出力、ゲイン設
定部８６の出力および入出力変換部８８の出力ＬＩＭ
Ｚを加算して出力するようになっている。

【００５０】リミッタ特性設定部３３では、ＡＧＣ特性
設定部３２におけるゲイン設定部７５によるようなアタ
ック時定数がなく、また、ＬＰＦ構成にしていないの
で、リミッタ機能が入力レベルの増加に対する応答の速
さは、ピーク検出回路２１の出力を読みに行って、アナ
ログレベル調整器１２のゲインを更新する間隔で決ま
り、処理速度の許す限り速くすることができる。また、
ゲイン設定部８６におけるディケイ時定数を決定するゲ
インＧ_ldは、Ｇ_aaよりも大きく設定して応答を速くし、
瞬間的な大入力がなくなったら速やかにアナログレベル
調整器１２のゲインを上げてレベルが復帰するようにす
る。

【００５１】次に、本実施の形態に係るＡＧＣ装置を含
むシステムの動作について説明する。入力端１１より入
力されたアナログ入力信号は、アナログレベル調整器１
２によって、ゲイン設定部３６で設定された設定ゲイン
に応じてレベルが調整され、アナログのプリエンファシ
ス回路１３によってプリエンファシスがかけられる。プ
リエンファシス回路１３におけるプリエンファシス特性
は、例えば次の（５）式において時定数τ₁ を５０μ
秒、時定数τ₂ を１５μ秒としたものである。

【００５２】

【数５】 Ｈ（ｓ）＝（１＋ｓτ₁ ）／（１＋ｓτ₂ ） …（５）

【００５３】プリエンファシス回路１３の出力信号は、
ＡＤ変換器１４によって、記録される信号のサンプリン
グ周波数の２倍の６４ｋＨｚのサンプリング周波数でＡ
Ｄ変換される。ＡＤ変換器１４の出力信号は、オーバー
サンプリングＬＰＦ１５によって、サンプリング周波数
が３２ｋＨｚの信号に変換され、１２ビット折線圧縮回
路１６によって、１２ビットの信号に瞬時圧縮され、記
録回路１７によって、磁気テープ等の記録媒体１８に記
録される。

【００５４】また、ＡＤ変換器１４のサンプリング周波
数が６４ｋＨｚの出力信号は、図４に示したディエンフ
ァシスフィルタ１９によってディエンファシスがかけら
れる。ここでは、間引き部６２によって、信号が２個に
１個ずつ間引かれてサンプリング周波数が３２ｋＨｚの
信号に変換された後、１次ＩＩＲシステムのＬＰＦでデ
ィエンファシスがかけられる。ディエンファシスフィル
タ１９の出力信号は平均値検出回路２０に入力され、こ
こで、プリエンファシス前の信号のレベルに相当する値
として、ディエンファシスフィルタ１９の出力信号の平
均レベルが検出される。平均値検出回路２０は、具体的
には、左チャネル、右チャネル別にディエンファシスフ
ィルタ１９の出力信号の絶対値をとって、左チャネル、
右チャネル別の平均値レジスタで、所定のサンプリング
数だけ累積加算する。このように、ピークレベルではな
く平均レベルをとることによって、録音中の咳払いやそ
の他の瞬間的なノイズに対して応答しにくくなるため、
ディケイ時定数の長いＡＧＣ機能によってゲインが一旦
下がってなかなか上がってこないという状態を避けるこ
とができる。平均値検出回路２０内の平均値レジスタ
は、マイクロコンピュータ３０から読み出されたらクリ
アされる。

【００５５】マイクロコンピュータ３０は、一定時間間
隔で平均値検出回路２０内の平均値レジスタを読みに行
くが、その時間間隔を２０〜１００ｍ秒程度の長めにし
て、処理頻度を減らすことができる。なお、ＡＧＣ機能
の時定数は長いので、平均値検出回路２０内の平均値レ
ジスタを読みに行く時間間隔は長くても構わない。ま
た、ＡＧＣに使用する平均レベルのデータとしては、左
チャネルの信号と右チャネルの信号の大きい方を選ぶ。
平均値検出回路２０の出力データはリニアなので、折線
変換部３１でピークに合わせて簡易的に折れ線変換した
後、図６に示したＡＧＣ特性設定部３２に入力する。こ
れは、アナログレベル調整器１２の設定ゲインが１ｄＢ
ステップ毎等の対数（ｌｏｇ）値で与えられ、マイクロ
コンピュータ３０における計算処理も対数値で行われる
ので、リニアな平均レベルのデータを対数値に変換する
ためである。折線変換部３１では、折れ線で近似した対
数カーブに従って、平均レベルのデータを、指数部３ビ
ットと仮数部９ビットの浮動小数点形式に変換してい
る。

【００５６】ＡＧＣ特性設定部３２では、まず、入力端
７１より入力されるＡＧＣ入力に対して、ＡＧＣ機能の
目標値に合うように加算部７２でオフセットが加算され
て、重みが調整される。次に、減算部７３で、加算部７
２の出力から加算部７８の出力ＡＧＣ Ｚが減算され、
この減算部７３の出力は入出力変換部７４，７６に入力
される。入出力変換部７４は、零以上の値に対しては零
を出力し、負の値の入力に対してはそのままの値を出力
する。入出力変換部７４の出力は、ゲイン設定部７５を
経て加算部７８に出力される。入出力変換部７６は、零
以上の値に対しては零を出力し、負の値の入力に対して
はそのままの値を出力する。入出力変換部７６の出力
は、ゲイン設定部７７を経て加算部７８に出力される。
加算部７８は、ゲイン設定部７５，７７の各出力および
加算部７８の出力ＡＧＣ Ｚを加算して出力する。加算
部７８の出力ＡＧＣ Ｚは、ＡＧＣ特性設定部３２の出
力として出力端５０より出力される。

【００５７】このように、時定数の長いＡＧＣ機能の特
性は、出力ＡＧＣ Ｚで設定され、ＡＧＣ特性設定部３
２は、ＡＧＣ ＺがＡＧＣ入力に追従するＬＰＦ構成に
なっている。すなわち、加算部７２の出力がＡＧＣ Ｚ
より大きいときはアタック時定数を決定するゲインＧ_aa
でＡＧＣ Ｚが増加し、加算部７２の出力がＡＧＣ Ｚよ
り小さいときはディケイ時定数を決定するゲインＧ_adで
ＡＧＣ Ｚが減少する。図６に示した構成では、入力と
ＡＧＣ Ｚの重みの比率が１になるようにしているの
で、ＡＧＣの圧縮率は２となる。

【００５８】また、１２ビット折線圧縮回路１６の出力
データは、ピーク検出回路２１に入力され、ここで、プ
リエンファシス後の信号のレベルとして、１２ビット折
線圧縮回路１６の出力データのピークレベルが検出され
る。例えば、１２ビット折線圧縮回路１６の出力データ
を、最上位ビット（以下、ＭＳＢと記す。）が“１”の
とき負の数、“０”のとき正の数を表し、負の数を１の
補数で表現したデータとした場合、ピーク検出回路２１
は、具体的には、ＭＳＢが“０”の場合は残りのビット
をそのまま絶対値とし、ＭＳＢが“１”の場合は残りの
ビットを反転して絶対値をとり、これらの絶対値を左チ
ャネル、右チャネル別に、ピークレジスタの値と比較し
て、大きい方をピークレジスタに残す。このピークレジ
スタは、マイクロコンピュータ３０から読み出されたら
クリアされる。

【００５９】マイクロコンピュータ３０によって実現さ
れるリミッタ特性設定部３３は、リミッタ機能の応答を
速くするため、２０ｍ秒以下の短めの時間間隔で、ピー
ク検出回路２１内のピークレジスタを読みに行く。ま
た、リミッタ機能に使用するピークレベルのデータとし
ては、左チャネルの信号と右チャネルの信号の大きい方
を選ぶ。

【００６０】図７に示したように、リミッタ特性設定部
３３では、減算部８２で、入力端８１より入力されるリ
ミッタ入力から所定値ＬＩＭ ＨＩが減算され、減算部
８４で、リミッタ入力から所定値ＬＩＭ ＬＯＷが減算
される。減算部８２，８４の出力はそれぞれ入出力変換
部８３，８５に入力される。入出力変換部８３は、零以
下の値の入力に対しては零を加算部８７に出力し、正の
値の入力に対してはそのままの値を加算部８７に出力す
る。入出力変換部８５は、零以上の値に対しては零を出
力し、負の値の入力に対してはそのままの値を出力す
る。入出力変換部８５の出力は、ディケイ時定数を決定
するゲインＧ_ldを設定するゲイン設定部８６を経て、加
算部８７に出力される。加算部８７は、入出力変換部８
３の出力、ゲイン設定部８６の出力および後段の入出力
変換部８８の出力ＬＩＭ Ｚを加算して出力する。入出
力変換部８８の出力は、リミッタ特性設定部３３の出力
ＬＩＭ Ｚとして出力端９０より出力される。

【００６１】このように、時定数の短いリミッタ機能の
特性は、出力ＬＩＭ Ｚで設定される。出力ＬＩＭ Ｚ
は、リミッタが働いていないときは零となる。リミッタ
入力が所定値ＬＩＭ ＨＩを超えると、超えた量だけＬ
ＩＭ Ｚに累積加算される。リミッタ特性設定部３３
は、ＡＧＣ特性設定部３２のようなＬＰＦ構成にせず
に、積分器を構成しているので、ＬＩＭ Ｚが大きさを
持つリミッタ領域では圧縮率が無限大となり、静特性で
はアナログ入力信号のレベルがいくら増えても一定レベ
ルに抑えられる。従って、例え瞬間的にはＡＤ変換器１
４がクリップしても、ＬＩＭ Ｚが何回か累積される
と、ＡＤ変換器１４の入力がＡＤ変換器１４のレンジ内
に収まるようになる。また、リミッタ入力が所定値ＬＩ
Ｍ ＬＯＷ以下のときは、ディケイ時定数を決定するゲ
インＧ_ldで、ＬＩＭ Ｚが減少する。ＬＩＭ ＬＯＷ
は、ＬＩＭ ＨＩよりも少し低めに設定し、不感帯を設
けておく。例えば、ＬＩＭ ＨＩをＡＤ変換器１４のク
リップレベルの−２ｄＢ、ＬＩＭ ＬＯＷをＡＤ変換器１
４のクリップレベルの−４ｄＢに設定すると、瞬間的に
はＡＤ変換器１４の入力がクリップレベルの−２ｄＢを
超えることがあっても、定常的には単信号では−２ｄＢ
以下に抑えられることになる。

【００６２】ところで、リミッタ機能では、過大レベル
を検出してから、ゲインを下げるまでの間に、ソフトウ
ェアや通信のディレイがあるため、次のピークレベルの
検出区間では、ゲインを下げる前のレベルと下げた後の
レベルとが混じっていることになり、ピーク検出する
と、ゲインを下げる前のレベルが最大となっている可能
性がある。これをそのまま使ってリミッタ動作させる
と、ＡＤ変換器１４のレンジ内に入るゲインなのに更に
ゲインを下げてしまい、後でまたゲインを上げるという
アンダーシュート現象が出てしまうことがある。そこ
で、リミッタ機能でゲインを下げた直後のピークレベル
の検出区間では、リミッタ処理は行わずに、ピークレベ
ルを読み出してクリアするだけにすることで、アンダー
シュート現象を避けることができる。

【００６３】ＡＧＣ特性設定部３２の出力ＡＧＣ Ｚと
リミッタ特性設定部３３の出力ＬＩＭ Ｚは、加算部３
４で加算され、バックラッシュ処理部３５によってバッ
クラッシュ処理が行われた後、ゲイン設定部３６に入力
され、このゲイン設定部３６によってアナログレベル調
整器１２の設定ゲインが設定される。バックラッシュ処
理は、設定ゲインが細かく変動するとレベルが不必要に
増減して音が不自然になるため、設定ゲインを増加させ
た後はレベルが一定量以上減らないと設定ゲインを減少
させないようにし、同様に、設定ゲインを減少させた後
はレベルが一定量以上増えないと設定ゲインを増加させ
ないようにするものである。

【００６４】図８は、本実施の形態に係るＡＧＣ装置に
おける単信号に対する静特性を示したものである。この
図に示したように、単信号に対する静特性は、比較的レ
ベルの低いＡＧＣ機能の動作領域（符号９２で示す。）
では周波数特性を持たないが、レベルの高いリミッタ機
能の併用領域（符号９３で示す。）では、高い周波数ほ
ど早めに（低いレベルから）抑え込まれて飽和するよう
になる。なお、符号９１は、ＡＧＣをかけない固定ゲイ
ンのときの特性を示している。

【００６５】また、ディエンファシスフィルタ１９の出
力信号は、ピーク検出回路２２にも入力され、このピー
ク検出回路２２で、プリエンファシス前の略平坦な周波
数特性を近似した信号のピークレベルが検出され、この
ピークレベルに基づいて、レベルメータ駆動回路２３に
よってレベルメータ２４が駆動され、レベルメータ表示
が行われる。

【００６６】以上説明したように、本実施の形態では、
ディエンファシスフィルタ１９によって、プリエンファ
シス前の略平坦な周波数特性を近似した信号を生成し、
この信号に基づいてＡＧＣをかけるＡＧＣ機能と、ＡＤ
変換直後の信号のレベルが所定のレベルを超えたら超え
た分だけ抑えるようなリミッタ機能とを併用したので、
アナログ入力信号のレベルが、リミッタ機能が働かない
ようなレベル以下のときには略平坦な周波数特性を得る
ことができ、それ以上のレベルのときには、ＡＤ変換器
１４がちょうどクリップしないようなレベルに抑え込ん
でＡＤ変換器１４のレンジを有効に利用することができ
る。従って、ＡＧＣのかかり方が自然になる。

【００６７】また、本実施の形態では、ディエンファシ
スフィルタ１９の出力信号のピークレベルではなく平均
レベルを検出して、ＡＧＣをかけるようにしたので、瞬
間的なノイズに対して応答しにくくなる。一方、ＡＤ変
換後の信号のピークレベルを検出してリミッタ動作を行
うようにしたので、プリエンファシス後の信号のレベル
が所定のレベルを超える範囲では瞬間的な大入力があっ
た場合にもレベルを抑え込むことができる。

【００６８】また、本実施の形態では、ディジタルのデ
ィエンファシスフィルタ１９によって、ＡＤ変換器１４
の出力信号に対して、プリエンファシスと逆特性のディ
エンファシスをかけて、プリエンファシス前の略平坦な
周波数特性を近似した信号を生成するようにしたので、
プリエンファシス回路１３の手前からアナログレベルを
検出するアナログ回路が別途必要になることがない。

【００６９】また、本実施の形態では、ディエンファシ
スフィルタ１９を、１次のＩＩＲシステムだけのＬＰＦ
で構成したので、少ないハードウェアまたは少ないステ
ップ数のディジタルフィルタでディエンファシス特性を
実用的に近似することができる。また、オーバーサンプ
リングＬＰＦ１５の手前の信号からＡＧＣのためのレベ
ルを検出するようにしたので、オーバーサンプリングＬ
ＰＦ１５の帯域外の大入力に対してもＡＧＣによる抑え
が効くようになる。

【００７０】更に、本実施の形態では、ピーク検出回路
２２によって、ディエンファシスフィルタ１９でプリエ
ンファシス前の略平坦な周波数特性を近似した信号のピ
ークレベルを検出して、このピークレベルに基づいてレ
ベルメータ表示を行うようにしたので、レベルメータ表
示の周波数特性を略平坦にすることができる。

【００７１】なお、本発明は上記実施の形態に限定され
ず、例えば、本発明は、アナログ入力信号に対してプリ
エンファシスをかけてからＡＤ変換し、ディジタル信号
で送信を行い、受信側で逆特性のディエンファシスをか
けて周波数特性を平坦に戻すようなシステムにも適用す
ることができる。

【００７２】

【発明の効果】以上説明したように請求項１または２記
載のオートゲインコントロール装置によれば、アナログ
入力信号に対して高域増強エンファシスをかけてからア
ナログ−ディジタル変換するシステムにおいて、ゲイン
設定手段によって、エンファシス前の信号のレベルに相
当する値とエンファシス後の信号のレベルが所定のレベ
ルを超えた量とに基づいて、レベル調整手段の設定ゲイ
ンを設定するようにしたので、エンファシス後の信号の
レベルが所定のレベルを超えない範囲では略平坦な周波
数特性を得ることができると共に、エンファシス後の信
号のレベルが所定のレベルを超える範囲ではレベルを抑
え込むことができ、ＡＤ変換器のレンジを有効に利用す
ることができるという効果を奏する。

【００７３】請求項３記載のオートゲインコントロール
装置によれば、平均レベル検出手段によって、エンファ
シス前の信号のレベルに相当する値としてエンファシス
前の信号に相当する信号の平均レベルを検出し、ピーク
レベル検出手段によって、エンファシス後の信号のレベ
ルとしてエンファシス後の信号のピークレベルを検出す
るようにしたので、上記第１の効果に加え、エンファシ
ス後の信号のレベルが所定のレベルを超えない範囲では
瞬間的なノイズに対して応答しにくくなると共に、エン
ファシス後の信号のレベルが所定のレベルを超える範囲
では瞬間的な大入力があった場合にもレベルを抑え込む
ことができるという効果を奏する。

【００７４】請求項４記載のオートゲインコントロール
装置によれば、ゲイン設定手段において、ディジタルフ
ィルタによってアナログ−ディジタル変換後の信号のエ
ンファシス特性を補正して、平坦な周波数特性を近似し
た信号を生成し、この信号を用いて、エンファシス前の
信号のレベルに相当する値を検出するようにしたので、
上記第１の効果に加え、エンファシス前の信号からアナ
ログレベルを検出するためのアナログ回路が不要になる
という効果を奏する。

【００７５】請求項５記載のオートゲインコントロール
装置によれば、エンファシス特性を補正して平坦な周波
数特性を近似した信号を生成するためのディジタルフィ
ルタを、入力信号を間引く間引き部と、この間引き部の
出力信号を通す１次のローパスフィルタとで構成したの
で、上記請求項４記載のオートゲインコントロール装置
の効果に加え、少ないハードウェアまたは少ないステッ
プ数でディジタルフィルタを実現することができるとい
う効果を奏する。

【００７６】請求項６記載のレベル表示装置によれば、
ディジタルフィルタによってアナログ−ディジタル変換
後の信号のエンファシス特性を補正し、平坦な周波数特
性を近似した信号を生成し、レベル検出手段によって、
ディジタルフィルタの出力信号のレベルを検出し、この
レベルに基づいて、レベルメータ表示手段によってレベ
ルメータ表示を行うようにしたので、レベルメータ表示
の周波数特性を略平坦にすることができるという効果を
奏する。

【図面の簡単な説明】

【図１】本発明の一実施の形態に係るオートゲインコン
トロール装置およびレベル表示装置を含むシステムの構
成を示すブロック図である。

【図２】標準型のディエンファシスフィルタの構成を示
すブロック図である。

【図３】簡易型のディエンファシスフィルタの構成を示
すブロック図である。

【図４】図１におけるディエンファシスフィルタの構成
を示すブロック図である。

【図５】ディエンファシス特性の理論値と図４に示した
ディエンファシスフィルタのディエンファシス特性とを
示す特性図である。

【図６】図１におけるＡＧＣ特性設定部の構成を示すブ
ロック図である。

【図７】図１におけるリミッタ特性設定部の構成を示す
ブロック図である。

【図８】本発明の一実施の形態に係るオートゲインコン
トロール装置における単信号に対する静特性を示す特性
図である。

【図９】ＡＧＣを行う従来のシステムの構成の一例を示
すブロック図である。

【図１０】図９に示したシステムの問題点を説明するた
めの説明図である。

【符号の説明】 １１ 入力端 １２ アナログレベル調整器 １３ プリエンファシス回路 １４ ＡＤ変換器 １５ オーバーサンプリングＬＰＦ １６ １２ビット折線圧縮回路 １７ 記録回路 １８ 記録媒体 １９ ディエンファシスフィルタ ２０ 平均値検出回路 ２１ ピーク検出回路 ２２ ピーク検出回路 ２３ レベルメータ駆動回路 ２４ レベルメータ ３０ マイクロコンピュータ ３１ 折線変換部 ３２ ＡＧＣ特性設定部 ３３ リミッタ特性設定部 ３４ 加算部 ３５ バックラッシュ処理部 ３６ ゲイン設定部

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｍ 1/18 Ｈ０３Ｍ 1/18

Claims (6)

【特許請求の範囲】
1. 【請求項１】 アナログ入力信号に対して高域増強エン
   ファシスをかけてからアナログ−ディジタル変換するシ
   ステムにおいて用いられ、 設定ゲインに応じてアナログ入力信号のレベルを調整す
   るレベル調整手段と、 エンファシス前の信号のレベルに相当する値とエンファ
   シス後の信号のレベルが所定のレベルを超えた量とに基
   づいて、前記レベル調整手段の設定ゲインを設定するゲ
   イン設定手段とを備えたことを特徴とするオートゲイン
   コントロール装置。
2. 【請求項２】 前記ゲイン設定手段は、エンファシス前
   の信号のレベルに相当する値に基づいて、アナログ入力
   信号のレベルの変化を抑えるように前記レベル調整手段
   の設定ゲインを自動調整するオートゲインコントロール
   機能と、エンファシス後の信号のレベルが所定のレベル
   を超えた量に基づいて、エンファシス後の信号のレベル
   が所定のレベルを超えないように前記レベル調整手段の
   設定ゲインを調整するリミッタ機能とを有することを特
   徴とする請求項１記載のオートゲインコントロール装
   置。
3. 【請求項３】 前記ゲイン設定手段は、エンファシス前
   の信号のレベルに相当する値としてエンファシス前の信
   号に相当する信号の平均レベルを検出する平均レベル検
   出手段と、エンファシス後の信号のレベルとしてエンフ
   ァシス後の信号のピークレベルを検出するピークレベル
   検出手段とを有することを特徴とする請求項１記載のオ
   ートゲインコントロール装置。
4. 【請求項４】 前記ゲイン設定手段は、ディジタルフィ
   ルタによってアナログ−ディジタル変換後の信号のエン
   ファシス特性を補正し、平坦な周波数特性を近似した信
   号を生成し、この信号を用いて、エンファシス前の信号
   のレベルに相当する値を検出することを特徴とする請求
   項１記載のオートゲインコントロール装置。
5. 【請求項５】 前記ディジタルフィルタは、入力信号を
   間引く間引き部と、この間引き部の出力信号を通す１次
   のローパスフィルタとを有することを特徴とする請求項
   ４記載のオートゲインコントロール装置。
6. 【請求項６】 アナログ入力信号に対して高域増強エン
   ファシスをかけてからアナログ−ディジタル変換するシ
   ステムにおいて用いられ、 アナログ−ディジタル変換後の信号のエンファシス特性
   を補正し、平坦な周波数特性を近似した信号を生成する
   ディジタルフィルタと、 このディジタルフィルタの出力信号のレベルを検出する
   レベル検出手段と、 このレベル検出手段によって検出されたレベルに基づい
   てレベルメータ表示を行うレベルメータ表示手段とを備
   えたことを特徴とするレベル表示装置。