JP3325472B2 - デジタルアッテネータ - Google Patents
デジタルアッテネータInfo
- Publication number
- JP3325472B2 JP3325472B2 JP28593496A JP28593496A JP3325472B2 JP 3325472 B2 JP3325472 B2 JP 3325472B2 JP 28593496 A JP28593496 A JP 28593496A JP 28593496 A JP28593496 A JP 28593496A JP 3325472 B2 JP3325472 B2 JP 3325472B2
- Authority
- JP
- Japan
- Prior art keywords
- digital
- bits
- attenuator
- attenuation
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Networks Using Active Elements (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はデジタルアッテネー
タに関する。
タに関する。
【０００２】
【従来の技術】図９は、従来のデジタルアッテネータの
一例を示すブロック図である。図９において、１はデジ
タル オーディオ インターフェース（以下ＤＡＩとい
う）デコーダ、２は８ｆｓオーバー サンプリング デジ
タル フィルタ、３′はデジタルシグナルプロセッサ
（ＤＳＰ）等で構成され、ノイズシェーピング機能及び
アッテネータ機能を有するデジタルアッテネータ、４は
デジタル／アナログ（Ｄ／Ａ）コンバータ、５はローパ
スフィルタ、６はラインアンプである。
一例を示すブロック図である。図９において、１はデジ
タル オーディオ インターフェース（以下ＤＡＩとい
う）デコーダ、２は８ｆｓオーバー サンプリング デジ
タル フィルタ、３′はデジタルシグナルプロセッサ
（ＤＳＰ）等で構成され、ノイズシェーピング機能及び
アッテネータ機能を有するデジタルアッテネータ、４は
デジタル／アナログ（Ｄ／Ａ）コンバータ、５はローパ
スフィルタ、６はラインアンプである。
【０００３】上記の構成において、ＤＡＩデコーダ１に
２４ビットのデジタル入力信号を供給し、デジタル入力
信号のフォーマットを後段の処理に適合するデジタル信
号フォーマットに変換し、８ｆｓ（ｆｓはサンプリング
周波数）オーバー サンプリング デジタル フィルタを
介してデジタルアッテネータ３′に入力する。デジタル
アッテネータ３′は入力されたデジタル信号を所望のア
ッテネート量になるように演算し、アッテネートされた
デジタル出力はＤ／Ａコンバータ４でアナログ信号に変
換し、ローパスフィルタ５、ラインアンプ６を介してア
ナログ出力を提供する。
２４ビットのデジタル入力信号を供給し、デジタル入力
信号のフォーマットを後段の処理に適合するデジタル信
号フォーマットに変換し、８ｆｓ（ｆｓはサンプリング
周波数）オーバー サンプリング デジタル フィルタを
介してデジタルアッテネータ３′に入力する。デジタル
アッテネータ３′は入力されたデジタル信号を所望のア
ッテネート量になるように演算し、アッテネートされた
デジタル出力はＤ／Ａコンバータ４でアナログ信号に変
換し、ローパスフィルタ５、ラインアンプ６を介してア
ナログ出力を提供する。
【０００４】従来、デジタルアッテネータ３′でデジタ
ル入力信号をアッテネートする場合、デジタル入力信号
とアッテネート量との積だけの演算では、アッテネート
量を増やすにつれて６ｄＢ毎に１ビットずつデータが失
われてしまう。ここで、入力信号として、例えば２ｋＨ
ｚ, ー３０ｄＢの正弦波（２４ビットデジタル信号）信
号をＤＡＩデコーダ１に入力し、デジタルアッテネータ
３′において、アッテネート量との積だけの演算でアッ
テネート量を変化させ、ラインアンプ６より得られるア
ナログ出力信号の基本波周波数２ｋＨｚに対する高調波
成分をみると、図１０乃至図１２に示すようになる。図
１０はー２０ｄＢアッテネート時、図１１はー４０ｄＢ
アッテネート時、図１２はー６０ｄＢアッテネート時の
周波数スペクトラムである。図１０乃至図１２を比較す
ると、基本波（２ｋＨｚ）はアッテネートされているの
に対し、その高調波成分のレベルはあまり大きく変化し
ていないことがわかる。
ル入力信号をアッテネートする場合、デジタル入力信号
とアッテネート量との積だけの演算では、アッテネート
量を増やすにつれて６ｄＢ毎に１ビットずつデータが失
われてしまう。ここで、入力信号として、例えば２ｋＨ
ｚ, ー３０ｄＢの正弦波（２４ビットデジタル信号）信
号をＤＡＩデコーダ１に入力し、デジタルアッテネータ
３′において、アッテネート量との積だけの演算でアッ
テネート量を変化させ、ラインアンプ６より得られるア
ナログ出力信号の基本波周波数２ｋＨｚに対する高調波
成分をみると、図１０乃至図１２に示すようになる。図
１０はー２０ｄＢアッテネート時、図１１はー４０ｄＢ
アッテネート時、図１２はー６０ｄＢアッテネート時の
周波数スペクトラムである。図１０乃至図１２を比較す
ると、基本波（２ｋＨｚ）はアッテネートされているの
に対し、その高調波成分のレベルはあまり大きく変化し
ていないことがわかる。
【０００５】次に、デジタル入力信号をアッテネートす
る時、データが失われるのを防ぐために、デジタルアッ
テネータ３′においてノイズシェーピングをかける。通
常、デジタルアッテネータでノイズシェーピングをかけ
る時、後段のＤ／Ａコンバータ４の処理可能ビット数に
入りきらない下位ビットをノイズシェーピングに使用す
る。図９では、例えば、２４ビットデジタル入力に対し
て２０ビットのＤ／Ａコンバータ４を使用し、２４ビッ
トデジタル入力の２１ビット以降をノイズシェーピング
に使用している。そして、前述と同様にラインアンプ６
より得られるアナログ出力信号の基本波周波数２ｋＨｚ
に対する高調波成分をみると、図１３乃至図１５に示す
ようになる。図１３はー２０ｄＢアッテネート時、図１
４はー４０ｄＢアッテネート時、図１５はー６０ｄＢア
ッテネート時の周波数スペクトラムである。図１３乃至
図１５を、ノイズシェーピングをかけていない図１０乃
至図１２と比較してみると、高調波成分は出ているもの
の、整数次の高調波のみになっている。しかし、高調波
成分のレベルはノイズシェーピングの有無では余り変化
しないことがわかる。
る時、データが失われるのを防ぐために、デジタルアッ
テネータ３′においてノイズシェーピングをかける。通
常、デジタルアッテネータでノイズシェーピングをかけ
る時、後段のＤ／Ａコンバータ４の処理可能ビット数に
入りきらない下位ビットをノイズシェーピングに使用す
る。図９では、例えば、２４ビットデジタル入力に対し
て２０ビットのＤ／Ａコンバータ４を使用し、２４ビッ
トデジタル入力の２１ビット以降をノイズシェーピング
に使用している。そして、前述と同様にラインアンプ６
より得られるアナログ出力信号の基本波周波数２ｋＨｚ
に対する高調波成分をみると、図１３乃至図１５に示す
ようになる。図１３はー２０ｄＢアッテネート時、図１
４はー４０ｄＢアッテネート時、図１５はー６０ｄＢア
ッテネート時の周波数スペクトラムである。図１３乃至
図１５を、ノイズシェーピングをかけていない図１０乃
至図１２と比較してみると、高調波成分は出ているもの
の、整数次の高調波のみになっている。しかし、高調波
成分のレベルはノイズシェーピングの有無では余り変化
しないことがわかる。
【０００６】このように、デジタル入力信号をデジタル
アッテネータ３でアッテネートしても、入力基本波の信
号レベルにかかわらず高調波成分があまり変化せず、ノ
イズシェーピングをかけても高調波成分のレベルはあま
り減衰せず、したがって、ＴＨＤとＳ／Ｎ（信号対雑音
比）が悪化するという問題があった。
アッテネータ３でアッテネートしても、入力基本波の信
号レベルにかかわらず高調波成分があまり変化せず、ノ
イズシェーピングをかけても高調波成分のレベルはあま
り減衰せず、したがって、ＴＨＤとＳ／Ｎ（信号対雑音
比）が悪化するという問題があった。
【０００７】本発明の目的は、上記問題点に鑑み、良好
な高調波成分の改善量とＳ／Ｎを得ることができるデジ
タルアッテネータを提供することにある。
な高調波成分の改善量とＳ／Ｎを得ることができるデジ
タルアッテネータを提供することにある。
【０００８】
【課題を解決するための手段】本発明に係るデジタルア
ッテネータは、デジタル入力信号にノイズシェーピング
等を使用してデジタル演算を行なってアッテネートされ
たデジタル信号を出力するデジタルアッテネータであっ
て、アッテネート量に応じてデジタル出力信号のビット
数を可変制御する制御手段を備えたものである。
ッテネータは、デジタル入力信号にノイズシェーピング
等を使用してデジタル演算を行なってアッテネートされ
たデジタル信号を出力するデジタルアッテネータであっ
て、アッテネート量に応じてデジタル出力信号のビット
数を可変制御する制御手段を備えたものである。
【０００９】また、本発明に係るデジタルアッテネータ
は、制御手段が、アッテネート量に応じて、後段に接続
されるデジタル／アナログ変換手段の処理可能なビット
数より少ない数の上位ビットからなるデジタル出力信号
を供給するように制御するものである。
は、制御手段が、アッテネート量に応じて、後段に接続
されるデジタル／アナログ変換手段の処理可能なビット
数より少ない数の上位ビットからなるデジタル出力信号
を供給するように制御するものである。
【００１０】また、本発明に係るデジタルアッテネータ
は、ノイズシェーピングがデジタル出力信号の残りの下
位ビットを用いて行われるものである。
は、ノイズシェーピングがデジタル出力信号の残りの下
位ビットを用いて行われるものである。
【００１１】また、本発明に係るデジタルアッテネータ
は、制御手段が 所定のアッテネート量に対してデジタ
ル出力信号のビット数を最良のＳ／Ｎ及び歪み率となる
ように可変するものである。
は、制御手段が 所定のアッテネート量に対してデジタ
ル出力信号のビット数を最良のＳ／Ｎ及び歪み率となる
ように可変するものである。
【００１２】
【作用】デジタルアッテネータは、アッテネータ機能と
ノイズシェーピング機能と出力ビット数制御機能とを有
し、アッテネート量の変化に対応して出力ビット数を変
化させる。それにより、アッテネート量に対応した最良
の高調波成分の改善量とＳ／Ｎを得ることができる。
ノイズシェーピング機能と出力ビット数制御機能とを有
し、アッテネート量の変化に対応して出力ビット数を変
化させる。それにより、アッテネート量に対応した最良
の高調波成分の改善量とＳ／Ｎを得ることができる。
【００１３】
【発明の実施の形態】以下、本発明に係るデジタルアッ
テネータの実施例を図面に基づいて説明する。図１は、
本発明に係るデジタルアッテネータの一実施例を示すブ
ロック図である。図１では、図９に示した各構成要素と
同じ構成要素には同じ符号を付している。図１におい
て、デジタルアッテネータ３は、図９のデジタルアッテ
ネータと同様に、ＤＳＰ等からなり、ノイズシェーピン
グ機能及びアッテネータ機能を有しているが、さらに、
出力ビット数制御機能が追加された構成となっている。
テネータの実施例を図面に基づいて説明する。図１は、
本発明に係るデジタルアッテネータの一実施例を示すブ
ロック図である。図１では、図９に示した各構成要素と
同じ構成要素には同じ符号を付している。図１におい
て、デジタルアッテネータ３は、図９のデジタルアッテ
ネータと同様に、ＤＳＰ等からなり、ノイズシェーピン
グ機能及びアッテネータ機能を有しているが、さらに、
出力ビット数制御機能が追加された構成となっている。
【００１４】そこで、Ｄ／Ａコンバータ４として例えば
２０ビットの処理能力を有するものを用い、デジタルア
ッテネータ３からのデジタル出力として、本来のＤ／Ａ
コンバータの処理能力以下のビット数をＤ／Ａコンバー
タ４に送り、残りの下位ビットをデジタルアッテネータ
３におけるノイズシェーピングに使用してアッテネータ
をかけ、図９の場合と同一条件のデジタル入力（２４ビ
ット、基本波２ｋＨｚ、ー３０ｄＢ）に対してラインア
ンプ６より得られるアナログ出力信号の基本波周波数２
ｋＨｚに対する高調波成分をみると、図２乃至図４に示
すようになる。図２はー２０ｄＢアッテネート時、図３
はー４０ｄＢアッテネート時、図４はー６０ｄＢアッテ
ネート時の周波数スペクトラムである。
２０ビットの処理能力を有するものを用い、デジタルア
ッテネータ３からのデジタル出力として、本来のＤ／Ａ
コンバータの処理能力以下のビット数をＤ／Ａコンバー
タ４に送り、残りの下位ビットをデジタルアッテネータ
３におけるノイズシェーピングに使用してアッテネータ
をかけ、図９の場合と同一条件のデジタル入力（２４ビ
ット、基本波２ｋＨｚ、ー３０ｄＢ）に対してラインア
ンプ６より得られるアナログ出力信号の基本波周波数２
ｋＨｚに対する高調波成分をみると、図２乃至図４に示
すようになる。図２はー２０ｄＢアッテネート時、図３
はー４０ｄＢアッテネート時、図４はー６０ｄＢアッテ
ネート時の周波数スペクトラムである。
【００１５】ここで、デジタルアッテネータ３におい
て、入力されるデジタル信号にノイズシェーピングをか
けかつ所定のアッテネート量の演算を行なったデジタル
出力をＤ／Ａコンバータ４へ送る際、その出力ビット数
をアッテネート量に対して制御する。例えば、図２では
デジタルアッテネータ３のデジタル出力の上位１１ビッ
トをＤ／Ａコンバータ４に送ってＤ／Ａ変換、同様に図
３では上位１４ビットをＤ／Ａ変換、図４では上位１７
ビットをＤ／Ａ変換している。図２乃至図４をみると、
Ｄ／Ａコンバータ４に入りきらない下位ビットでノイズ
シェーピングをかけた場合に比べて高調波成分が改善さ
れているのがわかる。
て、入力されるデジタル信号にノイズシェーピングをか
けかつ所定のアッテネート量の演算を行なったデジタル
出力をＤ／Ａコンバータ４へ送る際、その出力ビット数
をアッテネート量に対して制御する。例えば、図２では
デジタルアッテネータ３のデジタル出力の上位１１ビッ
トをＤ／Ａコンバータ４に送ってＤ／Ａ変換、同様に図
３では上位１４ビットをＤ／Ａ変換、図４では上位１７
ビットをＤ／Ａ変換している。図２乃至図４をみると、
Ｄ／Ａコンバータ４に入りきらない下位ビットでノイズ
シェーピングをかけた場合に比べて高調波成分が改善さ
れているのがわかる。
【００１６】次に、デジタルアッテネータ３において、
アッテネート量を例えばー４０ｄＢに固定し、Ｄ／Ａコ
ンバータ４へ送るデジタル出力のビット数を変化させて
みる。図５はデジタルアッテネータ３のデジタル出力の
上位８ビットをＤ／Ａコンバータ４に送ってＤ／Ａ変換
したときの周波数スペクトラム、同様に、図６は上位１
４ビットをＤ／Ａ変換、図７は上位２０ビットをＤ／Ａ
変換した時の周波数スペクトラムである。図５乃至図７
を比較してみると、Ｄ／Ａ変換するビット数を減らすと
ノイズフロアが上がり、Ｄ／Ａ変換するビット数を増や
すと高調波成分の改善量が減るのがわかる。
アッテネート量を例えばー４０ｄＢに固定し、Ｄ／Ａコ
ンバータ４へ送るデジタル出力のビット数を変化させて
みる。図５はデジタルアッテネータ３のデジタル出力の
上位８ビットをＤ／Ａコンバータ４に送ってＤ／Ａ変換
したときの周波数スペクトラム、同様に、図６は上位１
４ビットをＤ／Ａ変換、図７は上位２０ビットをＤ／Ａ
変換した時の周波数スペクトラムである。図５乃至図７
を比較してみると、Ｄ／Ａ変換するビット数を減らすと
ノイズフロアが上がり、Ｄ／Ａ変換するビット数を増や
すと高調波成分の改善量が減るのがわかる。
【００１７】つまり、アッテネート量に対してＤ／Ａコ
ンバータ４へ送るビット数が少ない場合はノイズフロア
が上がって、最適な状態に比べると、Ｓ／Ｎが悪くな
り、アッテネート量に対してＤ／Ａコンバータ４へ送る
ビット数が多い場合は、高調波成分の改善量が減り、最
適な状態に比べると歪みが悪くなる。よって、アッテネ
ート量に対して高調波成分がノイズフロア付近まで改善
されるように、Ｄ／Ａコンバータ４へ送るデジタルアッ
テネータ３のデジタル出力のビット数を減らすことで、
最良の高調波成分の改善量とＳ／Ｎを得ることができ
る。
ンバータ４へ送るビット数が少ない場合はノイズフロア
が上がって、最適な状態に比べると、Ｓ／Ｎが悪くな
り、アッテネート量に対してＤ／Ａコンバータ４へ送る
ビット数が多い場合は、高調波成分の改善量が減り、最
適な状態に比べると歪みが悪くなる。よって、アッテネ
ート量に対して高調波成分がノイズフロア付近まで改善
されるように、Ｄ／Ａコンバータ４へ送るデジタルアッ
テネータ３のデジタル出力のビット数を減らすことで、
最良の高調波成分の改善量とＳ／Ｎを得ることができ
る。
【００１８】
【実施例】次に、図８は、本発明によるデジタルアッテ
ネータを含むデジタルアンプの構成例を示すブロック図
である。図８において、１１は光入力部、１２はＤＡＩ
デコーダ、１３はトーンコントロール用ＤＳＰ、１４は
デジタルフィルタ、１５Ｌ（１５Ｒ）はボリューム、バ
ランス及びアッテネートコントロール用ＤＳＰ、１６Ｌ
（１６Ｒ）は光カップラ、１７Ｌ（１７Ｒ）はＤ／Ａコ
ンバータ、１８Ｌ（１８Ｒ）は４次ローパスフィルタ、
１９Ｌ（１９Ｒ）はアナログ出力端子である。ここで、
各構成要素の参照数字に付随している記号Ｌ及びＲは、
それぞれステレオのＬチャンネル及びＲチャンネルを意
味し、以下の説明では代表的にＬチャンネルで説明す
る。
ネータを含むデジタルアンプの構成例を示すブロック図
である。図８において、１１は光入力部、１２はＤＡＩ
デコーダ、１３はトーンコントロール用ＤＳＰ、１４は
デジタルフィルタ、１５Ｌ（１５Ｒ）はボリューム、バ
ランス及びアッテネートコントロール用ＤＳＰ、１６Ｌ
（１６Ｒ）は光カップラ、１７Ｌ（１７Ｒ）はＤ／Ａコ
ンバータ、１８Ｌ（１８Ｒ）は４次ローパスフィルタ、
１９Ｌ（１９Ｒ）はアナログ出力端子である。ここで、
各構成要素の参照数字に付随している記号Ｌ及びＲは、
それぞれステレオのＬチャンネル及びＲチャンネルを意
味し、以下の説明では代表的にＬチャンネルで説明す
る。
【００１９】図８において、ＤＡＩデコーダ１２は図１
のＤＡＩデコーダ１に相当する。以下同様に、デジタル
フィルタ１４は図１の８ｆｓオーバー サンプリング デ
ジタル フィルタ２に相当し、ボリュームコントロール
用ＤＳＰ１５Ｌは図１のデジタルアッテネータ３に相当
し、Ｄ／Ａコンバータ１７Ｌは図１のＤ／Ａコンバータ
４に相当し、４次ローパスフィルタ１８Ｌは図１のロー
パスフィルタ５及びラインアンプ６に相当する。
のＤＡＩデコーダ１に相当する。以下同様に、デジタル
フィルタ１４は図１の８ｆｓオーバー サンプリング デ
ジタル フィルタ２に相当し、ボリュームコントロール
用ＤＳＰ１５Ｌは図１のデジタルアッテネータ３に相当
し、Ｄ／Ａコンバータ１７Ｌは図１のＤ／Ａコンバータ
４に相当し、４次ローパスフィルタ１８Ｌは図１のロー
パスフィルタ５及びラインアンプ６に相当する。
【００２０】上記の構成において、光入力部１１に、例
えばＣＤ（コンパクトディスク）プレーヤからサンプリ
ング周波数４４. １ｋＨｚの再生デジタル光信号が入力
されると、ＤＡＩデコーダ１２はフォーマット変換す
る。ＤＡＩデコーダ１２のデジタル出力は、ＤＳＰ１
３、デジタルフィルタ１４を介してＤＳＰ１５Ｌに入力
され、ここで、ノイズシェーピング、アッテネート及び
出力ビット数の制御が行なわれる。ＤＳＰ１５Ｌのデジ
タル出力は、光カップラ１６Ｌを介してＤ／Ａコンバー
タ１７Ｌでアナログ信号に変換され、４次ローパスフィ
ルタ１８Ｌを経由してアナログ出力端子１９Ｌに提供さ
れる。ＤＳＰ１５Ｌによるアッテネート時、図１に関し
て説明したと同様に、アッテネート量に対応してその出
力ビット数が変化するように制御されるので、アナログ
出力端子１９Ｌに得られるアナログ信号は、アッテネー
ト量に応じて最良の高調波成分の改善量とＳ／Ｎを有す
るものとなる。
えばＣＤ（コンパクトディスク）プレーヤからサンプリ
ング周波数４４. １ｋＨｚの再生デジタル光信号が入力
されると、ＤＡＩデコーダ１２はフォーマット変換す
る。ＤＡＩデコーダ１２のデジタル出力は、ＤＳＰ１
３、デジタルフィルタ１４を介してＤＳＰ１５Ｌに入力
され、ここで、ノイズシェーピング、アッテネート及び
出力ビット数の制御が行なわれる。ＤＳＰ１５Ｌのデジ
タル出力は、光カップラ１６Ｌを介してＤ／Ａコンバー
タ１７Ｌでアナログ信号に変換され、４次ローパスフィ
ルタ１８Ｌを経由してアナログ出力端子１９Ｌに提供さ
れる。ＤＳＰ１５Ｌによるアッテネート時、図１に関し
て説明したと同様に、アッテネート量に対応してその出
力ビット数が変化するように制御されるので、アナログ
出力端子１９Ｌに得られるアナログ信号は、アッテネー
ト量に応じて最良の高調波成分の改善量とＳ／Ｎを有す
るものとなる。
【００２１】
【発明の効果】本発明に係るデジタルアッテネータによ
れば、アッテネート量の変化に応じて最良の高調波成分
の改善量とＳ／Ｎを得ることができる。
れば、アッテネート量の変化に応じて最良の高調波成分
の改善量とＳ／Ｎを得ることができる。
【図１】本発明に係るデジタルアッテネータの一実施例
を示すブロック図である。
を示すブロック図である。
【図２】図１のブロック図の動作を説明する周波数スペ
クトラムである。
クトラムである。
【図３】図１のブロック図の動作を説明する周波数スペ
クトラムである。
クトラムである。
【図４】図１のブロック図の動作を説明する周波数スペ
クトラムである。
クトラムである。
【図５】図１のブロック図の動作を説明する周波数スペ
クトラムである。
クトラムである。
【図６】図１のブロック図の動作を説明する周波数スペ
クトラムである。
クトラムである。
【図７】図１のブロック図の動作を説明する周波数スペ
クトラムである。
クトラムである。
【図８】本発明によるデジタルアッテネータを含むデジ
タルアンプの構成例を示すブロック図である。
タルアンプの構成例を示すブロック図である。
【図９】従来のデジタルアッテネータの一例を示すブロ
ック図である。
ック図である。
【図１０】図９のブロック図の動作を説明する周波数ス
ペクトラムである。
ペクトラムである。
【図１１】図９のブロック図の動作を説明する周波数ス
ペクトラムである。
ペクトラムである。
【図１２】図９のブロック図の動作を説明する周波数ス
ペクトラムである。
ペクトラムである。
【図１３】図９のブロック図の動作を説明する周波数ス
ペクトラムである。
ペクトラムである。
【図１４】図９のブロック図の動作を説明する周波数ス
ペクトラムである。
ペクトラムである。
【図１５】図９のブロック図の動作を説明する周波数ス
ペクトラムである。
ペクトラムである。
１ デジタル オーディオ インターフェース デコーダ ２ ８ｆｓオーバー サンプリング デジタル フィルタ ３ デジタルアッテネータ ４ Ｄ／Ａコンバータ ５ ローパスフィルタ ６ ラインアンプ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03H 17/00 611 H03H 17/00 601 H03G 3/02 H03M 1/00 - 11/00
Claims (4)
- 【請求項１】 デジタル入力信号にノイズシェーピング
等を使用してデジタル演算を行なってアッテネートされ
たデジタル信号を出力するデジタルアッテネータであっ
て、アッテネート量に応じてデジタル出力信号のビット
数を可変制御する制御手段を備えたことを特徴とするデ
ジタルアッテネータ。 - 【請求項２】 請求項１記載のデジタルアッテネータに
おいて、制御手段は、アッテネート量に応じて、後段に
接続されるデジタル／アナログ変換手段の処理可能なビ
ット数より少ない数の上位ビットからなるデジタル出力
信号を供給するように制御するデジタルアッテネータ。 - 【請求項３】 請求項２記載のデジタルアッテネータに
おいて、ノイズシェーピングはデジタル出力信号の残り
の下位ビットを用いて行われるデジタルアッテネータ。 - 【請求項４】 請求項２記載のデジタルアッテネータに
おいて、制御手段は、所定のアッテネート量に対してデ
ジタル出力信号のビット数を最良のＳ／Ｎ及び歪み率と
なるように可変するデジタルアッテネータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28593496A JP3325472B2 (ja) | 1996-10-09 | 1996-10-09 | デジタルアッテネータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28593496A JP3325472B2 (ja) | 1996-10-09 | 1996-10-09 | デジタルアッテネータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10117125A JPH10117125A (ja) | 1998-05-06 |
| JP3325472B2 true JP3325472B2 (ja) | 2002-09-17 |
Family
ID=17697893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28593496A Expired - Fee Related JP3325472B2 (ja) | 1996-10-09 | 1996-10-09 | デジタルアッテネータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3325472B2 (ja) |
-
1996
- 1996-10-09 JP JP28593496A patent/JP3325472B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10117125A (ja) | 1998-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6088461A (en) | Dynamic volume control system | |
| KR0129429B1 (ko) | 오디오신호처리장치 | |
| US5737254A (en) | Symmetrical filtering apparatus and method therefor | |
| CN111917379B (zh) | 抗噪信号发生器 | |
| JPH0695619B2 (ja) | ディジタルボリュームの劣化防止回路 | |
| US5157396A (en) | D/a conversion apparatus | |
| JP3325472B2 (ja) | デジタルアッテネータ | |
| JPH03284098A (ja) | 消音装置 | |
| JP2001231090A (ja) | サブ・ウーファ・システム | |
| US11638095B2 (en) | Method and apparatus for improving effective signal-to-noise ratio of analog to digital conversion for multi-band digital signal processing devices | |
| JPH04365210A (ja) | 車載音響再生装置 | |
| JP2832780B2 (ja) | エコー付加回路を有するオーディオ装置 | |
| JP2674517B2 (ja) | デジタルパワーアンプおよびアンプ内蔵スピーカシステム | |
| JPH09289437A (ja) | デジタルリミッタ装置 | |
| JP3975724B2 (ja) | トーンコントロール装置 | |
| JP3439078B2 (ja) | ディジタルバスブースト回路 | |
| JPH07168586A (ja) | 音声検出装置 | |
| JP3063268B2 (ja) | 音声信号増幅回路 | |
| JP3364010B2 (ja) | オーディオ装置 | |
| JP3640795B2 (ja) | ディジタル信号処理装置及びスピーカシステム | |
| JP3201059B2 (ja) | ディジタルオーディオ信号処理装置及びディジタルネットワーク装置 | |
| JPH03131117A (ja) | 音響再生装置 | |
| JPH05235674A (ja) | ディジタル増幅器 | |
| JPH05183364A (ja) | デジタル信号処理装置 | |
| JPH05103399A (ja) | 音響用デジタル信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |