KR100750100B1 - 아날로그/디지털 변환기를 구비한 영상처리장치 - Google Patents

아날로그/디지털 변환기를 구비한 영상처리장치 Download PDF

Info

Publication number
KR100750100B1
KR100750100B1 KR1020010033244A KR20010033244A KR100750100B1 KR 100750100 B1 KR100750100 B1 KR 100750100B1 KR 1020010033244 A KR1020010033244 A KR 1020010033244A KR 20010033244 A KR20010033244 A KR 20010033244A KR 100750100 B1 KR100750100 B1 KR 100750100B1
Authority
KR
South Korea
Prior art keywords
signal
analog
automatic gain
control signal
level
Prior art date
Application number
KR1020010033244A
Other languages
English (en)
Other versions
KR20020094797A (ko
Inventor
고동진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010033244A priority Critical patent/KR100750100B1/ko
Priority to US10/124,726 priority patent/US6628222B2/en
Publication of KR20020094797A publication Critical patent/KR20020094797A/ko
Application granted granted Critical
Publication of KR100750100B1 publication Critical patent/KR100750100B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
    • H03M1/183—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Processing Of Color Television Signals (AREA)
  • Picture Signal Circuits (AREA)

Abstract

본 발명은 이득이 자동적으로 제어되고 항상 일정한 동기신호 레벨을 갖도록 제어된 아날로그 YUV 또는 RGB 신호를 디지털 YUV 또는 RGB로 변환하도록 함으로써, 아날로그/디지털 변환기(ADC)의 동적 범위를 최적화할 수 있는 ADC를 구비한 영상처리장치이다.
본 발명에 따른 장치는, 입력되는 아날로그 휘도신호 및 색차 신호를 디지털 신호로 각각 변환하는 아날로그/디지털 변환기를 구비한 영상처리장치에 있어서, 아날로그/디지털 변환기에서 디지털 신호로 변환된 휘도신호(Y)에서 검출한 동기신호 레벨을 이용하여 상기 아날로그/디지털 변환기로 입력되기 전의 아날로그 휘도신호 및 색차신호의 레벨에 대한 자동 이득 제어 신호를 생성하는 자동 이득 제어 신호 생성수단; 자동 이득 제어신호 생성수단에서 생성된 자동 이득 제어신호에 의해 아날로그 휘도신호(Y)의 레벨을 소정 치로 증폭하여 아날로그/디지털 변환기로 전송하는 자동 이득 제어 증폭기; 자동 이득 제어신호 생성수단으로부터 제공되는 자동 이득 제어신호에 의해 아날로그 휘도신호(Y)에 대응되는 아날로그 색차 신호(UV)의 레벨을 소정 치로 각각 증폭하여 아날로그/디지털 변환기로 전송하는 복수의 자동 이득 증폭기를 포함한다. 따라서 디지털 신호로 변환된 YUV 또는 RGB 신호에 포화현상이 발생되는 것을 방지할 수 있고, ADC의 마진을 최소화할 수 있다.

Description

아날로그/디지털 변환기를 구비한 영상처리장치{Image processing apparatus having A/D converter}
도 1은 본 발명에 따른 아날로그/디지털 변환기를 구비한 영상처리장치의 블록 도이다.
도 2는 도 1에 도시된 클램프 제어신호 생성 및 자동 이득 제어(AGC)부의 상세 블록 도이다.
본 발명은 아날로그/디지털 변환기(이하 ADC라고 약함)를 구비한 영상처리장치에 관한 것으로, 특히, 아날로그 YUV 또는 RGB 신호를 디지털 YUV 또는 RGB 신호로 변환하는데 있어서 입력되는 신호의 레벨에 대한 동적 범위(Dynamic Range)를 확보할 수 있는 ADC를 구비한 영상처리장치에 관한 것이다.
ADC를 구비한 영상처리장치로는 디지털 TV, DVD, PC 등이 있다. 이러한 영상처리장치들은 ADC를 이용하여 입력되는 아날로그 YUV 또는 RGB 신호를 디지털 YUV 또는 RGB 신호로 변환하여 처리한다. 예를 들어 입력되는 아날로그 YUV 또는 RGB 신호를 원하는 포맷으로 변환하기 위해서, ADC를 이용하여 디지털 신호로 변환시킨 뒤, 원하는 포맷으로 변환시켜야 한다.
그러나, 입력되는 아날로그 YUV 또는 RGB 신호의 레벨이 영상처리장치별로 다양하기 때문에 입력되는 YUV 또는 RGB 신호의 레벨이 ADC의 동적 범위를 초과할 수 있다. 이와 같이 입력되는 YUV 또는 RGB 신호의 레벨이 ADC의 동적 범위를 초과할 경우에, 입력되는 아날로그 YUV 또는 RGB 신호의 레벨을 ADC가 모두 수용하지 못하는 포화(saturation) 현상이 발생되어 정상적으로 화면이 재생되지 못하게 된다. 반면에 입력되는 YUV 또는 RGB 신호의 레벨이 ADC가 수용할 수 있는 표준 신호의 레벨에 비해 너무 작은 신호 레벨을 갖는 경우에, 재생되는 화면의 질이 원 신호보다 저하되게 된다.
따라서 기존에는 영상처리장치별로 가변 폭이 넓은 아날로그 YUV 또는 RGB 신호에 대해 ADC의 동적 범위를 확보하기 위하여, 헤드룸(Headroom, 또는 마진(margin)) 폭이 큰 ADC를 사용하는 방식이 제안되었다. 그러나, 이러한 ADC의 경우, 입력되는 YUV 또는 RGB신호의 레벨이 ADC가 수용할 수 있는 표준 신호의 레벨에 비해 너무 작은 신호 레벨을 가질 경우에, 원 신호 대비 비트 해상도(bit resolution)가 저하되는 단점이 있다.
따라서 본 발명은 상술한 단점을 해결하기 위한 것으로, 이득이 자동적으로 제어되고 항상 일정한 동기신호 레벨을 갖도록 제어된 아날로그 YUV 또는 RGB 신호를 디지털 YUV 또는 RGB로 변환하도록 함으로써, 아날로그/디지털 변환기(ADC)의 동적 범위를 최적화할 수 있는 ADC를 구비한 영상처리장치를 제공하는데 그 목적이 있다.
상기 목적들을 달성하기 위하여 본 발명에 따른 장치는, 입력되는 아날로그 휘도신호 및 색차 신호를 디지털 신호로 각각 변환하는 아날로그/디지털 변환기를 구비한 영상처리장치에 있어서, 아날로그/디지털 변환기에서 디지털 신호로 변환된 휘도신호(Y)에서 검출한 동기신호 레벨을 이용하여 상기 아날로그/디지털 변환기로 입력되기 전의 아날로그 휘도신호 및 색차신호의 레벨에 대한 자동 이득 제어 신호를 생성하는 자동 이득 제어 신호 생성수단; 자동 이득 제어신호 생성수단에서 생성된 자동 이득 제어신호에 의해 아날로그 휘도신호(Y)의 레벨을 소정 치로 증폭하여 아날로그/디지털 변환기로 전송하는 자동 이득 제어 증폭기; 자동 이득 제어신호 생성수단으로부터 제공되는 자동 이득 제어신호에 의해 아날로그 휘도신호(Y)에 대응되는 아날로그 색차 신호(UV)의 레벨을 소정 치로 각각 증폭하여 아날로그/디지털 변환기로 전송하는 복수의 자동 이득 증폭기를 포함하는 것이 바람직하다.
상기 자동 이득 제어 증폭기는 상기 아날로그 휘도신호(Y)의 동기신호 레벨을 소정 치로 증폭하고, 복수의 자동 이득 증폭기는 아날로그 색차신호(UV)의 동기신호 레벨을 각각 소정 치로 증폭하는 것이 바람직하다.
상기 목적을 달성하기 위하여 본 발명에 따른 장치는, 입력되는 아날로그 RGB 색신호를 각각 디지털 신호로 변환하는 아날로그/디지털 변환기를 구비한 영상처리장치에 있어서, 아날로그/디지털 변환기에서 디지털 신호로 변환된 색신호들중 제 1 색신호에서 검출한 동기신호 레벨을 이용하여 아날로그/디지털 변환기로 입력되기 전의 아날로그 RGB 색신호들의 레벨에 대한 자동 이득 제어 신호를 생성하는 자동 이득 제어 신호 생성수단; 자동 이득 제어신호 생성수단에서 생성된 자동 이득 제어신호에 의해 제 1 색신호의 아날로그 레벨을 소정 치로 증폭하여 아날로그/디지털 변환기로 전송하는 자동 이득 제어 증폭기; 자동 이득 제어신호 생성수단으로부터 제공되는 자동 이득 제어신호에 의해 제 1 색신호에 대응되는 다른 아날로그 색신호들의 레벨을 소정 치로 증폭하여 아날로그/디지털 변환기로 전송하는 복수의 자동 이득 증폭기를 포함하는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세히 설명하기로 한다.
도 1은 본 발명에 따른 ADC를 구비한 영상처리장치의 블록 도로서, 입력되는 아날로그 Y 또는 G신호에 대한 클램프 회로(101), AGC 증폭기(102), ADC(103), 클램프 제어신호 생성 및 AGC부(104)와 입력되는 아날로그 U 또는 R신호에 대한 클램프 회로(111), AGC 증폭기(112), ADC(113), AGC부(114)와 입력되는 아날로그 V 또는 B신호에 대한 클램프 회로(121), AGC 증폭기(122), ADC(123), AGC부(124)로 구성된다.
이와 같이 구성되는 영상처리장치는 아날로그 YUV 또는 RGB신호가 입력되면, 각 신호에 대응되는 디지털 YdUdVd 또는 RdGdBd 신호를 출력한다.
즉, 아날로그 Y 또는 G신호가 입력되면, 클램프 회로(101)는 인가되는 클램프 제어신호에 의해 입력되는 Y 또는 G신호의 동기신호에서의 바이어스(bias) 레벨 이 안정화되도록 한다. 동기신호에서의 바이어스 레벨은 입력되는 Y 또는 G신호의 수평 및 수직동기신호의 싱크 팁(syn tip) 또는 페데스탈(pedestal) 레벨이 될 수 있다. 만약 페데스탈 레벨이 바이어스 레벨로 설정된 경우에, 클램프 회로(101)는 인가되는 클램프 제어신호에 의해 입력되는 Y 또는 G 신호의 페데스탈 레벨이 원하는 일정한 레벨을 유지할 수 있도록 한다.
AGC 증폭기(102)는 클램프 회로(101)로부터 전송되는 Y 또는 G신호의 동기신호 레벨이 기준 동기신호 레벨을 가질 수 있도록, 인가되는 AGC신호에 의해 결정된 증폭 이득에 따라 입력되는 Y 또는 G신호를 소정 치로 증폭하여 출력한다. 상기 동기신호 레벨은 싱크 팁과 페데스탈 레벨간의 차이다.
ADC(103)는 AGC 증폭기(102)로부터 전송되는 Y 또는 G신호를 기존과 같은 방식으로 디지털 Yd 또는 Gd신호로 변환하여 출력한다. 출력되는 Yd 또는 Gd는 클램프 제어신호 생성 및 AGC부(104)로 전송됨과 동시에 원하는 영상처리 결과를 얻기 위해 ADC(103)의 뒤 단에 구성된 임의의 구성요소로 전송된다. 예를 들어 ADC(103) 뒤 단에 칼라 매트릭스(미 도시됨)가 연결되어 있는 경우에 상기 Yd 또는 Gd는 칼라 매트릭스(미 도시됨)로도 전송된다.
클램프 제어신호 생성 및 AGC부(104)는 ADC(103)로부터 전송되는 디지털 Yd 또는 Gd신호가 입력되면, 처리하고자 하는 Y신호 또는 G신호의 바이어스 레벨을 일정하게 유지시키기 위한 클램프 제어신호를 생성하면서 동기신호의 레벨이 기준 동기신호의 레벨과 동일하도록 제어하기 위한 AGC신호를 출력한다.
이를 위하여 클램프 제어신호 생성 및 AGC부(104)는 도 2에 도시된 바와 같이 클램프 제어신호 생성수단(210)과 AGC 신호 생성수단(220)으로 구성된다. 클램프 제어신호 생성수단(210)은 동기신호 에지 검출기(211), 클램프 펄스 발생기(212), 바이어스 레벨 검출기(213), 비교기(214)로 구성된다.
동기신호 에지 검출기(211)는 인가되는 디지털 Y 또는 G신호에서 수평 및 수직 동기신호의 폴링 에지(또는 하강 에지)를 검출한다. 클램프 펄스 발생기(212)는 동기신호 에지 검출기(211)에서 폴링 에지를 검출한 신호가 인가되면, 이를 소정 기간동안 지연한 클램프 펄스를 발생한다. 소정 기간은 인가되는 Y 또는 G신호에서 바이어스 레벨을 검출할 수 있도록 설정된다.
따라서 바이어스 레벨이 싱크 팁인 경우에, 클램프 펄스 발생기(212)는 수평 및 수직 동기신호의 싱크 팁을 바이어스 레벨 검출기(213)에서 검출할 수 있는 펄스 폭을 갖는 클램프 펄스를 발생한다. 그러나 바이어스 레벨이 페데스탈 레벨인 경우에 클램프 펄스 발생기(212)는 수평 및 수직 동기신호의 페데스탈 레벨을 바이어스 레벨 검출기(213)에서 검출할 수 있는 펄스 폭을 갖는 클램프 펄스를 발생한다.
바이어스 레벨 검출기(213)는 클램프 펄스 발생기(212)에서 제공되는 클램프 펄스 구간동안에 ADC(103)로부터 전송되는 디지털 Y 또는 G신호의 레벨을 바이어스 레벨로 검출하여 비교기(214)로 전송한다. 비교기(214)는 입력되는 Y또는 G신호의 바이어스 레벨이 어떠한 상태이든 관계없이 일정한 레벨을 유지할 수 있도록 하기 위하여 설정된 기준 값과 비교한다. 비교결과, 기준 값보다 입력된 바이어스 레벨 이 작으면, 입력되는 Y 또는 G신호의 바이어스 레벨을 기준 값만큼 상승시키기 위한 클램프 제어신호를 출력한다. 그러나, 비교결과, 기준 값보다 입력된 바이어스 레벨이 크면, 입력되는 Y 또는 G신호의 바이어스 레벨을 기준 값만큼 낮추기 위한 클램프 제어신호를 출력한다. 클램프 제어신호는 클램프 회로(101)로 제공된다.
AGC신호 생성수단(204)은 동기신호 레벨 검출기(221), 비교기(222) 및 AGC 신호 생성기(223)로 구성되어 ADC(103)로부터 전송되는 디지털 Y 또는 G신호의 동기신호 레벨이 ADC의 동적 범위에 적합한 형태를 갖추도록 이득을 조절한다. 즉, 동기신호 레벨 검출기(221)는 ADC(103)로부터 전송되는 Y신호 또는 G신호의 수평 및 수직 동기신호의 싱크 팁 및 페데스탈 레벨을 각각 검출하고, 싱크 팁과 페데스탈 레벨간의 차를 이용하여 입력되는 Y 및 G신호의 동기신호 레벨을 검출한다.
비교기(222)는 동기신호 레벨 검출기(221)에서 검출된 동기신호 레벨을 기준 값과 비교한다. 기준 값은 ADC(103)의 동적 범위를 고려하여 설정된 표준 동기신호 레벨 값이다. AGC 신호 생성기(223)는 비교기(222)로부터 제공되는 차 값을 이용하여 AGC 증폭기(102)에 대한 이득을 결정한 뒤, 결정된 이득에 따른 AGC 신호를 생성한다.
즉, 비교기(222)에서 비교한 결과, 기준 값보다 동기신호 레벨 검출기(221)에서 검출된 동기신호의 레벨이 크면, AGC 신호 생성기(223)는 입력되는 Y 또는 G신호의 동기신호 레벨을 줄일 수 있도록 AGC 증폭기(102)에 대한 이득 값을 결정한다. 그리고, 비교기(222)에서 비교한 결과, 기준 값보다 동기신호 레벨 검출기(221)에서 검출된 동기신호의 레벨이 작으면, AGC 신호 생성기(223)는 입력 되는 Y 또는 G신호의 동기신호 레벨을 증가시킬 수 있도록 AGC 증폭기(102)에 대한 이득 값을 결정한다. AGC 신호 생성기(223)에서 결정된 AGC 증폭기(102)에 대한 이득 값은 AGC 신호로서 AGC 증폭기(102)로 제공된다.
또한, AGC 신호는 AGC 증폭기(112) 및 AGC 증폭기(122)로도 제공된다. 이는 휘도신호(luminance)와 색차 신호(chrominance)의 전달함수를 일정하게 유지하기 위한 것이다. 즉, UV 색차 신호의 전달함수는 고정되어 있는 반면에 Y 휘도신호의 전달함수가 상기 AGC에 의해 올라가게 되면 재생되는 화면의 칼라가 옅어지는 현상이 발생되고, UV 색차 신호의 전달함수는 고정되어 있는 반면에 Y 휘도신호의 전달함수가 상기 AGC에 의해 떨어지게 되면 재생되는 화면의 칼라가 진해지는 현상이 발생되기 때문에 Y 또는 G신호에 대한 AGC 시 UV 또는 RB신호에 대한 AGC도 동일하게 수행하여 재생되는 화면의 칼라가 옅어지거나 짙어지는 현상이 발생되는 것을 막기 위한 것이다.
클램프 회로(111)는 상기 클램프 회로(101)와 같이 인가되는 클램프 제어신호에 의해 입력되는 아날로그 U 또는 R신호의 동기신호에서의 바이어스(bias) 레벨이 안정화되도록 한다. 클램프 제어신호는 클램프 제어신호 생성부(114)로부터 제공된다.
클램프 제어신호 생성부(114)는 도 2에 도시된 클램프 제어신호 생성수단(210)과 같이 구성되어 ADC(113)로부터 인가되는 U 또는 R신호의 바이어스 레벨과 기준 값을 비교한 결과에 따라 얻어진 클램프 제어신호를 클램프 회로(111)로 제공한다.
AGC 증폭기(112)는 클램프 회로(111)로부터 전송되는 U 또는 R신호의 이득을 클램프 제어신호 생성 및 AGC 부(104)로부터 제공되는 AGC 신호에 의해 제어하여 출력한다. ADC(113)는 AGC 증폭기(112)로부터 전송되는 U 또는 R신호를 디지털 신호로 변환하여 클램프 제어신호 생성부(114) 및 미 도시된 뒤 단의 구성요소로 전송한다.
클램프 회로(121)는 상기 클램프 회로(101)와 같이 인가되는 클램프 제어신호에 의해 입력되는 아날로그 V 또는 B신호의 동기신호에서의 바이어스(bias) 레벨이 안정화되도록 한다. 클램프 제어신호는 클램프 제어신호 생성부(124)로부터 제공된다.
클램프 제어신호 생성부(124)는 도 2에 도시된 클램프 제어신호 생성수단(210)과 같이 구성되어 ADC(123)로부터 인가되는 V 또는 B신호의 바이어스 레벨과 기준 값을 비교한 결과에 따라 얻어진 클램프 제어신호를 클램프 회로(121)로 제공한다.
AGC 증폭기(122)는 클램프 회로(121)로부터 전송되는 V 또는 B신호의 이득을 클램프 제어신호 생성 및 AGC 부(104)로부터 제공되는 AGC 신호에 의해 제어하여 출력한다. ADC(123)는 AGC 증폭기(122)로부터 전송되는 V 또는 B신호를 디지털 신호로 변환하여 클램프 제어신호 생성부(124) 및 미 도시된 뒤 단의 구성요소로 전송한다.
상술한 본 발명에 의하면, 입력되는 아날로그 RGB 또는 YUV 신호의 동기 신 호의 레벨에 관계없이 ADC가 동일한 동기 신호 레벨을 갖는 아날로그 RGB 또는 YUV 신호를 처리할 수 있도록 ADC로 입력되는 YUV 또는 RGB 신호의 동기신호의 레벨을 클램프(clamp)하고, 자동 이득 제어(AGC) 함으로써, 디지털 신호로 변환된 YUV 또는 RGB 신호에 포화현상이 발생되는 것을 방지할 수 있다.
또한, ADC의 마진을 최소화하고, 자동 이득 제어시, 휘도신호(Y)에 의해 결정된 AGC 증폭 이득량으로 색차신호(UV)의 증폭 이득을 제어함으로써, 휘도 신호(luminance)와 색차 신호(chrominance)의 전달함수 관계가 틀어지지 않도록 함으로써, 비트 해상도가 저하되는 것을 방지할 수 있다.
본 발명은 상술한 실시 예에 한정되지 않으며, 본 발명의 사상 내에서 당업자에 의한 변형이 가능함은 물론이다. 따라서, 본 발명에서 권리를 청구하는 범위는 상세한 설명의 범위 내로 정해지는 것이 아니라 후술하는 청구범위로 정해질 것이다.

Claims (7)

  1. 입력되는 아날로그 휘도신호 및 색차 신호를 디지털 신호로 각각 변환하는 아날로그/디지털 변환기를 구비한 영상처리장치에 있어서,
    상기 아날로그/디지털 변환기에서 디지털 신호로 변환된 휘도신호(Y)에서 검출한 동기신호 레벨을 이용하여 상기 아날로그/디지털 변환기로 입력되기 전의 아날로그 휘도신호 및 색차신호의 레벨에 대한 자동 이득 제어 신호를 생성하는 자동 이득 제어 신호 생성수단;
    상기 자동 이득 제어신호 생성수단에서 생성된 상기 자동 이득 제어신호에 의해 상기 아날로그 휘도신호(Y)의 레벨을 소정 치로 증폭하여 상기 아날로그/디지털 변환기로 전송하는 자동 이득 제어 증폭기;
    상기 자동 이득 제어신호 생성수단으로부터 제공되는 자동 이득 제어신호에 의해 상기 아날로그 휘도신호(Y)에 대응되는 아날로그 색차 신호(UV)의 레벨을 소정 치로 각각 증폭하여 상기 아날로그/디지털 변환기로 전송하는 복수의 자동 이득 증폭기를 포함하는 아날로그/디지털 변환기를 구비한 영상처리장치.
  2. 제 1 항에 있어서, 상기 자동 이득 제어 증폭기는 상기 아날로그 휘도신호(Y)의 동기신호 레벨을 소정 치로 증폭하고, 상기 복수의 자동 이득 증폭기는 상기 아날로그 색차신호(UV)의 동기신호 레벨을 각각 소정 치로 증폭하는 것을 특징으로 하는 아날로그/디지털 변환기를 구비한 영상처리장치.
  3. 제 1 항에 있어서, 자동 이득 제어 신호 생성수단은,
    상기 동기신호 레벨을 검출하는 동기신호 레벨 검출기;
    소정의 기준 값과 상기 동기신호 레벨 검출기에서 검출한 동기신호 레벨을 비교하는 비교기;
    상기 비교기에서의 비교결과에 따라 상기 자동 이득 제어를 위한 이득을 결정하고, 결정된 이득에 따른 자동 이득 제어신호를 생성하는 자동 이득 제어 신호 생성기를 포함하는 아날로그/디지털 변환기를 구비한 영상처리장치.
  4. 제 1 항에 있어서, 상기 영상처리장치는,
    상기 아날로그/디지털 변환기에서 각각 디지털 신호로 변환된 휘도신호(Y) 및 색차신호(UV)로부터 검출된 바이어스 레벨을 이용하여 각각의 클램프 제어신호를 생성하는 클램프 제어신호 생성수단들;
    상기 클램프 제어신호 생성수단들중 상기 휘도신호에 대한 클램프 제어신호 생성수단으로부터 제공되는 클램프 제어신호에 의해 상기 아날로그 휘도신호를 클램프하는 클램프 회로;
    상기 클램프 제어신호 생성수단들중 제 1 색차 신호에 대한 클램프 제어신호 생성수단으로부터 제공되는 클램프 제어신호에 의해 상기 아날로그 색차신호중 제 1 색차신호를 클램프 하는 클램프 회로;
    상기 클램프 제어신호 생성수단들중 제 2 색차 신호에 대한 클램프 제어신호 생성수단으로부터 제공되는 클램프 제어신호에 의해 상기 아날로그 색차신호중 제 2 색차신호를 클램프 하는 클램프 회로를 더 포함하는 영상처리장치.
  5. 제 4 항에 있어서, 상기 클램프 제어신호 생성수단은
    상기 아날로그/디지털 변환기로부터 전송되는 디지털 신호로부터 동기신호의 에지를 검출하는 동기신호 에지 검출기;
    상기 동기신호 에지 검출기로부터 에지가 검출된 시점부터 소정 기간동안 지연된 클램프 펄스를 발생하는 클램프 펄스 발생기;
    상기 클램프 펄스 발생기로부터 발생되는 클램프 펄스에 의해 상기 디지털 신호의 바이어스 레벨을 검출하는 바이어스 레벨 검출기;
    상기 바어이스 레벨 검출기로부터 검출된 바이어스 레벨과 소정의 기준 값을 비교하여 상기 클램프 제어신호를 생성하는 비교기를 포함하는 영상처리장치.
  6. 입력되는 아날로그 RGB 색신호를 각각 디지털 신호로 변환하는 아날로그/디지털 변환기를 구비한 영상처리장치에 있어서,
    상기 아날로그/디지털 변환기에서 디지털 신호로 변환된 색신호들중 제 1 색신호에서 검출한 동기신호 레벨을 이용하여 상기 아날로그/디지털 변환기로 입력되기 전의 상기 아날로그 RGB 색신호들의 레벨에 대한 자동 이득 제어 신호를 생성하는 자동 이득 제어 신호 생성수단;
    상기 자동 이득 제어신호 생성수단에서 생성된 상기 자동 이득 제어신호에 의해 상기 제 1 색신호의 아날로그 레벨을 소정 치로 증폭하여 상기 아날로그/디지털 변환기로 전송하는 자동 이득 제어 증폭기;
    상기 자동 이득 제어신호 생성수단으로부터 제공되는 자동 이득 제어신호에 의해 상기 제 1 색신호에 대응되는 다른 아날로그 색신호들의 레벨을 소정 치로 증폭하여 상기 아날로그/디지털 변환기로 전송하는 복수의 자동 이득 증폭기를 포함하는 아날로그/디지털 변환기를 구비한 영상처리장치.
  7. 제 6 항에 있어서, 상기 자동 이득 제어신호 생성수단은 상기 RGB 색신호 중 G신호의 동기신호 레벨을 이용하여 상기 자동 이득 제어신호를 생성하는 것을 특징으로 하는 아날로그/디지털 변환기를 구비한 영상처리장치.
KR1020010033244A 2001-06-13 2001-06-13 아날로그/디지털 변환기를 구비한 영상처리장치 KR100750100B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020010033244A KR100750100B1 (ko) 2001-06-13 2001-06-13 아날로그/디지털 변환기를 구비한 영상처리장치
US10/124,726 US6628222B2 (en) 2001-06-13 2002-04-18 Image processing apparatus having A/D converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010033244A KR100750100B1 (ko) 2001-06-13 2001-06-13 아날로그/디지털 변환기를 구비한 영상처리장치

Publications (2)

Publication Number Publication Date
KR20020094797A KR20020094797A (ko) 2002-12-18
KR100750100B1 true KR100750100B1 (ko) 2007-08-17

Family

ID=19710775

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010033244A KR100750100B1 (ko) 2001-06-13 2001-06-13 아날로그/디지털 변환기를 구비한 영상처리장치

Country Status (2)

Country Link
US (1) US6628222B2 (ko)
KR (1) KR100750100B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100545379B1 (ko) * 2004-03-09 2006-01-24 삼성전자주식회사 휘도/색차 성분 분리 기능이 내장된 광기록재생 장치
US7345714B2 (en) * 2005-01-13 2008-03-18 National Semiconductor Corporation Video signal clamp
TWI271102B (en) * 2005-03-04 2007-01-11 Chip Advanced Technology Inc Method for video signal process and method for signal processing apparatus calibration
KR100770706B1 (ko) * 2006-02-08 2007-10-29 삼성전자주식회사 디스플레이 장치에서 입력 영상 신호의 새츄레이션 방지를위한 이득 조정 회로 및 이득 조정 방법
TWI374661B (en) * 2006-03-13 2012-10-11 Realtek Semiconductor Corp Image processing chip and related method
KR200449436Y1 (ko) * 2008-06-30 2010-07-09 주식회사 한국건설관리공사 슬라브합판용 들뜸방지구
CN107197183B (zh) * 2017-04-10 2020-03-17 上海顺久电子科技有限公司 一种调整增益的方法、调整偏移量的方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05244006A (ja) * 1992-02-28 1993-09-21 Sony Corp Ａ／ｄコンバータおよびレベル制御装置
KR950010063A (ko) * 1993-09-29 1995-04-26 가네꼬 히사시 바이폴라 및 전계 효과 트랜지스터에 의해 구현되고 안정된 감지 증폭기를 갖는 반도체 집적 회로 소자
JPH09148862A (ja) * 1995-11-17 1997-06-06 Sony Corp オートゲインコントロール装置およびレベル表示装置
JPH11317666A (ja) * 1998-02-02 1999-11-16 Internatl Business Mach Corp <Ibm> デジタル自動利得制御回路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4434439A (en) * 1982-02-22 1984-02-28 Rca Corporation Digital television AGC arrangement
US5614948A (en) * 1996-04-26 1997-03-25 Intel Corporation Camera having an adaptive gain control

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05244006A (ja) * 1992-02-28 1993-09-21 Sony Corp Ａ／ｄコンバータおよびレベル制御装置
KR950010063A (ko) * 1993-09-29 1995-04-26 가네꼬 히사시 바이폴라 및 전계 효과 트랜지스터에 의해 구현되고 안정된 감지 증폭기를 갖는 반도체 집적 회로 소자
JPH09148862A (ja) * 1995-11-17 1997-06-06 Sony Corp オートゲインコントロール装置およびレベル表示装置
JPH11317666A (ja) * 1998-02-02 1999-11-16 Internatl Business Mach Corp <Ibm> デジタル自動利得制御回路

Also Published As

Publication number Publication date
KR20020094797A (ko) 2002-12-18
US6628222B2 (en) 2003-09-30
US20020190882A1 (en) 2002-12-19

Similar Documents

Publication Publication Date Title
US5294986A (en) Video signal gradation corrector which prevents excessive extension of the dynamic range
US20090086086A1 (en) Method and apparatus for optimizing image sensor noise and dynamic range
JP2004320632A (ja) 映像信号処理回路、映像表示装置及び映像表示方法
US5448306A (en) Image processing apparatus with variable clamping
KR100750100B1 (ko) 아날로그/디지털 변환기를 구비한 영상처리장치
JP3019010B2 (ja) 撮像装置
US7362382B2 (en) Automatic gain control circuitry
US6567124B1 (en) Electronic image processing technique for achieving enhanced image detail
JP4977573B2 (ja) 映像信号処理装置におけるオートゲインコントロール回路
US5889558A (en) Variable black level bias image display
KR20000065192A (ko) 영상신호의흑레벨검출회로
US5684533A (en) Color video camera capable of improving gradation of dark signal level
KR100710361B1 (ko) 영상기기의 자동이득 제어장치 및 그 제어방법
US20050157214A1 (en) Image signal processing device and image signal processing method
KR0159222B1 (ko) 복합영상기기의 아날로그/디지탈 변환 장치 및 그 방법
JPH05336436A (ja) 自動利得制御装置
KR100394498B1 (ko) 영상신호의윤곽보정회로
JPH05153519A (ja) 映像増幅回路
KR960007247B1 (ko) 캠코더의 자동 색 조절장치
JP2003348378A (ja) 映像信号処理回路
JPH04247777A (ja) ビデオカメラ用感度アップ回路
JP2729335B2 (ja) 受信感度制御機能付きビデオカメラ
JP2701947B2 (ja) ビデオカメラ
JPH05268618A (ja) ディジタル撮像装置
JPH10164458A (ja) ビデオ信号処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120730

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130730

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140730

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee