JPH05244006A - Ａ／ｄコンバータおよびレベル制御装置 - Google Patents
Ａ／ｄコンバータおよびレベル制御装置Info
- Publication number
- JPH05244006A JPH05244006A JP4078327A JP7832792A JPH05244006A JP H05244006 A JPH05244006 A JP H05244006A JP 4078327 A JP4078327 A JP 4078327A JP 7832792 A JP7832792 A JP 7832792A JP H05244006 A JPH05244006 A JP H05244006A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- level
- signal
- voltage
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Picture Signal Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 アナログ入力信号に対する上側基準電圧と下
側基準電圧との中間の中間基準電圧が一定のＡ／Ｄコン
バータおよびこれを利用したレベル制御装置を提供す
る。 【構成】 レベル検出制御部６２は、Ａ／Ｄコンバータ
４の上側基準電圧ＶＲＴと下側基準電圧ＶＲＢとの中間
の中間基準電圧ＶＲＭが変動しないように、上側基準電
圧ＶＲＴおよび下側基準電圧ＶＲＢの双方を制御する。
側基準電圧との中間の中間基準電圧が一定のＡ／Ｄコン
バータおよびこれを利用したレベル制御装置を提供す
る。 【構成】 レベル検出制御部６２は、Ａ／Ｄコンバータ
４の上側基準電圧ＶＲＴと下側基準電圧ＶＲＢとの中間
の中間基準電圧ＶＲＭが変動しないように、上側基準電
圧ＶＲＴおよび下側基準電圧ＶＲＢの双方を制御する。
Description
【０００１】
【産業上の利用分野】本発明は、例えばＭＵＳＥ（Ｍｕ
ｌｔｉｐｌｅ Ｓｕｂ‐Ｎｙｑｕｉｓｔ Ｓａｍｐｌｉ
ｎｇ Ｅｎｃｏｄｅ）信号等の画像信号の処理に好適な
Ａ／Ｄコンバータおよびレベル制御装置に関する。
ｌｔｉｐｌｅ Ｓｕｂ‐Ｎｙｑｕｉｓｔ Ｓａｍｐｌｉ
ｎｇ Ｅｎｃｏｄｅ）信号等の画像信号の処理に好適な
Ａ／Ｄコンバータおよびレベル制御装置に関する。
【０００２】
【従来の技術】ハイビジョンの伝送信号の一形態である
ＭＵＳＥ信号は、受信側においてディジタル信号に変換
されて処理される。この処理には、変換後のディジタル
信号を８ビットとすると、ＭＵＳＥ信号の基準パルス
（すなわちフレームパルス）の白レベルおよび黒レベル
を、それぞれ、２３９／２５６および１６／２５６にす
るために、変換後のＭＵＳＥ信号に含まれる基準パルス
を検出し、Ａ／Ｄコンバータの入力レベルを制御する
か、あるいはＡ／Ｄコンバータの基準電圧を制御する自
動レベル制御装置（すなわち、ＡＬＣ回路）が必要とな
る。
ＭＵＳＥ信号は、受信側においてディジタル信号に変換
されて処理される。この処理には、変換後のディジタル
信号を８ビットとすると、ＭＵＳＥ信号の基準パルス
（すなわちフレームパルス）の白レベルおよび黒レベル
を、それぞれ、２３９／２５６および１６／２５６にす
るために、変換後のＭＵＳＥ信号に含まれる基準パルス
を検出し、Ａ／Ｄコンバータの入力レベルを制御する
か、あるいはＡ／Ｄコンバータの基準電圧を制御する自
動レベル制御装置（すなわち、ＡＬＣ回路）が必要とな
る。
【０００３】一方、ディジタル化されたＭＵＳＥ信号の
水平同期信号の中点の値を、１２８／２５６（Ａ／Ｄコ
ンバータの上側基準電圧と下側基準電圧との中間の中間
基準電圧に相当）にするクランプ制御部が必要である。
水平同期信号の中点の値を、１２８／２５６（Ａ／Ｄコ
ンバータの上側基準電圧と下側基準電圧との中間の中間
基準電圧に相当）にするクランプ制御部が必要である。
【０００４】図４は、従来の自動レベル制御装置を含む
ＭＵＳＥ信号処理系を示す。ＭＵＳＥ信号は、クランプ
回路２を介してＡ／Ｄコンバータ４に供給され、ここで
ディジタル信号に変換され、ＭＵＳＥ信号処理部６０の
信号処理部６０、レベル検出制御部６２Ａおよびクラン
プ制御部６４にそれぞれ入力される。ＭＵＳＥ信号処理
部６は、ＭＵＳＥデコーダまたはＭＵＳＥ‐ＮＴＳＣコ
ンバータであり、信号処理部６０は、ＭＵＳＥデコーダ
またはＭＵＳＥ‐ＮＴＳＣコンバータ本来の信号処理を
行う部分であり、例えば、ＭＵＳＥデコーダの場合であ
れば、ディエンファシス、動き領域検出、フレーム間内
挿、フィールド内内挿、ＴＣＩデコード等の処理を行
う。信号処理部６０自体は、本発明に直接関係しないの
で、ここでは、これ以上説明しない。
ＭＵＳＥ信号処理系を示す。ＭＵＳＥ信号は、クランプ
回路２を介してＡ／Ｄコンバータ４に供給され、ここで
ディジタル信号に変換され、ＭＵＳＥ信号処理部６０の
信号処理部６０、レベル検出制御部６２Ａおよびクラン
プ制御部６４にそれぞれ入力される。ＭＵＳＥ信号処理
部６は、ＭＵＳＥデコーダまたはＭＵＳＥ‐ＮＴＳＣコ
ンバータであり、信号処理部６０は、ＭＵＳＥデコーダ
またはＭＵＳＥ‐ＮＴＳＣコンバータ本来の信号処理を
行う部分であり、例えば、ＭＵＳＥデコーダの場合であ
れば、ディエンファシス、動き領域検出、フレーム間内
挿、フィールド内内挿、ＴＣＩデコード等の処理を行
う。信号処理部６０自体は、本発明に直接関係しないの
で、ここでは、これ以上説明しない。
【０００５】ディジタル化されたＭＵＳＥ信号が、８ビ
ットとすると、クランプ制御部６４は、水平同期信号の
中点が１２８／２５６となるようなクランプ電圧をクラ
ンプ電圧発生回路８から発生させてクランプ回路２に供
給する。この１２８／２５６というクランプ電圧は、Ａ
／Ｄコンバータ２の入力レベルを決定する上側基準電圧
ＶＲＴと下側基準電圧ＶＲＢとの中間電圧である中間基
準電圧ＶＲＭである。
ットとすると、クランプ制御部６４は、水平同期信号の
中点が１２８／２５６となるようなクランプ電圧をクラ
ンプ電圧発生回路８から発生させてクランプ回路２に供
給する。この１２８／２５６というクランプ電圧は、Ａ
／Ｄコンバータ２の入力レベルを決定する上側基準電圧
ＶＲＴと下側基準電圧ＶＲＢとの中間電圧である中間基
準電圧ＶＲＭである。
【０００６】レベル検出制御部６２Ａは、ディジタル化
されたＭＵＳＥ信号を受けて、基準信号であるフレーム
パルスの白レベルおよび黒レベルを検出し、これらのレ
ベルが、それぞれ、２３９／２５６および１６／２５６
となるような下側基準電圧ＶＲＢを制御電圧発生回路１
０Ａから発生させてＡ／Ｄコンバータ４に供給する。他
方、Ａ／Ｄコンバータ４には、電源Ｅから固定直流電圧
である上側基準電圧ＶＲＴが供給される。
されたＭＵＳＥ信号を受けて、基準信号であるフレーム
パルスの白レベルおよび黒レベルを検出し、これらのレ
ベルが、それぞれ、２３９／２５６および１６／２５６
となるような下側基準電圧ＶＲＢを制御電圧発生回路１
０Ａから発生させてＡ／Ｄコンバータ４に供給する。他
方、Ａ／Ｄコンバータ４には、電源Ｅから固定直流電圧
である上側基準電圧ＶＲＴが供給される。
【０００７】制御電圧発生回路１０Ａは、例えば、図５
に示されているように、レベル検出制御部６２Ａから出
力される例えば８ビットのディジタル制御信号をアナロ
グ信号に変換するＤ／Ａコンバータ２２と、このＤ／Ａ
コンバータ２２の出力側に設けられ、Ａ／Ｄコンバータ
４へのフィードバック回路を安定に動作させるためのル
ープフィルタであるローパスフィルタ（ＬＰＦ）２４
と、このローパスフィルタ２４の出力を増幅するバッフ
ァアンプ２６とを備えて構成され、レベル検出制御部６
２Ａから出力されるディジタル制御信号に対応したアナ
ログ直流電圧である下側基準電圧ＶＲＢをＡ／Ｄコンバ
ータ４に供給する。
に示されているように、レベル検出制御部６２Ａから出
力される例えば８ビットのディジタル制御信号をアナロ
グ信号に変換するＤ／Ａコンバータ２２と、このＤ／Ａ
コンバータ２２の出力側に設けられ、Ａ／Ｄコンバータ
４へのフィードバック回路を安定に動作させるためのル
ープフィルタであるローパスフィルタ（ＬＰＦ）２４
と、このローパスフィルタ２４の出力を増幅するバッフ
ァアンプ２６とを備えて構成され、レベル検出制御部６
２Ａから出力されるディジタル制御信号に対応したアナ
ログ直流電圧である下側基準電圧ＶＲＢをＡ／Ｄコンバ
ータ４に供給する。
【０００８】図５に示された構成をとる代わりに、制御
電圧発生回路１０Ａは、例えば、図６に示されているよ
うに、レベル検出制御回路６２Ａから出力されるパルス
幅変調（以下、「ＰＷＭ」と称す）パルスの形態をとる
制御信号を受けて、ＰＷＭパルスがハイレベルの期間と
ローレベルの期間との比に応じた信号を出力するローパ
スフィルタ（ＬＰＦ）３４と、このローパスフィルタ３
４の出力を増幅するバッファアンプ３６とを備え、レベ
ル検出制御部６２Ａから出力される制御信号に対応した
アナログ直流電圧である下側基準電圧ＶＲＢをＡ／Ｄコ
ンバータ４に供給するように構成してもよい。図６の例
の場合も、ローパスフィルタ３４は、Ａ／Ｄコンバータ
４へのフィードバック回路を安定に動作させるためのル
ープフィルタとしても機能する。
電圧発生回路１０Ａは、例えば、図６に示されているよ
うに、レベル検出制御回路６２Ａから出力されるパルス
幅変調（以下、「ＰＷＭ」と称す）パルスの形態をとる
制御信号を受けて、ＰＷＭパルスがハイレベルの期間と
ローレベルの期間との比に応じた信号を出力するローパ
スフィルタ（ＬＰＦ）３４と、このローパスフィルタ３
４の出力を増幅するバッファアンプ３６とを備え、レベ
ル検出制御部６２Ａから出力される制御信号に対応した
アナログ直流電圧である下側基準電圧ＶＲＢをＡ／Ｄコ
ンバータ４に供給するように構成してもよい。図６の例
の場合も、ローパスフィルタ３４は、Ａ／Ｄコンバータ
４へのフィードバック回路を安定に動作させるためのル
ープフィルタとしても機能する。
【０００９】
【発明が解決しようとする課題】図４に示され上述した
従来の自動レベル制御装置は、Ａ／Ｄコンバータ４の上
側基準電圧ＶＲＴは、固定直流電圧であるため、レベル
検出制御部６２Ａは、図７（ａ）のように、ディジタル
ＭＵＳＥ信号のレベル（すなわち振幅値）が小さいとき
には、下側基準電圧ＶＲＢを上げ、図７（ｂ）のよう
に、ディジタルＭＵＳＥ信号のレベルが大きいときに
は、下側基準電圧ＶＲＢを下げ、ディジタルＭＵＳＥ信
号のレベルが、規定のレベルとなるように制御する。従
って、上側基準電圧ＶＲＴと下側基準電圧ＶＲＢとの中
間電圧である中間基準電圧ＶＲＭであるクランプ電圧が
変動してしまう。
従来の自動レベル制御装置は、Ａ／Ｄコンバータ４の上
側基準電圧ＶＲＴは、固定直流電圧であるため、レベル
検出制御部６２Ａは、図７（ａ）のように、ディジタル
ＭＵＳＥ信号のレベル（すなわち振幅値）が小さいとき
には、下側基準電圧ＶＲＢを上げ、図７（ｂ）のよう
に、ディジタルＭＵＳＥ信号のレベルが大きいときに
は、下側基準電圧ＶＲＢを下げ、ディジタルＭＵＳＥ信
号のレベルが、規定のレベルとなるように制御する。従
って、上側基準電圧ＶＲＴと下側基準電圧ＶＲＢとの中
間電圧である中間基準電圧ＶＲＭであるクランプ電圧が
変動してしまう。
【００１０】本発明は、このような状況に鑑みてなされ
たものであり、アナログ入力信号に対する上側基準電圧
と下側基準電圧との中間の中間基準電圧が一定のＡ／Ｄ
コンバータを提供することを第１の目的とする。
たものであり、アナログ入力信号に対する上側基準電圧
と下側基準電圧との中間の中間基準電圧が一定のＡ／Ｄ
コンバータを提供することを第１の目的とする。
【００１１】本発明の第２の目的は、アナログ映像信号
をディジタル映像信号に変換するＡ／Ｄコンバータの基
準電圧を制御して、ディジタル映像信号のレベルを制御
する場合において、アナログ映像信号に対する上側基準
電圧と下側基準電圧との中間の中間基準電圧を一定にす
ることにある。
をディジタル映像信号に変換するＡ／Ｄコンバータの基
準電圧を制御して、ディジタル映像信号のレベルを制御
する場合において、アナログ映像信号に対する上側基準
電圧と下側基準電圧との中間の中間基準電圧を一定にす
ることにある。
【００１２】
【課題を解決するための手段】請求項１に記載のＡ／Ｄ
コンバータは、アナログ入力信号に対する上側基準電圧
と下側基準電圧との中間の中間基準電圧が変動しないよ
うに、上側基準電圧および下側基準電圧の双方を制御す
る制御手段（例えば、実施例のレベル検出制御部６２）
を備えることを特徴とする。
コンバータは、アナログ入力信号に対する上側基準電圧
と下側基準電圧との中間の中間基準電圧が変動しないよ
うに、上側基準電圧および下側基準電圧の双方を制御す
る制御手段（例えば、実施例のレベル検出制御部６２）
を備えることを特徴とする。
【００１３】請求項２に記載のレベル制御装置は、アナ
ログ映像信号（例えば、実施例のアナログＭＵＳＥ信
号）をディジタル映像信号に変換するＡ／Ｄコンバータ
（例えば、実施例のＡ／Ｄコンバータ４）の基準電圧を
制御して、ディジタル映像信号のレベルを制御するレベ
ル制御装置であって、アナログ映像信号に対する上側基
準電圧と下側基準電圧との中間の中間基準電圧が変動し
ないように、上側基準電圧および下側基準電圧の双方を
制御する制御手段（例えば、実施例のレベル検出制御部
６２）を備えることを特徴とするレベル制御装置。
ログ映像信号（例えば、実施例のアナログＭＵＳＥ信
号）をディジタル映像信号に変換するＡ／Ｄコンバータ
（例えば、実施例のＡ／Ｄコンバータ４）の基準電圧を
制御して、ディジタル映像信号のレベルを制御するレベ
ル制御装置であって、アナログ映像信号に対する上側基
準電圧と下側基準電圧との中間の中間基準電圧が変動し
ないように、上側基準電圧および下側基準電圧の双方を
制御する制御手段（例えば、実施例のレベル検出制御部
６２）を備えることを特徴とするレベル制御装置。
【００１４】
【作用】請求項１の構成のＡ／Ｄコンバータにおいて
は、制御手段が、アナログ入力信号に対する上側基準電
圧と下側基準電圧との中間の中間基準電圧が変動しない
ように、上側基準電圧および下側基準電圧の双方を制御
する。従って、中間基準電圧を一定にすることができ
る。
は、制御手段が、アナログ入力信号に対する上側基準電
圧と下側基準電圧との中間の中間基準電圧が変動しない
ように、上側基準電圧および下側基準電圧の双方を制御
する。従って、中間基準電圧を一定にすることができ
る。
【００１５】請求項２の構成のレベル制御装置において
は、制御手段が、アナログ映像信号に対する上側基準電
圧と下側基準電圧との中間の中間基準電圧が変動しない
ように、上側基準電圧および下側基準電圧の双方を制御
する。従って、中間基準電圧を一定にすることができ、
クランプ電圧を一定にすることができる。
は、制御手段が、アナログ映像信号に対する上側基準電
圧と下側基準電圧との中間の中間基準電圧が変動しない
ように、上側基準電圧および下側基準電圧の双方を制御
する。従って、中間基準電圧を一定にすることができ、
クランプ電圧を一定にすることができる。
【００１６】
【実施例】図１は、本発明によるＡ／Ｄコンバータを含
む自動レベル制御装置（すなわち、ＡＬＣ回路）の一実
施例の構成を示す。図１中、クランプ回路２、Ａ／Ｄコ
ンバータ４、ＭＵＳＥ信号処理部６の信号処理部６０お
よびクランプ制御部６４、ならびにクランプ電圧発生回
路８は、図４の従来例に示されたものと同一なので、こ
こでは説明しない。図１において、レベル検出制御部６
２および制御電圧発生回路１０が、それぞれ、図４の従
来例のレベル検出制御部６２Ａおよび制御電圧発生回路
１０Ａと異なる。
む自動レベル制御装置（すなわち、ＡＬＣ回路）の一実
施例の構成を示す。図１中、クランプ回路２、Ａ／Ｄコ
ンバータ４、ＭＵＳＥ信号処理部６の信号処理部６０お
よびクランプ制御部６４、ならびにクランプ電圧発生回
路８は、図４の従来例に示されたものと同一なので、こ
こでは説明しない。図１において、レベル検出制御部６
２および制御電圧発生回路１０が、それぞれ、図４の従
来例のレベル検出制御部６２Ａおよび制御電圧発生回路
１０Ａと異なる。
【００１７】レベル検出制御部６２は、ディジタル化さ
れたＭＵＳＥ信号を受けて、基準信号であるフレームパ
ルスの白レベルおよび黒レベルを検出し、これらのレベ
ルが、それぞれ、２３９／２５６および１６／２５６と
なるような上側基準電圧ＶＲＴおよび下側基準電圧ＶＲ
Ｂを制御電圧発生回路１０から発生させてＡ／Ｄコンバ
ータ４に供給する。この際、レベル検出制御部６２は、
上側基準電圧ＶＲＴと下側基準電圧ＶＲＢとの中間の中
間基準電圧ＶＲＭが変動しないように、上側基準電圧Ｖ
ＲＴおよび下側基準電圧ＶＲＢの双方を制御する。
れたＭＵＳＥ信号を受けて、基準信号であるフレームパ
ルスの白レベルおよび黒レベルを検出し、これらのレベ
ルが、それぞれ、２３９／２５６および１６／２５６と
なるような上側基準電圧ＶＲＴおよび下側基準電圧ＶＲ
Ｂを制御電圧発生回路１０から発生させてＡ／Ｄコンバ
ータ４に供給する。この際、レベル検出制御部６２は、
上側基準電圧ＶＲＴと下側基準電圧ＶＲＢとの中間の中
間基準電圧ＶＲＭが変動しないように、上側基準電圧Ｖ
ＲＴおよび下側基準電圧ＶＲＢの双方を制御する。
【００１８】例えば、ディジタルＭＵＳＥ信号のレベル
が小さいときには、レベル検出制御部６２は、図３
（ａ）に示されているように、下側基準電圧ＶＲＢを上
げると同時に上側基準電圧ＶＲＴを下げるように制御電
圧発生回路１０Ａを制御する。ディジタルＭＵＳＥ信号
のレベルが大きいときには、レベル検出制御部６２は、
図３（ｂ）に示されているように、下側基準電圧ＶＲＢ
を下げると同時に上側基準電圧ＶＲＴを上げるように制
御電圧発生回路１０Ａを制御する。このようにして、デ
ィジタルＭＵＳＥ信号のレベル（すなわち振幅値）を制
御すると、図３（ａ）（ｂ）に示されているように、ク
ランプ電圧である中間基準電圧ＶＲＭを一定にできる。
が小さいときには、レベル検出制御部６２は、図３
（ａ）に示されているように、下側基準電圧ＶＲＢを上
げると同時に上側基準電圧ＶＲＴを下げるように制御電
圧発生回路１０Ａを制御する。ディジタルＭＵＳＥ信号
のレベルが大きいときには、レベル検出制御部６２は、
図３（ｂ）に示されているように、下側基準電圧ＶＲＢ
を下げると同時に上側基準電圧ＶＲＴを上げるように制
御電圧発生回路１０Ａを制御する。このようにして、デ
ィジタルＭＵＳＥ信号のレベル（すなわち振幅値）を制
御すると、図３（ａ）（ｂ）に示されているように、ク
ランプ電圧である中間基準電圧ＶＲＭを一定にできる。
【００１９】上述した図１の実施例においては、Ａ／Ｄ
コンバータ４の基準電圧制御という簡易な手法でＭＵＳ
Ｅ信号のレベルを制御しながらも、中間基準電圧ＶＲＭ
を一定にできるので、クランプ回路２のクランプ電圧の
変動が無い。従って、レベル検出制御部６２から制御電
圧発生回路１０を介してＡ／Ｄコンバータ４に至るフィ
ードバック回路、およびクランプ制御部６４からクラン
プ電圧発生回路８を介してクランプ回路２に至るフィー
ドバック回路のそれぞれの定数を最適な値にすることが
できる。
コンバータ４の基準電圧制御という簡易な手法でＭＵＳ
Ｅ信号のレベルを制御しながらも、中間基準電圧ＶＲＭ
を一定にできるので、クランプ回路２のクランプ電圧の
変動が無い。従って、レベル検出制御部６２から制御電
圧発生回路１０を介してＡ／Ｄコンバータ４に至るフィ
ードバック回路、およびクランプ制御部６４からクラン
プ電圧発生回路８を介してクランプ回路２に至るフィー
ドバック回路のそれぞれの定数を最適な値にすることが
できる。
【００２０】なお、図１の実施例の場合、下側基準電圧
ＶＲＢおよび上側基準電圧ＶＲＴの双方を変化させるた
め、制御電圧発生回路１０用の回路は、図４の従来例の
制御電圧発生回路１０Ａ用の回路の２倍必要となる。し
かし、レベル検出制御部６２から出力される制御信号を
ＰＷＭパルスにすれば、制御電圧発生回路１０は、図６
にローパスフィルタ３４およびバッファアンプ３６をも
う１つずつ設けるだけでよい。
ＶＲＢおよび上側基準電圧ＶＲＴの双方を変化させるた
め、制御電圧発生回路１０用の回路は、図４の従来例の
制御電圧発生回路１０Ａ用の回路の２倍必要となる。し
かし、レベル検出制御部６２から出力される制御信号を
ＰＷＭパルスにすれば、制御電圧発生回路１０は、図６
にローパスフィルタ３４およびバッファアンプ３６をも
う１つずつ設けるだけでよい。
【００２１】また、制御電圧回路１０に、下側基準電圧
発生用の回路と、上側基準電圧発生用の回路とを含ま
せ、レベル検出制御部６２から出力される制御信号をＰ
ＷＭパルスにした場合、下側基準電圧発生用の回路に供
給する制御信号を反転させた信号を、上側基準電圧発生
用の回路の制御信号とするか、あるいは、逆に、上側基
準電圧発生用の回路に供給する制御信号を反転させた信
号を、下側基準電圧発生用の回路の制御信号とすればよ
く、レベル制御回路６２の変更は、図２に示されている
ように、インバータ１２を１つ追加するだけでよい。
発生用の回路と、上側基準電圧発生用の回路とを含ま
せ、レベル検出制御部６２から出力される制御信号をＰ
ＷＭパルスにした場合、下側基準電圧発生用の回路に供
給する制御信号を反転させた信号を、上側基準電圧発生
用の回路の制御信号とするか、あるいは、逆に、上側基
準電圧発生用の回路に供給する制御信号を反転させた信
号を、下側基準電圧発生用の回路の制御信号とすればよ
く、レベル制御回路６２の変更は、図２に示されている
ように、インバータ１２を１つ追加するだけでよい。
【００２２】
【発明の効果】請求項１のＡ／Ｄコンバータによれば、
アナログ入力信号に対する上側基準電圧と下側基準電圧
との中間の中間基準電圧が変動しないように、上側基準
電圧および下側基準電圧の双方を制御する制御手段を設
けたので、中間基準電圧を一定にすることができる。
アナログ入力信号に対する上側基準電圧と下側基準電圧
との中間の中間基準電圧が変動しないように、上側基準
電圧および下側基準電圧の双方を制御する制御手段を設
けたので、中間基準電圧を一定にすることができる。
【００２３】請求項２のレベル制御装置によれば、アナ
ログ映像信号に対する上側基準電圧と下側基準電圧との
中間の中間基準電圧が変動しないように、上側基準電圧
および下側基準電圧の双方を制御する制御手段を設けた
ので、、中間基準電圧を一定にすることができ、クラン
プ電圧を一定にすることができる。
ログ映像信号に対する上側基準電圧と下側基準電圧との
中間の中間基準電圧が変動しないように、上側基準電圧
および下側基準電圧の双方を制御する制御手段を設けた
ので、、中間基準電圧を一定にすることができ、クラン
プ電圧を一定にすることができる。
【図１】本発明によるＡ／Ｄコンバータを含む自動レベ
ル制御装置の一実施例の構成を示すブロック図である。
ル制御装置の一実施例の構成を示すブロック図である。
【図２】図１のレベル検出制御部６２および制御電圧発
生回路１０の一構成例を示すブロック図である。
生回路１０の一構成例を示すブロック図である。
【図３】図１の実施例の動作例を示す説明図である。
【図４】従来のＡ／Ｄコンバータを含む自動レベル制御
装置の一構成例を示すブロック図である。
装置の一構成例を示すブロック図である。
【図５】図４の制御電圧発生回路１０Ａの一構成例を示
すブロック図である。
すブロック図である。
【図６】図４の制御電圧発生回路１０Ａの別の構成例を
示すブロック図である。
示すブロック図である。
【図７】図４の従来例の動作例を示す接明図である。
２ クランプ回路 ４ Ａ／Ｄコンバータ ６ ＭＵＳＥ信号処理部 ８ クランプ電圧発生回路 １０ 制御電圧発生回路 １２ インバータ ６２ レベル検出制御部 ６４ クランプ制御部
Claims (2)
- 【請求項１】 アナログ入力信号に対する上側基準電圧
と下側基準電圧との中間の中間基準電圧が変動しないよ
うに、前記上側基準電圧および前記下側基準電圧の双方
を制御する制御手段を備えることを特徴とするＡ／Ｄコ
ンバータ。 - 【請求項２】 アナログ映像信号をディジタル映像信号
に変換するＡ／Ｄコンバータの基準電圧を制御して、前
記ディジタル映像信号のレベルを制御するレベル制御装
置において、 前記アナログ映像信号に対する上側基準電圧と下側基準
電圧との中間の中間基準電圧が変動しないように、前記
上側基準電圧および前記下側基準電圧の双方を制御する
制御手段を備えることを特徴とするレベル制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4078327A JPH05244006A (ja) | 1992-02-28 | 1992-02-28 | Ａ／ｄコンバータおよびレベル制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4078327A JPH05244006A (ja) | 1992-02-28 | 1992-02-28 | Ａ／ｄコンバータおよびレベル制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05244006A true JPH05244006A (ja) | 1993-09-21 |
Family
ID=13658877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4078327A Withdrawn JPH05244006A (ja) | 1992-02-28 | 1992-02-28 | Ａ／ｄコンバータおよびレベル制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05244006A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6275259B1 (en) | 1998-02-02 | 2001-08-14 | International Business Machines Corporation | Digital automatic gain control circuit for image system |
| JP2002057581A (ja) * | 2000-08-10 | 2002-02-22 | Sony Corp | サンプリング処理装置及びこれを用いた撮像装置 |
| KR100517543B1 (ko) * | 1998-03-09 | 2005-12-02 | 삼성전자주식회사 | 기준전압 제어기능을 갖는 아날로그/디지털 및 디지털/아날로그컨버터 |
| JP2006352656A (ja) * | 2005-06-17 | 2006-12-28 | Canon Inc | 映像信号処理装置 |
| KR100750100B1 (ko) * | 2001-06-13 | 2007-08-17 | 삼성전자주식회사 | 아날로그/디지털 변환기를 구비한 영상처리장치 |
-
1992
- 1992-02-28 JP JP4078327A patent/JPH05244006A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6275259B1 (en) | 1998-02-02 | 2001-08-14 | International Business Machines Corporation | Digital automatic gain control circuit for image system |
| KR100517543B1 (ko) * | 1998-03-09 | 2005-12-02 | 삼성전자주식회사 | 기준전압 제어기능을 갖는 아날로그/디지털 및 디지털/아날로그컨버터 |
| JP2002057581A (ja) * | 2000-08-10 | 2002-02-22 | Sony Corp | サンプリング処理装置及びこれを用いた撮像装置 |
| KR100750100B1 (ko) * | 2001-06-13 | 2007-08-17 | 삼성전자주식회사 | 아날로그/디지털 변환기를 구비한 영상처리장치 |
| JP2006352656A (ja) * | 2005-06-17 | 2006-12-28 | Canon Inc | 映像信号処理装置 |
| JP4541976B2 (ja) * | 2005-06-17 | 2010-09-08 | キヤノン株式会社 | 表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10276345A (ja) | 映像信号処理装置 | |
| JPH05244006A (ja) | Ａ／ｄコンバータおよびレベル制御装置 | |
| JP3088234B2 (ja) | 映像信号受信装置における適応形クランプ回路 | |
| JP3287365B2 (ja) | 映像信号処理装置 | |
| JPH0813111B2 (ja) | 自動利得制御回路 | |
| JPS62189885A (ja) | 自動利得制御装置 | |
| JP2957866B2 (ja) | マイクロコンピュータを用いたアナログ回路の制御装置 | |
| JP2754934B2 (ja) | クランプ装置 | |
| JPH05236497A (ja) | 映像信号処理回路 | |
| JPH0322763A (ja) | クランプ回路 | |
| JP3133363B2 (ja) | クランプ回路 | |
| JPH02306776A (ja) | 撮像装置における商用電源周波数フリツカ除去回路 | |
| KR930003283B1 (ko) | 음화 변환장치 | |
| KR100213011B1 (ko) | 직류레벨 재생회로 | |
| JPH08223009A (ja) | Ｐｗｍ信号変調復調回路 | |
| JPH0530384A (ja) | 映像アナログデイジタル変換器 | |
| JP2568056Y2 (ja) | テレビジョン信号の自動利得制御装置 | |
| JP2940264B2 (ja) | テレビジョン受像機 | |
| JPH11178005A (ja) | デジタルビデオエンコーダ | |
| JPH0870394A (ja) | Ａｌｃ／クランプ制御回路 | |
| JPH02165780A (ja) | 輪郭強調回路 | |
| JPS63318871A (ja) | 映像信号の黒レベル補正回路 | |
| JPS6187491A (ja) | 色信号処理回路 | |
| JPS59128882A (ja) | ビデオ信号のｐｃｍ装置 | |
| JPH03292064A (ja) | クランプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |