JPH05236497A - 映像信号処理回路 - Google Patents
映像信号処理回路Info
- Publication number
- JPH05236497A JPH05236497A JP7214892A JP7214892A JPH05236497A JP H05236497 A JPH05236497 A JP H05236497A JP 7214892 A JP7214892 A JP 7214892A JP 7214892 A JP7214892 A JP 7214892A JP H05236497 A JPH05236497 A JP H05236497A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clamp
- signal
- video signal
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】
【目的】 マトリックス回路を省略することにより映像
信号波形の劣化を減少させることのできる映像信号処理
回路を得る。 【構成】 クランプ回路４，５，６とバイアス制御回路
７，８，９とを設け、マトリックス処理を行わずにバイ
アス制御回路７，８，９によりクランプ回路４，５，６
の入力信号の種類によるペデスタルレベルの違いをバイ
アス調整し、直流成分を生成する。 【効果】 映像信号波形の劣化が低減でき、ハードウエ
アも小型が可能である。
信号波形の劣化を減少させることのできる映像信号処理
回路を得る。 【構成】 クランプ回路４，５，６とバイアス制御回路
７，８，９とを設け、マトリックス処理を行わずにバイ
アス制御回路７，８，９によりクランプ回路４，５，６
の入力信号の種類によるペデスタルレベルの違いをバイ
アス調整し、直流成分を生成する。 【効果】 映像信号波形の劣化が低減でき、ハードウエ
アも小型が可能である。
Description
【０００１】
【産業上の利用分野】この発明は、Ｒ，Ｇ，Ｂ信号又は
Ｙ，Ｐb ，Ｐr 信号に対して各々ペデスタルレベルをコ
ントロールするバイアス制御機能を備えた映像信号処理
回路に関するものである。
Ｙ，Ｐb ，Ｐr 信号に対して各々ペデスタルレベルをコ
ントロールするバイアス制御機能を備えた映像信号処理
回路に関するものである。
【０００２】
【従来の技術】図３は従来のＨＤＴＶ信号の入力処理回
路を示すブロック図であり、図において、１はＹ信号又
はＧ信号の入力端子、２はＰb （Ｂ−Ｙ）信号又はＢ信
号の入力端子、３はＰr （Ｒ−Ｙ）信号又はＲ信号の入
力端子、１４はＢ，Ｒ信号をＰb ，Ｐr 信号に変換する
マトリックス回路、４，５，６は直流レベルをクランプ
するクランプ回路、１０はレベルクランプのためのクラ
ンプパルス発生回路、１１，１２，１３はクランプされ
た信号をディジタル化するＡ／Ｄ変換器である。
路を示すブロック図であり、図において、１はＹ信号又
はＧ信号の入力端子、２はＰb （Ｂ−Ｙ）信号又はＢ信
号の入力端子、３はＰr （Ｒ−Ｙ）信号又はＲ信号の入
力端子、１４はＢ，Ｒ信号をＰb ，Ｐr 信号に変換する
マトリックス回路、４，５，６は直流レベルをクランプ
するクランプ回路、１０はレベルクランプのためのクラ
ンプパルス発生回路、１１，１２，１３はクランプされ
た信号をディジタル化するＡ／Ｄ変換器である。
【０００３】次に動作について説明する。入力端子１，
２，３にＧ，Ｂ，Ｒ信号が入力した時は、マトリックス
回路１４によってＧ，Ｒ，Ｂ信号はマトリックス比に応
じて振幅決定され、線形的な足し合わせを行うことによ
り、Ｙ，Ｐb ，Ｐr 信号に変換された後、クランプ回路
４，５，６で各々直流成分を再生し、Ａ／Ｄ変換器１
１，１２，１３の量子化レベルを決定するようにしてい
る。なお、入力端子１，２，３にＹ，Ｐb ，Ｐr 信号が
入力されたときは、直接クランプ回路４，５，６に加え
られる。
２，３にＧ，Ｂ，Ｒ信号が入力した時は、マトリックス
回路１４によってＧ，Ｒ，Ｂ信号はマトリックス比に応
じて振幅決定され、線形的な足し合わせを行うことによ
り、Ｙ，Ｐb ，Ｐr 信号に変換された後、クランプ回路
４，５，６で各々直流成分を再生し、Ａ／Ｄ変換器１
１，１２，１３の量子化レベルを決定するようにしてい
る。なお、入力端子１，２，３にＹ，Ｐb ，Ｐr 信号が
入力されたときは、直接クランプ回路４，５，６に加え
られる。
【０００４】
【発明が解決しようとする課題】従来の入力処理回路は
以上のように構成されているので、マトリックス回路１
４により映像信号の波形劣化が生じると共に、マトリッ
クス回路１４の回路規模が大きくなるなどの問題点があ
った。
以上のように構成されているので、マトリックス回路１
４により映像信号の波形劣化が生じると共に、マトリッ
クス回路１４の回路規模が大きくなるなどの問題点があ
った。
【０００５】この発明は上記のような問題点を解消する
ためになされたもので、映像信号の波形の品質を向上で
きるとともに、回路を小形化、低コスト化できる映像信
号処理回路を提供することを目的とする。
ためになされたもので、映像信号の波形の品質を向上で
きるとともに、回路を小形化、低コスト化できる映像信
号処理回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】この発明に係る映像信号
処理回路は、Ｒ，Ｇ，Ｂ信号又はＹ，Ｐb ，Ｐr 信号に
対応したペデスタルレベルを同一のクランプレベルにバ
イアス制御するバイアス制御回路を設けたものである。
処理回路は、Ｒ，Ｇ，Ｂ信号又はＹ，Ｐb ，Ｐr 信号に
対応したペデスタルレベルを同一のクランプレベルにバ
イアス制御するバイアス制御回路を設けたものである。
【０００７】
【作用】この発明における映像信号処理回路は、Ｒ，
Ｇ，Ｂ信号あるいはＹ，Ｐb ，Ｐr 信号いずれの入力に
おいても、各ペデスタルレベルがバイアス制御回路とク
ランプ回路とにより同一に直流再生され、入力処理の場
合はこのレベルを次段のＡ／Ｄ変換器の量子化レベルと
して処理できる。
Ｇ，Ｂ信号あるいはＹ，Ｐb ，Ｐr 信号いずれの入力に
おいても、各ペデスタルレベルがバイアス制御回路とク
ランプ回路とにより同一に直流再生され、入力処理の場
合はこのレベルを次段のＡ／Ｄ変換器の量子化レベルと
して処理できる。
【０００８】
【実施例】実施例１．以下、この発明の一実施例を図に
ついて説明する。図１はこの発明をＨＤＴＶ信号の入力
処理回路に適用した場合のブロック図であり、図３と対
応する部分には同一符号を付して説明を省略する。図１
において、７，８，９はバイアス制御回路で、クランプ
回路４，５，６から出力された信号をこのバイアス制御
回路７，８，９へ入力し、これをフィードバック信号と
してクランプ回路４，５，６を制御する。
ついて説明する。図１はこの発明をＨＤＴＶ信号の入力
処理回路に適用した場合のブロック図であり、図３と対
応する部分には同一符号を付して説明を省略する。図１
において、７，８，９はバイアス制御回路で、クランプ
回路４，５，６から出力された信号をこのバイアス制御
回路７，８，９へ入力し、これをフィードバック信号と
してクランプ回路４，５，６を制御する。
【０００９】次に動作について説明する。入力端子１，
２，３より入力したＧ，Ｂ，Ｒ信号又はＹ，Ｐb ，Ｐr
信号は、それぞれクランプ回路４，５，６に入力され
る。クランプ回路４，５，６では、ペデスタル期間のレ
ベルを抽出し、バイアス制御回路７，８，９により各ペ
デスタルレベルの直流成分を制御する。また、このバイ
アス制御回路７，８，９は、Ｇ，Ｂ，Ｒ信号又はＹ，Ｐ
b ，Ｐr 信号入力に応じてそれぞれの基準電圧が設定で
きる構成となっており、どちらの入力信号に対しても同
一のクランプレベルを出力できる働きをする。この基準
電圧の設定方法としては、例えば、各基準電圧を生成す
る抵抗を入力信号に応じて外部より手動で切替える方法
などがある。
２，３より入力したＧ，Ｂ，Ｒ信号又はＹ，Ｐb ，Ｐr
信号は、それぞれクランプ回路４，５，６に入力され
る。クランプ回路４，５，６では、ペデスタル期間のレ
ベルを抽出し、バイアス制御回路７，８，９により各ペ
デスタルレベルの直流成分を制御する。また、このバイ
アス制御回路７，８，９は、Ｇ，Ｂ，Ｒ信号又はＹ，Ｐ
b ，Ｐr 信号入力に応じてそれぞれの基準電圧が設定で
きる構成となっており、どちらの入力信号に対しても同
一のクランプレベルを出力できる働きをする。この基準
電圧の設定方法としては、例えば、各基準電圧を生成す
る抵抗を入力信号に応じて外部より手動で切替える方法
などがある。
【００１０】実施例２．なお、上記実施例１は、この発
明をＨＤＴＶ信号の入力処理回路に適用した場合である
が、図２に示すように、ＨＤＴＶ信号の出力処理回路に
適用してもよい。図２において、１５，１６，１７はＤ
／Ａ変換器で、ディジタルのＹ，Ｐb ，Ｐr 信号又は
Ｇ，Ｒ，Ｂ信号をアナログ信号に変換してクランプ回路
４，５，６に加える。また、バイアス制御回路７，８，
９は上記各アナログ信号に応じてクランプ回路４，５，
６を制御するように成されている。
明をＨＤＴＶ信号の入力処理回路に適用した場合である
が、図２に示すように、ＨＤＴＶ信号の出力処理回路に
適用してもよい。図２において、１５，１６，１７はＤ
／Ａ変換器で、ディジタルのＹ，Ｐb ，Ｐr 信号又は
Ｇ，Ｒ，Ｂ信号をアナログ信号に変換してクランプ回路
４，５，６に加える。また、バイアス制御回路７，８，
９は上記各アナログ信号に応じてクランプ回路４，５，
６を制御するように成されている。
【００１１】
【発明の効果】以上のように、この発明によれば、クラ
ンプ回路の入力又は出力に応じてこのクランプ回路を制
御するバイアス制御回路を設けて各信号のクランプレベ
ルを統一するように構成したので、マトリックス回路を
省略して回路構成を簡略化できると共に、波形劣化がな
くなり、高品質の映像信号が得られる効果がある。
ンプ回路の入力又は出力に応じてこのクランプ回路を制
御するバイアス制御回路を設けて各信号のクランプレベ
ルを統一するように構成したので、マトリックス回路を
省略して回路構成を簡略化できると共に、波形劣化がな
くなり、高品質の映像信号が得られる効果がある。
【図１】この発明の一実施例による入力処理回路を示す
ブロック図である。
ブロック図である。
【図２】この発明の他の実施例による出力処理回路を示
すブロック図である。
すブロック図である。
【図３】従来のＨＤＴＶ信号の入力処理回路を示すブロ
ック図である。
ック図である。
４ クランプ回路 ５ クランプ回路 ６ クランプ回路 ７ バイアス制御回路 ８ バイアス制御回路 ９ バイアス制御回路 １０ クランプパルス発生回路
Claims (1)
- 【請求項１】 輝度信号又はこれと同等の色信号の直流
レベルクランプを行うクランプ回路と、色差信号又は他
の色信号の直流レベルクランプを行うクランプ回路と、
上記各クランプ回路の出力又は入力に応じて上記各クラ
ンプ回路をそれぞれ制御するバイアス制御回路と、上記
バイアス制御回路にクランプパルスを与えるクランプパ
ルス発生回路とを備えた映像信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7214892A JPH05236497A (ja) | 1992-02-24 | 1992-02-24 | 映像信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7214892A JPH05236497A (ja) | 1992-02-24 | 1992-02-24 | 映像信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05236497A true JPH05236497A (ja) | 1993-09-10 |
Family
ID=13480894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7214892A Pending JPH05236497A (ja) | 1992-02-24 | 1992-02-24 | 映像信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05236497A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003158749A (ja) * | 2001-08-31 | 2003-05-30 | Thomson Licensing Sa | カラービデオ表示信号プロセッサ |
-
1992
- 1992-02-24 JP JP7214892A patent/JPH05236497A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003158749A (ja) * | 2001-08-31 | 2003-05-30 | Thomson Licensing Sa | カラービデオ表示信号プロセッサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6219107B1 (en) | Automatic AGC bias voltage calibration in a video decoder | |
| GB2140636A (en) | Anaolg-to-digital conversion apparatus including double dither signal sources | |
| JPH05236497A (ja) | 映像信号処理回路 | |
| JPH01226284A (ja) | 自動利得制御装置 | |
| JPH05244006A (ja) | Ａ／ｄコンバータおよびレベル制御装置 | |
| JP3487074B2 (ja) | 映像信号クランプ装置及び方法 | |
| JPH02203677A (ja) | 撮像装置 | |
| JP3088234B2 (ja) | 映像信号受信装置における適応形クランプ回路 | |
| JPH07105899B2 (ja) | デジタル・ビデオ信号処理装置 | |
| JPH08274639A (ja) | アナログ−デジタル変換において多成分アナログ信号に付加されるノイズを減少させるためのシステムおよび方法 | |
| JP3006291B2 (ja) | テレビジョンカメラのアナログ／ディジタル変換装置 | |
| JPH01293076A (ja) | クランプ付ａ／ｄ変換器 | |
| JP2608266B2 (ja) | 撮像装置 | |
| US6031476A (en) | Digital to analog converter with current supply for suppressing current during a synchronization signal | |
| JP2608267B2 (ja) | 撮像装置 | |
| JP2608265B2 (ja) | 撮像装置 | |
| JPS59128882A (ja) | ビデオ信号のｐｃｍ装置 | |
| JP2568056Y2 (ja) | テレビジョン信号の自動利得制御装置 | |
| JPH0323778A (ja) | 映像信号クランプ回路 | |
| KR930003283B1 (ko) | 음화 변환장치 | |
| JPH02179185A (ja) | クランプ付ａ／ｄ変換器 | |
| JPH05145943A (ja) | 映像信号処理回路 | |
| JPH05235764A (ja) | アナログ／ディジタル変換装置 | |
| JPS61190760A (ja) | 記録再生装置 | |
| JPS63311874A (ja) | 誤差修正回路 |