JPH07105899B2 - デジタル・ビデオ信号処理装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、デジタル・ビデオ信号処理技術を使用した
ビデオ信号処理装置における画像表示装置駆動用回路に
関するものである。

〔発明の背景〕

インタナシヨナル・テレホン・アンド・テレグラフ（IT
T）社の国際半導体グループ（西ドイツ、フライブル
ク）が最近提案したデジタル・テレビジヨン信号処理方
式が、ITT社発行の刊行物「VLSI デジタルTV システ
ム−デイジツト2000」に紹介されている。この方式で
は、カラー・ビデオ信号が、デジタル（２進数）形式で
処理された後、画像表示用映像管に供給される前にデジ
タル−アナログ変換器によつてアナログ形式に変換され
る。このアナログ・カラー・ビデオ信号は、アナログ・
バツフア増幅器とビデオ出力映像管駆動増幅器を介して
映像管に供給されるもので、上記駆動増幅器は映像管の
強度制御電極を駆動するに適した高レベルのビデオ出力
信号を生成する。

そこで、出力デジタル−アナログ変換器と映像管駆動器
の両機能が組合わせられていて、それによりアナログ映
像管駆動増幅器の必要が無くかつアナログ映像管駆動段
に付帯する種々の問題が無くなるような、デジタル・ビ
デオ信号処理方式を提供することが望まれている。

〔発明の概要〕

従つて、この発明の原理に従つて、デジタル・ビデオ信
号処理技術を使用した、テレビジヨン受像機または同様
にビデオ信号処理方式における映像管の陰極のような強
度制御電極を直接駆動し得るビデオ信号用デジタル−ア
ナログ変換器を、こゝに提供するものである。こゝに開
示する駆動段の一実施例においては、高電圧VMOS FET
出力装置を使用し、この装置はデジタル・ビデオ入力で
切換えられる定電流源と共に動作して、切換えられた定
電流信号の総和から映像管の陰極強度制御電極を直接駆
動するに適した駆動強度信号すなわち出力高電圧アナロ
グ信号を発生させるように作用する。

〔詳細な説明と実施例〕

以下、添付の図面を参照して詳細に説明する。

第１図に示すカラーテレビジヨン受像機の要部におい
て、信号源10から供給されるアナログ・カラーテレビジ
ヨン・ビデオ信号は、アナログ−デジタル変換器（AD
C）12によつてデジタル（２進数）形式に変換され、次
いで、輝度およびクロミナンス信号処理回路と処理され
た輝度およびクロミナンス信号を合成するための回路と
を含むデジタル・ビデオ信号処理器14で処理されて、複
数の出力カラー画像表示信号ｒ、ｇおよびｂとなる。こ
の例では、各ｒ、ｇおよびｂ信号はそれぞれ２進数の８
ビツト・デジタル信号（２⁰……２⁷）で表わされてお
り、画像表示装置駆動回路を構成しているデジタル−ア
ナログ変換駆動器（コンバータ／ドライバ）段20R、20G
および20Bの２進数入力にそれぞれ供給される。駆動器2
0R、20Bおよび20Gから供給される高レベルのＲ、Ｇおよ
びＢアナログ出力信号は、それぞれ、画像表示装置であ
るカラー映像管25の陰極強度制御電極に対して、この電
極を直接駆動するに足る大きさを持った駆動強度信号と
して、直接印加される。上記の変換駆動器段はすべて同
様な構成および動作をもつものであるから、駆動器20R
の構成と動作についてのみ詳しく説明する。

この８ビツト（２⁰……２⁷）ｒデジタル信号は、バツフ
アおよびレベルシフト回路を含む入力インタフエース回
路30に結合される。インタフエース30とこれに含まれる
上記回路とは変換駆動器段自身の一部であつて、上記含
まれている回路は、信号源14から供給されるデジタル信
号の論理レベルをこの変換駆動段中の他の回路の要求と
両立するような別の論理レベルにシフトすることによつ
て、論理回路に融通性を与えるものである。

インタフエース30からのデジタル出力信号はそれぞれ電
子的電流スイツチS0〜S7（簡単化のため電気機械的スイ
ツチとして図示してある）の制御入力に印加される。こ
れらの入力は２進的に重み付けされた定電流源I0〜I7に
それぞれ結合されている。スイツチS0〜S7は、各々第１
と第２の出力を有し、第１出力は共通に接続されて端子
T1を介して抵抗32に接続されている。第２の出力はそれ
ぞれ付属の高電圧MOS出力トランジスタQ0〜Q7のソース
電極に別々に接続されている。これらのトランジスタ
は、西ドイツのフライブルク市のITTから市販されてい
るBS107型装置或いは西ドイツのミユンヘン市のシーメ
ンス社から市販されているBSS93型装置のような、エン
ハンスメント・モードVMOS（縦型MOS）FET装置であるこ
とが好ましい。

VMOSトランジスタQ0〜Q7は、並列結合された縦型に（横
型ではなくて）構成された半導体装置に相当するもの
で、これら単独でまたはスイツチS0〜S7、電流源I0〜I7
およびインタフエース回路30と一緒に共通の集積回路基
板上に容易に形成することができる。

VMOS装置Q0〜Q7は縦軸に沿つて配列されたドレンおよび
ソース電極を有し、この構造はゲート、ソースおよびド
レン素子を同じ面に有する横型装置の構造とは対照的で
ある。VMOS装置の構造に関する情報は、たとえば、米国
特許第4364073号明細書中に開示されている。一つの型
式のVMOS装置の物理的構造は、また、1984年８月27日付
の米国特許出願第644397号明細書（特開61-61527号公報
対応）にも記載されている。この米国出願には、テレビ
ジヨン受像機の映像管のような画像表示装置の高電圧強
度制御電極を直接駆動することのできるVMOSデジタル−
アナログ信号変換器が開示されている。特に、この米国
出願には、ソース領域の寸法形状が高周波応答を呈する
と共に電力消費を小さくするように形成されている複数
個のVMOS出力装置を持つた優れた変換駆動器段が記載さ
れている。

このVMOS出力装置の縦型構造は、映像管の高電圧陰極を
直接駆動できるような、定格降伏電圧の高いこれら装置
の製造を容易化する。VMOS FET出力装置は、また、特に
バイポーラトランジスタの高電圧スイツチング特性に比
較した場合に、実質的に相等しいターンオンおよびター
ンオフ遅延を持つ相互に均一な高電圧高速スイツチング
特性を呈する利点がありまた好ましくないスイツチング
過渡現象（グリツチ）が事実上除かれる特徴がある。VM
OS出力装置のターンオン時間とターンオフ時間は、被ス
イツチ電圧の大きさには実質的に影響を受けないので、
高電圧映像管の駆動ができるのである。更に、VMOS技法
によれば、共通のゲート電極および共通のドレン電極を
持つた低原価の集積VMOS装置アレイを容易に作ることが
できる。

出力装置Q0〜Q7のゲート電極は基準電位源＋Ｖに共通に
接続され、また出力ドレン電極は出力負荷インピーダン
ス35に共通に接続されていて、その負荷インピーダンス
35の両端間に高レベルのアナログ信号Ｒが発生して出力
端子T2に現われる。従つて、装置Q0〜Q7は、スイツチS0
〜S7を介して各ソース電極に流れる電流に対して利得１
の電流増幅器として共通ゲート形に接続されている。

電流源I0〜I7からの電流は、インタフエース30からの２
進出力信号（２⁰……２⁷）の論理状態によつて決まるス
イツチS0〜S7の個々のとる位置に従つて、このスイツチ
群により、端子T1と抵抗32か出力装置Q0〜Q7の何れかへ
導入かれる。アナログ映像管陰極駆動電圧は、負荷抵抗
35の値とこの抵抗35中を流れる装置Q0〜Q7の出力電流の
和すなわち合成ドレン電流の大きさの関数として、出力
合成点をなす端子T2に生ずる。この出力端子T2に生成さ
れる信号は、負荷抵抗35と映像管陰極に付帯するキヤパ
シタンスとによつて適切な低域通過濾波作用を受ける。

端子T1に現われる抵抗32上に生ずる電圧は、抵抗35の両
端間に生ずる陰極駆動電圧の相補（逆）位相分に相当す
るもので、たとえば陰極駆動電圧を低電圧点でモニタす
る必要があるような装置や、1984年８月27日付米国特許
出願第644453号明細書（特開昭61-62279号公報対応）中
に開示されている形式の高周波補償回路に関連して信号
処理用に相補信号を用いる装置などにとつては、有効な
ものである。上記の米国特許出願明細書中に記載されて
いるように、端子T2に発生したビデオ出力信号の一部は
抵抗32の両端間に生じた相補信号と合成された後、出力
回路の寄生キヤパシタンス効果のためにビデオ出力陰極
駆動信号中に不足している高周波数成分を表わす高周波
数信号を生成する。この生成された信号は駆動段の入力
に供給されて、ビデオ出力信号に現われる高周波数成分
の不足を補なう。

以上説明した高電圧変換駆動装置は、後続する付加増幅
段を必要とせずに映像管の陰極を直接駆動することがで
きると共に集積回路として構成できる利点がある。更
に、この装置は、アナログ映像管駆動段に付帯する多く
の不利を蒙らないという特長もある。たとえば、アナロ
グ映像管駆動段は、映像管駆動回路に帰還回路を設けて
補償しない限り非直線性を呈する可能性がある。しか
し、帰還を使用すると特に広帯域の駆動段では安定性の
点で問題が生ずる。アナログ駆動段は、また、信号振幅
の振れ（エクスカージヨン）の上昇および下降時間が等
しくなく、更に帰還により補償しないと大信号状態のと
きに立上り速度（スリユーレート）に問題を生ずる可能
性がある。

第2a図は、第１図に示した電流スイツチのうちの１つ
（たとえば、S7）でバイポーラ素子型のものを示す。こ
のバイポーラ型電流スイツチは、エミツタを相互に結合
した差動入力形の構成をとるNPNトランジスタ40と41を
具えている。２進情報ビツト２⁷に関係をもち同ビツト
から取出される互に逆相の２つの信号がインタフエース
30の出力に現われ、トランジスタ40と41のベース電極を
駆動して、これらトランジスタのコレクタ出力電流を互
に逆相関係に変化させる。トランジスタ40と41に流れる
この電流は定電流源17から供給される。トランジスタ40
のコレクタ出力電流は第１図の出力装置Q7の入力ソース
電極に与えられ、またトランジスタ41のコレクタ出力電
流は第１図の端子T1と抵抗32に流される。

第2b図は、第１図の電流スイツチのうちの１つ（たとえ
ば、S7）のMOS FET型のものを示す。この電流スイツチ
は、ソースが相互結合された１対のMOS装置42と43を有
し、これらは電流源I7から動作電流の供給を受けるもの
で、トランジスタ43のゲートに結合されるスイツチング
信号を介してシングルエンデツド形駆動を受ける。スイ
ツチング信号はインタフエース30からの２進数情報の２
⁷ビツト出力信号から取出される。トランジスタ42と43
のドレン出力電流は、第１図の出力装置Q7の入力ソース
電極に、および第１図の端子T1と抵抗32に、それぞれ供
給される。第2b図の構成では抵抗32は端子T1と正電位点
間に接続されている。

第2c図は、第１図における２進重み付けされた電流の電
流源I0〜I7に適当する構成を示す。各電流源は、たとえ
ば電流源I7についてはトランジスタ50であるようなNPN
トランジスタを含み、そのコレクタ出力を付属電流スイ
ツチに、エミツタ電極を２進重み付けR/2R抵抗ラダー回
路に、結合している。これらの電流源は、NPN電流源ト
ランジスタのベース電極に増幅器52から供給される利得
制御電圧GCに応じて、利得制御することもできる。従つ
て、第１図のデジタル−アナログ変換駆動器段の利得
は、たとえば視聴者の手動コントラスト調節器から取出
されるコントラスト制御電圧を表わすものであるよう
な、制御電圧GCの大きさの関数として、変化させること
ができる。

第３図は、第１図のトランジスタQ0〜Q7から成る変換駆
動器段と組合せ使用される出力DC安定化回路を示し、第
１図と共通の素子には同一参照数字が付されている。こ
のDC安定化回路は、Ｂ＋動作電源電圧の変動と、他のＢ
＋変動源の中でもＢ＋電源中の垂直周波数リツプルと、
の補償を行ない、安定化されたＢ＋動作電源電圧の必要
性を除くものである。

このDC安定化回路は、たとえば、各水平消去期間のいわ
ゆるバツクポーチ部分をカバーするサンプリング・パル
スSPに応動して各水平画像消去期間の間導通するように
キー制御される、演算相互コンダクタンス増幅器62を持
つている。この増幅器62は、サンプリング・パルスSPに
より導通するようにキー制御されると、基準電圧源65か
らの入力電圧と分圧抵抗60と61の接続点から得られる入
力電圧とを比較する。上記の両抵抗は、映像管陰極信号
路と駆動器の負荷抵抗35とに結合されているので、両抵
抗60と61の接続点に生ずる電圧は、ビデオ信号変調が存
在しない水平消去期間中のこの駆動段のDC出力レベルの
大きさに関係したものとなる。増幅器62への両入力間の
大きさの差を表わす誤差信号はキヤパシタ68に蓄積され
て、高電圧VMOS制御トランジスタQ8のゲート入力に印加
される。この誤差信号は、負荷抵抗35中の電流が増幅器
62の両入力電圧間のレベル差を最小に減らすような極性
に変化させられるように、トランジスタQ8の導通を変え
て、水平消去レベルと出力端子T2のDCトランジスタを安
定化させる。こうして、増幅器62とトランジスタQ8を含
む安定化回路は帰還作用により増幅器62の両入力電圧を
実質的に同じレベルに維持する。これは出力端子T2にお
ける静的DCレベルが実質的に一定の所望状態に相当す
る。

分圧抵抗61は、図示のように可変型として、端子T2に生
ずる映像管陰極のDCバイアスを手動調節する手段とする
こともできる。すなわち、抵抗61を調節すれば、帰還DC
安定化回路の動作を通じて映像管陰極バイアスを所望の
レベルに設定することができる。

画像コントラスト制御と白バランス制御とを、第４図に
示すような構成で、各変換駆動器段20R、20Gおよび20B
に対して行なうことができる。各駆動段における＋VRと
−VR入力は、第2c図に示しかつ説明したように各電流源
回路に対属している入力に相当するものである。視聴者
が調節できるポテンシオメーター71はその可動腕にアナ
ログ・コントラスト制御電圧CCを生成する。このコント
ラスト制御電圧は、バツフア増幅器70を介し、更に可調
整抵抗72a、72bおよび72cを経て各駆動器段の電流源の
＋VR入力に供給される。これらの可調整抵抗は、装置の
調整設定期間に各駆動器段の信号利得を個別に調整する
ための手動白バランス制御器として働き、白画像を表わ
すビデオ信号の入力があつたとき映像管が適正な白画像
表示を行なうようにする。すなわち、各駆動器段の利得
は、第2c図に示されるように各駆動器段に対する電流源
I0〜I7の導通を制御することにより、コントラスト制御
ポテンシオメータ71と各可調整抵抗72a、72bおよび72c
の設定に従つて、アナログ式に変えることができる。

デジタル・ビデオ信号処理装置におけるこのアナログ利
得制御の仕方は、コントラスト制御と白バランス制御に
必要な付加的なダイナミツク範囲に対応させるための１
個またはそれ以上の余分なデジタル情報ビツト（たとえ
ば、８ビツトでなく９ビツト）を必要としないという長
所がある。すなわち、こゝに説明した利得制御機構はデ
ジタル情報ビツトを節約して、デジタル処理回路の大き
さと複雑さを不要に増加させることはない。表示される
画像の明るさとコントラストを制御するために視聴者の
操作で生ずる制御信号が、ビデオ信号の大きさを制御す
るためにデジタル形式でなくアナログ形式で利用される
ような、ビデオ出力VMOS変換駆動器段を使用したデジタ
ル・ビデオ信号処理および表示装置に関するこれ以上の
説明は、1984年８月27日付の米国特許出願第644400号明
細書（特開61-61571号公報対応）に記載されている。

第5a図と第5b図は任意に選択使用できる出力バツフア回
路で、駆動器段の高周波数応答特性を改善できるもので
ある。特に、この図示したバツフア回路によれば、高周
波数信号の応答に余り大きな損失を生ずることなしに、
駆動器段の負荷インピーダンス35（第１図の抵抗35）の
値を増大させることができる。

第5a図において、NPNトランジスタ80とPNPトランジスタ
81は、相補形エミツタホロワ段として接続されていてそ
の両ベース入力は駆動器段の出力端子T2にまた両エミツ
タ出力は映像管の陰極に結合される。第5b図は、NPNト
ランジスタ85とダイオード86を図示のように接続した能
動負荷型出力バツフアである。第5a図の相補形ホロワ段
は一層対称的な応答特性を呈する点で好ましい。

【図面の簡単な説明】

第１図はこの発明による一例表示装置駆動回路であるデ
ジタル−アナログ変換駆動器を含むカラーテレビジヨン
受像機の一部構成を示す図、第2a図乃至第2c図は第１図
に示した変換駆動器の部分の回路の詳細を示す図、第３
図は第１図に示した変換駆動器の出力DCレベルを安定化
させるための構成を示す図、第４図は第１図に示された
変換駆動器に付属するコントラスト制御および白バラン
ス制御器の構成を示す図、第5a図および第5b図は第１図
の変換駆動器と共に使用することのできる出力回路を示
す図である。 12……デジタル・ビデオ信号の信号源、25……画像表示
装置、20R、20G、20B……表示装置駆動回路（デジタル
−アナログ変換駆動器段）、30……信号変換駆動手段の
入力、T2……出力合成点（出力端子）。

Claims (1)

【特許請求の範囲】
1. 【請求項１】複数のビットを含む、ビデオ情報を表わす
   デジタル信号の信号源と； 強度制御電極を有する画像表示装置と； 上記デジタル信号のそれぞれのビットを受入れる複数の
   入力と、上記デジタル信号の上記複数のビットに対応す
   る信号を出力合成点において合成して、上記表示装置の
   制御電極に直接結合されてその制御電極を駆動するアナ
   ログ駆動強度信号を生成する手段とを持った表示装置駆
   動回路と； を具備して成るデジタル・ビデオ信号処理装置。