DE3530444C2 - Digitales Videosignalverarbeitungssystem - Google Patents
Digitales VideosignalverarbeitungssystemInfo
- Publication number
- DE3530444C2 DE3530444C2 DE3530444A DE3530444A DE3530444C2 DE 3530444 C2 DE3530444 C2 DE 3530444C2 DE 3530444 A DE3530444 A DE 3530444A DE 3530444 A DE3530444 A DE 3530444A DE 3530444 C2 DE3530444 C2 DE 3530444C2
- Authority
- DE
- Germany
- Prior art keywords
- driver
- electrodes
- video signal
- processing system
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N11/00—Colour television systems
- H04N11/04—Colour television systems using pulse code modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Picture Signal Circuits (AREA)
- Television Receiver Circuits (AREA)
- Analogue/Digital Conversion (AREA)
- Studio Circuits (AREA)
- Processing Of Color Television Signals (AREA)
Description
Die Erfindung betrifft ein digitales Videosignalverarbei
tungssystem mit den im Oberbegriff des Anspruchs 1 angegebe
nen Merkmalen.
Aus dem Artikel "Einfacher Digital-Analog-Umsetzer" von
K. Schreiter in der Zeitschrift "radio fernsehen elektronik",
Band 27, 1978, Heft 1, Seiten 53 und 54, ist ein einfacher
und billiger D/A-Umsetzer beschrieben, der für einen Langzeit-
Rampengenerator mit einer Periodendauer von 30 Minuten bis
36 Stunden vorgesehen ist und dessen Ausgangsspannungsfehler
unter 0,1% liegt. Dieser bekannte Umsetzer arbeitet mit einer
Widerstandsmatrix, deren Widerstände über Bipolartransistoren
geschaltet werden, und liefert eine maximale Ausgangsspan
nung von 10 Volt. Ferner ist aus der DE 33 34 364 ein D/A-
Wandler für eine Geisterbildauslöschungsschaltung bekannt,
bei dem als geschaltete Stromquellen arbeitende MOSFETs ver
wendet werden, um den einzelnen Bitstellen einer Digitalzahl
entsprechende Ströme an einen Summierungswiderstand zu lie
fern, dessen Spannungsabfall als Analogwert weiterverarbeitet
werden kann.
Kürzlich ist von der Worldwide Semiconductor Group (Freiburg,
West-Deutschland) ein digitales Fernsehsignal-Verarbeitungs
system vorgestellt worden, das in einer Veröffentlichung der
ITT Corporation mit dem Titel "VLSI Digital TV System -
DTGIT 2000" beschrieben ist. Bei diesem System werden Farb
videosignale, nachdem sie in digitaler (binärer) Form ver
arbeitet worden sind, mit Hilfe von Digital/Analog-Umwandlern
in analoge Form umgewandelt, bevor sie auf eine Bildwieder
gaberöhre gekoppelt werden. Die Kopplung der analogen Farb
videosignale auf die Bildröhre erfolgt über analoge Puffer
verstärker und Videoendverstärker (Bildröhren-Treiberver
stärker), die Videoausgangssignale mit einem hohen Pegel
liefern, der sich zur Ansteuerung der Intensitätssteuer
elektroden der Bildröhre eignet.
Der Erfindung liegt die Aufgabe zugrunde, einen D/A-Wandler
derart auszubilden, daß er gleichzeitig als Treiber für eine
Bildröhre arbeitet, so daß die bisher übliche separate analoge
Treiberstufe entfallen kann.
Diese Aufgabe wird durch die im Kennzeichenteil des An
spruchs 1 angegebenen Merkmale gelöst. Weiterbildungen der
Erfindung sind in den Unteransprüchen gekennzeichnet.
Durch die Erfindung wird ein Digital/Analog-Wandler für Video
signale geschaffen, der in der Lage ist, eine Intensitäts
steuerelektrode wie z. B. die Kathode einer Bildröhre in einem
digital arbeitenden Videosignal-Verarbeitungssystem wie einem
Fernsehempfänger oder einer ähnlichen Einrichtung direkt an
zusteuern. Bei einem Ausführungsbeispiel enthält die Ansteuer
stufe als Ausgangselement Hochspannungs-Feldeffekttransisto
ren mit Vertikal-MOS-Aufbau (sogenannte VMOS-Transistoren),
die in Verbindung mit durch digitale Videoeingangssignale
geschaltete Konstantstromquellen arbeiten, um aus summierten
geschalteten Konstantstromsignalen ein ausgangsseitiges
Analogsignal hoher Spannung zu entwickeln, das sich zur
direkten Ansteuerung einer als Intensitätssteuerelektrode
benutzten Kathode der Bildröhre eignet.
In einer besonderen Ausgestaltung der Erfindung ist eine
Schaltung zur Stabilisierung des Gleichstrompegels am Ausgang
der beschriebenen Treiberstufe vorgesehen.
Die Erfindung wird nachstehend an Ausführungsbeispielen
anhand von Zeichnungen näher erläutert.
Fig. 1 zeigt einen Teil eines Farbfernsehempfängers, der
eine erfindungsgemäße Schaltungsanordnung enthält,
die gleichzeitig die Funktionen eines Digital/Ana
log-Wandlers und eines Treibers erfüllt;
Fig. 2a-2c zeigen Schaltungseinzelheiten von Teilen
der Wandler/Treiber-Schaltung nach Fig. 1;
Fig. 3 zeigt eine Anordnung zur Stabilisierung des Gleich
strompegels am Ausgang der Wandler/Treiber-Schal
tung nach Fig. 1;
Fig. 4 zeigt eine Anordnung zur Regelung des Kontrastes
und des Weißabgleichs in Verbindung mit der
Wandler/Treiber-Schaltung nach Fig. 1;
Fig. 5a und 5b zeigen Ausgangsschaltungen, die wahl
weise in Verbindung mit der Wandler/Treiber-
Schaltung nach Fig. 1 benutzt werden können.
Gemäß der Fig. 1 werden analoge Farbfernseh-Videosignale
aus einer Quelle 10 mittels eines Analog/Digital-Wand
lers (A/D-Wandler) 12 in digitale (binäre) Form umge
wandelt. Die Digitalsignale vom A/D-Wandler 12 werden
in einer digitalen Videosignal-Verarbeitungseinheit 14
verarbeitet, die Leuchtdichtesignal- und Farbartsignal-
Verarbeitungsschaltungen enthält und ein Netzwerk auf
weist, um die verarbeiteten Leuchtdichte- und Farbart
signale zu kombinieren und am Ausgang mehrere Einzelsig
nale r, g und b zu liefern, die für die Primärfarben des
Farbbildes charakteristisch sind. Beim vorliegenden Bei
spiel werden die Signale r, g und b jeweils durch ein 8-
Bit-Digitalsignal in Binärform (2⁰ . . . 27) dargestellt und
auf Binäreingänge jeweils zugeordneter Stufen 20R, 20G
und 20B gegeben, welche jeweils die Funktion eines Digi
tal/Analog-Wandlers und eines Treibers in sich vereini
gen. Von den Wandler/Treiber-Stufen 20R, 20B und 20G
werden analoge Ausgangssignale R, G und B mit hohem Pe
gel direkt auf jeweils zugeordnete Intensitätssteuerelek
troden (Kathoden) einer Farbbildröhre 25 gegeben. Da die
Wandler/Treiber-Stufen in Aufbau und Arbeitsweise ein
ander gleich sind, wird nachstehend nur die Struktur und
die Arbeitsweise der Stufe 20R ausführlich beschrieben.
In der Stufe 20R wird das aus 8 Bits (2⁰ . . . 27) bestehen
de Digitalsignal r an ein eingangsseitiges Anpassungs
netzwerk (Koppelelektronik oder "Interface") 30 gelegt,
das Puffer- und Pegelverschiebungsschaltungen enthält.
Das Anpassungsnetzwerk 30 und die darin enthaltenen Schal
tungen sind Teil der Wandler/Treiber-Stufe selbst und
sorgen für Logik-Kompatibilität, indem sie die Logikpegel
der von der Einheit 14 kommenden Digitalsignale auf Lo
gikpegel verschiebt, die kompatibel mit den Erfordernis
sen der anderen Schaltungen der Wandler/Treiber-Stufe
sind.
Die Digitalsignale vom Ausgang der Anpassungsschaltung 30
werden an Steuereingänge elektronischer Stromschalter S0-S7
gelegt, die der Einfachheit halber als elektromecha
nische Schalter dargestellt sind und deren Eingänge mit
zugeordneten binär-gewichteten Konstantstromquellen I0-I7
gekoppelt sind. Jeder der Schalter S0-S7 hat einen er
sten und einen zweiten Ausgang. Die ersten Ausgänge sind
zusammengeschaltet und über eine Klemme T1 mit einem Wi
derstand 32 verbunden. Die zweiten Ausgänge sind getrennt
mit Sourceelektroden jeweils zugeordneter Hochspannungs
transistoren Q0-Q7 verbunden, welche die Ausgangstransistoren bilden und bei denen es sich
um MOS-Transistoren handelt, vorzugsweise um Anreiche
rungs-Feldeffekttransistoren mit Vertikal-MOS-Aufbau
(sogenannte VMOS-Transistoren) wie z. B. Bauelementen der
Typenbezeichnung BS107 des Herstellers ITT, Freiburg,
BRD oder Bauelementen des Typs BSS93 des Herstellers
Siemens, München, BRD.
Die VMOS-Transistoren Q0-Q7 entsprechen vertikal struk
turierten (im Gegensatz zu lateral strukturierten) Halb
leiterbauelementen, die parallelgeschaltet sind und die
leicht auf einem gemeinsamen integrierten Schaltungssub
strat hergestellt werden können, entweder allein oder zu
sammen mit den Schaltern S0-S7, den Stromquellen I0-I7
und dem Anpassungsnetzwerk 30.
Bei den VMOS-Transistoren Q0-Q7 sind die Drain- und
Sourceelektroden entlang einer vertikalen Achse angeord
net (im Gegensatz zu Elementen in Lateral-Bauweise, bei
denen Gate-, Source- und Drainelemente auf derselben
Oberfläche liegen). Näheres über die Struktur von VMOS-
Bauelementen findet sich z. B. in der US-Patentschrift
4 364 073. Der körperliche Aufbau einer Form eines VMOS-
Transistors ist außerdem in der prioritätsgleichen DE 35 30 445 A1
beschrieben.
Dort handelt es sich um einen mit
VMOS-Bauelementen arbeitenden Digital/Analog-Umwandler,
der in der Lage ist, eine Intensitätssteuerelektrode
einer Bildwiedergabeeinrichtung wie z. B. einer Bildröhre
in einem Fernsehempfänger direkt mit hoher Spannung anzu
steuern. Im einzelnen ist in der erwähnten Anmeldung eine
vorteilhafte Umwandler/Treiber-Stufe beschrieben, worin
die Source-Zonen einer Vielzahl von VMOS-Ausgangselementen
so dimensioniert sind, daß sich ein gutes Hochfrequenz
verhalten ergibt und der Leistungsverbrauch vermindert
wird.
Die Vertikalstruktur der VNOS-Ausgangselemente erleichtert
die Herstellung dieser Bauelemente mit hoher Durchbruchs
spannungsfestigkeit, so daß sie in der Lage sind, die auf
hoher Spannung betriebene Kathode der Bildrohre direkt
anzusteuern. Die Ausgangsstransistoren in Form von VMOS-Feld
effekttransistoren haben außerdem den Vorteil, daß ihr
Schnellschaltverhalten für Hochspannung gleich ist, mit
im wesentlichen gleichen Einschalt- und Ausschaltverzöge
rungen, und daß unerwünschte Schaltstöße wie Spitzen
und Einbrüche ("glitches") praktisch vermieden werden,
insbesondere im Vergleich zum Hochspannungs-Schaltverhal
ten von Bipolartransistoren. Die Einschalt- und Aus
schaltzeiten der VMOS-Ausgangselemente sind praktisch
unabhängig vom Betrag der geschalteten Spannung, so daß
die Ansteuerung einer Bildröhre mit hoher Spannung mög
lich ist. Außerdem erlaubt es die VMOS-Technik, in ein
facher Weise billige integrierte Gruppen von VMOS-Ele
menten mit gemeinsamen Gateelektroden und gemeinsamen
Drainelektroden herzustellen.
Die Gateelektroden der Transistoren Q0-Q7 sind ge
meinsam an eine Quelle eines Bezugspotentials +V ange
schlossen, und ihre Ausgangs-Drainelektroden
sind gemeinsam an eine Ausgangs-Lastimpedanz 35 an
geschlossen, längs welcher das Analogsignal R mit hohem
Pegel entwickelt wird, das dann an einer Ausgangsklemme
T2 erscheint. Somit sind die Transistoren Q0-Q7 jeweils in
Gateschaltung angeordnet und bilden Stromverstärker mit
dem Verstärkungsfaktor 1 für Ströme, die über die Schal
ter S0-S7 zu den jeweiligen Sourceelektroden geleitet
werden.
Die Ströme aus den Stromquellen I0-I7 werden mittels der
Schalter S0-S7 entweder zur Klemme T1 und zum Widerstand
32 geführt, oder zu den Ausgangselementen Q0-Q7, je nach
den individuellen Stellungen der Schalter S0-S7, die durch
die Logikzustände der binären Ausgangssignale (2⁰ . . . 27)
des Anpassungsnetzwerkes 30 bestimmt werden. An der Klemme
T2 erscheint eine analoge Kathoden-Ansteuerspannung für
die Bildröhre als Funktion des Wertes des Lastwiderstan
des 35 und des Betrags der im Lastwiderstand 35 fließen
den kombinierten Drainströme der Transistoren Q0-Q7. Eine ge
eignete Tiefpaßfilterung des an der Ausgangsklemme T2 ent
wickelten Signals wird bewirkt durch den Lastwiderstand 35
und die der Bildröhrenkathode zugeordnete Kapazität.
Eine längs des Widerstandes 32 an der Klemme T1 entwickel
te Spannung entspricht einer komplementärphasigen Version
der am Widerstand 35 entwickelten Kathoden-Ansteuerspan
nung und kann in manchen Systemen benutzt werden, z. B. wo
es erwünscht ist, die Kathoden-Ansteuerspannung an einem
Punkt niedriger Spannung zu überwachen, oder wo eine Ver
wendung des komplementären Signals zu Signalverarbeitungs
zwecken beabsichtigt ist, z. B. in Verbindung mit einem
Hochfrequenz-Kompensationsnetzwerk eines Typs, wie er in
der prioritätsgleichen DE-OS 35 30 442 offenbart ist.
Dort wird ein
Teil des an der Klemme T2 entwickelten Ausgangssignals
mit dem längs des Widerstandes 32 entwickelten komplemen
tären Signal kombiniert, um ein resultierendes hochfrequen
tes Signal zu erhalten, das repräsentativ für hochfrequen
te Komponenten ist, welche in dem die Kathode ansteuernden
Videoausgangssignal nur mangelhaft vorhanden sind oder
fehlen, und zwar infolge parasitärer kapazitiver Effekte
der Ausgangsschaltung. Das resultierende Signal wird auf
einen Eingang der Treiberstufe gegeben, um den sich im
Videoausgangssignal zeigenden Mangel an Hochfrequenzkom
ponenten auszugleichen.
Die beschriebene Wandler/Treiber-Schaltung für hohe Span
nung ist vorteilhafterweise in der Lage, die Kathode einer
Bildröhre direkt anzusteuern, ohne daß zusätzliche Ver
stärkerstufen hinter der Wandler/Treiber-Schaltung not
wendig sind; auch läßt sie sich als integrierte Schaltung
herstellen. Außerdem sind viele der Probleme, denen man
in Verbindung mit analogen Bildröhren-Ansteuerstufen be
gegnet, vorteilhafterweise bei der beschriebenen Treiber
anordnung nicht vorhanden. So können z. B. analoge Bild
röhren-Treiberstufen Nichtlinearitäten zeigen, wenn man
nicht für deren Kompensation durch Rückkopplung am Bild
röhrentreiber sorgt. Die Verwendung einer Rückkopplung
kann jedoch zu Stabilitätsproblemen führen, insbesondere
in einer Breitband-Treiberstufe. Bei analogen Treiber
stufen kann es auch vorkommen, daß die Anstiegs- und Ab
fallzeiten von Signalsübergängen unter
schiedlich sind und daß sich bei starken Signalen Proble
me hinsichtlich der Ausgangsspannungs-Anstiegsgeschwin
digkeit ergeben, wenn man nicht für eine entsprechende
Kompensation mittels Rückkopplung sorgt.
Die Fig. 2a zeigt eine bipolare Ausführungsform eines der
Schalter (z. B. des Schalters S7) nach Fig. 1. Der
bipolare Stromschalter enthält npn-Transistoren 40 und
41, die als emittergekoppelte Schaltung mit Differenzein
gang angeordnet sind. Gegenphasige Signale, die von dem
jenigen Ausgang des Anpassungsnetzwerkes 30 kommen, der
dem 27-Bit der Binärinformation zugeordnet ist, und die
von diesem Bit abgeleitet sind, steuern die Basiselektro
den der Transistoren 40 und 41 an, so daß sich die Kollek
torausgangsströme der Transistoren 40 und 41 in zueinander
gegenphasiger Weise ändern. Die von den Transistoren 40
und 41 geleiteten Ströme werden von der Konstantstrom
quelle I7 geliefert. Der Kollektorausgangsstrom des Tran
sistors 40 wird zur Eingangs-Sourceelektrode des Ausgangs
transistor Q7 in der Anordnung nach Fig. 1 geleitet, und
der Kollektorausgangsstrom des Transistors 41 wird zur
Klemme T1 und zum Widerstand 32 in der Anordnung nach
Fig. 1 geleitet.
Die Fig. 2b zeigt einen der Schalter nach Fig. 1
(z. B. den Schalter S7) in einer mit NOS-Feldeffekttran
sistoren realisierten Ausführungsform. Dieser Schalter
enthält zwei sourcegekoppelte MOS-Bauelemente 42 und 43,
die Betriebsströme von der Stromquelle I7 empfangen und die
unter dem Einfluß eines Schaltsignals, das auf die Gate
elektrode des Transistors 43 gegeben wird, ein Eintakt-
Ansteuersignal liefern. Das Schaltsignal wird aus demje
nigen Ausgangssignal des Anpassungsnetzwerkes 30 abgelei
tet, das dem 27-Informationsbit zugeordnet ist. Die Drain-
Ausgangsströme der Transistoren 42 und 43 werden auf die
Eingangs-Sourceelektrode des Hochspannungstransistors Q7 in der
Anordnung nach Fig. 1 bzw. auf die Klemme T1 und den Wi
derstand 32 in der Anordnung nach Fig. 1 gekoppelt. Bei
Verwendung der Schaltung nach Fig. 2b ist der Widerstand
32 zwischen die Klemme T1 und einen Punkt positiven Poten
tials geschaltet.
Die Fig. 2c zeigt eine geeignete Schaltungsanordnung für
die binär-gewichteten Stromquellen I0-I7 nach Fig. 1.
Jede Stromquelle enthält einen npn-Transistor, wie z. B.
den Transistor 50 für die Stromquelle I7 dessen Kollek
torausgang mit dem zugeordneten Stromschalter verbunden
ist und dessen Emitter an eine binär-gewichtende R/2R-
Widerstandsleiter angeschlossen ist. Die Stromquellen
können in ihrer Verstärkung gesteuert werden, und zwar
durch eine Verstärkungssteuerspannung GC, die über einen
Verstärker 52 an die Basiselektroden aller npn-Stromquel
lentransistoren gelegt wird. Somit kann die Verstärkung
der kombinierten D/A-Wandler- und Treiberstufe als
Funktion des Betrags der Steuerspannung GC geändert wer
den, die z. B. eine Kontraststeuerspannung darstellen kann,
welche von einem durch den Benutzer betätigbaren Kontrast
regler abgeleitet wird.
Die Fig. 3 zeigt eine Schaltung zur Stabilisierung des
Gleichstromanteils am Ausgang der Wandler/Treiber-Stufe,
welche die Transistoren Q0-Q7 entsprechend der Fig. 1 ent
hält. Elemente, die den Anordnungen nach den Fig. 1 und
3 gemeinsam sind, tragen jeweils dieselben Bezugszahlen.
Die Schaltung zur Gleichstromstabilisierung kompensiert
Änderungen der Betriebsversorgungsspannung B+, unter an
derem auch vertikalfrequente Welligkeiten dieser Spannung,
so daß die Notwendigkeit einer stabilisierten Betriebs
versorgungsspannung B+ entfällt.
Die Gleichstrom-Stabilisierungsschaltung enthält einen
Transkonduktanz-Operationsverstärker 62, der getastet
wird, um während jedes Horizontalaustastintervalls zu
leiten. Die Tastung erfolgt durch einen Abtastimpuls SP,
der z. B. die hintere Schwarzschulter in je
dem Horizontalaustastintervall umfaßt. Wenn der Verstär
ker 62 durch den Abtastimpuls SP in den leitenden Zustand
getastet ist, vergleicht er eine von einer Referenzspan
nungsquelle 65 kommende Eingangsspannung mit einer ande
ren Eingangsspannung, die vom Verbindungspunkt zweier
Spannungsteilerwiderstände 60 und 61 abgeleitet wird.
Die letztgenannten Widerstände sind mit dem Kathodensig
nalweg für die Bildröhre und mit dem Lastwiderstand 35
der Treiberstufe gekoppelt, so daß die am Verbindungspunkt
der Widerstände 60 und 61 entwickelte Spannung in Bezie
hung zum Betrag des Gleichstromausgangspegels der Trei
berstufe steht, wie er sich während der Horizontalaus
tastintervalle einstellt, wenn die Videosignalmodulation
fehlt.
Ein Fehlersignal, das in Beziehung zur Differenz
zwischen den Beträgen der Eingangssignale des Verstärkers
62 steht, wird von einem Kondensator 68 gespeichert und
an einen Gateeingang eines für hohe Spannung ausgelegten
VMOS-Steuertransistors Q8 gelegt. Das Fehlersignal ändert
die Leitfähigkeit des Transistors Q8 so, daß der Strom im
Lastwiderstand 35 dazu gebracht wird, sich im Sinne einer
Reduzierung der Differenz zwischen den Werten der Eingangs
spannungen des Verstärkers 62 auf ein Minimum zu ändern
und dadurch den Horizontalaustastpegel und den Gleich
strompegel an der Ausgangsklemme T2 zu stabilisieren. So
mit hält die Rückkopplungswirkung der den Verstärker 62
und den Transistor Q8 enthaltenden Stabilisierungsschal
tung die Eingangsspannungen des Verstärkers 62 im wesent
lichen auf einander gleichen Werten, was einem gewünsch
ten im wesentlichen konstanten Gleichstrompegel an der
Ausgangsklemme T2 entspricht.
Der Spannungsteilerwiderstand 61 kann gewünschtenfalls
verstellbar sein, wie es in der Zeichnung angedeutet ist,
um eine Möglichkeit zu haben, die an der Klemme T2 ent
wickelte Gleichvorspannung für die Bildröhrenkathode zu
justieren. Durch Verstellung des Widerstandes 61 läßt sich
somit über die Wirkung der rückkoppelnden Gleichstrom-Sta
bilisierungsschaltung ein gewünschter Wert für die Katho
denvorspannung der Bildröhre einstellen.
Mit der in Fig. 4 dargestellten Anordnung können der Bild
kontrast und der Weißabgleich unter Einbeziehung jeder der
Wandler/Treiber-Stufen 20R, 20G und 20B geregelt werden.
Die Eingänge +VR und -VR an jeder Treiberstufe entsprechen
den Eingängen der jeweils zugeordneten Stromquellenschal
tung, wie sie in Fig. 2c gezeigt ist und in Verbindung mit
dieser Figur beschrieben wurde. Ein vom Benutzer verstell
bares Potentiometer 71 liefert an seinem Schleifer eine
analoge Kontrasteinstellspannung CC,
über einen Pufferverstärker 70 und über jeweils einen justierbaren Widerstand 72a bzw.
72b bzw. 72c auf den Ein
gang +VR der Stromquelle jeder Treiberstufe gekoppelt wird.
Diese justierbaren Widerstän
de dienen als Regler für den manuellen Weißabgleich, um
während des Abgleichs des Systems die Signalverstärkun
gen der Treiberstufen getrennt so einzustellen, daß
die Bildröhre bei einem Weißsignal auch wirklich
ein weißes Bild
wiedergibt. Somit kann die Verstärkung jeder Treiberstufe
analog entsprechend der Einstellung des Kontrast
einstellpotentiometers 71 und der jeweiligen justierbaren
Widerstände 72a, 72b und 72c geändert werden, und zwar
durch Steuerung der Leitfähigkeit der Stromquellen I0 . . .
I7 gemäß der Fig. 2c für jede Treiberstufe.
Diese Art einer analogen Verstärkungseinstellung in einem
digitalen videosignalverarbeitenden System hat den Vor
teil, daß man nicht ein oder mehr zusätzliche digitale
Informationsbits (z. B. 9 Bits anstatt 8 Bits) benötigt,
um dem zusätzlichen Dynamikbereich Rechnung zu tragen,
der für die Kontrasteinstellung und den Weißabgleich erfor
derlich ist. Bei Anwendung des beschriebenen Verstärkungs
steuermechanismus wird also sparsam mit digitalen Informa
tionsbits umgegangen, und es wird vermieden, daß die di
gitale Verarbeitungsschaltung unnötig größer und kompli
zierter wird.
Die Fig. 5a und 5b zeigen wahlweise benutzbare Aus
gangs-Pufferschaltungen, die es gestatten, das Hochfre
quenzverhalten für die Treiberstufe zu verbessern. Im ein
zelnen erlauben die dargestellten Pufferschaltungen eine
Erhöhung des Wertes der Lastimpedanz der Treiberstufe
(Widerstand 35 in Fig. 1), ohne daß das Hochfrequenzver
halten übermäßig verschlechtert wird.
Im Falle der Fig. 5a sind ein npn-Transistor 80 und ein
pnp-Transistor 81 zur Bildung einer Emitterfolgerstufe in
Komplementärbauweise angeordnet, wobei die Basiseingänge
mit der Ausgangsklemme T2 der Treiberstufe verbunden sind
und die Emitterausgänge mit der Bildröhrenkathode verbun
den sind. Die Fig. 5b zeigt einen von Ausgangspuffer mit
aktiver Last, der einen npn-Transistor 85 und eine Diode
86 in der dargestellten Anordnung enthält. Die Komplemen
tär-Emitterfolgerstufe nach Fig. 5a ist vorzuziehen, da
sie eine symmetrischere Ansprechcharakteristik hat.
Claims (9)
1. Digitales Videosignalverarbeitungssystem mit einer
Quelle digitaler Videosignale, die über geschaltete Strom
quellen dem Eingang eines D/A-Wandler/Treibers zuführbar
sind, der an seinem Ausgang entsprechende Analogsignale an
eine Intensitätssteuerelektrode einer Bildwiedergabeein
richtung liefert,
dadurch gekennzeichnet, daß zur Lieferung analoger Ausgangs
signale mit ausreichender Amplitude zur direkten Ansteuerung
der Intensitätssteuerelektrode der Treiber eine Mehrzahl von
Hochspannungsausgangstransistoren (Q0 bis Q7) enthält, die
mit ihren jeweils ersten Elektroden zusammengeschaltet sind
und mit ihren jeweils zweiten Elektroden, zwischen denen und
ihren dritten Elektroden jeweils eine Hauptstromstrecke ver
läuft, ebenfalls zusammen an einen den Treiberausgang (T2)
bildenden Summierungspunkt geschaltet sind und deren dritten
Elektroden die digitalen Videosignale zugeführt werden.
2. Videosignalverarbeitungssystem nach Anspruch 1, bei dem
die von der Quelle gelieferten digitalen Videosignale N Infor
mationsbits enthalten, dadurch gekennzeichnet, daß der Trei
ber (z. B. 20R) einen Digital/Analog-Wandler mit N Signal
eingängen für die N Informationsbits darstellt und eine mit
der Intensitätssteuerelektrode der Bildwiedergabeeinrichtung
(25) gekoppelte Ausgangsklemme (T2) hat.
3. Videosignalverarbeitungssystem nach Anspruch 2, dadurch
gekennzeichnet, daß der Treiber (z. B. 20R) eine Mehrzahl von
durch je eines der N Informationsbits steuerbaren Eingangs
schaltern (S0 . . . S7) und eine Mehrzahl von mit entsprechen
den Eingängen dieser Schalter gekoppelte Stromquellen
(I0 . . . I7) aufweist und daß die Ausgänge der Schalter mit
jeweils einer zugeordneten dritten Elektrode der Hochspan
nungsausgangstransistoren (Q0 . . . Q7) gekoppelt sind.
4. Videosignalverarbeitungssystem nach Anspruch 3, dadurch
gekennzeichnet, daß die Hochspannungsausgangstransistoren
(Q0 . . . Q7) VMOS-Transistoren sind.
5. Videosignalverarbeitungssystem nach Anspruch 4, dadurch
gekennzeichnet, daß die ersten Elektroden Gateelektroden,
die zweiten Elektroden Drainelektroden und die dritten Elek
troden Sourceelektroden sind.
6. Videosignalverarbeitungssystem nach Anspruch 3, dadurch
gekennzeichnet, daß jeder der Schalter (S0 . . . S7) zwei zu
einander komplementäre Ausgange hat, die wahlweise ent
sprechend dem Zustand des jeweils zugeordneten Informations
bits des digitalen Eingangssignals, mit den Stromquellen
(I0 . . . I7) koppelbar sind,
daß die ersten Komplementärausgänge mit den dritten Elektroden der Hochspannungsausgangstransistoren (Q0 . . . Q7) und
die zweiten Komplementärausgänge zusammengeschaltet und mit einer Hilfsausgangsklemme (T1) des Treibers gekop pelt sind.
daß die ersten Komplementärausgänge mit den dritten Elektroden der Hochspannungsausgangstransistoren (Q0 . . . Q7) und
die zweiten Komplementärausgänge zusammengeschaltet und mit einer Hilfsausgangsklemme (T1) des Treibers gekop pelt sind.
7. Videosignalverarbeitungssystem nach Anspruch 1 oder 2,
gekennzeichnet durch eine mit dem Treiber (z. B. 20R) ge
koppelte Stabilisierungseinrichtung (60, 61, 62, 65) für den
Gleichstromausgangspegel des Treibers.
8. Videosignalverarbeitungssystem nach Anspruch 7, dadurch
gekennzeichnet,
daß die Stabilisierungseinrichtung eine Abtastanord
nung (SP, 62) zur periodischen Abtastung des Gleichstrom
ausgangspegels des Treibers enthält, die ein Steuersignal
als Maß für die Differenz zwischen dem abgetasteten Pegel
und einem Bezugspegel (65) erzeugt, und dieses Steuersignal
über eine Koppelschaltung einem Steuereingang des Treibers
in solchem Sinne zugeführt wird, daß die Differenz auf ein
Minimum reduziert wird.
9. Videosignalverarbeitungssystem nach Anspruch 8, dadurch
gekennzeichnet,
daß der Treiber (z. B. 20R) eine Lastimpedanz (35) ent hält, an welche die Hochspannungsausgangstransistoren (Q0 . . . Q7) gemeinsam angeschlossen sind, von denen jeder jeweils einem der Informationsbits des digitalen Videosignals zugeordnet ist,
daß die Abtastanordnung (SP, 62) den Gleichstrom ausgangspegel an der Lastimpedanz während periodischer Video signal-Austastintervalle abtastet und
daß das Steuersignal der Lastimpedanz zugeführt wird, um den in dieser fließenden Strom im Sinne der Aufrechter haltung eines gewünschten Gleichstromausgangspegels zu ändern.
daß der Treiber (z. B. 20R) eine Lastimpedanz (35) ent hält, an welche die Hochspannungsausgangstransistoren (Q0 . . . Q7) gemeinsam angeschlossen sind, von denen jeder jeweils einem der Informationsbits des digitalen Videosignals zugeordnet ist,
daß die Abtastanordnung (SP, 62) den Gleichstrom ausgangspegel an der Lastimpedanz während periodischer Video signal-Austastintervalle abtastet und
daß das Steuersignal der Lastimpedanz zugeführt wird, um den in dieser fließenden Strom im Sinne der Aufrechter haltung eines gewünschten Gleichstromausgangspegels zu ändern.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/644,398 US4641194A (en) | 1984-08-27 | 1984-08-27 | Kinescope driver in a digital video signal processing system |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3530444A1 DE3530444A1 (de) | 1986-03-06 |
DE3530444C2 true DE3530444C2 (de) | 1994-09-29 |
Family
ID=24584756
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3530444A Expired - Fee Related DE3530444C2 (de) | 1984-08-27 | 1985-08-26 | Digitales Videosignalverarbeitungssystem |
Country Status (25)
Country | Link |
---|---|
US (1) | US4641194A (de) |
JP (1) | JPH07105899B2 (de) |
KR (1) | KR930011509B1 (de) |
AU (1) | AU582782B2 (de) |
BE (1) | BE903131A (de) |
BR (1) | BR8504029A (de) |
CA (1) | CA1233558A (de) |
CS (1) | CS270203B2 (de) |
DD (1) | DD236428A5 (de) |
DE (1) | DE3530444C2 (de) |
DK (1) | DK385685A (de) |
ES (1) | ES8700822A1 (de) |
FI (1) | FI79223C (de) |
FR (1) | FR2569511B1 (de) |
GB (1) | GB2163922B (de) |
HK (1) | HK55493A (de) |
IT (1) | IT1185305B (de) |
MY (1) | MY100505A (de) |
NL (1) | NL8502343A (de) |
NZ (1) | NZ213230A (de) |
PL (1) | PL255149A1 (de) |
PT (1) | PT80802B (de) |
SE (1) | SE464847B (de) |
SU (1) | SU1382413A3 (de) |
ZA (1) | ZA856473B (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4603319A (en) * | 1984-08-27 | 1986-07-29 | Rca Corporation | Digital-to-analog converter with reduced output capacitance |
JPH06105961B2 (ja) * | 1985-04-03 | 1994-12-21 | 株式会社日立製作所 | 増幅回路 |
JPH06105962B2 (ja) * | 1985-04-03 | 1994-12-21 | 株式会社日立製作所 | 増幅回路 |
US4942397A (en) * | 1988-07-26 | 1990-07-17 | Signal Processing Technologies, Inc. | Elimination of linearity superposition error in digital-to-analog converters |
JP3062035B2 (ja) * | 1995-03-31 | 2000-07-10 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | D/aコンバータ |
JP4804275B2 (ja) * | 2006-08-30 | 2011-11-02 | 新電元工業株式会社 | アンプ回路 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2015160A1 (de) * | 1969-04-01 | 1970-11-12 | Mobil Oil Corp., New York, N.Y. (V.St.A.) | Videodarstellungsanlage |
US4387405A (en) * | 1971-01-26 | 1983-06-07 | Rca Corporation | Automatic kinescope bias control system with digital signal processing |
JPS5945319B2 (ja) * | 1979-01-31 | 1984-11-05 | 富士電工株式会社 | デジタルテレビジヨン装置 |
US4240039A (en) * | 1979-06-11 | 1980-12-16 | National Semiconductor Corporation | MOS Differential amplifier |
US4257068A (en) * | 1979-11-29 | 1981-03-17 | Rca Corporation | System for periodically reversing the order of video data in a flat panel display device |
US4364073A (en) * | 1980-03-25 | 1982-12-14 | Rca Corporation | Power MOSFET with an anode region |
SE451780B (sv) * | 1981-01-26 | 1987-10-26 | Princeton | Anordning for automatisk bildrorforspenningsreglering med digital signalbehandling |
DE3126084C2 (de) * | 1981-07-02 | 1990-07-12 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung zum Herstellen analoger Fernsehsignale mit Amplitudeneinstellung |
FR2520177B1 (fr) * | 1982-01-15 | 1986-05-23 | Pierre Jutier | Dispositif de saisie et de restitution en temps reel d'une image formee de trames successives de lignes de balayage |
GB2121658A (en) * | 1982-05-28 | 1983-12-21 | Linotype Paul Ltd | Mapping ram for a modulated display |
JPS5937775A (ja) * | 1982-08-25 | 1984-03-01 | Sony Corp | 倍走査テレビジヨン受像機 |
JPS5954322A (ja) * | 1982-09-22 | 1984-03-29 | Hitachi Ltd | D/a変換器 |
US4503454A (en) * | 1982-11-26 | 1985-03-05 | Rca Corporation | Color television receiver with a digital processing system that develops digital driver signals for a picture tube |
JPS59151510A (ja) * | 1983-02-18 | 1984-08-30 | Hitachi Ltd | C−mos負荷型増幅器 |
US4528585A (en) * | 1983-03-30 | 1985-07-09 | Rca Corporation | Television receiver having picture magnifying apparatus |
US4556900A (en) * | 1983-05-25 | 1985-12-03 | Rca Corporation | Scaling device as for quantized B-Y signal |
EP0135274A3 (de) * | 1983-08-12 | 1987-12-16 | Trw Inc. | Digital-Analog-Umsetzer |
GB2145903A (en) * | 1983-08-30 | 1985-04-03 | Rca Corp | Sampled data signal processing apparatus |
-
1984
- 1984-08-27 US US06/644,398 patent/US4641194A/en not_active Expired - Lifetime
-
1985
- 1985-06-21 CA CA000484881A patent/CA1233558A/en not_active Expired
- 1985-07-11 PT PT80802A patent/PT80802B/pt not_active IP Right Cessation
- 1985-07-23 SU SU853930799A patent/SU1382413A3/ru active
- 1985-07-25 IT IT21712/85A patent/IT1185305B/it active
- 1985-08-19 SE SE8503872A patent/SE464847B/sv not_active IP Right Cessation
- 1985-08-20 AU AU46436/85A patent/AU582782B2/en not_active Ceased
- 1985-08-20 FI FI853192A patent/FI79223C/fi not_active IP Right Cessation
- 1985-08-20 ES ES546284A patent/ES8700822A1/es not_active Expired
- 1985-08-20 GB GB08520854A patent/GB2163922B/en not_active Expired
- 1985-08-21 CS CS856029A patent/CS270203B2/cs unknown
- 1985-08-22 BR BR8504029A patent/BR8504029A/pt not_active IP Right Cessation
- 1985-08-23 DD DD85279939A patent/DD236428A5/de not_active IP Right Cessation
- 1985-08-23 FR FR858512686A patent/FR2569511B1/fr not_active Expired - Fee Related
- 1985-08-23 DK DK385685A patent/DK385685A/da not_active Application Discontinuation
- 1985-08-26 ZA ZA856473A patent/ZA856473B/xx unknown
- 1985-08-26 NZ NZ213230A patent/NZ213230A/xx unknown
- 1985-08-26 DE DE3530444A patent/DE3530444C2/de not_active Expired - Fee Related
- 1985-08-26 KR KR1019850006152A patent/KR930011509B1/ko not_active IP Right Cessation
- 1985-08-26 JP JP60188312A patent/JPH07105899B2/ja not_active Expired - Lifetime
- 1985-08-26 NL NL8502343A patent/NL8502343A/nl not_active Application Discontinuation
- 1985-08-27 BE BE0/215510A patent/BE903131A/fr not_active IP Right Cessation
- 1985-08-27 PL PL25514985A patent/PL255149A1/xx unknown
-
1987
- 1987-05-08 MY MYPI87000608A patent/MY100505A/en unknown
-
1993
- 1993-06-10 HK HK554/93A patent/HK55493A/xx not_active IP Right Cessation
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3044956A1 (de) | "digitaler hochleistungsverstaerker" | |
DE2653624B2 (de) | Farbvideosignalverstärker | |
DE3942736A1 (de) | Digital gesteuertes konvergenzsystem | |
DE3530444C2 (de) | Digitales Videosignalverarbeitungssystem | |
DE2616728B2 (de) | Schaltungsanordnung zum Ansteuern der Bildwiedergabeeinrichtung eines Farbfernsehempfängers | |
DE1804302B2 (de) | Videoendstufe fuer fernsehwiedergabegeraete | |
EP0510704A1 (de) | Schaltung für einen regelbaren Verstärker | |
DE2308835B2 (de) | Regelbarer Verstärker für elektrische Signale | |
DE4218619A1 (de) | Abtast- und haltekreis, pufferschaltung und abtast- und haltevorrichtung unter verwendung dieser schaltungen | |
DD237563A5 (de) | Digitales bildsignalverarbeitungs- und wiedergabesystem | |
DE2506034B2 (de) | Schaltungsanordnung zum elektronischen durchschalten einer wechselspannung | |
DE3341667C2 (de) | ||
DE3104254A1 (de) | Farbtemperatur-steuerschaltung | |
DE2446538C3 (de) | Schaltungsanordnung zur Matrizierung dreier Farbwertsignale in Farbdifferenzsignale -I und Q und in ein Leuchtdichtesignal Y | |
EP0069166B1 (de) | Integrierte Interfaceschaltung zwischen der RGB-Matrix und den Video-Endstufen von Farbfernsehgeräten | |
DE3530442C2 (de) | Verarbeitungssystem für Videosignale | |
DE69732898T2 (de) | Ablenkung mit geringer abweichung | |
DE2230431C3 (de) | Schaltungsanordnung zur symmetrischen Ansteuerung eines Differenzverstärkers | |
EP0476775B1 (de) | Schaltungsanordnung zum Kompensieren des Steuerstromes eines Transistors | |
DE2744096A1 (de) | Videoverstaerker | |
EP0224082A2 (de) | Schaltungsanordnung mit steuerbarem Verstärkungsfaktor | |
DE2149988C3 (de) | Kombinierschaltung zur Verwendung in einem Fernsehempfänger | |
DE2706574C2 (de) | Spannungsgesteuerte Verstärkerschaltung | |
DE3816140A1 (de) | Videosignalumschalter | |
DE1251374B (de) | Schaltungsanord nung zur additiven Mischung von Sig nalen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8127 | New person/name/address of the applicant |
Owner name: RCA LICENSING CORP., PRINCETON, N.J., US |
|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |