JPH06105961B2

JPH06105961B2 - 増幅回路

Info

Publication number: JPH06105961B2
Application number: JP60068928A
Authority: JP
Inventors: 龍志下川; 誠一上田; 安治鎌田; 賢吉山下; 和男加藤; 秀夫佐藤
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1985-04-03
Filing date: 1985-04-03
Publication date: 1994-12-21
Anticipated expiration: 2009-12-21
Also published as: JPS61228778A

Description

【発明の詳細な説明】〔技術分野〕本発明は、広周波数帯域かつ高出力が得られる増幅回路
に関し、特に各種ディスプレイ装置の如き映像機器，計
測機器等に用いて好適なものである。

〔背景技術〕

映像機器としては、一般にテレビジョン受信機が知られ
ているが、近年に至り、電子計算機から供給される映像
信号や色信号にもとづき所望の画像を受像管に表示する
ディスプレイ装置が多々見られるようになってきた。上
記映像機器では、高周波数の映像信号，色信号を増幅す
るために高周波数帯域かつ高増幅度の増幅回路、いわゆ
るビデオアンプが必要である。そして、テレビジョン受
信機においては、「入門カラーテレ」（昭和57、７、２
第６版第１刷発行、発行所東京電気大学出版局、pp187
〜140）に示す如き増幅回路が使用されている。

ところで、テレビジョン受信機に使用されているビデオ
アンプの周波数帯域は、当業者間に知られているように
4.5MHz程度である。

しかし、電子計算機のデータ処理用端末機器として使用
されるディスプレイ装置は、高分解能で精細度の高い画
像が要求される。このため走査線が1000本以上に及ぶも
のもあり、また受像管（陰極線管）のシャドウマスクも
微細化されている。

そして、高分解能かつ精細度の高い画像を表示するに
は、受像管の電子ビームを微小に調整する必要があり、
このためには高出力のビデオアンプが要求されること
が、本発明者等の検討により明らかになった。

また、高速度でデータ処理を行うためには周波数応答を
早めなければならず、このためには周波数帯域が広帯域
（例えば200MHz）のビデオアンプが要求されることも、
本発明者等の検討により明らかになった。

一方、ディスプレイ装置に限らず電子機器は一般に小型
かつ軽量化される傾向にあり、電子機器を構成する各回
路は半導体絵集積回路に形成されるようになってきた。
そして、上記ビデオアンプを半導体集積回路化する場
合、ベース蓄積電荷が多く遮断周波数の低いPNPトラン
ジスタは上記ビデオアンプには不向きなこと、高出力を
得るには大電流を流すので、放熱には格別の配慮が必要
なこと、等が判明した。

また、ビデオアンプには入力信号として少なくとも赤
（Ｒ）信号，緑（Ｇ）信号，青（Ｂ）信号のいわゆる三
原色信号が供給されることが多いが、上記各信号間の干
渉を低減するためクロストーク特性を良好にする必要の
あることも判明した。更に上記三原色信号R,G,Bは、直
流阻止がなされた状態でビデオアンプに供給されるの
で、いわゆるペディスタルレベルの変動を入力レベルに
対応して設定すれば、安定した映像を映し得ることも判
明した。

そして、本発明者等は上記技術的な問題点と技術的動向
とを検討することにより、半導体集積回路の形成にあた
っては、超微細プロセスデバイスと呼ばれている半導体
集積回路技術が好適であり、三原色信号のそれぞれにつ
いて個別に半導体集積回路化されたビデオアンプを設
け、発熱量を低減するとともにクロストーク特性を良好
にし得ることに気付いた。

また、上記超微細プロセスデバイスによりNPNトランジ
スタを形成し、ビデオアンプを構成することにより、広
帯域の周波数帯域が得られることに気付いた。更に、い
わゆる電力増幅回路を半導体集積回路内に設ける事なく
高出力を得る回路技術をも開発した。更に上記ペディス
タルレベルの設定については、ペディスタルレベルが表
れる期間において出力信号のレベル検出を行い、そのレ
ベルによってビデオアンプのペディスタルレベルを安定
化し得る回路技術も開発した。

〔発明の目的〕

本発明の目的は、半導体集積回路内に高耐圧素子を設け
る事なく高出力が得られる増幅回路を提供することにあ
る。

本発明の上記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面から明らかになるであろう。

〔発明の概要〕

本願において開示される発明の概要を簡単に述べれば、
下記の通りである。

すなわち、入力信号である各色信号を個別の半導体集積
回路に構成された増幅回路に供給するとともに、各増幅
回路を広周波数帯域の増幅手段と、複数の電圧−電流変
換手段と、前記複の各電圧−電流変換手段の出力電流を
合成する電流合成手段とによって構成し、前記合成手段
によって得られた大きな電流を最後に電流−電流変換す
る方式とすることにより、格別、高耐圧素子を設けるこ
となく高出力の増幅回路を得ることができる。

またプロセスとして、本願出願人によって開発された高
密度集積技術（High density Integration teachnolog
y）を用いること、又、周波数特性の悪いPNPトランジス
タを用いない等の工夫によって高速，広帯域の増幅回路
を得ることができる。

〔実施例〕

以下、第１図〜第５図を参照して本発明を適用した増幅
回路の一実施例を説明する。なお、第１図は電圧−電流
変換回路の回路図、第２図は上記増幅回路を応用したデ
イスプレイ装置のブロックダイアグラム、第３図は上記
増幅回路の回路構成を示すブロックダイアグラム、第４
図は上記増幅回路の回路図、第５図は回路動作を説明す
るための波形図である。

本実施例の特徴は、R,G,Bの三原色信号が供給される増
幅回路（ビデオアンプとして応用）に複数の電圧−電流
変換回路を設け、これらの出力電流を合成して合成した
電流により出力回路を駆動して高出力の増幅動作を行う
ことにある。

先ず、電圧−電流変換回路の回路動作を説明するが、本
回路は第３図及び第４図に示すように増幅回路内に組込
まれて応用されている。従って、説明の便宜のため回路
部品に付す符号は増幅回路中に付した符号と同一とす
る。なお、第１図に付した丸は複数の電圧−電流変換回
路の接続関係を容易に判別できるように付したものであ
り、ICの外部接続端子ではない。そして、符号Ｖは後述
する電圧増幅回路21の出力電圧であり、AVはオフセット
調整電圧に相当するものである。

本回路は、７組の電圧−電流変換回路25a〜25hによって
構成され、しかも回路構成が同一であることから、回路
25aについて説明する。トランジスタQ₁₁₁,Q₁₁₃には電源
Vcc₃が供給され、抵抗R₉₁,R₉₂、トランジスタQ₁₁₂,Q₁₁₃
を流れる電流は利得回路24aの出力電圧によって制御さ
れる。トランジスタQ₁₁₂とQ₁₁₄及びQ₁₁₅とはカレントミ
ラー回路を構成しているので、トランジスタQ₁₁₃によっ
てトランジスタQ₁₁₂〜Q₁₁₅のベース電流を制御すること
により、トランジスタQ₁₁₆のベース電流も制御される。
この際、上記調整電圧によって、トランジスタQ₁₁₇,Q
₁₁₈を流れる電流が制御され、トランジスタQ₁₁₆のベー
ス電流の微調整がなされる。

トランジスタQ₁₁₆は、カレントミラー回路を構成するト
ランジスタQ₁₂₁,Q₁₂₂にベース電流を供給するが、その
電流量は利得回路24の出力電圧に対応して変化するもの
である。従って、出力回路26,ライン1aからトランジス
タQ₁₂₂,抵抗R₉₇を介して流れる電流は、利得回路24aの
出力電圧、更に遡ればＲ信号の電圧レベルに対応して変
化することになる。

説明の便宜のため、１個の電圧−電流変換回路25aの吸
い込み電流をIaとすると、これと同一量の電流が各電圧
−電流変換回路25b〜25hによって吸い込まれる。この結
果、ライン1aを介して出力回路26から吸い込まれる電
流、8Iaの電流量になる。

次に、本発明を適用した増幅回路のディスプレイ装置の
の応用例、ならびに増幅回路の実施例を順次説明する。

先ず、第２図について本発明を応用したディスプレイ装
置の全体構造を説明する。

１は電子計算機であり、R,G,Bの三原色を表わす色信号
をディジタル信号によってD/A変換器２に供給する。D/A
変換器２からは、アナログ化されたR,G,Bの三原色信号
が得られ、それぞれラインI₁,I₂,I₃を介して増幅回路1
1,12,13に供給される。

増幅回路11〜13は、それぞれ個別の半導体集積回路（以
下においてICという）にて形成されている。これは各増
幅回路11〜13を同一半導体基板上に形成した場合、三原
色信号R,G,Bが互いに隣接する増幅回路にリークしてク
ロストークが悪化することを低減するためである。

また、各増幅回路11〜13を個別のICに形成することによ
り、１個のICから発生する熱が低減されるので、放熱が
容易になる、という利点もある。

各増幅回路11〜13によって増幅された三原色信号R,G,B
は、受像管３の各カソードK₁,K₂,K₃に供給され、三原色
信号R,G,Bのレベルに対応した色彩の画像が映し出され
る。

ところで、上記各増幅回路11〜13は、それぞれ個別のIC
で形成されているが、実際には同一の回路構成である。
そこで、各増幅回路11〜13の回路構成の説明は、説明の
便宜のためＲ信号を増幅するために設けられた増幅回路
11について述べる。

第３図を用いて増幅回路11の回路構成を述べる。なお、
ICにおいて数字を囲んだ丸は外部接続端子を示すもので
ある。

21は緩衝増幅器であり、２の増幅器A,Bが設けられてい
るが、この回路構成は２の映像を重複した状態で表示す
る等、いわばディスプレイ装置の付加価値を高めるため
のものであり、基本的には１個の増幅器であってよい。
そして、増幅器Ａには直流阻止用コンデンサC₁を介して
上記Ｒ信号が供給される。

22はスイッチ回路であり、上記増幅器A,Bの出力信号を
選択的に後段に伝達するために設けられている。そし
て、スイッチ回路22は、２個のスイッチS₁,S₂によって
構成されているが、２個のスイッチS₁,S₂の切り換え
は、制御信号Va,Vbによって行われる。なお、スイッチS
₁,S₂は両者をともにオン状態になすことができ、何れか
一方のみオン状態になすことも可能である。

IC外に設けられた抵抗R₁は、増幅回路11の利得を所望の
値に設定するものであるが、これは基本値を設定するも
のであり、利得の微調整は次段の利得制御回路24によっ
て行われる。

利得制御回路24は、電圧利得を制御する利得回路24aと
上記利得回路24aを駆動する駆動回路24bとによって構成
されている。なお、駆動回路24bは、基準電圧Vref₁と制
御信号Vcとの比較により利得回路24aの電圧利得を制御
する。

25は電圧−電流変換回路であり、複数のカレントミラー
回路、すなわち本実施例においては８個の並列接続され
たカレントミラー回路から構成されている。この回路構
成によれば、１個のカレントミラー回路の出力電流が小
電流であっても、本発明でいう電流合成手段に相当する
ライン1aを流れる電流は、カレントミラー回路の個数に
比例して大電流になる。

なお、ライン1aを流れる電流は、次段の出力回路26から
電流を吸い込むものである。

出力回路26は、電流−電流変換を行うとともに負荷抵抗
R1の電圧降下として得られる出力電圧V₀をカソードK₁に
供給するものであり、出力電圧V₀の一部は帰還信号Vfを
得るため可変抵抗VRにも供給される。

すなわち、出力電圧V₀は、Ｒ信号や同期信号を含むもの
であり、その間にはペディスタル期間もある。そして、
増幅器A,Bの入力端をみるとＲ信号が交流成分として供
給されているので、直流バイアスを設定しなければなら
ないが、その電圧レベルはペディスタルレベルに設定す
る必要がある。上記帰還信号Vfこの目的で得るものであ
るが、実際に帰還する必要があるのはペディスタルレベ
ルのみでよい。以下に述べる検出回路27は上記目的を達
成するために設られている。

検出回路27は、基準電圧Vref₂と帰還信号Vfとの比較に
よりペディスタルレベルを得る比較器27a、ペディスタ
ルレベルが得られる期間においてオン状態に切り換えら
れるスイッチS₃、ペディスタルレベル期間外においてデ
ィスタルレベルを保持するコンデンサC₂、増幅器27b、
そして制御信号Ｖ_Ｄに基づいてペデイスタル期間におい
てスイッチS₃をオン状態に切り換える制御回路27cによ
って構成されている。なお、14番端子に入力される制御
信号Ｖ_Ｄはペディスタル期間においてハイレベルに変化
する信号であって、Ｒ信号のペディスタル期間に同期し
て供給されるものである。

増幅器27bの出力電圧Vpは、ペディスタルレベルに対応
した電圧であって、抵抗Ra,Rbを介して増幅器A,Bのバイ
アス電圧を所定の電圧レベルに設定する。

なお、増幅回路12,13も上記増幅回路11と同一の回路構
成になされているが、図示の便宜のため５番端子から10
番端子、及び上記各端子に接続される外付け部品の図示
を省略する。

次に第４図及び第５図を参照して、上記増幅回路11の回
路動作を更に詳細に説明する。なお、増幅器A,Bは同一
の回路構成であるので、それぞれの回路部品に共通の符
号を付し、増幅器Ｂについては′を付すものとする。更
に制御回路23a,23b,27cも同一の回路構成であるので、
それぞれの回路部品の共通の符号を付し、制御回路23b,
27cに′及び″を付すものとする。

21番端子に供給される電源電圧Vcc₂は、出力回路26に供
給されている電源電圧Vcc₁より低電圧である。そして、
22番端子と23番端子との２つの接地ラインが設けられて
いるが、これは電圧−電流回路25を流れる電流が大電流
であり、この電流によってGNDレベルが変動するのを低
減することを目的としたものである。すなわち、ICにお
ける接地ラインはインダクタンス分を有しているので、
高周波分を含む電流が流れると、電圧降下が発生してGN
Dレベルが変動し、ひいては映像が変動する一因とな
る。しかし、本実施例の如きIC構造になすことによっ
て、上記現象を低減することが可能になる。

増幅器Ａにおいて、トランジスタQ₁は入力トランジスタ
であって、Ｒ信号の電圧レベルに対応して抵抗R₁₁,
R₁₂、トランジスタQ₂を流れる電流を制御する。

トランジスタQ₂,Q₃はカレントミラー回路を構成してい
るので、トランジスタQ₃〜Q₅、抵抗R₁₃,R₁₄を流れる電
流も上記トランジスタQ₁によって制御されることにな
る。

一方、抵抗R₁₅,R₁₆,R₁₇とトランジスタQ₆,Q₇もカレント
ミラー回路を構成しているが、これはトランジスタQ₈,Q
₉を流れる電流を規定するものである。

いま仮りに、Ｒ信号がハイレベルになってトランジスタ
Q₁,Q₂を流れる電流が増大したとすると、トランジスタQ
₅を流れる電流も増大し、その分トランジスタQ₈のベー
ス電流が低減する。そして、トランジスタQ₈からトラン
ジスタQ₇に流れていた電流が減少するので、その減少分
をダイオード接続されたトランジスタQ₉から吸い込むよ
うになる。従って、抵抗R₁₈の電圧降下分が大になり、
これが出力電圧としてスイッチS₁を介して次段に供給さ
れる。

この場合、制御回路23aによって上記出力電圧の伝達が
以下のように制御される。

制御信号Vaがハイレベルのとき、トランジスタQ₁₁のエ
ミッタ電圧が高レベルになるので、このトランジスタQ
₁₁はオフになり、電源Vcc₂が抵抗R₂₁を介してトランジ
スタQ₁₂に印加される。そして、トランジスタQ₁₄がオン
状態に動作して、トランジスタQ₁₅にベース電流が供給
され、オン状態に動作する。なお、トランジスタQ₁₃は
トランジスタQ₁₅のベース電圧がコレクタ電圧以上に上
昇するのを防止するためであり、抵抗R₂₂はトランジス
タQ₁₅にバイアス電圧を供給するものである。

このように、トランジスタQ₁₅がオン状態になると、上
記抵抗R₁₈を流れる電流が増大し、その電圧降下分も大
になる。この場合、スイッチS₁として動作するトランジ
スタQ₂₁のベース電圧が低下するので、これがオフにな
り、増幅器Ａの出力電圧の伝達が阻止される。

一方、制御信号Vaがローレベルに切り換えられたとき
は、トランジスタQ₁₁がオン状態になり、電源Vcc₂,抵抗
R₂₁,トランジスタQ₁₁に電流が流れ、トランジスタQ₁₂の
コレクタ電圧が低下して、トランジスタQ₁₃〜Q₁₅が全て
オフになる。従って、抵抗R₁₈には、トランジスタQ₇に
よる吸い込み電流とトランジスタQ₂₁のベース電流とが
流れ、トランジスタQ₂₁がオンとなる。換言すれば、ス
イッチS₁が閉状態になり、増幅器Ａの出力電圧の伝達が
行われる。

上記回路動作は、増幅器B,制御回路23bについても同様
に行われる。したがって、ラインl₁₁には、制御信号Va,
Vbのレベルを変化せしめることにより、増幅器A,Bの何
れか一方の出力電圧、又は両方の出力電圧の合成電圧が
選択的に表れることになる。なお、増幅器Ｂは上記増幅
器Ａと同様に動作し、制御回路23bは上記制御回路23aと
同様に動作する。

また、増幅器A,Bの接地ラインと後述する定電圧回路100
のラインとは、他の接地ラインとは別に23番端子を介し
てGNDされている。これは、上記GNDラインのレベル変動
が特に初段において発生すると、後段においてそのまま
増幅され、映像の変動が大になるので、この現象を低減
するためになされたものである。

そして、ラインl₁₁に表れた出力電圧は、２個の抵抗R,R
₁を介して利得回路24に供給される。

ところで、31は定電流回路であり、抵抗R₃₁,R₃₂はトラ
ンジスタQ₃₁にバイアス電圧を供給し、トランジスタQ₃₁
を介してトランジスタQ₃₂〜トランジスタQ₃₈に供給され
るベース電流を安定化する。そして、抵抗R₃₃,R₃₄はト
ランジスタQ₃₂を流れる電流を規定し、抵抗R₃₅はバイア
ス電圧を供給する。トランジスタQ₃₃,Q₃₇,Q₃₈はＮ個の
トランジスタからなり、その個数によって、換言すれば
エミッタ面積に比例して、所望の電流量が得られるよう
になされている。

ここで、利得回路24aについて述べると、トランジスタQ
₄₂,Q₄₃のエミッタ電圧Vxは、上記増幅器A,Bの出力電圧
によって決定され、トランジスタQ₄₁,Q₄₄エミッタ電圧V
yはトランジスタQ₃₅及び抵抗Ｒによって決定される。抵
抗R₃₆,R₃₇は、負荷抵抗であるが、抵抗R₃₇の電圧降下分
として出力電圧が得られる。

上記利得回路24aの出力電圧は、上記電圧Vxとトランジ
スタQ₄₁〜Q₄₄のバイアス電圧Vs,Vtとの差電圧よって制
御され、上記バイアス電圧Vs,Vtの設定は駆動回路24bに
よって行われる。

抵抗R₄₁,R₄₂、トランジスタQ₅₁,Q₅₂,Q₅₃、トランジスタ
Q₅₂,Q₅₃の各ベース抵抗Ｒは、カレトミラー回路を構成
し、トランジスタQ₅₄,Q₅₅等を流れる電流を決定する。
また、抵抗R₄₃,R₄₄はトランジスタQ₅₂にバイアス電圧を
供給するが、これと同時に電圧Vref₁₁も供給される。

一方、抵抗R₆₁,R₆₂、トランジスタQ₇₁,Q₇₂,Q₇₃、トラン
ジスタQ₇₂,トランジスタQ₇₃の各エミッタ抵抗Ｒは、カ
レントミラー回路を構成し、トランジスタQ₆₁〜Q₆₄を流
れる電流をエミッタ側において規定する。また、上記ト
ランジスタQ₆₁〜Q₆₄のコレクタ側はトランジスタQ₆₅,Q
₆₆によって所定の電流に規定される。なお上記トランジ
スタQ₆₅,Q₆₆のベース電圧は、抵抗R₇₁,R₇₂、トランジス
タQ₈₁,Q₈₂,Q₈₃によって構成された定電圧回路100によっ
て所定電圧レベルに保持される。

そして、トランジスタQ₆₁,Q₆₂を流れる電流によって決
定される電圧Vsと、トランジスタQ₆₃,Q₆₄を流れる電流
によって決定される電圧Vtとは、以下に述べるように電
圧Vref₁₁とVref₁₂とによって決定される。

すなわち、Vref₁₂は、抵抗R₄₅を介してトランジスタ
Q₆₁,Q₆₂の各ベースに供給される一方、抵抗R₄₆〜R₄₈を
介してトランジスタQ₆₃,Q₆₄の各ベースに供給されてい
る。したがって、この状態では、抵抗R₄₆〜R₄₈の電圧降
下分だけトランジスタQ₆₁,Q₆₂のベースが高レベルにな
る。

ところが、トランジスタQ₅₄はオン状態であるから、ト
ランジスタQ₅₅,Q₅₆で構成されたカレントミラー回路が
動作し、トランジスタQ₅₇,Q₅₈、抵抗R₄₉を介して出力電
流が得られる。トランジスタQ₅₃を流れる電流は所定の
電流量に規定されているので、上記出力電流は抵抗R₄₈
を介してトランジスタQ₆₃,Q₆₄のベースに流れる。そこ
で、トランジスタQ₆₄,Q₆₅を流れる電流も増大し、これ
に対応して電圧Vtが上昇する。故に、抵抗₄₅〜R₄₇は、
いわゆるアッテネータとして機能し、アッテネータの切
り換え動作が電圧Vref₁₁によって行われ、電圧Vs,Vtが
アッテネータ出力に相当する。

利得回路24aにおいて、Vs−Vyの電圧差によってトラン
ジスタQ₄₁がオンになり、抵抗R₃₇を流れる電流が決定さ
れ、これと同時にVt−Vxの電圧差によってトランジスタ
Q₄₃もオンになる。抵抗R₃₇には、トランジスタQ₄₁,Q₄₃
の和が電流が流れ、抵抗R₃₇による電圧降下分が拡大さ
れる。すなわち、電圧Vs,Vtによって倍掛けの増幅が行
われることになる。また、上記回路動作から明らかなよ
うに、利得回路24aは電流−電圧変換動作も行うもので
ある。

利得回路24aの出力電圧は、次段の電圧−電流変換回路2
5に供給されるが、この回路にはオフセット電圧調整回
路31も関連している。

上記調整回路31において、抵抗R₈₁,R₈₂はトランジスタQ
₉₁,Q₉₂にバイアス電圧を供給し、抵抗R₈₃,R₈₄はトラン
ジスタQ₉₃にバイアス電圧を供給する。そして、抵抗VR₂
を制御すると、トランジスタQ₉₃のバイアス電圧が変化
するので、トランジスタQ₉₁,Q₉₂、抵抗R₈₆を流れる電流
が制御され、抵抗R₈₆の電圧降下分が調整される。この
電圧降下分が、電圧−電流変換回路25のオフセット調整
に利用される。

上記電圧降下分は、先に電圧AVとして述べたものに相当
する。そして、トランジスタQ₁₁₃から供給されるベース
電流が先に述べた電圧Ｖに相当する。

各電圧−電流変換回路25a〜25hは第１図について述べた
ように動作し、8Iaの電流が電源Vcc₁から抵抗Ｒ_Ｌ、出
力コンデンサの影響を排除するＮチャネルのMOSトラン
ジスタＱ_Ａ、ベースが交流的に接地されているトランジ
スタＱ_Ｂを介して吸い込まれる。

そして、抵抗Ｒ_Ｌの電回路降下によって上記の如出力電
圧V₀が得られ、これが受像管のカソードK₁に供給され
る。抵抗R₁₀₀VRはペディスタルレベルをクランプするた
めの帰還回路を構成し、第５図に示すような波形の帰還
信号Vfが検出回路27に供給される。なお、ペディスタル
レベルは、同図のＰに相当する。

次に、検出回路27の回路動作を説明する。

抵抗R₁₁₁、トランジスタQ₁₃₁〜Q₁₃₈、そして各トランジ
スタQ₁₃₁〜Q₁₃₈のベースに接続された抵抗Ｒは、定電流
回路を構成するものである。

トランジスタQ₁₄₁,Q₁₄₂は比較回路27aを構成し、抵抗R
₁₂₁,R₁₂₂は基準電圧Vref₂を得るものである。トランジ
スタQ₁₄₃,Q₁₄₄はクランパーであり、そのバイアス電圧
は抵抗R₁₂₃,R₁₂₄、トランジスタQ₁₄₅によって供給され
る。

比較回路27aによってペディスタルレベルＰが検出され
ると、トランジスタQ₁₄₆が駆動され、スイッチS₃に電流
が供給される。

一方、スイッチS₃を構成するトランジスタQ₁₄₇,Q₁₄₈に
は、トランジスタQ₁₄₉,Q₁₅₁,Q₁₅₂抵抗R₁₂₆で構成された
定電流回路からベース電流が供給されるが、スイッチS₃
は制御回路27cによって開閉制御がなされる。

制御信号Ｖ_Ｄは、上記ペディスタルレベルＰの期間に対
応してローレベルになり、その他の期間ではハイレベル
を保持するようになされている。制御信号Ｖ_Ｄがハイレ
ベルのとき、上記制御回路23aで述べたような回路動作
が制御回路27cにおいても行われ、トランジスタQ₁₅″が
オン状態に動作する。

一方、制御信号Ｖ_Ｄがローレベルの期間においては、上
記トランジスタQ₁₅″オフ状態になる。そして、トラン
ジスタQ₁₅″がオフのときは、レベルシフターとして設
けられたトランジスタQ₁₅₃,Q₁₅₄を介しての電流吸い込
みがなく、トランジスタQ₁₄₇がオン状態になり、トラン
ジスタQ₁₄₈がオフになる。

従って、比較回路27aの出力信号のペディスタルレベル
は、抵抗R₁₂₇を介して記憶素子として設けられたコンデ
ンサC₂に充電され、そのレベルが記憶される。

上記動作に対し、トランジスタQ₁₅″がオン状態のとき
は、トランジスタQ₁₄₈がオン状態になり、抵抗R₁₂₇、ト
ランジスタQ₁₄₈,Q₁₃₇、抵抗Ｒを介してコンデンサC₂の
放電を行う。この動作は繰り返して行われ、抵抗R₁₂₈を
介して比較回路を構成するトランジスタQ₁₆₁に帰還信号
Vfのレベルに対応した直流電圧が供給されることにな
る。トランジスタQ₁₆₂のバイアス電圧は、抵抗R₁₃₂,ト
ランジスタQ₁₆₃等で構成された定電圧回路によって所定
の電圧レベルに保持される。従って、トランジスタ
Q₁₆₄,Q₁₆₂を流れる電流，）、コンデンサC₂の充電電圧
によって変化し、その変化レベルは帰還信号Vfのレベル
変化に対応する。

トランジスタQ₁₆₄,Q₁₆₅,Q₁₆₆、抵抗R₁₃₅はカレントミラ
ー回路を構成しているので、上記電流変化はトランジス
タQ₁₆₆から抵抗Ra,Rbを介してトランジスタQ₁,Q₁′に供
給されるベース電流の変化となる。すなわち、増幅器A,
Bの直流バイアスは、Ｒ信号のペディスタルレベルによ
って所定のレベル値に保持される。したがって、上記の
ようにＲ信号を交流成分で供給しても、受像管に映しだ
される映像の変動を低減し得る。

以上、CRTシステムの全体構成につき詳細に説明した
が、この発明の思想に基づいて、種々の変形が可能であ
ることは言うまでもない。

その一例が第６図に示される。

第６図に示されるシステムの特徴は、以下の通りであ
る。すなわち、第２図においてはR,G,B用アンプがそれ
ぞれ別個独立のICによって構成されていたが、第６図の
システムの場合には、第４図における電流増幅のための
複数のカレントミラーより構成されるパワー段（出力
段）のみをワンチップ化したものである。出力段は、発
熱量が多いので、このように出力段のみをIC化し、この
パッケージとして例えば放熱フィン付のものを採用すれ
ば効果的に熱を放熱することができる。また、R,G,B用
アンプの前段回路11′,12′,13′とは別ICとなるため、
出力段25から発生する熱によって前記前段回路11′,1
2′,13′のトランジスタの特性が変化するなどの悪影響
が発生することがない。

又、アンプにおける出力段と前段部のそれぞれに適した
プロセスでもって各ICを構成でき、特性の向上を図るこ
とも可能である。

〔効果〕

本発明は、入力信号を増幅する電圧増幅回路と、該電圧
増幅回路の出力信号の電圧レベル変化を電流変化に変換
する複数の電圧−電流変換回路と、これらの複数の電圧
−電流変換回路の出力電流を合成し、高出力電流を得る
電流合成手段と、該電流合成手段により合成された出力
電流にもとづき高出力を得る出力回路とにより増幅回路
を構成し、複数の電圧−電流変換回路で変換した電流変
化を電流合成手段により合成し、得られた大きな電流を
最後に電圧に変換して出力する方式としたので、格別高
耐圧の素子を設けることなく高出力の増幅回路を得るこ
とができるとともに、電圧−電流変換回路の個数によっ
て増幅度を任意に設定することができるため回路設計が
容易になるという効果がある。また、上記電圧増幅回路
を２以上設けるとともに、上記電圧増幅回路と電圧−電
流変換回路との間には、上記複数の電圧増幅回路の出力
を選択もしくは合成して上記電圧−電流変換回路へ伝達
可能なスイッチ回路を設けたので、複数の入力信号を合
成増幅した信号や個別の入力信号を増幅した出力信号を
得ることができ、増幅回路の機能が向上し付加価値が高
くなるという効果がある。

以上に本発明者によってなされた発明を実施例にもとづ
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であるとは言うまでもない。

例えば、緩衝増幅器は更に多数を設けてもよい。また、
制御回路23についても同様である。

更に、電圧−電流変換回路の数についても、使用目的に
合わせて任意に変更し得る。

〔利用分野〕

以上の説明では、主として本発明者等によってなされた
発明をその背景となった利用分野であるビデオアンプに
適用した場合について説明したが、それに限定されるこ
となく、例えばオシロスコープの如く広帯域の増幅回路
を必要とする計測機器に利用することができる。

更に、ディジタル信号による通信機等にも利用すること
ができる。

また、オーディオ機器に利用してもよい。

【図面の簡単な説明】

第１図は本発明の一実施例を示す増幅回路に適用された
電圧−電流変換回路の回路図を示し、第２図は本発明の一応用例を示すディスプレイ装置のブ
ロックダイアグラムを示し、第３図は上記ディスプレイ装置に応用される本発明を適
用した増幅回路のブロックダイアグラムを示し、第４図は上記増幅回路の回路図を示し、第５図は回路動作を説明する波形図を示し、第６図は本発明のさらに他の実施例を示すシステム構成
図を示す。１……電子計算機、２……D/A変換器、３……受像管、1
1……増幅回路、21……緩衝増幅器、22……スイッチ回
路、23……制御回路、24……利得制御回路、25……電圧
−電流変換回路、26……出力回路、27……検出回路、1a
……信号合成手段、Vf……帰還信号、Vd,Va,Vb……制御
信号、Ｒ……入力信号、V₀……出力電圧、Q₁〜Q₁₆₆…ト
ランジスタ、R₁〜R₁₃₇……抵抗、IC……半導体集積回
路。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｎ 5/16 Ａ (72)発明者山下賢吉茨城県日立市大みか町５丁目２番１号株式会社日立製作所大みか工場内 (72)発明者加藤和男茨城県日立市久慈町4026番地株式会社日立製作所日立研究所内 (72)発明者佐藤秀夫茨城県日立市久慈町4026番地株式会社日立製作所日立研究所内 (56)参考文献特開昭61−274410（ＪＰ，Ａ) 特開昭61−61570（ＪＰ，Ａ) 特開昭61−228780（ＪＰ，Ａ)

Claims

【特許請求の範囲】

【請求項１】入力信号を増幅する電圧増幅回路と、上記電圧増幅回路の出力信号の電圧レベル変化を電流変
化に変換する複数の電圧−電流変換出力トランジスタを
持つ電圧−電流変換回路と、上記複数の電圧−電流変換出力トランジスタの出力電流
を合成し、高出力電流を得る電流合成手段と、上記電流合成手段により合成された出力電流にもとづき
高出力を得る出力回路とを具備し、上記電圧増幅回路、電圧−電流変換回路および電流合成
手段は一つの半導体基板上において集積回路として形成
され、上記出力回路は上記半導体集積回路とは別個に構
成され接続されている増幅回路であって、上記電圧−電流変換回路は、そのコレクタが上記電圧増
幅回路の出力に応じた電流が供給される第１接続点に結
合され、そのベースが第１抵抗（R₉₃）を介して第１接
地線に結合されかつそのエミッタが第２抵抗（R₉₂）を
介して上記第１接地線に結合されてなる第１トランジス
タ（Q₁₁₂）と、そのベースが上記第１接続点に結合さ
れ、そのエミッタが上記第１トランジスタのベースが接
続された第２接続点に結合されてなる第２トランジスタ
（Q₁₁₃）とを含む第１回路と、複数の第２回路とからな
り、上記第２回路のそれぞれは、そのベースが上記第２接続
点に結合され、そのエミッタが第３抵抗（R₉₄）を介し
て上記第１接地線に結合され、かつそのコレクタが所定
の電流が与えられる第３接続点に結合されてなる第３ト
ランジスタ（Q₁₁₈,Q₁₁₉）と、そのコレクタが上記第３
接続点に結合され、そのエミッタが第４抵抗（R₉₆）を
介して上記第１接地線とは分離された第２接地線に結合
され、そのベースが第５抵抗を介して上記第２接地線に
結合されてなる第４接続点に結合された第４トランジス
タ（Q₁₂₁）と、そのベースが上記第３接続点に結合さ
れ、そのエミッタが上記第４接続点に結合されてなる第
５トランジスタ（Q₁₁₆）と、そのベースが上記第４接続
点に結合され、そのエミッタが第６抵抗（R₉₇）を介し
て上記第２接地線に結合されてなる上記電圧−電流変換
出力トランジスタ（Q₁₂₂）とからなることを特徴とする
増幅回路。